JPH0123802B2 - - Google Patents
Info
- Publication number
- JPH0123802B2 JPH0123802B2 JP55051399A JP5139980A JPH0123802B2 JP H0123802 B2 JPH0123802 B2 JP H0123802B2 JP 55051399 A JP55051399 A JP 55051399A JP 5139980 A JP5139980 A JP 5139980A JP H0123802 B2 JPH0123802 B2 JP H0123802B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- current
- transistors
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/265—Current mirrors using bipolar transistors only
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S323/00—Electricity: power supply or regulation systems
- Y10S323/907—Temperature compensation of semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は、発生する基準電圧がトランジスタ形
成半導体材料のバンドギヤツプ電圧と一致して温
度と関係なく一定値となる基準電圧発生回路に関
する。
成半導体材料のバンドギヤツプ電圧と一致して温
度と関係なく一定値となる基準電圧発生回路に関
する。
基準電圧は通常温度に無関係に一定であること
が要求されるが、かゝる要求を満足するものにバ
ンドギヤツプレフアレンス回路があり、第１図に
その回路例を示す。同回路の要部は、絶対温度比
例電流を発生する一対のnpnトランジスタQ1，Q2
と抵抗R1である。ベースを共通に接続したこれ
らのトランジスタQ1，Q2には、pnpトランジスタ
Q3〜Q5で構成されるカレントミラー回路CMから
等しい電流が供給され、そしてトランジスタQ2
のエミツタ面積はQ1のそれのＮ倍とされる。該
トランジスタQ2のエミツタ側に第１の抵抗R1の
一端が接続され、抵抗R1の他端とトランジスタ
Q1のエミツタは第２の抵抗R2を通して接地され
る。従つてトランジスタQ1，Q2のベース電位、
つまり出力端Ｂの基準電圧VBは VB＝VBE1＋I2R2 …(1) となる。こゝでVBE1はトランジスタQ1のベース、
エミツタ間電圧、I2は抵抗R2を流れる電流で、ト
ランジスタQ1，Q2の各エミツタ電流をIEとすれ
ばI2＝2IEである。
が要求されるが、かゝる要求を満足するものにバ
ンドギヤツプレフアレンス回路があり、第１図に
その回路例を示す。同回路の要部は、絶対温度比
例電流を発生する一対のnpnトランジスタQ1，Q2
と抵抗R1である。ベースを共通に接続したこれ
らのトランジスタQ1，Q2には、pnpトランジスタ
Q3〜Q5で構成されるカレントミラー回路CMから
等しい電流が供給され、そしてトランジスタQ2
のエミツタ面積はQ1のそれのＮ倍とされる。該
トランジスタQ2のエミツタ側に第１の抵抗R1の
一端が接続され、抵抗R1の他端とトランジスタ
Q1のエミツタは第２の抵抗R2を通して接地され
る。従つてトランジスタQ1，Q2のベース電位、
つまり出力端Ｂの基準電圧VBは VB＝VBE1＋I2R2 …(1) となる。こゝでVBE1はトランジスタQ1のベース、
エミツタ間電圧、I2は抵抗R2を流れる電流で、ト
ランジスタQ1，Q2の各エミツタ電流をIEとすれ
ばI2＝2IEである。
トランジスタQ1，Q2はエミツタ面積が異なる
ためトランジスタQ2のベース、エミツタ間電圧
VBE2はVBE1と異なり、両者は下式で表わされる。
ためトランジスタQ2のベース、エミツタ間電圧
VBE2はVBE1と異なり、両者は下式で表わされる。
VBE1＝VTloIE／IS …(2)
VBE2＝VTloIE／Ｎ・IS …(3)
但し、VT＝kT／ｑ
こゝでｋはボルツマン定数、Ｔは絶対温度、ｑは
電子の電荷、Ｎはエミツタ面積比、ISは飽和電流
である。第１図の接続形態では、 VBE1＝VBE2＋IE・R1 …(4) であるから、上式に(2)，(3)式を代入すると、 IE・R1＝VR1＝VTloＮ …(5) となる。この(5)式を用いると(1)式は VB＝VBE1＋2IE・R2 ＝VBE1＋2VR1R2／R1 ＝VBE1＋２・R2／R1VTloＮ …(6) と表わすことができ、その温度依存性は第６図の
様になる。即ち、(6)式の右辺第１項VBE1は温度Ｔ
の上昇に伴ない減少するが、同第２項２・R2／R1・ VTloＮは温度Ｔの上昇に伴ない増加する。従つて
R2／R1などによりその変化率を等しくすれば両
者は相殺されて基準電圧VBは一定になる（温度
補償される）。この一定値はトランジスタQ1，Q2
を形成する半導体材料のバンドギヤツプ電圧（シ
リコン半導体の場合には1.2V）にほゞ等しい。
電子の電荷、Ｎはエミツタ面積比、ISは飽和電流
である。第１図の接続形態では、 VBE1＝VBE2＋IE・R1 …(4) であるから、上式に(2)，(3)式を代入すると、 IE・R1＝VR1＝VTloＮ …(5) となる。この(5)式を用いると(1)式は VB＝VBE1＋2IE・R2 ＝VBE1＋2VR1R2／R1 ＝VBE1＋２・R2／R1VTloＮ …(6) と表わすことができ、その温度依存性は第６図の
様になる。即ち、(6)式の右辺第１項VBE1は温度Ｔ
の上昇に伴ない減少するが、同第２項２・R2／R1・ VTloＮは温度Ｔの上昇に伴ない増加する。従つて
R2／R1などによりその変化率を等しくすれば両
者は相殺されて基準電圧VBは一定になる（温度
補償される）。この一定値はトランジスタQ1，Q2
を形成する半導体材料のバンドギヤツプ電圧（シ
リコン半導体の場合には1.2V）にほゞ等しい。
ところで、トランジスタを飽和させないコレク
タ、エミツタ間電圧をVSとすると、カレントミ
ラー回路CMに電流を供給するＡ点の電位VAは、
トランジスタQ1のコレクタ（Ｃ点）電位VB−
VBE1＋VSよりトランジスタQ3，Q5のVBE２段分高
い電位 VA≧VB＋VBE＋VS …(7) でなければならない。室温における実数値はVB
＝1.2V，VBE＝0.7V，VS＝0.2V程度であるから、
VA≧2.1Vである必要がある。この電圧VAは帰還
用の増幅器AMPの電源電圧VCCより供給される
のでVAが高いということは結局電源電圧VCCが高
いことが要求される。尚、R3，R4は出力段の抵
抗であり、トランジスタQ1，Q2にベース電流を
供給する。
タ、エミツタ間電圧をVSとすると、カレントミ
ラー回路CMに電流を供給するＡ点の電位VAは、
トランジスタQ1のコレクタ（Ｃ点）電位VB−
VBE1＋VSよりトランジスタQ3，Q5のVBE２段分高
い電位 VA≧VB＋VBE＋VS …(7) でなければならない。室温における実数値はVB
＝1.2V，VBE＝0.7V，VS＝0.2V程度であるから、
VA≧2.1Vである必要がある。この電圧VAは帰還
用の増幅器AMPの電源電圧VCCより供給される
のでVAが高いということは結局電源電圧VCCが高
いことが要求される。尚、R3，R4は出力段の抵
抗であり、トランジスタQ1，Q2にベース電流を
供給する。
本発明は、かゝる基準電圧発生回路の低電源電
圧化を図るもので、コレクタに等しい電流が供給
され、ベースが共通に接続された第１及び第２の
トランジスタを有し、該第１のトランジスタのエ
ミツタ面積は該第２のトランジスタのエミツタ面
積より小で、該第１のトランジスタのエミツタは
電源側に接続され、該第２のトランジスタのエミ
ツタは該電源側に第１の抵抗を介して接続され、
該第１及び第２のトランジスタの共通ベース接続
点と出力端子との間に設けられた第２の抵抗と、
該共通ベース接続点と該電源との間に該第１又は
第２のトランジスタのエミツタ電流に比例する電
流を発生する電流発生回路とを有し、該出力端子
に一定電圧を発生してなることを特徴とする。以
下、図示の実施例を参照しながら本発明を詳細に
説明する。
圧化を図るもので、コレクタに等しい電流が供給
され、ベースが共通に接続された第１及び第２の
トランジスタを有し、該第１のトランジスタのエ
ミツタ面積は該第２のトランジスタのエミツタ面
積より小で、該第１のトランジスタのエミツタは
電源側に接続され、該第２のトランジスタのエミ
ツタは該電源側に第１の抵抗を介して接続され、
該第１及び第２のトランジスタの共通ベース接続
点と出力端子との間に設けられた第２の抵抗と、
該共通ベース接続点と該電源との間に該第１又は
第２のトランジスタのエミツタ電流に比例する電
流を発生する電流発生回路とを有し、該出力端子
に一定電圧を発生してなることを特徴とする。以
下、図示の実施例を参照しながら本発明を詳細に
説明する。
第２図は本発明の基本構成を示す回路図で、第
１図と同一部分には同一符号が付してある。第２
図の回路が第１図と異なる主な点は、抵抗R2の
位置を変えてこれをトランジスタQ1，Q2の共通
ベース接続点Ｄと出力端Ｂとの間に接続した点、
そして第２の抵抗R2に前記の絶対温度比例電流I2
が流れるように、共通ベース接続点Ｄとグランド
間にトランジスタQ6（またはダイオード）を接続
した点にある。トランジスタQ6はトランジスタ
Q1とカレントミラー回路を形成するので、両者
のエミツタ面積比に比例する電流を流すことがで
き、従つて抵抗R2に流れる電流を第１図の電流I2
と等しくすることができる。従つて本回路でも前
記(1)式が成立することになるので、抵抗R2の電
圧降下I2R2の温度特性によりトランジスタQ1の
VBE1の温度特性は補償され、基準電圧VB（＝
1.2V）は第６図の様に一定に保たれる。しかも
トランジスタQ1のエミツタを接地することが可
能なので、Ｃ点をVSまで低下させることができ、
Ａ点の電位VAを VA≧2VBE＋VS …(8) に低下することができる。前述した数値例を代入
すればVA≧1.6Vとなるので、(7)式の場合より電
源電圧VCCを0.5V低下させ得る。集積回路の電源
電圧は周知のように低電圧であり、そして電池で
供給したりするので、0.5Vの電圧低減は電池が
３個必要か２個で済むかに対し大きな影響を与え
る。
１図と同一部分には同一符号が付してある。第２
図の回路が第１図と異なる主な点は、抵抗R2の
位置を変えてこれをトランジスタQ1，Q2の共通
ベース接続点Ｄと出力端Ｂとの間に接続した点、
そして第２の抵抗R2に前記の絶対温度比例電流I2
が流れるように、共通ベース接続点Ｄとグランド
間にトランジスタQ6（またはダイオード）を接続
した点にある。トランジスタQ6はトランジスタ
Q1とカレントミラー回路を形成するので、両者
のエミツタ面積比に比例する電流を流すことがで
き、従つて抵抗R2に流れる電流を第１図の電流I2
と等しくすることができる。従つて本回路でも前
記(1)式が成立することになるので、抵抗R2の電
圧降下I2R2の温度特性によりトランジスタQ1の
VBE1の温度特性は補償され、基準電圧VB（＝
1.2V）は第６図の様に一定に保たれる。しかも
トランジスタQ1のエミツタを接地することが可
能なので、Ｃ点をVSまで低下させることができ、
Ａ点の電位VAを VA≧2VBE＋VS …(8) に低下することができる。前述した数値例を代入
すればVA≧1.6Vとなるので、(7)式の場合より電
源電圧VCCを0.5V低下させ得る。集積回路の電源
電圧は周知のように低電圧であり、そして電池で
供給したりするので、0.5Vの電圧低減は電池が
３個必要か２個で済むかに対し大きな影響を与え
る。
尚、抵抗R4はVAとVBの電位差（1.6−1.2）Ｖ
を埋るためのものであるが、これは第３図、第４
図に示す実施例のようにダイオードD1またはト
ランジスタQ7に置き換えてもよい。これらの図
において、Q8、Q9は増幅器AMPを構成するトラ
ンジスタ、C1はその位相補償用コンデンサであ
る。また電源VCCとＡ点との間に接続されたRSは
起動用の高抵抗である。トランジスタQ2のエミ
ツタ面積はQ1の例えば５倍（×５）に設定され
る。第３図の例ではダイオードD1によつてVAと
VBとの間に約0.7Vの差をつけており、この点第
４図も同様であるが、後者の場合トランジスタ
Q7がエミツタホロワであるため出力電流を大き
くとることができる利点がある。
を埋るためのものであるが、これは第３図、第４
図に示す実施例のようにダイオードD1またはト
ランジスタQ7に置き換えてもよい。これらの図
において、Q8、Q9は増幅器AMPを構成するトラ
ンジスタ、C1はその位相補償用コンデンサであ
る。また電源VCCとＡ点との間に接続されたRSは
起動用の高抵抗である。トランジスタQ2のエミ
ツタ面積はQ1の例えば５倍（×５）に設定され
る。第３図の例ではダイオードD1によつてVAと
VBとの間に約0.7Vの差をつけており、この点第
４図も同様であるが、後者の場合トランジスタ
Q7がエミツタホロワであるため出力電流を大き
くとることができる利点がある。
第５図ａ，ｂは第２図の実施例である。この種
の基準電圧発生回路は半導体集積回路として形成
されるが、トランジスタQ1，Q6のVBE相互間にオ
フセツト（通常数mV程度）が発生することもあ
る。RE1，RE2はこのオフセツトをキヤンセルす
る目的で各エミツタ側に挿入された小抵抗であ
り、この抵抗により前記オフセツト電圧を充分に
キヤンセルできる電圧を発生することができる。
の基準電圧発生回路は半導体集積回路として形成
されるが、トランジスタQ1，Q6のVBE相互間にオ
フセツト（通常数mV程度）が発生することもあ
る。RE1，RE2はこのオフセツトをキヤンセルす
る目的で各エミツタ側に挿入された小抵抗であ
り、この抵抗により前記オフセツト電圧を充分に
キヤンセルできる電圧を発生することができる。
以上述べたように本発明によれば、バンドギヤ
ツプレフアレンス回路の電源電圧を低下させるこ
とができるので、例えば電池の個数を３個から２
個に低減し、或いは同じ２個の場合でも充分な余
裕をもつて回路を動作させ得る等の利点がある。
ツプレフアレンス回路の電源電圧を低下させるこ
とができるので、例えば電池の個数を３個から２
個に低減し、或いは同じ２個の場合でも充分な余
裕をもつて回路を動作させ得る等の利点がある。
第１図は従来のバンドギヤツプレフアランス回
路の一例を示す回路図、第２図は本発明の基本構
成を示す回路図、第３図および第４図は本発明の
異なる実施例を示す回路図、第５図ａ，ｂは第２
図の実施例を示す要部回路図、第６図はバンドギ
ヤツプレフアランス回路の温度特性を示す説明図
である。 図中、CMはカレントミラー回路、Q1，Q2は第
１および第２のトランジスタ、R1，R2は第１お
よび第２の抵抗、Ａは電流供給点、Ｂは出力端、
Ｄは共通ベース接続点、Q6はトランジスタであ
る。
路の一例を示す回路図、第２図は本発明の基本構
成を示す回路図、第３図および第４図は本発明の
異なる実施例を示す回路図、第５図ａ，ｂは第２
図の実施例を示す要部回路図、第６図はバンドギ
ヤツプレフアランス回路の温度特性を示す説明図
である。 図中、CMはカレントミラー回路、Q1，Q2は第
１および第２のトランジスタ、R1，R2は第１お
よび第２の抵抗、Ａは電流供給点、Ｂは出力端、
Ｄは共通ベース接続点、Q6はトランジスタであ
る。
Claims (1)
- 【特許請求の範囲】 １ コレクタに等しい電流が供給され、ベースが
共通に接続された第１及び第２のトランジスタを
有し、 該第１のトランジスタのエミツタ面積は該第２
のトランジスタのエミツタ面積より小で、該第１
のトランジスタのエミツタは電源側に接続され、
該第２のトランジスタのエミツタは該電源側に第
１の抵抗を介して接続され、 該第１及び第２のトランジスタの共通ベース接
続点と出力端子との間に設けられた第２の抵抗
と、 該共通ベース接続点と該電源との間に該第１又
は第２のトランジスタのエミツタ電流に比例する
電流を発生する電流発生回路とを有し、 該出力端子に一定電圧を発生してなることを特
徴とする基準電圧発生回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5139980A JPS56147212A (en) | 1980-04-18 | 1980-04-18 | Integrated circuit for generation of reference voltage |
| CA000374925A CA1173502A (en) | 1980-04-18 | 1981-04-08 | Integrated circuit for generating a reference voltage |
| DE8181301679T DE3172200D1 (en) | 1980-04-18 | 1981-04-15 | Integrated circuit for generating a reference voltage |
| EP81301679A EP0039178B1 (en) | 1980-04-18 | 1981-04-15 | Integrated circuit for generating a reference voltage |
| IE878/81A IE51042B1 (en) | 1980-04-18 | 1981-04-16 | Integrated circuit for generating a reference voltage |
| US06/255,038 US4362985A (en) | 1980-04-18 | 1981-04-17 | Integrated circuit for generating a reference voltage |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5139980A JPS56147212A (en) | 1980-04-18 | 1980-04-18 | Integrated circuit for generation of reference voltage |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56147212A JPS56147212A (en) | 1981-11-16 |
| JPH0123802B2 true JPH0123802B2 (ja) | 1989-05-09 |
Family
ID=12885858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5139980A Granted JPS56147212A (en) | 1980-04-18 | 1980-04-18 | Integrated circuit for generation of reference voltage |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4362985A (ja) |
| EP (1) | EP0039178B1 (ja) |
| JP (1) | JPS56147212A (ja) |
| CA (1) | CA1173502A (ja) |
| DE (1) | DE3172200D1 (ja) |
| IE (1) | IE51042B1 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5739424A (en) * | 1980-08-18 | 1982-03-04 | Nec Corp | Reference voltage source |
| DE3047685C2 (de) * | 1980-12-18 | 1986-01-16 | Telefunken electronic GmbH, 7100 Heilbronn | Temperaturstabile Spannungsquelle |
| US4433283A (en) * | 1981-11-30 | 1984-02-21 | International Business Machines Corporation | Band gap regulator circuit |
| NL8300499A (nl) * | 1983-02-10 | 1984-09-03 | Philips Nv | Stroomstabilisatieschakeling. |
| JPH0648280B2 (ja) * | 1983-03-26 | 1994-06-22 | 株式会社東芝 | 電流検出回路 |
| JPS6091425A (ja) * | 1983-10-25 | 1985-05-22 | Sharp Corp | 定電圧電源回路 |
| US4912393A (en) * | 1986-03-12 | 1990-03-27 | Beltone Electronics Corporation | Voltage regulator with variable reference outputs for a hearing aid |
| JP2653046B2 (ja) * | 1987-03-16 | 1997-09-10 | 株式会社デンソー | リニアアレイ |
| US4983154A (en) * | 1988-04-29 | 1991-01-08 | Tokyo Automatic Machinery Works, Ltd. | Carton assembling method and equipment |
| US4879506A (en) * | 1988-08-02 | 1989-11-07 | Motorola, Inc. | Shunt regulator |
| US5334929A (en) * | 1992-08-26 | 1994-08-02 | Harris Corporation | Circuit for providing a current proportional to absolute temperature |
| US5545978A (en) * | 1994-06-27 | 1996-08-13 | International Business Machines Corporation | Bandgap reference generator having regulation and kick-start circuits |
| TW359660B (en) * | 1996-11-07 | 1999-06-01 | Seiko Epson Corp | Peeling device, tape processing device incorporating the peeling device, and tape printing apparatus incorporating the tape processing device |
| KR100554979B1 (ko) * | 2003-10-31 | 2006-03-03 | 주식회사 하이닉스반도체 | 기준전압 발생회로 |
| US9964975B1 (en) * | 2017-09-29 | 2018-05-08 | Nxp Usa, Inc. | Semiconductor devices for sensing voltages |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3794861A (en) * | 1972-01-28 | 1974-02-26 | Advanced Memory Syst Inc | Reference voltage generator circuit |
| US3886435A (en) * | 1973-08-03 | 1975-05-27 | Rca Corp | V' be 'voltage voltage source temperature compensation network |
| FR2281603A1 (fr) * | 1974-08-09 | 1976-03-05 | Texas Instruments France | Source de tension regulee a coefficient de temperature defini |
| US4091321A (en) * | 1976-12-08 | 1978-05-23 | Motorola Inc. | Low voltage reference |
| US4122403A (en) * | 1977-06-13 | 1978-10-24 | Motorola, Inc. | Temperature stabilized common emitter amplifier |
| JPS5927487B2 (ja) * | 1978-05-24 | 1984-07-06 | 富士通株式会社 | バイアス電圧発生回路 |
| JPS5515512A (en) * | 1978-07-19 | 1980-02-02 | Hitachi Ltd | Constant voltage output circuit |
| USRE30586E (en) | 1979-02-02 | 1981-04-21 | Analog Devices, Incorporated | Solid-state regulated voltage supply |
-
1980
- 1980-04-18 JP JP5139980A patent/JPS56147212A/ja active Granted
-
1981
- 1981-04-08 CA CA000374925A patent/CA1173502A/en not_active Expired
- 1981-04-15 EP EP81301679A patent/EP0039178B1/en not_active Expired
- 1981-04-15 DE DE8181301679T patent/DE3172200D1/de not_active Expired
- 1981-04-16 IE IE878/81A patent/IE51042B1/en not_active IP Right Cessation
- 1981-04-17 US US06/255,038 patent/US4362985A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0039178A1 (en) | 1981-11-04 |
| EP0039178B1 (en) | 1985-09-11 |
| JPS56147212A (en) | 1981-11-16 |
| IE810878L (en) | 1981-10-18 |
| IE51042B1 (en) | 1986-09-17 |
| DE3172200D1 (en) | 1985-10-17 |
| US4362985A (en) | 1982-12-07 |
| CA1173502A (en) | 1984-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08320730A (ja) | バンドギャップ電圧基準およびバンドギャップ基準電圧を生ずるための方法 | |
| JPH0561558A (ja) | 基準電圧発生回路 | |
| JPH0123802B2 (ja) | ||
| JPH0143324B2 (ja) | ||
| JPH0784659A (ja) | 電圧基準のための曲率補正回路 | |
| JPH05206755A (ja) | 基準電圧発生回路 | |
| JPH08272468A (ja) | 基準電圧発生回路 | |
| US6288525B1 (en) | Merged NPN and PNP transistor stack for low noise and low supply voltage bandgap | |
| US4433283A (en) | Band gap regulator circuit | |
| JPH0526208B2 (ja) | ||
| JPH08339232A (ja) | 基準電圧回路 | |
| JPS6154286B2 (ja) | ||
| JP2721286B2 (ja) | 半導体装置の温度補償型基準電圧発生回路 | |
| JPS6236337Y2 (ja) | ||
| JP2897515B2 (ja) | 電圧電流変換回路 | |
| JP2638771B2 (ja) | 基準電圧発生装置 | |
| JP2729071B2 (ja) | 定電流回路 | |
| JP3529601B2 (ja) | 定電圧発生回路 | |
| JPH0789304B2 (ja) | 基準電圧回路 | |
| JPS645369Y2 (ja) | ||
| JPH0113452Y2 (ja) | ||
| JPH0477329B2 (ja) | ||
| JPH0316646B2 (ja) | ||
| JP2859461B2 (ja) | 温度補償用回路 | |
| JPH0546096Y2 (ja) |