JPH09330201A - 表示処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 本発明はワークステーションやパーソナルコ
ンピュータにおいて、３次元コンピュータ・グラフィク
スをマルチウィンドウに表示する表示処理装置に関わ
り、ＣＰＵへの応答時間およびウィンドウの切替え時間
を短縮することにより、表示処理性能を改善する表示処
理装置を提供することを目的とする。 【解決手段】 本発明表示処理装置は、（１）アドレス
保持手段と写像状況保持手段とを有するバス制御手段
と、描画手段と、画像表示記憶手段とを備え、（２）写
像状況保持手段の内容を定期的に更新するためのタイマ
ー手段と（３）画像表示記憶手段の内容を格納するため
の写像表示記憶手段を有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ワークステーショ
ンやパーソナルコンピュータにおいて、陰影や光の反射
などの映像を表現する３次元コンピュータ・グラフィク
スをマルチウィンドウに表示する表示処理装置に関わ
る。

【０００２】

【従来の技術】流体解析や分子構造の解析、更に建築設
計やＣＧ映像制作などの様々な分野において、超高速か
つ高機能の３次元コンピュータ・グラフィックス技術が
要求されるようになってきている。

【０００３】こうしたＣＡＤ／ＣＡＭ／ＣＡＥ分野や意
匠設計、数値計算結果の可視化などの分野では、グラフ
ィックス・アプリケーションと共に、ハードウェアで
は、大量のデータを高速に表示する表示処理装置が利用
されている。

【０００４】周知の通り、表示処理装置はワークステー
ションやパーソナルコンピュータの中央処理装置（以下
ＣＰＵと言う。）に接続され、リアルタイムシミュレー
ションなどの３次元の超高速描画や、ウィンドウを重ね
て表示するマルチウィンドウ機能を実現している。

【０００５】図６に従来の表示処理装置の構成を示す。
図６の６０１は従来の表示処理装置である。図６の８０
はＣＰＵ、図６の９０はＣＰＵバスである。表示処理装
置６０１はＣＰＵバス９０を介してＣＰＵ８０に接続さ
れる。ＣＰＵバス９０には、表示処理装置の他に、回線
制御装置やディスク制御装置などが接続される。

【０００６】図６の７０は、表示処理装置６０１内部の
制御バスである。図６の６０２はバス制御部であり、制
御バス７０を介して接続する、３次元データ処理部と２
次元データ処理部とマルチウィンドウ処理部の各データ
処理部を制御する。

【０００７】３次元データ処理部は、３次元表示メモリ
を接続し、３次元や２次元の図形や映像の描画処理を行
い、２次元データ処理部は、２次元表示メモリを接続
し、２次元の図形や文字の描画処理を行う。

【０００８】また、マルチウィンドウ処理部は、マルチ
ウィンドウ表示メモリを接続し、ウィンドウの重なりの
制御などマルチウィンドウ処理を行う。それぞれの描画
処理の結果である、表示するための画像データは、それ
ぞれ３次元表示メモリと２次元表示メモリとマルチウィ
ンドウ表示メモリの各表示メモリに格納する。

【０００９】バス制御部６０２には、アドレスレジスタ
およびデータレジスタを有する。また、各データ処理部
には、ステータスレジスタを有する。アドレスレジスタ
には、現在使用中か、あるいは最近使用されたデータ処
理部のステータスレジスタのアドレスが保持され、デー
タレジスタには、アドレスレジスタに対応するステータ
スレジスタの内容が保持される。各ステータスレジスタ
には、各データ処理部における描画動作状況が保持され
る。

【００１０】ＣＰＵ８０がＣＰＵバス９０を介して表示
処理装置６０１のデータ処理部の描画動作状況を読み出
す場合は、バス制御部６０２が所望のステータスレジス
タのアドレスをアドレスレジスタにセットし、制御バス
７０にアドレスレジスタの内容を出力する。

【００１１】制御バス７０上で読み出しか書込みを指示
する指令線が、読み出しを指示すると、各データ処理部
はアドレスに対応するレジスタの内容を、制御バス７０
に出力する。続いてバス制御部６０２が然るべきタイミ
ングで、その内容をデータレジスタにセットする。その
後、バス制御部６０２がＣＰＵバス９０を介して、デー
タレジスタの内容をＣＰＵ８０に送出する。

【００１２】尚、指令線が書込みを指示する場合は、バ
ス制御部６０２がアドレスとアドレスに対応するレジス
タの内容を制御バス７０に出力する。ＣＰＵ８０からの
書込み指示の場合には制御の仕方に２通りあり、ＣＰＵ
バス９０をこの時点で開放する場合と、引続き制御バス
７０から各データ処理部がデータを受け取るまでＣＰＵ
バス９０を開放しない場合がある。

【００１３】

【発明が解決しようとする課題】ＣＰＵが表示処理装置
へレジスタの読み出しを指示する場合は、ＣＰＵはバス
制御部が所望のデータを送出してくるまで、ＣＰＵバス
を開放することができない。しかも、アクセスされるデ
ータ処理部は、描画動作中などのためにバス制御部に即
座に応答できるとは限らない。

【００１４】このように、ＣＰＵからの各データ処理部
への描画動作状況の問い合わせに対し、バス制御部は各
データ処理部へアクセスしなければならないためバス制
御部が即時に応答できない。その結果ＣＰＵへの応答時
間が長くかかり、描画性能や表示処理性能が劣化してし
まうという問題があった。

【００１５】また、ウィンドウを切り換える場合は、現
在表示されている上位ウィンドウの内容をＣＰＵに接続
される主メモリに退避し、上位ウィンドウに隠れている
下位ウィンドウをの内容を主メモリから読み出し、表示
処理装置の表示メモリに格納する必要がある。

【００１６】このように、上位ウィンドウの内容をそれ
ぞれの表示メモリから主メモリへ退避し終わってから、
下位ウィンドウの内容を主メモリから読み出し、それぞ
れの表示メモリに格納しなければならず、一つの表示メ
モリについては、並行処理ができない。その結果、ウィ
ンドウの切替え時間が長くかかり、表示処理性能が劣化
してしまうという問題があった。

【００１７】これらの問題を解決するためには、表示処
理装置内のバス制御部を並列化し、各データ処理部対応
にバス制御部を設けることが考えられるが、表示処理装
置内のＣＰＵバスおよび制御バス関連のハードウェアが
大規模化してしまって好ましくない。

【００１８】本発明はこのような点にかんがみて、従来
のＣＰＵとのインタフェースを変更することなく、ＣＰ
Ｕへの応答時間を短縮し、また、ウィンドウの切替え時
間を短縮することにより、表示処理性能を改善する表示
処理装置を提供することを目的とする。

【００１９】

【課題を解決するための手段】上記の課題は下記の如く
に構成された本発明の表示処理装置によって解決され
る。本発明の表示処理装置は、表示処理装置内部のバス
を制御するバス制御手段と、バスに接続され、描画動作
状況を保持しておく状況保持手段を有する描画手段と、
描画手段に接続され、画像を表示するためのデータを格
納しておく画像表示記憶手段とを備える。

【００２０】バス制御手段には、状況保持手段に対応す
るアドレスを保持するアドレス保持手段と、状況保持手
段に保持する内容の写しを保持する写像状況保持手段と
を有する。

【００２１】また本発明の表示処理装置には、アドレス
保持手段に基づいて状況保持手段の内容をバスに読み出
し、写像状況保持手段の内容を定期的に更新するための
タイマー手段を有する。

【００２２】更に、本発明の表示処理装置には、画像表
示記憶手段の内容の一部を格納するための写像表示記憶
手段を有する。図１は本発明の原理図である。図１の１
は表示処理装置である。図１の２はバス制御手段、図１
の３と４は描画手段である。図１の５と６は画像表示記
憶手段である。図１の７は表示処理装置内部のバスであ
る。

【００２３】バス制御手段２は、バス７を制御し、バス
７を介して接続する描画手段３と４を制御する。描画手
段３と４は、それぞれ画像表示記憶手段５と６を接続
し、描画処理を行う。表示するための画像データは、画
像表示記憶手段５と６にそれぞれ格納する。

【００２４】図１の１２と１３はアドレス保持手段であ
り、図１の１４と１５は写像状況保持手段であり、描画
状況を示す状況保持手段のアドレスとその内容を、バス
接続手段２に保持する。図１の１８と１９は状況保持手
段であり、それぞれ描画手段３と４における描画動作状
況を保持する。

【００２５】アドレス保持手段１２と１３には、それぞ
れ状況保持手段１８と１９のアドレスが保持され、写像
状況保持手段１４と１５には、アドレス保持手段１２と
１３に対応する状況保持手段１８と１９の内容が保持さ
れる。

【００２６】アドレス保持手段１２と１３および写像状
況保持手段１４と１５を備えることにより、バス制御手
段２がバス７を介して描画手段３と４をアクセスするこ
とが可能になり、状況保持手段１８と１９の内容の写し
をバス制御手段２に保持することが可能になる。

【００２７】図１の１６はタイマー手段であり、バス制
御手段２がアドレス保持手段１２と１３に基づいて状況
保持手段１８と１９の内容をバス７に読み出し、写像状
況保持手段１４と１５の内容を定期的に更新するときに
時間間隔が設定される。

【００２８】これにより、バス制御手段２が描画手段３
を定期的にアクセスすることが可能になり、写像状況保
持手段１４と１５には、常に最新の内容が保持されるこ
とになる。

【００２９】図１の１７は写像表示記憶手段であり、画
像表示記憶手段５と６の内容の一部を一時的に格納す
る。写像表示記憶手段１７は、バス制御手段２にある。
写像表示記憶手段１７がバッファの役目をするので、画
像表示記憶手段５や６に格納されているデータが必要な
ときに、写像表示記憶手段１７に格納される一部のデー
タ処理と並行して、描画手段３を介して画像表示記憶手
段のアクセスを開始すればよくなり、全体として高速化
することが可能になる。

【００３０】

【発明の実施の形態】本発明の実施の形態について図面
を用いて詳細に説明する。図２は本発明実施の形態を示
す表示処理装置の構成を示す。

【００３１】図２の１は本発明表示処理装置である。図
２の８０はＣＰＵ、図２の９０はＣＰＵバスである。表
示処理装置１はＣＰＵバス９０を介してＣＰＵ８０に接
続される。

【００３２】図２の２１はバス制御部であり、図１のバ
ス制御手段２に相当する。図２の３１と３２と３３は、
それぞれ３次元データ処理部と２次元データ処理部とマ
ルチウィンドウ処理部であり、図１の描画手段３や４に
相当する。また、図２の４１と４２と４３は、それぞれ
３次元表示メモリと２次元表示メモリとマルチウィンド
ウ表示メモリであり、図１の画像表示記憶手段５や６に
相当する。

【００３３】図２の７０は、表示処理装置１内部の制御
バスであり、図１のバス７に相当する。バス制御部２１
は制御バス７０を制御し、制御バス７０を介して接続す
る３次元データ処理部３１と２次元データ処理部３２と
マルチウィンドウ処理部３３を制御する。

【００３４】３次元データ処理部３１は、３次元表示メ
モリ４１を接続し、３次元や２次元の図形や映像の描画
処理を行い、２次元データ処理部３２は、２次元表示メ
モリ４２を接続し、２次元の図形や文字の描画処理を行
う。

【００３５】また、マルチウィンドウ処理部３３は、マ
ルチウィンドウ表示メモリ４３を接続し、ウィンドウの
重なりの制御などマルチウィンドウ処理を行う。それぞ
れの描画処理の結果である、表示するための画像データ
は、それぞれ３次元表示メモリ４１と２次元表示メモリ
４２とマルチウィンドウ表示メモリ４３の各表示メモリ
に格納する。

【００３６】バス制御部２１には、図２の２１１と２２
１と２３１のアドレスレジスタ、および図２の２１２と
２２２と２３２の写像ステータスレジスタを有する。ア
ドレスレジスタ２１１と２２１と２３１は、それぞれ図
１のアドレス保持手段１２や１３に相当する。また写像
ステータスレジスタ２１２と２２２と２３２は、図１の
写像状況保持手段１２や１３に相当する。

【００３７】また、３次元データ処理部３１と２次元デ
ータ処理部３２とマルチウィンドウ処理部３３には、図
２の３１０と３２０と３３０のステータスレジスタを有
する。ステータスレジスタ３１０と３２０と３３０は、
それぞれ図１の状況保持手段１８や１９に相当する。

【００３８】アドレスレジスタ２１１と２２１と２３１
には、それぞれステータスレジスタ３１０と３２０と３
３０のアドレスが保持され、写像ステータスレジスタ２
１２と２２２と２３２には、それぞれアドレスレジスタ
２１１と２２１と２３１に対応するステータスレジスタ
３１０と３２０と３３０のそれぞれの内容が保持され
る。

【００３９】図２の２１６は、バス制御部２１にあるタ
イマーであり、バス制御部２１がアドレスレジスタ２１
１と２２１と２３１によってステータスレジスタ３１０
と３２０と３３０のそれぞれの内容を制御バス７０に読
み出し、写像ステータスレジスタ２１２と２２２と２３
２の内容を定期的に更新するときに、その時間間隔を設
定する。

【００４０】タイマー２１６に時間間隔を設定する場合
は、ＣＰＵバス９０を介してＣＰＵ８０から設定する。
これにより、バス制御部２１が３次元データ処理部３１
と２次元データ処理部３２とマルチウィンドウ処理部３
３の各データ処理部を定期的にアクセスすることが可能
になり、写像ステータスレジスタ２１２と２２２と２３
２には常に最新の内容が保持されることになる。

【００４１】図２の２１７は、バス制御部２１にある写
像メモリであり、写像メモリ２１７は図１の写像表示記
憶手段１７に相当する。写像メモリ２１７には、３次元
表示メモリ４１、２次元表示メモリ４２、あるいはマル
チウィンドウ表示メモリ４３の各表示メモリの内容の一
部を一時的に格納する。

【００４２】写像メモリ２１７がバッファの役目をする
ので、各表示メモリ４１乃至４３に格納されているデー
タが必要なときに、写像メモリ２１７に格納される一部
のデータ処理と並行して、各データ処理部３１乃至３３
を介して各表示メモリ４１乃至４３のアクセスを開始す
ることができる。その結果、全体として高速化すること
が可能になる。

【００４３】図３にバスの構造を示す。図３の７０１は
アドレスバス、図３の７０２がデータインバス、そして
図３の７００がデータアウトバスである。図２の制御バ
ス７０には、アドレスバス７０１とデータインバス７０
２とデータアウトバス７００の他に、図示していない
が、読み出しまたは書込みを指示する指令線がある。

【００４４】バス制御部２１によって、アドレスレジス
タ２１１、２２１、および２３１の内容が、アドレスバ
ス７０１に出力される。指令線が読み出しを指示する場
合は、３次元データ処理部３１と２次元データ処理部３
２とマルチウィンドウ処理部３３は、アドレスバス７０
１に対応するレジスタの内容を、データインバス７０２
に出力する。

【００４５】また、指令線が書込みを指示する場合は、
バス制御部２１が、アドレスバス７０１に対応するレジ
スタの内容を、データアウトバス７００に出力する。例
えば、アドレスレジスタ２１１、２２１、あるいは２３
１にステータスレジスタ３１０、３２０、あるいは３３
０のアドレスをセットし、読み出しの指示をすると、３
次元データ処理部３１、２次元データ処理部３２、ある
いはマルチウィンドウ処理部３３がステータスレジスタ
３１０、３２０、あるいは３３０の内容を、データイン
バス７０２にセットする。

【００４６】続いて、バス制御部２１が然るべきタイミ
ングで、その内容を写像ステータスレジスタ２１２、２
２２、あるいは２３２にセットする。図４は制御バス７
０のタイミングチャートを示す。アドレスレジスタ２１
１と２２１と２３１には、それぞれステータスレジスタ
３１０と３２０と３３０のアドレスがセットされてい
る。

【００４７】バス制御部２１が、これらのアドレスレジ
スタの内容をアドレスバス７０１に順次セットし読み出
し指令を発行すると、各データ処理部３１乃至３３が、
アドレスバスの内容を解読し、相当するステータスレジ
スタ３１０と３２０と３３０の内容をデータインバス７
０２に、順次セットして行く。

【００４８】バス制御部２１は、これらを写像ステータ
スレジスタ２１２と２２２と２３２に順次セットして行
く。このように、アドレスレジスタにステータスレジス
タのアドレスをセットし、順次読み出しを行うと、時間
間隔Ｔの周期で写像ステータスレジスタ２１２と２２２
と２３２の内容を更新することが可能になる。

【００４９】周期Ｔの値は、ＣＰＵ８０からＣＰＵバス
９０を介してセットされるタイマー２１７の値であり、
更に大きい任意の値を設定できる。尚、図３のバスの構
造と図４のバスのタイミングチャートは論理的なもので
あり、設計上は、アドレスバスとデータバスを共用し、
更にバスを双方向にして、双方向のバス上にアドレスを
セットしてからデータをセットするなどのようにバスの
制御タイミングを変更してもよい。

【００５０】図５にマルチウィンドウの例を示す。ウィ
ンドウ１は分子構造を示す３次元画像であり、ウィンド
ウ２はビルディングを示す３次元画像である。ウィンド
ウ３は、ウィンドウ１とウィンドウ２に隠れていて何の
図形か判らない。このようにウィンドウ１からウィンド
ウ３までの上位から下位までのウィンドウが重なって１
画面に表示されている。

【００５１】例えば、ウィンドウ１の分子構造の３次元
画像を閉じて、ウィンドウ２のビルディングの３次元画
像を１番上に表示するようなウィンドウの切替えを行う
場合には、先ずウィンドウ１の分子構造の３次元画像を
３次元表示メモリ４１からＣＰＵ８０が制御する主メモ
リに退避し、引き続いて、ＣＰＵ８０の主メモリに退避
していたウィンドウ２のビルディングの３次元画像を読
み出し、３次元表示メモリ４１に格納する。

【００５２】ウィンドウ１の３次元画像を主メモリに退
避する際には、３次元表示メモリ４１の内容ばかりでな
く、ウィンドウ１に関わる文字データやウィンドウ制御
情報なども主メモリに退避する必要がある。

【００５３】従ってウィンドウ１の３次元画像を主メモ
リに退避する際には、ウィンドウ１に関わる各表示メモ
リ４１乃至４３の内容の一部を、写像メモリ２１７に格
納する。

【００５４】次にウィンドウ２のビルディングの３次元
画像を主メモリから読み出し、各表示メモリ４１乃至４
３に格納する場合は、主メモリに退避する際に格納した
写像メモリ２１７の、ウィンドウ２に関わる内容から、
各表示メモリ４１乃至４３に格納を開始する。

【００５５】このようにマルチウィンドウに関わるデー
タの主メモリと各表示メモリとの間の退避および復元の
場合には、写像メモリ２１７がバッファの役目を果た
し、ウィンドウの切替え時間の短縮に寄与している。

【００５６】尚、本発明実施の形態においては３次元デ
ータ処理部を１つにしたが、複数の３次元データ処理部
を設けて並行処理を行い、全体として性能向上を図るこ
とも可能であることは勿論のことである。

【００５７】また、本発明実施の形態においては、写像
メモリに格納する対象を３次元表示メモリのみならず、
２次元表示メモリやマルチウィンドウ表示メモリまでし
たが、写像メモリの容量および処理速度のバランスか
ら、３次元表示メモリのみに絞ってもよいことは勿論の
ことである。

【００５８】更に、本発明実施の形態においては、３つ
のウィンドウの重なりについて説明したが、更に多くの
ウィンドウを重ねることができることは言うまでもない
ことである。

【００５９】

【発明の効果】以上の説明から明らかなように本発明に
よれば、ＣＰＵからの描画動作状況の問い合わせに対
し、ＣＰＵへの応答時間を短縮することが可能になる。
これにより、描画する場合に全体的にスピードアップが
可能になるという効果がある。

【００６０】また、ウィンドウを動かす場合に、隠れて
いる画像や描画中画像の一部を写像メモリに退避するこ
とが可能になり、上位ウィンドウに隠れている下位ウィ
ンドウを最表面にする場合や、ＣＰＵの主メモリに画像
全体を退避する場合には、画像の一部を表示メモリやＣ
ＰＵの主メモリに先に送出することが可能になる。

【００６１】これによりウィンドウの切替え時間を短縮
することが可能になり、表示処理性能が向上するという
効果がある。

【図面の簡単な説明】

【図１】 本発明の原理図

【図２】 本発明表示処理装置の構成図

【図３】 バスの構造

【図４】 バスのタイミングチャート

【図５】 マルチウィンドウの例

【図６】 従来の表示処理装置の構成図

【符号の説明】

１ 表示処理装置 ２ バス制御手段 ３、４ 描画手段 ５、６ 画像表示記憶手段 ７ バス １２、１３ アドレス保持手段 １４、１５ 写像状況保持手段 １６ タイマー手段 １７ 写像表示記憶手段 １８、１９ 状況保持手段 ２１ バス制御部 ３１ ３次元データ処理部 ３２ ２次元データ処理部 ３３ マルチウィンドウ処理部 ４１ ３次元表示メモリ ４２ ２次元表示メモリ ４３ ウィンドウ表示メモリ ７０ 制御バス ８０ ＣＰＵ ９０ ＣＰＵバス ２１１、２２１、２３１ アドレスレジスタ ２１２、２２２、２３２ 写像ステータスレジスタ ２１６ タイマー ２１７ 写像メモリ ３１０、３２０、３３０ ステータスレジスタ ６０１ 表示処理装置 ６０２ バス制御部 ７００ データアウトバス ７０１ アドレスバス ７０２ データインバス

Claims (3)

【特許請求の範囲】
1. 【請求項１】 表示処理装置内部のバスを制御するバス
   制御手段と、 前記バスに接続され、描画動作状況を保持する状況保持
   手段を有する描画手段と、 前記描画手段に接続され、画像を表示するためのデータ
   を格納する画像表示記憶手段とを備え、 前記状況保持手段に対応するアドレスを保持するアドレ
   ス保持手段と、 前記状況保持手段に保持する内容の写しを保持する写像
   状況保持手段とを、 前記バス制御手段に有することを特徴とする表示処理装
   置。
2. 【請求項２】 前記アドレス保持手段に基づいて前記状
   況保持手段の内容を前記バスに読み出し、前記写像状況
   保持手段の内容を定期的に更新するためのタイマー手段
   を有することを特徴とする請求項１に記載の表示処理装
   置。
3. 【請求項３】 前記画像表示記憶手段の内容の一部を格
   納するための写像表示記憶手段を有することを特徴とす
   る請求項１に記載の表示処理装置。