JPH09330934A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH09330934A
JPH09330934A JP8171664A JP17166496A JPH09330934A JP H09330934 A JPH09330934 A JP H09330934A JP 8171664 A JP8171664 A JP 8171664A JP 17166496 A JP17166496 A JP 17166496A JP H09330934 A JPH09330934 A JP H09330934A
Authority
JP
Japan
Prior art keywords
input
terminal portion
semiconductor substrate
output terminal
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8171664A
Other languages
English (en)
Inventor
Akito Yoshida
章人 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP8171664A priority Critical patent/JPH09330934A/ja
Priority to TW086107705A priority patent/TW332900B/zh
Priority to US08/870,654 priority patent/US6445001B2/en
Priority to KR1019970023983A priority patent/KR100290193B1/ko
Priority to EP97109575A priority patent/EP0813238B1/en
Priority to DE69735318T priority patent/DE69735318T2/de
Publication of JPH09330934A publication Critical patent/JPH09330934A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/27—Structural arrangements therefor
    • H10P74/273—Interconnections for measuring or testing, e.g. probe pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/654—Top-view layouts
    • H10W70/656—Fan-in layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H10W72/244—Dispositions, e.g. layouts relative to underlying supporting features, e.g. bond pads, RDLs or vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/942—Dispositions of bond pads relative to underlying supporting features, e.g. bond pads, RDLs or vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/944—Dispositions of multiple bond pads
    • H10W72/9445—Top-view layouts, e.g. mirror arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49004—Electrical device making including measuring or testing of device or component part

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 半導体装置に形成される入出力端子がダイソ
ート端子部１０１とバンプを有する入出力端子部１０２
とからなり従来のプローブカードを用いてもダイソート
が容易に行うことができる半導体装置及びその製造方法
を提供する。 【解決手段】 半導体基板１には、入出力端子及び入出
力回路が形成されている。半導体基板１の主面は、集積
回路が形成されている内部領域部１ａと入出力回路１１
が形成されている周辺領域１ｂに分けられる。入出力回
路１１は、両領域の境界に配置されている。入出力端子
は、周辺領域１ｂに配置され、バンプの形成されないテ
スト用のダイソート端子部１０１と内部領域１ａに配置
され、バンプが形成された接続用の入出力端子部１０２
とから構成されている。ダイソート端子部１０１と入出
力端子部１０２とは、例えば、両端子部を構成する金属
配線より下層の接続配線１０３により電気的に接続され
ている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、回路基板に半導体
素子（チップ）がはんだバンプなどの突起電極（バン
プ）を介して接続された構造（フリップチップ構造）の
半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】従来、半導体素子を回路基板に搭載する
には、半導体素子（以下、チップという）から導出した
複数のリード先端を回路基板上の配線パターンに電気的
に接続するか、あるいは、半導体素子を直接回路基板に
搭載し、ワイヤボンディング、ＴＡＢ(Tape Automated
Bonding)により電気的に接続するなどの方法がある。し
かし、チップからリードを突出させて回路基板に取付け
ることは、半導体装置の高密度実装化に対する大きな障
害になっている。特に近年、半導体装置の用途は多様化
し、さらに高密度実装化が進んでおり、例えば、メモリ
カードのような薄い回路基板を用い、しかもメモリ素子
の実装数も増加する傾向にある。このような事情の中
で、リードを用いてチップを実装することには限界があ
る。そこで、チップに形成した複数の接続電極（パッ
ド）にバンプもしくはバンプ取り付けこれを直接回路基
板の配線パターンに接続するフリップチップ構造が注目
されるようになった。
【０００３】図９は、シリコン半導体を基板とするチッ
プを回路基板にフリップチップ実装した従来の半導体装
置の断面図、図１０は、半導体基板のバンプを有する主
面を示す平面図、図１１はバンプを有する入出力端子を
説明する半導体基板の断面図である。半導体基板１は、
その主面に内部の集積回路に電気的に接続されたパッド
として用いられるアルミニウムなどのパッド電極７と、
このパッド電極７の上に接続され、鉛（Ｐｂ）、錫（Ｓ
ｎ）などを主成分とする低融点金属のはんだバンプから
構成された高さ約１００μｍのバンプ３を備えている。
図１０に示された半導体基板１の主面に形成された入出
力端子１０は、バンプ３とパッド電極７とを備え、通常
バンプ３とパッド電極７との間にはバリアメタルが介在
されている。この回路基板２には少なくとも１つのチッ
プが実装される。半導体基板１上の複数のバンプ３は、
回路基板２の表面に形成された配線パターン（図示せ
ず）に接続されたパッド電極（以下、基板パッドとい
う）８に電気的に接続することによって回路基板２に搭
載される。バンプ３は、低融点金属以外にも金を使用す
ることもあるし、絶縁性の球状体の表面に導電層を形成
したものを用いることもある。低融点金属としてはＰｂ
−Ｓｎ、Ｉｎ−Ｓｎはんだなどが知られている。回路基
板２には、ガラス基材にエポキシ樹脂を含浸させて積層
してなるプリント基板、セラミック基板、シリコン半導
体基板等が用いられている。また、半導体基板１と回路
基板２との間には樹脂封止体を充填させることもでき
る。
【０００４】半導体基板１の主面は、内部領域１ａと周
辺領域１ｂに分けられる。内部領域１ａには、半導体基
板１の内部に形成された内部回路の集積回路２０が形成
されている。周辺領域１ｂの内部領域１ａに近接した領
域には入出力回路１１が形成され、前記入出力端子１０
は、この入出力回路１１を介して集積回路２０に電気的
に接続される。図１１を参照して半導体基板上のバンプ
を有するパッドの構造を説明する。半導体基板１の表面
の絶縁膜４の上に半導体基板内部に形成されている集積
回路と電気的に接続されたアルミニウムなどのパッド７
が形成されている。パッド７は、ＳｉＯ2 などの絶縁膜
５で保護されている。パッド７の表面に絶縁膜５の開口
部が形成され、パッド７が露出されている。この開口部
には、バリヤメタル膜９で被覆されており、バリアメタ
ル９は、パッド７と電気的に接続されている。バンプ３
はこのバリアメタル９の上に取り付けられている。バリ
ヤメタル膜９には、Ｐｄ／Ｎｉ／Ｔｉ、ＴｉＷ、Ｔｉ／
Ｔｉ／Ｗなどが用いられている。
【０００５】
【発明が解決しようとする課題】このように、従来のＴ
ＡＢやフリップチップ構造の半導体装置の入出力端子
は、半導体基板の外周に沿って周辺領域に設けられてい
る。そして、チップもしくはウェーハ状態での集積回路
の良／不良品判定（以下、ダイソートという）は、その
入出力端子のバンプ３にプローブカード１２に植設され
たプローブ針６を当てて、電気的な試験が行われていた
（図１２参照）。ところが最近では、素子の微細化にと
もなって同じ機能を持つ半導体装置がより小さく実現で
きるようになった一方で、接続技術の限界から入出力端
子のピッチをこれ以上狭くするのが困難になった。そこ
で半導体基板の外周に入出力端子を設けただけでは端子
数が足りなく、半導体基板の主面全体に入出力端子を配
置するような構造が考えられた（図１３）。図におい
て、チップの入出力端子１０は、半導体基板１の主面の
集積回路が形成されている内部領域及び周辺領域上に配
列されている。
【０００６】しかし、図１３の構造のチップにはつぎの
ような欠点があった。即ちダイソートを従来のプローブ
カードに植設したプローブ針を用いるのでは、すべての
入出力端子に針を当てることができないということであ
る。このような問題を解決するためにはプローブ針を半
導体基板主面全体に配置できるプローブカードが必要で
あるが、このような構造のプローブカードを用いても、
その上から半導体基板の入出力端子とプローブ針との位
置合わせを行うことは非常に難しいという問題をさらに
発生させることになる。本発明は、このような事情によ
り成されたものであり、従来のプローブカードを用いて
もダイソートが容易に行うことができる構造の入出力端
子を備えた半導体装置及びその製造方法を提供する。
【０００７】
【課題を解決するための手段】本発明は、半導体装置に
形成される入出力端子がダイソート端子部と入出力端子
部とからなり、入出力端子部にはバンプが形成されてい
ることに特徴がある。また、少なくともこのダイソート
端子部を構成する配線は、バリアメタル溶融液によって
除去されない導電性の耐エッチング保護膜で被覆されて
いることを特徴としている。本発明では、半導体基板上
にはバンプの形成されないテスト用のダイソート端子部
とバンプが形成された接続用の入出力端子部とが混在し
ている。入出力端子部は、アルミニウムなどからなる配
線とその上のバンプとから構成されているのでバンプ−
アルミニウム配線間には金属拡散防止用のバリアメタル
が介在されている。一方ダイソート端子部は、アルミニ
ウム配線のみからなるので、半導体基板の主面全面に形
成されダイソート端子部にも形成されているバリアメタ
ルはバリアメタル溶融液で除去しなければならない。し
たがって、耐エッチング保護膜は、バリアメタルのエッ
チング除去時においてアルミニウム配線も溶融されない
ようにダイソート端子部の配線を保護している。また、
ダイソート時にアルミニウム配線の機械的な損傷を防い
でいる。
【０００８】即ち、請求項１の発明は、半導体装置にお
いて半導体基板と、前記半導体基板上に形成された複数
の入出力端子とを備え、前記入出力端子は、前記半導体
基板上の周辺領域に設けられたダイソート端子部と前記
半導体基板上の内部領域に設けられ、バンプが形成され
ている入出力端子部とを有し、このダイソート端子部と
入出力端子部とは電気的に接続されていることを特徴と
する。請求項２の発明は、請求項１に記載の半導体装置
において、前記半導体基板の前記周辺領域には前記半導
体基板の辺に沿って入出力回路部が形成されており、前
記ダイソート端子部は、この入出力回路部と前記半導体
基板の辺との間に形成されていることを特徴とする。請
求項３の発明は、請求項１又は請求項２に記載の半導体
装置において、前記入出力端子部は、前記半導体基板上
の内部領域において等間隔に配列されていることを特徴
とする。請求項４の発明は、請求項３に記載の半導体装
置において、前記入出力端子部は、略正方形であり、そ
の対向する２辺に平行な中心線は、前記半導体基板の任
意の辺に対して４５度傾いていることを特徴とする。請
求項５の発明は、請求項１乃至請求項４のいづれかに記
載の半導体装置において、前記半導体基板上には金属配
線から構成された多層配線が形成されており、この多層
配線の前記入出力端子部と前記ダイソート端子部とを電
気的に接続する配線には、この多層配線の所定の層の配
線を用い、前記入出力端子部及び前記ダイソート端子部
にはこの所定の層の配線より上層の配線を用いることを
特徴とする。請求項６の発明は、請求項１乃至請求項５
のいづれかに記載の半導体装置において、ダイソート端
子部のない入出力端子部のみからなる入出力端子をさら
に有することをする。
【０００９】請求項７の発明は、請求項１乃至請求項６
のいづれかに記載の半導体装置において、前記ダイソー
ト端子部は、表面に導電性の耐エッチング性保護膜が被
覆されている金属配線からなることを特徴とする。請求
項８の発明は、請求項７に記載の半導体装置において、
前記耐エッチング性保護膜は、前記バリアメタルをエッ
チングするエッチング液に対してこのバリアメタルより
耐エッチング性が高いことを特徴とする。請求項９の発
明は、半導体装置の製造方法において、半導体基板上に
金属膜を形成する工程と、前記金属膜をパターニングし
て前記半導体基板の内部領域上に金属配線からなる複数
の入出力端子部と、前記半導体基板の周辺領域上に金属
配線からなり、この入出力端子部とは電気的に接続され
ているダイソート端子部とを形成する工程と、前記入出
力端子部及び前記ダイソート端子部の前記金属配線上に
導電性の耐エッチング保護膜を形成する工程と、前記半
導体基板上にバリアメタル形成用金属膜を形成する工程
と、前記入出力端子部の上に前記耐エッチング保護膜及
び前記バリアメタル形成用金属膜を介してバンプを形成
する工程と、前記バリアメタル形成用金属膜をパターニ
ングして、前記入出力端子部の前記バンプと前記耐エッ
チング保護膜との間にバリアメタルを形成する工程とを
有することを特徴とする。請求項１０の発明は、半導体
装置の製造方法において、半導体基板上に金属膜を形成
する工程と、前記金属膜上に導電性の耐エッチング保護
膜を形成する工程と、前記金属膜及び前記耐エッチング
保護膜をパターニングして前記半導体基板の内部領域上
に前記耐エッチング保護膜で被覆された金属配線からな
る複数の入出力端子部と、前記半導体基板の周辺領域上
に前記耐エッチング保護膜で被覆された金属配線からな
り、この入出力端子部とは電気的に接続されているダイ
ソート端子部とを形成する工程と、前記半導体基板上に
バリアメタル形成用金属膜を形成する工程と、前記入出
力端子部の上に前記耐エッチング保護膜及び前記バリア
メタル形成用金属膜を介してバンプを形成する工程と、
前記バリアメタル形成用金属膜をパターニングして、前
記入出力端子部の前記バンプと前記耐エッチング保護膜
との間にバリアメタルを形成する工程とを有することを
特徴とする。
【００１０】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。まず、図１乃至図４を参照して第
１の実施例を説明する。図１は、半導体装置が形成され
た半導体基板主面の入出力端子構造を示す平面図、図２
は、入出力端子の構造を説明する半導体基板の断面図、
図３及び図４は半導体装置の製造工程断面図である。半
導体基板１には、入出力端子及び入出力回路が形成され
ている。半導体基板１の主面は、集積回路が形成されて
いる内部領域部１ａと入出力回路１１が形成されている
周辺領域１ｂに分けられる。入出力回路１１は、両領域
の境界に配置されている。入出力端子は、周辺領域１ｂ
に配置され、バンプの形成されないテスト用のダイソー
ト端子部１０１と内部領域１ａに配置され、バンプが形
成された接続用の入出力端子部１０２とから構成されて
いる。ダイソート端子部１０１と入出力端子部１０２と
は、例えば、両端子部を構成する金属配線より下層の接
続配線１０３により電気的に接続されている。バンプ３
は、例えば、厚さが１００μｍであり、鉛や錫などが含
有された低融点はんだから構成されている。
【００１１】図２は、入出力端子の内部構造を示す半導
体基板の断面図である。例えば、ｎ型シリコン半導体基
板１の主面には熱酸化膜などの絶縁膜１４に被覆されて
いる。絶縁膜１４の上には、例えば、第２層目のアルミ
ニウム配線１５が形成されている。このアルミニウム配
線１５は、絶縁膜１４に形成した開口部を介して半導体
基板１の表面領域の素子領域に形成された、例えば、ｐ
型不純物拡散領域１３に電気的に接続されている。第２
層目のアルミニウム配線１５は、ＣＶＤＳｉＯ2 などの
層間絶縁膜４によって被覆されている。層間絶縁膜４の
上にはパッド７となる第３層目のアルミニウム配線が形
成されている。第３層目のアルミニウム配線の表面全面
には導電性の耐エッチング保護膜１６が形成されてい
る。ダイソート端子部１０１のパッド７と入出力端子部
１０２のパッド７とはいづれも層間絶縁膜４に形成した
開口部を介して第２層目のアルミニウム配線１５に電気
的に接続されている。したがって、ダイソート端子部１
０１と入出力端子部１０２とは電気的に接続されてい
る。この第３層目のアルミニウム配線は、ＳｉＯ2 の保
護絶縁膜５によって被覆されている。保護絶縁膜５に開
口部を形成し、ダイソート端子部１０１及び入出力端子
部１０２をこの開口部に形成する。ダイソート端子部１
０１は、耐エッチング性保護膜１６が露出され、入出力
端子部１０２は、耐エッチング性保護膜１６の上にバリ
アメタル９が形成され、バリアメタル９の上にバンプ３
が形成されている。すなわち、ダイソート端子部１０１
にはバンプを取り付けておらず、入出力端子部１０２に
はバンプを設けている。
【００１２】図９に示すように半導体基板１上の複数の
バンプ３は、回路基板の表面に形成された配線パターン
に接続された基板パッドに電気的に接続することによっ
て回路基板にチップが搭載される。この回路基板には少
なくとも１つのチップが搭載される。このように、半導
体基板上にはバンプの形成されないテスト用のダイソー
ト端子部とバンプが形成された接続用の入出力端子部と
が混在しており、ダイソート端子部と入出力端子部とで
１つの入出力端子を構成している。入出力端子部は、ア
ルミニウムなどからなる配線とその上のバンプとから構
成されているのでバンプ−アルミニウム配線間には金属
拡散防止用のバリアメタル介在されている。一方ダイソ
ート端子部は、アルミニウム配線のみからなるので、半
導体基板の主面全面に形成されダイソート端子部にも形
成されているバリアメタルはバリアメタル溶融液で除去
しなければならない。したがって、耐エッチング保護膜
は、バリアメタルのエッチング除去時においてアルミニ
ウム配線も溶融されないようにダイソート端子部の配線
を保護している。また、ダイソート時にアルミニウム配
線の機械的な損傷を防いでいる。ダイソート端子部は、
半導体基板の周辺領域に配置されているので、ダイソー
ト時に従来のプローブカードを有効に利用することがで
きる。
【００１３】次に、図３及び図４を参照してこの実施例
の半導体装置の製造方法を説明する。図は、ダイソート
端子部と入出力端子部とを電気的に接続する金属配線
（第２層目のアルミニウム配線）の表示は省略してい
る。半導体基板１を被覆するＳｉＯ2 などの絶縁膜４の
上に形成した厚さ５００ｎｍ程度のアルミニウム金属膜
をパターニングして、例えば、第３層目のアルミニウム
配線を形成する。そして、このアルミニウム配線の所定
の部分をほぼ正方形のパッド（パッド）７とする。絶縁
膜４とその上の第３層目のアルミニウム配線をＳｉＯ2
などの保護絶縁膜５で被覆する。そして、この絶縁膜５
をパターニングしてパッド７を露出させる開口部を形成
する（図３（ａ））。次に、露出している各パッド７の
上に導電性の耐エッチング保護膜１６を形成する。耐エ
ッチング保護膜１６は、例えば、窒化チタン（ＴｉＮ）
からなり、厚さは、約５０ｎｍである。この耐エッチン
グ保護膜の厚さは、３０ｎｍ以上は必要であり、とくに
約３０〜５０ｎｍなら機械的強度の上からも有効な範囲
である。また、この耐エッチング保護膜は、ＴｉＮ以外
にもＴｉＳｉなどの他の窒化物が適当である（図３
（ｂ））。
【００１４】次に、耐エッチング保護膜１６を含む絶縁
膜５の上にバリアメタル形成用金属膜を形成する。半導
体基板１の内部領域に形成された入出力端子部のパッド
７上に前記耐エッチング保護膜１６及び前記バリアメタ
ル形成用金属膜を介してバンプ３を形成する（図４
（ａ））。次に、バリアメタル形成用金属膜をパターニ
ングして、入出力端子部１０２のバンプ３と耐エッチン
グ保護膜１６との間にバリアメタル９を形成するととも
にダイソート端子部１０１上のバリアメタル形成用金属
膜を除去する。このようにして、バンプのないダイソー
ト端子部１０１が半導体基板１の周辺領域に形成され、
バンプ３を取り付けた入出力端子部１０２がその内部領
域に形成される。バリアメタル形成用金属膜は、例え
ば、Ｔｉ／ＴｉＷからなり、Ｔｉの厚さは、１００ｎ
ｍ、ＴｉＷの厚さは５００ｎｍである。この金属膜をパ
ターニングするために用いるバリアメタル溶融液（エッ
チング液）は、例えば、ＨＣｌ−ＨＮＯ3 −ＣＨ3 ＣＯ
ＯＨの混合酸、希ＨＦなどがある。バリアメタルとして
はこのほかにＰｄ／Ｎｉ／ＴｉやＴｉＷなどがある。前
記耐エッチング保護膜のＴｉＮ、ＴｉＳｉなどの金属窒
化膜から構成された前記耐エッチング保護膜は、これら
バリアメタル溶融液に対して耐性が大きい。バリアメタ
ルがＰｄ／Ｎｉ／Ｔｉの場合、Ｐｄ／Ｎｉは、ＨＣｌ−
ＨＮＯ3 −ＣＨ3 ＣＯＯＨの混合酸でエッチングされ、
Ｔｉは、希ＨＦでエッチングされる。ＴｉＷの場合、希
ＨＦでエッチングされる。
【００１５】ダイソート端子部は、耐エッチング保護膜
で被覆されたアルミニウム配線のみからなり、バンプが
ないので半導体基板の主面全面に形成されダイソート端
子部にも形成されているバリアメタル形成用金属膜は、
バリアメタル溶融液で除去しなければならないが、この
耐エッチング保護膜がバリアメタルのエッチング除去時
においてアルミニウム配線をも溶融されないようにダイ
ソート端子部を保護している。次に、図５及び図６を参
照して第２の実施例の半導体装置の製造方法を説明す
る。図は、ダイソート端子部と入出力端子部とを電気的
に接続する金属配線（第２層目のアルミニウム配線）の
表示は省略している。半導体基板１を被覆するＳｉＯ2
などの絶縁膜４の上に形成した厚さ８００ｎｍ程度のア
ルミニウム金属膜及び耐エッチング保護膜となるＴｉＮ
膜をパターニングして、厚さ１００ｎｍ程度の耐エッチ
ング保護膜１６で被覆された、例えば、第３層目のアル
ミニウム配線を形成する。そして、このアルミニウム配
線の所定の部分をほぼ正方形のパッド（パッド）７とす
る（図５（ａ））。次に、絶縁膜４とその上の第３層目
のアルミニウム配線をＳｉＯ2 などの保護絶縁膜５で被
覆する。そして、この絶縁膜５をパターニングしてパッ
ド７の上の耐エッチング保護膜１６を露出させる開口部
を形成する（図５（ｂ））。
【００１６】次に、耐エッチング保護膜１６を含む絶縁
膜５の上にバリアメタル形成用金属膜を形成する。半導
体基板１の内部領域に形成された入出力端子部のパッド
７上に前記耐エッチング保護膜１６及び前記バリアメタ
ル形成用金属膜を介してバンプ３を形成する（図６
（ａ））。次に、バリアメタル形成用金属膜をパターニ
ングして、入出力端子部１０２のバンプ３と耐エッチン
グ保護膜１６との間にバリアメタル９を形成するととも
にダイソート端子部１０１上のバリアメタル形成用金属
膜を除去する。このようにして、バンプのないダイソー
ト端子部１０１が半導体基板１の周辺領域に形成され、
バンプ３を取り付けた入出力端子部１０２がその内部領
域に形成される。バリアメタル形成用金属膜は、例え
ば、Ｔｉ／ＴｉＷからなり、Ｔｉの厚さは、１００ｎ
ｍ、ＴｉＷの厚さは５００ｎｍである。この金属膜をパ
ターニングするために用いるバリアメタル溶融液（エッ
チング液）は、希ＨＦを用いる。
【００１７】ダイソート端子部は、耐エッチング保護膜
で被覆されたアルミニウム配線のみからなり、バンプが
ないので半導体基板の主面全面に形成されダイソート端
子部にも形成されているバリアメタル形成用金属膜は、
バリアメタル溶融液で除去しなければならないが、この
耐エッチング保護膜がバリアメタルのエッチング除去時
においてアルミニウム配線をも溶融されないようにダイ
ソート端子部を保護している。
【００１８】次に、図７を参照して第３の実施例を説明
する。図は、半導体装置が形成された半導体基板主面の
入出力端子構造を示す平面図である。半導体基板１に
は、入出力端子及び入出力回路が形成されている。半導
体基板１の主面は、集積回路が形成されている内部領域
部１ａと入出力回路１１が形成されている周辺領域１ｂ
に分けられる。入出力回路１１は、両領域の境界に配置
されている。入出力端子は、周辺領域１ｂに配置され、
バンプの形成されないテスト用のダイソート端子部１０
１と内部領域１ａに配置され、バンプが形成された接続
用の入出力端子部１０２とから構成されている。ダイソ
ート端子部１０１と入出力端子部１０２とは、例えば、
両端子部を構成する金属配線より下層の金属配線１０３
により電気的に接続されている。半導体基板１は、実質
的に正方形である。また、入出力端子の入出力端子部の
形状も正方形である。図１に示す第１の実施例では各入
出力端子部は、その任意の辺は半導体基板１に近接して
いる辺とは平行になるように配置されている。しかし、
この実施例では各入出力端子部は、その対向する２辺と
平行な中心線が半導体基板１の対角線と平行になるよう
に配置されている。各入出力端子部をこのように配置す
ることによりダイソート端子部と入出力端子部とを接続
する接続手段の配線が容易になる。
【００１９】次に、図８を参照して第４の実施例を説明
する。図は、半導体装置が形成された半導体基板主面の
入出力端子構造を示す平面図である。半導体基板１に
は、入出力端子及び入出力回路が形成されている。半導
体基板１の主面は、集積回路が形成されている内部領域
部１ａと入出力回路１１が形成されている周辺領域１ｂ
に分けられる。入出力回路１１は、両領域の境界に配置
されている。入出力端子は、周辺領域１ｂに配置され、
バンプの形成されないテスト用のダイソート端子部１０
１と内部領域１ａに配置され、バンプが形成された接続
用の入出力端子部１０２とから構成されている。ダイソ
ート端子部１０１と入出力端子部１０２とは、例えば、
両端子部を構成する金属配線より下層の金属配線１０３
により電気的に接続されている。半導体基板１は、実質
的に正方形であり、入出力端子の入出力端子部の形状も
正方形である。この実施例では各入出力端子部は、その
対向する２辺と平行な中心線が半導体基板１の対角線と
平行になるように配置されており、このように配置する
ことによりダイソート端子部と入出力端子部とを接続す
る接続手段の配線を容易にしている。この実施例では、
半導体基板にダイソート端子部の無い入出力端子が形成
されている。この半導体基板にはスキャン回路が内蔵さ
れているのでダイソート時にすべての入出力端子にプロ
ーブ針を当てる必要はない。したがって接続用の入出力
端子部のみからなる入出力端子を設けることができる。
【００２０】
【発明の効果】本発明は、以上のような構成により従来
のプローブカードを用いてもダイソートが容易に行うこ
とができる。半導体基板上にはバンプの形成されないテ
スト用のダイソート端子部とバンプが形成された接続用
の入出力端子部とが混在している。入出力端子部は、ア
ルミニウムなどからなる配線とその上のバンプとから構
成されているのでバンプ−アルミニウム配線間には金属
拡散防止用のバリアメタルが介在されている。一方ダイ
ソート端子部は、アルミニウム配線のみからなるので半
導体基板の主面全面に形成されダイソート端子部にも形
成されているバリアメタルはバリアメタル溶融液で除去
しなければならない。耐エッチング保護膜は、バリアメ
タルのエッチング除去時においてアルミニウム配線も溶
融されないようにダイソート端子部の配線を保護してい
る。また、ダイソート時に金属配線の機械的な損傷を防
いでいる。
【図面の簡単な説明】
【図１】本発明の第１の実施例の半導体装置の平面図。
【図２】図１の半導体装置の入出力端子構造を示す断面
図。
【図３】第１の実施例の半導体装置の製造工程断面図。
【図４】第１の実施例の半導体装置の製造工程断面図。
【図５】第２の実施例の半導体装置の製造工程断面図。
【図６】第２の実施例の半導体装置の製造工程断面図。
【図７】第３の実施例の半導体装置の平面図。
【図８】第４の実施例の半導体装置の平面図。
【図９】従来の回路基板に搭載した半導体装置の断面
図。
【図１０】従来の半導体装置の平面図。
【図１１】従来の半導体装置の入出力端子の断面図。
【図１２】従来の半導体装置の断面図。
【図１３】従来の半導体装置の平面図。
【符号の説明】
１・・・半導体基板、 ２・・・回路基板、 ３・
・・バンプ、４、５、１４・・・絶縁膜、 ６・・・
プローブ針、７・・・パッド、 ８・・・基板パッ
ド、 ９・・・バリアメタル、１０・・・入出力端
子、 １１・・・入出力回路、１２・・・プローブカ
ード、 １３・・・不純物拡散領域、１５・・・第２
層目の金属配線、 １６・・・耐エッチング保護膜、
２０・・・集積回路、 １０１・・・入出力端子部、
１０２・・・ダイソート端子部、 １０３・・・金属
配線。

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板と、 前記半導体基板上に形成された複数の入出力端子とを備
    え、 前記入出力端子は、前記半導体基板上の周辺領域に設け
    られたダイソート端子部と前記半導体基板上の内部領域
    に設けられ、バンプが形成されている入出力端子部とを
    有し、このダイソート端子部と入出力端子部とは電気的
    に接続されていることを特徴とする半導体装置。
  2. 【請求項２】 前記半導体基板の前記周辺領域には前記
    半導体基板の辺に沿って入出力回路部が形成されてお
    り、前記ダイソート端子部は、この入出力回路部と前記
    半導体基板の辺との間に形成されていることを特徴とす
    る請求項１に記載の半導体装置。
  3. 【請求項３】 前記入出力端子部は、前記半導体基板上
    の内部領域において等間隔に配列されていることを特徴
    とする請求項１又は請求項２に記載の半導体装置。
  4. 【請求項４】 前記入出力端子部は、略正方形であり、
    その対向する２辺に平行な中心線は、前記半導体基板の
    任意の辺に対して４５度傾いていることを特徴とする請
    求項３に記載の半導体装置。
  5. 【請求項５】 前記半導体基板上には金属配線から構成
    された多層配線が形成されており、この多層配線の前記
    入出力端子部と前記ダイソート端子部とを電気的に接続
    する配線には、この多層配線の所定の層の配線を用い、
    前記入出力端子部及び前記ダイソート端子部にはこの所
    定の層の配線より上層の配線を用いることを特徴とする
    請求項１乃至請求項４のいづれかに記載の半導体装置。
  6. 【請求項６】 ダイソート端子部のない入出力端子部の
    みからなる入出力端子をさらに有することをする請求項
    １乃至請求項５のいづれかに記載の半導体装置。
  7. 【請求項７】 前記ダイソート端子部は、表面に導電性
    の耐エッチング性保護膜が被覆されている金属配線から
    なることを特徴とする請求項１乃至請求項６のいづれか
    に記載の半導体装置。
  8. 【請求項８】 前記耐エッチング性保護膜は、前記バリ
    アメタルをエッチングするエッチング液に対してこのバ
    リアメタルより耐エッチング性が高いことを特徴とする
    請求項７に記載の半導体装置。
  9. 【請求項９】 半導体基板上に金属膜を形成する工程
    と、 前記金属膜をパターニングして前記半導体基板の内部領
    域上に金属配線からなる複数の入出力端子部と、前記半
    導体基板の周辺領域上に金属配線からなり、この入出力
    端子部とは電気的に接続されているダイソート端子部と
    を形成する工程と、 前記入出力端子部及び前記ダイソート端子部の前記金属
    配線上に導電性の耐エッチング保護膜を形成する工程
    と、 前記半導体基板上にバリアメタル形成用金属膜を形成す
    る工程と、 前記入出力端子部の上に前記耐エッチング保護膜及び前
    記バリアメタル形成用金属膜を介してバンプを形成する
    工程と、 前記バリアメタル形成用金属膜をパターニングして、前
    記入出力端子部の前記バンプと前記耐エッチング保護膜
    との間にバリアメタルを形成する工程とを有することを
    特徴とする半導体装置の製造方法。
  10. 【請求項１０】 半導体基板上に金属膜を形成する工程
    と、 前記金属膜上に導電性の耐エッチング保護膜を形成する
    工程と、 前記金属膜及び前記耐エッチング保護膜をパターニング
    して前記半導体基板の内部領域上に前記耐エッチング保
    護膜で被覆された金属配線からなる複数の入出力端子部
    と、前記半導体基板の周辺領域上に前記耐エッチング保
    護膜で被覆された金属配線からなり、この入出力端子部
    とは電気的に接続されているダイソート端子部とを形成
    する工程と、 前記半導体基板上にバリアメタル形成用金属膜を形成す
    る工程と、 前記入出力端子部の上に前記耐エッチング保護膜及び前
    記バリアメタル形成用金属膜を介してバンプを形成する
    工程と、 前記バリアメタル形成用金属膜をパターニングして、前
    記入出力端子部の前記バンプと前記耐エッチング保護膜
    との間にバリアメタルを形成する工程とを有することを
    特徴とする半導体装置の製造方法。
JP8171664A 1996-06-12 1996-06-12 半導体装置及びその製造方法 Pending JPH09330934A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP8171664A JPH09330934A (ja) 1996-06-12 1996-06-12 半導体装置及びその製造方法
TW086107705A TW332900B (en) 1996-06-12 1997-06-04 The semiconductor device and producing method
US08/870,654 US6445001B2 (en) 1996-06-12 1997-06-06 Semiconductor device with flip-chip structure and method of manufacturing the same
KR1019970023983A KR100290193B1 (ko) 1996-06-12 1997-06-11 반도체장치및그제조방법
EP97109575A EP0813238B1 (en) 1996-06-12 1997-06-12 Flip-Chip Semiconductor device with test structure and method of manufacturing the same
DE69735318T DE69735318T2 (de) 1996-06-12 1997-06-12 Flip-Chip-Halbleiter mit Teststruktur und seine Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8171664A JPH09330934A (ja) 1996-06-12 1996-06-12 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH09330934A true JPH09330934A (ja) 1997-12-22

Family

ID=15927419

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8171664A Pending JPH09330934A (ja) 1996-06-12 1996-06-12 半導体装置及びその製造方法

Country Status (6)

Country Link
US (1) US6445001B2 (ja)
EP (1) EP0813238B1 (ja)
JP (1) JPH09330934A (ja)
KR (1) KR100290193B1 (ja)
DE (1) DE69735318T2 (ja)
TW (1) TW332900B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086731A (ja) * 2001-09-07 2003-03-20 Ricoh Co Ltd 半導体装置
US7329562B2 (en) 1999-02-18 2008-02-12 Rohm Co., Ltd. Process of producing semiconductor chip with surface interconnection at bump
JP2017045964A (ja) * 2015-08-28 2017-03-02 ラピスセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3549714B2 (ja) * 1997-09-11 2004-08-04 沖電気工業株式会社 半導体装置
US6456099B1 (en) 1998-12-31 2002-09-24 Formfactor, Inc. Special contact points for accessing internal circuitry of an integrated circuit
EP1176637A4 (en) * 1999-01-22 2006-09-13 Hitachi Ltd INTEGRATED SEMICONDUCTOR CIRCUIT AND ITS MANUFACTURE
JP3480416B2 (ja) * 2000-03-27 2003-12-22 セイコーエプソン株式会社 半導体装置
JP3449333B2 (ja) * 2000-03-27 2003-09-22 セイコーエプソン株式会社 半導体装置の製造方法
JP3829050B2 (ja) * 2000-08-29 2006-10-04 松下電器産業株式会社 一体型電子部品
US6861370B1 (en) * 2000-10-23 2005-03-01 Renesas Technology Corp. Bump formation method
US6833620B1 (en) * 2000-11-28 2004-12-21 Ati Technologies, Inc. Apparatus having reduced input output area and method thereof
JP3526548B2 (ja) * 2000-11-29 2004-05-17 松下電器産業株式会社 半導体装置及びその製造方法
US6715663B2 (en) * 2002-01-16 2004-04-06 Intel Corporation Wire-bond process flow for copper metal-six, structures achieved thereby, and testing method
DE10234648A1 (de) 2002-07-29 2004-02-12 Infineon Technologies Ag Halbleiterwafer mit elektrisch verbundenen Kontakt- und Prüfflächen
US6861749B2 (en) * 2002-09-20 2005-03-01 Himax Technologies, Inc. Semiconductor device with bump electrodes
DE10255378B4 (de) 2002-11-27 2006-03-23 Advanced Micro Devices, Inc., Sunnyvale Teststruktur zum Bestimmen der Stabilität elektronischer Vorrichtungen die miteinander verbundene Substrate umfassen
JP4150604B2 (ja) * 2003-01-29 2008-09-17 日立マクセル株式会社 半導体装置
JP2005136246A (ja) * 2003-10-31 2005-05-26 Renesas Technology Corp 半導体集積回路装置の製造方法
US7132303B2 (en) * 2003-12-18 2006-11-07 Freescale Semiconductor, Inc. Stacked semiconductor device assembly and method for forming
US7259468B2 (en) * 2004-04-30 2007-08-21 Advanced Chip Engineering Technology Inc. Structure of package
US7808115B2 (en) * 2004-05-03 2010-10-05 Broadcom Corporation Test circuit under pad
JP2006210438A (ja) * 2005-01-25 2006-08-10 Nec Electronics Corp 半導体装置およびその製造方法
KR100699838B1 (ko) * 2005-04-13 2007-03-27 삼성전자주식회사 롬 인터페이스 용 패드를 구비하는 반도체장치
JP4592634B2 (ja) * 2005-06-17 2010-12-01 パナソニック株式会社 半導体装置
CN100346467C (zh) * 2005-07-19 2007-10-31 钰创科技股份有限公司 电路重布线方法及电路结构
JP4745007B2 (ja) * 2005-09-29 2011-08-10 三洋電機株式会社 半導体装置及びその製造方法
JP2007115958A (ja) * 2005-10-21 2007-05-10 Seiko Epson Corp 半導体装置
US7462038B2 (en) * 2007-02-20 2008-12-09 Qimonda Ag Interconnection structure and method of manufacturing the same
JP5114969B2 (ja) * 2007-02-21 2013-01-09 富士通セミコンダクター株式会社 半導体装置、半導体ウエハ構造、及び半導体装置の製造方法
US7858438B2 (en) * 2007-06-13 2010-12-28 Himax Technologies Limited Semiconductor device, chip package and method of fabricating the same
US9267985B2 (en) * 2009-07-31 2016-02-23 Altera Corporation Bond and probe pad distribution
US8338287B2 (en) * 2010-03-24 2012-12-25 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US9129973B2 (en) * 2011-12-07 2015-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit probing structures and methods for probing the same
KR102357937B1 (ko) * 2015-08-26 2022-02-04 삼성전자주식회사 반도체 칩, 이의 제조방법, 및 이를 포함하는 반도체 패키지
KR102372349B1 (ko) 2015-08-26 2022-03-11 삼성전자주식회사 반도체 칩, 이의 제조방법, 및 이를 포함하는 반도체 패키지
KR20190105337A (ko) * 2018-03-05 2019-09-17 삼성전자주식회사 반도체 메모리 장치
KR102695369B1 (ko) * 2019-09-04 2024-08-16 삼성전자주식회사 반도체 소자

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5230381A (en) * 1975-09-03 1977-03-08 Hitachi Ltd Semiconductor integrating circuit
US4144493A (en) * 1976-06-30 1979-03-13 International Business Machines Corporation Integrated circuit test structure
US4243937A (en) * 1979-04-06 1981-01-06 General Instrument Corporation Microelectronic device and method for testing same
US4254445A (en) * 1979-05-07 1981-03-03 International Business Machines Corporation Discretionary fly wire chip interconnection
US4413271A (en) * 1981-03-30 1983-11-01 Sprague Electric Company Integrated circuit including test portion and method for making
JPS5815251A (ja) * 1981-07-20 1983-01-28 Hitachi Ltd 半導体装置
US4951098A (en) * 1988-12-21 1990-08-21 Eastman Kodak Company Electrode structure for light emitting diode array chip
JPH02184043A (ja) * 1989-01-10 1990-07-18 Nec Corp 半導体装置の製造方法
JPH0382129A (ja) * 1989-08-25 1991-04-08 Agency Of Ind Science & Technol 半導体チップ
JPH0727927B2 (ja) * 1990-03-12 1995-03-29 株式会社東芝 テープキャリア
JP2901156B2 (ja) * 1990-08-31 1999-06-07 三菱電機株式会社 半導体集積回路装置
DE69219165T2 (de) * 1991-01-11 1997-08-07 Texas Instruments Inc Prüf- und Einbrennsystem für einen Wafer und Methode für deren Herstellung
JPH0563029A (ja) * 1991-09-02 1993-03-12 Fujitsu Ltd 半導体素子
US5249728A (en) * 1993-03-10 1993-10-05 Atmel Corporation Bumpless bonding process having multilayer metallization
KR950004464A (ko) * 1993-07-15 1995-02-18 김광호 칩 범프의 제조방법
US5367763A (en) 1993-09-30 1994-11-29 Atmel Corporation TAB testing of area array interconnected chips
JP2570147B2 (ja) * 1993-11-18 1997-01-08 日本電気株式会社 半導体装置
FR2714528B1 (fr) * 1993-12-27 1996-03-15 Sgs Thomson Microelectronics Structure de test de circuit intégré.
US5891745A (en) * 1994-10-28 1999-04-06 Honeywell Inc. Test and tear-away bond pad design
US5973376A (en) * 1994-11-02 1999-10-26 Lsi Logic Corporation Architecture having diamond shaped or parallelogram shaped cells
US6204074B1 (en) * 1995-01-09 2001-03-20 International Business Machines Corporation Chip design process for wire bond and flip-chip package
US5517127A (en) 1995-01-09 1996-05-14 International Business Machines Corporation Additive structure and method for testing semiconductor wire bond dies
JPH09139471A (ja) * 1995-09-07 1997-05-27 Hewlett Packard Co <Hp> オンサーキット・アレイ・プロービング用の補助パッド
US5633210A (en) * 1996-04-29 1997-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming damage free patterned layers adjoining the edges of high step height apertures
US5719449A (en) * 1996-09-30 1998-02-17 Lucent Technologies Inc. Flip-chip integrated circuit with improved testability
JP3718360B2 (ja) * 1999-02-09 2005-11-24 ローム株式会社 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7329562B2 (en) 1999-02-18 2008-02-12 Rohm Co., Ltd. Process of producing semiconductor chip with surface interconnection at bump
JP2003086731A (ja) * 2001-09-07 2003-03-20 Ricoh Co Ltd 半導体装置
JP2017045964A (ja) * 2015-08-28 2017-03-02 ラピスセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
EP0813238A3 (en) 1998-11-18
US20010011771A1 (en) 2001-08-09
TW332900B (en) 1998-06-01
EP0813238A2 (en) 1997-12-17
US6445001B2 (en) 2002-09-03
KR980005659A (ko) 1998-03-30
DE69735318D1 (de) 2006-04-27
EP0813238B1 (en) 2006-03-01
DE69735318T2 (de) 2006-11-02
KR100290193B1 (ko) 2001-05-15

Similar Documents

Publication Publication Date Title
KR100290193B1 (ko) 반도체장치및그제조방법
KR100241573B1 (ko) 반도체 웨이퍼
US7307351B2 (en) Electronic component, semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument
US6753208B1 (en) Wafer scale method of packaging integrated circuit die
US6664644B2 (en) Semiconductor device and method for manufacturing the same
US6683380B2 (en) Integrated circuit with bonding layer over active circuitry
US7557450B2 (en) Wiring substrate and electronic parts packaging structure
KR100520660B1 (ko) 반도체 웨이퍼와 반도체장치 및 그 제조방법
US20030151141A1 (en) External connection terminal and semiconductor device
US20100323498A1 (en) Circuit Device and Method of Manufacturing Thereof
JP3651346B2 (ja) 半導体装置およびその製造方法
US6249044B1 (en) Opaque metallization to cover flip chip die surface for light sensitive semiconductor devices
JP2000228420A (ja) 半導体装置及びその製造方法
US6392291B1 (en) Semiconductor component having selected terminal contacts with multiple electrical paths
US7215025B1 (en) Wafer scale semiconductor structure
US20040089946A1 (en) Chip size semiconductor package structure
US7045893B1 (en) Semiconductor package and method for manufacturing the same
JP3502056B2 (ja) 半導体装置およびこれを用いた積層構造体
US6998720B2 (en) Semiconductor package device and method for fabricating the same
KR100412133B1 (ko) 웨이퍼 레벨 칩크기 패키지 및 그의 제조방법
JP3339472B2 (ja) 半導体装置及びその製造方法
JP2002026064A (ja) 半導体素子のボンディングパッド構造体及びその製造方法
JPH0922912A (ja) 半導体装置及びその製造方法
JP3458056B2 (ja) 半導体装置およびその実装体
JPH0969539A (ja) バンプ形成方法及び半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040603

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040729

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050606