JPH09330948A - Ｔａｂテープを用いた半導体装置 - Google Patents
Ｔａｂテープを用いた半導体装置Info
- Publication number
- JPH09330948A JPH09330948A JP8148915A JP14891596A JPH09330948A JP H09330948 A JPH09330948 A JP H09330948A JP 8148915 A JP8148915 A JP 8148915A JP 14891596 A JP14891596 A JP 14891596A JP H09330948 A JPH09330948 A JP H09330948A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- lead
- leads
- tab
- bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/0711—Apparatus therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/701—Tape-automated bond [TAB] connectors
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】高周波特性が良好でかつ接続信頼性に優れたＴ
ＡＢテープを用いた半導体装置を提供する。 【解決手段】ＴＡＢリード１９を用いてＩＣチップ１７
と回路基板１０を電気的に接合する半導体装置で、ＴＡ
Ｂリード１９の上面方向からバンプ１８の周縁部の複数
ヵ所をを観察できるように、バンプ１８の直径φｄより
もＴＡＢリード１９リードの先端部分の幅Ｗ２を小さく
形成する。
ＡＢテープを用いた半導体装置を提供する。 【解決手段】ＴＡＢリード１９を用いてＩＣチップ１７
と回路基板１０を電気的に接合する半導体装置で、ＴＡ
Ｂリード１９の上面方向からバンプ１８の周縁部の複数
ヵ所をを観察できるように、バンプ１８の直径φｄより
もＴＡＢリード１９リードの先端部分の幅Ｗ２を小さく
形成する。
Description
【０００１】
【発明の属する技術分野】本発明はＴＡＢテープを用い
た半導体装置に係り、特に、高周波特性と接続信頼性の
両面に優れたＴＡＢテープを用いた半導体装置に関す
る。
た半導体装置に係り、特に、高周波特性と接続信頼性の
両面に優れたＴＡＢテープを用いた半導体装置に関す
る。
【０００２】
【従来の技術】近年、通信用ＩＣチップの信号処理能力
は著しく増大しており、これらＩＣチップへの入出力信
号の高速化がますます要求されている。
は著しく増大しており、これらＩＣチップへの入出力信
号の高速化がますます要求されている。
【０００３】従来、この種の半導体装置は、例えば、特
開平5−291347 号公報に開示されているものがある。こ
の公報に開示された従来例を図７に示す。図７で、１０
０は基板、１０１は導体層、１０２は誘電体層、１０４
は導体層、１０５は誘電体層、１０６は導体層、１０７
はＩＣチップ、１０８はバンプ、１０９は１層ＴＡＢリ
ード、１１０はＡｇペーストである。
開平5−291347 号公報に開示されているものがある。こ
の公報に開示された従来例を図７に示す。図７で、１０
０は基板、１０１は導体層、１０２は誘電体層、１０４
は導体層、１０５は誘電体層、１０６は導体層、１０７
はＩＣチップ、１０８はバンプ、１０９は１層ＴＡＢリ
ード、１１０はＡｇペーストである。
【０００４】このように構成される従来の半導体装置で
は、信号層である１層ＴＡＢリード１０９と、グランド
電位に接続されている導体層１０４、および誘電体層１
０２により、所定のインピーダンスを有するマイクロス
トリップライン構造を形成できる。このため、銅箔層を
用いた２層ＴＡＢテープと同様のインピーダンス制御が
１層ＴＡＢリードで可能となり、低コストでＴＡＢリー
ドから発生するノイズを低減できる。
は、信号層である１層ＴＡＢリード１０９と、グランド
電位に接続されている導体層１０４、および誘電体層１
０２により、所定のインピーダンスを有するマイクロス
トリップライン構造を形成できる。このため、銅箔層を
用いた２層ＴＡＢテープと同様のインピーダンス制御が
１層ＴＡＢリードで可能となり、低コストでＴＡＢリー
ドから発生するノイズを低減できる。
【０００５】
【発明が解決しようとする課題】従来技術の半導体装置
では、１層ＴＡＢリード１０９と導体層１０１を接合
し、これら導体層の最終的な形状を想定してインピーダ
ンス制御を行う必要がある。しかし、Ａｇペーストや半
田などの接合材料を用いると、接合時に流動するため、
接合後の導体層の幅や厚さを高精度に制御することは難
しい。また、１層ＴＡＢリード１０９と導体層１０１の
表面とは平行ではなく、さらに個々のリードも垂直方向
へ様々に変位している。このため、流動性の接合材料を
用いて一括リフロー接合を行うと、各導体層の最終的な
厚さにばらつきが生じてしまう。すなわち上述のような
接合方式では、最終的な導体層の形状を均一にすること
ができないので、インピーダンスの不整合が生じ、その
結果ノイズを増大させてしまう。
では、１層ＴＡＢリード１０９と導体層１０１を接合
し、これら導体層の最終的な形状を想定してインピーダ
ンス制御を行う必要がある。しかし、Ａｇペーストや半
田などの接合材料を用いると、接合時に流動するため、
接合後の導体層の幅や厚さを高精度に制御することは難
しい。また、１層ＴＡＢリード１０９と導体層１０１の
表面とは平行ではなく、さらに個々のリードも垂直方向
へ様々に変位している。このため、流動性の接合材料を
用いて一括リフロー接合を行うと、各導体層の最終的な
厚さにばらつきが生じてしまう。すなわち上述のような
接合方式では、最終的な導体層の形状を均一にすること
ができないので、インピーダンスの不整合が生じ、その
結果ノイズを増大させてしまう。
【０００６】また、Ａｇペーストや半田などの使用を避
ける方法は、例えば図６に示すように、金などのバンプ
１０８を、メッキあるいはワイヤバンピングにより導体
層１０１の表面に形成し、シングルポイントボンダ、あ
るいはギャングボンダ等のツールを１層ＴＡＢリード１
０９の上面から押し当てて、熱圧着接合や超音波接合を
行う方法が考えられる。本方式によれば、接合材料が流
動することはなく、また個々のリードの垂直方向への変
位も、ツールの押し当てにより矯正することができる。
このため、各導体層の最終的な形状はほぼ均一となり、
インピーダンスの不整合を原因とするノイズを大幅に低
減できる。しかしこの接合方式において接続信頼性を確
保するためには、バンプ１０８の中心にツールの位置を
正確に合わせる必要がある。
ける方法は、例えば図６に示すように、金などのバンプ
１０８を、メッキあるいはワイヤバンピングにより導体
層１０１の表面に形成し、シングルポイントボンダ、あ
るいはギャングボンダ等のツールを１層ＴＡＢリード１
０９の上面から押し当てて、熱圧着接合や超音波接合を
行う方法が考えられる。本方式によれば、接合材料が流
動することはなく、また個々のリードの垂直方向への変
位も、ツールの押し当てにより矯正することができる。
このため、各導体層の最終的な形状はほぼ均一となり、
インピーダンスの不整合を原因とするノイズを大幅に低
減できる。しかしこの接合方式において接続信頼性を確
保するためには、バンプ１０８の中心にツールの位置を
正確に合わせる必要がある。
【０００７】図９は、図８における領域Ｒを基板上面か
ら見た透視図である。ここで、導体層１０１の幅をＷ
１，リード１０９の幅をＷ２，バンプ１０８の外形をφ
ｄとする。バンプ１０８の中心位置を認識するために
は、リード１０９の上面方向からバンプ１０８の周縁部
を観察できるように、φｄ＞Ｗ２としなければならな
い。一方、バンプ１０８を形成するためには、少なくと
もＷ１＞φｄでなければならない。このため導体層の幅
はＷ１からＷ２へ不連続的に変化する。
ら見た透視図である。ここで、導体層１０１の幅をＷ
１，リード１０９の幅をＷ２，バンプ１０８の外形をφ
ｄとする。バンプ１０８の中心位置を認識するために
は、リード１０９の上面方向からバンプ１０８の周縁部
を観察できるように、φｄ＞Ｗ２としなければならな
い。一方、バンプ１０８を形成するためには、少なくと
もＷ１＞φｄでなければならない。このため導体層の幅
はＷ１からＷ２へ不連続的に変化する。
【０００８】これら二つの導体、導体層１０１およびリ
ード１０９のインピーダンスを整合させるためには、そ
れぞれの導体の領域に対応して、誘電体層１０２の厚さ
を２種類用意しなければならない。そのため、回路基板
のグランド層数の増加は避けられず、製造コストが増す
という問題点があった。
ード１０９のインピーダンスを整合させるためには、そ
れぞれの導体の領域に対応して、誘電体層１０２の厚さ
を２種類用意しなければならない。そのため、回路基板
のグランド層数の増加は避けられず、製造コストが増す
という問題点があった。
【０００９】本発明の目的は、問題点を解消し、グラン
ド層数を増すことなく、インピーダンスを精度良く制御
することができ、かつリードの接続信頼性に優れたＴＡ
Ｂテープを用いた半導体装置を提供することにある。
ド層数を増すことなく、インピーダンスを精度良く制御
することができ、かつリードの接続信頼性に優れたＴＡ
Ｂテープを用いた半導体装置を提供することにある。
【００１０】
【課題を解決するための手段】本発明に係るＴＡＢテー
プを用いた半導体装置は、ＩＣチップと、ＩＣチップを
搭載する回路基板と、ＩＣチップおよび回路基板に設け
られた電極相互を接続するリードを有するフィルムキャ
リアとから成るＴＡＢテープを用いた半導体装置におい
て、電極のそれぞれの周縁部の複数ヵ所をリードの上面
方向から観察できるように、リードの先端部分が形成さ
れていることを特徴としている。特に、リードの先端部
分は、その一部が異なる幅を有するか、あるいは、少な
くとも一つの開口部が形成されていることを特徴として
いる。さらに、リードの先端部分は、複数の電極と接合
されていることを特徴としている。
プを用いた半導体装置は、ＩＣチップと、ＩＣチップを
搭載する回路基板と、ＩＣチップおよび回路基板に設け
られた電極相互を接続するリードを有するフィルムキャ
リアとから成るＴＡＢテープを用いた半導体装置におい
て、電極のそれぞれの周縁部の複数ヵ所をリードの上面
方向から観察できるように、リードの先端部分が形成さ
れていることを特徴としている。特に、リードの先端部
分は、その一部が異なる幅を有するか、あるいは、少な
くとも一つの開口部が形成されていることを特徴として
いる。さらに、リードの先端部分は、複数の電極と接合
されていることを特徴としている。
【００１１】また、電極は、突起状のバンプ、例えば、
金ワイヤ，金メッキなどから成ることを特徴としてい
る。さらに、フィルムキャリアは、フィルム層がリード
と銅箔層で挟まれていることを特徴としている。
金ワイヤ，金メッキなどから成ることを特徴としてい
る。さらに、フィルムキャリアは、フィルム層がリード
と銅箔層で挟まれていることを特徴としている。
【００１２】
【発明の実施の形態】本発明はＩＣチップおよび回路基
板に設けられたバンプにＴＡＢリードを接合する際に、
リードの上面方向からバンプの周縁部を観察できるよう
に、リードの先端部分を形成した。これにより、バンプ
の中心位置の認識、さらにボンディングツールの正確な
位置合わせが可能となり、リードを熱圧着接合あるいは
超音波接合する場合の接続信頼性を確保できる。一方
で、接合部以外のリードの幅をバンプの外形より広くす
ることにより、リードの幅を回路基板上の導体層の幅に
ほぼ等しくしたり、あるいは導体層の幅より広くでき
る。これにより、一つの誘電体層の表面において導体層
とリードのインピーダンスを整合させることが可能とな
り、回路基板のグランド層数を増やさずにリードから発
生するノイズを低減できる。
板に設けられたバンプにＴＡＢリードを接合する際に、
リードの上面方向からバンプの周縁部を観察できるよう
に、リードの先端部分を形成した。これにより、バンプ
の中心位置の認識、さらにボンディングツールの正確な
位置合わせが可能となり、リードを熱圧着接合あるいは
超音波接合する場合の接続信頼性を確保できる。一方
で、接合部以外のリードの幅をバンプの外形より広くす
ることにより、リードの幅を回路基板上の導体層の幅に
ほぼ等しくしたり、あるいは導体層の幅より広くでき
る。これにより、一つの誘電体層の表面において導体層
とリードのインピーダンスを整合させることが可能とな
り、回路基板のグランド層数を増やさずにリードから発
生するノイズを低減できる。
【００１３】次に、本発明のＴＡＢテープを用いた半導
体装置の一実施例を図面を参照して詳細に説明する。
体装置の一実施例を図面を参照して詳細に説明する。
【００１４】図１は本発明のＴＡＢテープを用いた半導
体装置の一実施例を示す断面図、および一部詳細を示す
上面図である。図１（ａ）において、回路基板１０は、
導体層１１，誘電体層１２，導体層１４，誘電体層１
５、および導体層１６からなる。回路基板１０は、例え
ばアルミナまたはムライトからなるセラミック基板を用
いることができる。キャビティ部１３の底には導体層１
４が露出しており、グランド電位に保たれている。導体
層１４の表面には導電性接着剤２０を介してＩＣチップ
１７が搭載されており、ＩＣチップ１７の底面と導体層
１４は電気的に接続されている。導体層１１の表面、お
よびＩＣチップ１７の上面には、金ワイヤによりバンプ
１８が形成されており、さらに上面に設けられたＴＡＢ
リード１９が、これらバンプ１８相互を電気的に接続し
ている。
体装置の一実施例を示す断面図、および一部詳細を示す
上面図である。図１（ａ）において、回路基板１０は、
導体層１１，誘電体層１２，導体層１４，誘電体層１
５、および導体層１６からなる。回路基板１０は、例え
ばアルミナまたはムライトからなるセラミック基板を用
いることができる。キャビティ部１３の底には導体層１
４が露出しており、グランド電位に保たれている。導体
層１４の表面には導電性接着剤２０を介してＩＣチップ
１７が搭載されており、ＩＣチップ１７の底面と導体層
１４は電気的に接続されている。導体層１１の表面、お
よびＩＣチップ１７の上面には、金ワイヤによりバンプ
１８が形成されており、さらに上面に設けられたＴＡＢ
リード１９が、これらバンプ１８相互を電気的に接続し
ている。
【００１５】次に、図１（ａ）の領域Ｒ（ＴＡＢリード
１９の近傍）の詳細を説明する。
１９の近傍）の詳細を説明する。
【００１６】図１（ｂ）は、領域Ｒを回路基板上面から
見た透視図である。同図において、ＴＡＢリード１９の
ＩＣチップ１７側の先端部をインナーリード部２０１，
導体層１１側の先端部をアウターリード部２０２とす
る。バンプ１８の直径をφｄ，導体層１１の幅をＷ１，
インナーリード部２０１、およびアウターリード部202
の幅をＷ２，ＴＡＢリード１９の中央部の幅をＷ３とす
る。
見た透視図である。同図において、ＴＡＢリード１９の
ＩＣチップ１７側の先端部をインナーリード部２０１，
導体層１１側の先端部をアウターリード部２０２とす
る。バンプ１８の直径をφｄ，導体層１１の幅をＷ１，
インナーリード部２０１、およびアウターリード部202
の幅をＷ２，ＴＡＢリード１９の中央部の幅をＷ３とす
る。
【００１７】バンプ１８は、約５０μｍ径の金線をワイ
ヤボンディングツールを用いて形成したものであり、そ
の直径はおよそφｄ＝１００μｍである。
ヤボンディングツールを用いて形成したものであり、そ
の直径はおよそφｄ＝１００μｍである。
【００１８】導体層１１は、バンプ１８を導体層１１の
上に確実に形成できるように、その幅Ｗ１を定めた。す
なわち、外形サイズ１４mm□のセラミック基板を用いた
場合、外形の０.５％ である約７０μｍをパターン寸法
公差とみなして、この寸法ばらつきを吸収するために、
Ｗ１＝１７０μｍとした。
上に確実に形成できるように、その幅Ｗ１を定めた。す
なわち、外形サイズ１４mm□のセラミック基板を用いた
場合、外形の０.５％ である約７０μｍをパターン寸法
公差とみなして、この寸法ばらつきを吸収するために、
Ｗ１＝１７０μｍとした。
【００１９】ＴＡＢのインナーリード部２０１、および
アウターリード部２０２の幅は、Ｗ２＝７０μｍとし
た。Ｗ２＜φｄとなるので、ＴＡＢリード１９の上面方
向からバンプ１８の周縁部を複数ヵ所観察できる。円の
中心位置は、円周の２ヵ所の接線に直交する直線上に存
在するので、バンプ１８の２ヵ所の周縁部から、バンプ
１８の中心位置を精度良く推定できる。これにより、ボ
ンディングツールをバンプ１８の中心に精度良く合わせ
ることが可能となり、熱圧着接合あるいは超音波接合に
要するエネルギーを、バンプ１８上面の接合箇所へ効率
良くかつ一定の伝達条件で加えることができる。
アウターリード部２０２の幅は、Ｗ２＝７０μｍとし
た。Ｗ２＜φｄとなるので、ＴＡＢリード１９の上面方
向からバンプ１８の周縁部を複数ヵ所観察できる。円の
中心位置は、円周の２ヵ所の接線に直交する直線上に存
在するので、バンプ１８の２ヵ所の周縁部から、バンプ
１８の中心位置を精度良く推定できる。これにより、ボ
ンディングツールをバンプ１８の中心に精度良く合わせ
ることが可能となり、熱圧着接合あるいは超音波接合に
要するエネルギーを、バンプ１８上面の接合箇所へ効率
良くかつ一定の伝達条件で加えることができる。
【００２０】ＴＡＢリード１９の中央部の幅Ｗ３は、誘
電体層１２としてアルミナ（比誘電率＝１０）を用いた
ときの導体層１１のインピーダンス（５０Ω）と一致さ
せるために、Ｗ３＝１６５μｍとした。これにより、一
つの誘電体層１２の表面において導体層１１とＴＡＢリ
ード１９のインピーダンスを整合させることが可能とな
り、図１（ａ）に示した回路基板１０のグランド層、例
えば導体層１４の層数を増やすことなく、ＴＡＢリード
１９において信号の反射により発生するノイズを低減で
きる。
電体層１２としてアルミナ（比誘電率＝１０）を用いた
ときの導体層１１のインピーダンス（５０Ω）と一致さ
せるために、Ｗ３＝１６５μｍとした。これにより、一
つの誘電体層１２の表面において導体層１１とＴＡＢリ
ード１９のインピーダンスを整合させることが可能とな
り、図１（ａ）に示した回路基板１０のグランド層、例
えば導体層１４の層数を増やすことなく、ＴＡＢリード
１９において信号の反射により発生するノイズを低減で
きる。
【００２１】本発明では、上述した実施例に限定される
ことはなく、本発明の範囲すなわち、ＴＡＢリード１９
の先端部分が、ＴＡＢリード１９の上面方向からバンプ
１８の周縁部を複数ヵ所観察できるように形成されてい
るという条件を逸脱しなければ、種々の設計変更は可能
である。例えば図１（ａ）において、回路基板としてガ
ラスエポキシ樹脂からなるプリント基板を用いても良
い。また、キャビティ部１３の底に導体層１４が露出し
ていなくても、本発明の効果は達成される。さらに図１
(ｂ)において、インナーリード部２０１、およびアウタ
ーリード部２０２のそれぞれのバンプ１８の直径φｄは
一致している必要はないので、インナーリード部２０
１、およびアウターリード部２０２それぞれの先端部の
幅Ｗ２も一致していなくとも良い。
ことはなく、本発明の範囲すなわち、ＴＡＢリード１９
の先端部分が、ＴＡＢリード１９の上面方向からバンプ
１８の周縁部を複数ヵ所観察できるように形成されてい
るという条件を逸脱しなければ、種々の設計変更は可能
である。例えば図１（ａ）において、回路基板としてガ
ラスエポキシ樹脂からなるプリント基板を用いても良
い。また、キャビティ部１３の底に導体層１４が露出し
ていなくても、本発明の効果は達成される。さらに図１
(ｂ)において、インナーリード部２０１、およびアウタ
ーリード部２０２のそれぞれのバンプ１８の直径φｄは
一致している必要はないので、インナーリード部２０
１、およびアウターリード部２０２それぞれの先端部の
幅Ｗ２も一致していなくとも良い。
【００２２】また、本発明の範囲であれば、ＴＡＢリー
ド１９の先端部分に別の形状を適用しても構わない。そ
のような実施例のＴＡＢリード１９近傍を上面から見た
透視図を図２乃至図４に示す。これらの実施例の内、特
に図３（ａ),（ｂ),（ｃ）と図４（ａ),（ｂ),（ｃ）の
例では、ＴＡＢリード１９の先端部分に、少なくとも一
つの開口部２０３が形成されているので、実施例（図
１）と同様に、バンプ１８の２ヵ所以上の周縁部からバ
ンプ１８の中心位置を精度良く推定することができる。
ド１９の先端部分に別の形状を適用しても構わない。そ
のような実施例のＴＡＢリード１９近傍を上面から見た
透視図を図２乃至図４に示す。これらの実施例の内、特
に図３（ａ),（ｂ),（ｃ）と図４（ａ),（ｂ),（ｃ）の
例では、ＴＡＢリード１９の先端部分に、少なくとも一
つの開口部２０３が形成されているので、実施例（図
１）と同様に、バンプ１８の２ヵ所以上の周縁部からバ
ンプ１８の中心位置を精度良く推定することができる。
【００２３】さらに、本発明をグランド配線、あるいは
電源配線部分に適用した実施例の、ＴＡＢリード１９近
傍を上面から見た透視図を図５に示す。
電源配線部分に適用した実施例の、ＴＡＢリード１９近
傍を上面から見た透視図を図５に示す。
【００２４】ここでは、各導体層１１およびＴＡＢリー
ド１９は、グランド電位、あるいは電源電位に保持され
ている。この各導体層１１およびＴＡＢリード１９に立
ち上がり時間の短い大量の電流が流れると、各導体が持
つインダクタンスのため、グランド電位、あるいは電源
電位が変動し、この電圧変化がＩＣチップの誤動作を引
き起こしてしまう。
ド１９は、グランド電位、あるいは電源電位に保持され
ている。この各導体層１１およびＴＡＢリード１９に立
ち上がり時間の短い大量の電流が流れると、各導体が持
つインダクタンスのため、グランド電位、あるいは電源
電位が変動し、この電圧変化がＩＣチップの誤動作を引
き起こしてしまう。
【００２５】そこで、図５（ａ）に示すように、導体層
１１を複数個用意し、各導体層１１上に形成した複数の
バンプ１８に対して、幅の広いＴＡＢリード１９を一括
して接合した。一つの導体層１１に一つのＴＡＢリード
１９を接合する場合に比べてインダクタンスが低減で
き、電源電位の変動を抑制することができる。ここで、
本発明の範囲に従い、各ＴＡＢリード１９の上面方向か
らバンプ１８の周縁部を複数ヵ所観察できるように、す
なわちＷ２＜φｄとなるようにＴＡＢリード１９の先端
部分を形成した。これにより、実施例と同様に、ボンデ
ィングツールをバンプ１８の中心に精度良く合わせるこ
とが可能となり、信頼性の高い熱圧着接合あるいは超音
波接合を実現できる。
１１を複数個用意し、各導体層１１上に形成した複数の
バンプ１８に対して、幅の広いＴＡＢリード１９を一括
して接合した。一つの導体層１１に一つのＴＡＢリード
１９を接合する場合に比べてインダクタンスが低減で
き、電源電位の変動を抑制することができる。ここで、
本発明の範囲に従い、各ＴＡＢリード１９の上面方向か
らバンプ１８の周縁部を複数ヵ所観察できるように、す
なわちＷ２＜φｄとなるようにＴＡＢリード１９の先端
部分を形成した。これにより、実施例と同様に、ボンデ
ィングツールをバンプ１８の中心に精度良く合わせるこ
とが可能となり、信頼性の高い熱圧着接合あるいは超音
波接合を実現できる。
【００２６】また、各ＴＡＢリード１９の先端形状は、
図５（ａ）に示す形状である必要はなく、図２，図３，
図４に示したような形状と組み合わせてもよい。例えば
図３（ｃ）と組み合わせた場合の実施例を図５（ｂ）に
示す。開口部２０３を通じてバンプ１８の周縁部を各２
ヵ所観察できるので、ボンディングツールをバンプ１８
の中心に精度良く合わせることが可能となり、信頼性の
高い熱圧着接合あるいは超音波接合を実現できる。
図５（ａ）に示す形状である必要はなく、図２，図３，
図４に示したような形状と組み合わせてもよい。例えば
図３（ｃ）と組み合わせた場合の実施例を図５（ｂ）に
示す。開口部２０３を通じてバンプ１８の周縁部を各２
ヵ所観察できるので、ボンディングツールをバンプ１８
の中心に精度良く合わせることが可能となり、信頼性の
高い熱圧着接合あるいは超音波接合を実現できる。
【００２７】図６は、本発明の第３の実施例を示す断面
図である。ＩＣチップ１７は、回路基板１０に設けられ
たキャビティ部１３に搭載されている。このため、ＩＣ
チップ１７の側面と、誘電体層１２の側面との間には、
すき間が生じる。ＴＡＢリード１９は、このすき間の直
上において、高精度にインピーダンスを制御することは
できない。そこで、図６に示すように、ＴＡＢリード１
９の上面にフィルム層２１を介して銅箔層２２を接着し
た２層ＴＡＢテープを用いて、ＩＣチップ１７および回
路基板１０上のバンプ１８相互を接続した。本実施例に
より、ＴＡＢリード１９の全ての領域において、導体層
１１のインピーダンスと精度良く整合させることがで
き、ＴＡＢリード１９において信号の反射により発生す
るノイズを大幅に低減できる。一方、ＴＡＢリード１９
の先端部分は、図１ないし図５と同様にバンプ１８の周
縁部を複数ヵ所観察できるように形成されている。従っ
て、前記実施例と同様に、ボンディングツールをバンプ
１８の中心に精度良く合わせることが可能となり、信頼
性の高い熱圧着接合あるいは超音波接合を実現できる。
図である。ＩＣチップ１７は、回路基板１０に設けられ
たキャビティ部１３に搭載されている。このため、ＩＣ
チップ１７の側面と、誘電体層１２の側面との間には、
すき間が生じる。ＴＡＢリード１９は、このすき間の直
上において、高精度にインピーダンスを制御することは
できない。そこで、図６に示すように、ＴＡＢリード１
９の上面にフィルム層２１を介して銅箔層２２を接着し
た２層ＴＡＢテープを用いて、ＩＣチップ１７および回
路基板１０上のバンプ１８相互を接続した。本実施例に
より、ＴＡＢリード１９の全ての領域において、導体層
１１のインピーダンスと精度良く整合させることがで
き、ＴＡＢリード１９において信号の反射により発生す
るノイズを大幅に低減できる。一方、ＴＡＢリード１９
の先端部分は、図１ないし図５と同様にバンプ１８の周
縁部を複数ヵ所観察できるように形成されている。従っ
て、前記実施例と同様に、ボンディングツールをバンプ
１８の中心に精度良く合わせることが可能となり、信頼
性の高い熱圧着接合あるいは超音波接合を実現できる。
【００２８】
【発明の効果】本発明によれば、ＴＡＢリードの先端部
をリードの上面方向からバンプの周縁部が観察できるよ
うに形成したことにより、バンプの中心位置を正確に認
識でき、さらにボンディングツールの正確な位置合わせ
が可能となる。よって、リードを熱圧着接合あるいは超
音波接合する場合、その接続信頼性を充分確保できる。
一方、接合部以外のリードの幅を回路基板上の導体層の
幅にほぼ等しくしたり、あるいは導体層の幅より広くで
きる。このため、一つの誘電体層の表面において導体層
とリードのインピーダンスを整合させることが可能とな
り、回路基板のグランド層数を増やさずにリードから発
生するノイズを低減できる。
をリードの上面方向からバンプの周縁部が観察できるよ
うに形成したことにより、バンプの中心位置を正確に認
識でき、さらにボンディングツールの正確な位置合わせ
が可能となる。よって、リードを熱圧着接合あるいは超
音波接合する場合、その接続信頼性を充分確保できる。
一方、接合部以外のリードの幅を回路基板上の導体層の
幅にほぼ等しくしたり、あるいは導体層の幅より広くで
きる。このため、一つの誘電体層の表面において導体層
とリードのインピーダンスを整合させることが可能とな
り、回路基板のグランド層数を増やさずにリードから発
生するノイズを低減できる。
【００２９】従って、高周波特性が良好でかつ接続信頼
性に優れたＴＡＢテープを用いた半導体装置を実現する
ことができる。
性に優れたＴＡＢテープを用いた半導体装置を実現する
ことができる。
【図１】本発明のＴＡＢテープを用いた半導体装置の第
１の実施例を示す説明図。
１の実施例を示す説明図。
【図２】本発明のＴＡＢテープを用いた半導体装置の一
実施例の一部詳細を示す上面図。
実施例の一部詳細を示す上面図。
【図３】本発明のＴＡＢテープを用いた半導体装置の一
実施例の一部詳細を示す上面図。
実施例の一部詳細を示す上面図。
【図４】本発明のＴＡＢテープを用いた半導体装置の一
実施例の一部詳細を示す上面図。
実施例の一部詳細を示す上面図。
【図５】本発明のＴＡＢテープを用いた半導体装置の第
２の実施例の一部詳細を示す上面図。
２の実施例の一部詳細を示す上面図。
【図６】本発明のＴＡＢテープを用いた半導体装置の第
３の実施例を示す断面図。
３の実施例を示す断面図。
【図７】ＴＡＢテープを用いた半導体装置の従来例を示
す断面図。
す断面図。
【図８】ＴＡＢテープを用いた半導体装置の他の従来例
を示す断面図。
を示す断面図。
【図９】図６に示した従来例の一部詳細を示す上面図。
１０…回路基板、１１…導体層、１２…誘電体層、１３
…キャビティ部、１４…導体層、１５…誘電体層、１６
…導体層、１７…ＩＣチップ、１８…バンプ、１９…Ｔ
ＡＢリード、２０…導電性接着剤、２０１…インナーリ
ード部、２０２…アウターリード部。
…キャビティ部、１４…導体層、１５…誘電体層、１６
…導体層、１７…ＩＣチップ、１８…バンプ、１９…Ｔ
ＡＢリード、２０…導電性接着剤、２０１…インナーリ
ード部、２０２…アウターリード部。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アオヤギ ポール 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 吉田 学志 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 諌田 筒哉 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 松本 邦夫 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内
Claims (7)
- 【請求項１】ＩＣチップと、前記ＩＣチップを搭載する
回路基板と、前記ＩＣチップおよび回路基板に設けられ
た電極相互を接続するリードを有するフィルムキャリア
とから成るＴＡＢテープを用いた半導体装置において、
前記電極の周縁部の複数ヵ所を前記リードの上面方向か
ら観察できるように、前記リードの先端部分が形成され
ていることを特徴とするＴＡＢテープを用いた半導体装
置。 - 【請求項２】前記リードの先端部分の一部が異なる幅を
有する請求項１に記載のＴＡＢテープを用いた半導体装
置。 - 【請求項３】前記リードの先端部分には、少なくとも一
つの開口部が形成されている請求項１または２に記載の
ＴＡＢテープを用いた半導体装置。 - 【請求項４】前記リードの先端部分は、複数の前記電極
と接合されている請求項１，２または３に記載のＴＡＢ
テープを用いた半導体装置。 - 【請求項５】前記電極は、突起状のバンプから成る請求
項１，２，３または４に記載のTABテープを用いた半導
体装置。 - 【請求項６】前記突起状のバンプは、金ワイヤ，金メッ
キのいずれかから成る請求項５に記載のＴＡＢテープを
用いた半導体装置。 - 【請求項７】前記フィルムキャリアは、フィルム層がリ
ードと銅箔層で挟まれている請求項１，２，３，４，５
または６に記載のＴＡＢテープを用いた半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14891596A JP3567617B2 (ja) | 1996-06-11 | 1996-06-11 | Ｔａｂテープを用いた半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14891596A JP3567617B2 (ja) | 1996-06-11 | 1996-06-11 | Ｔａｂテープを用いた半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09330948A true JPH09330948A (ja) | 1997-12-22 |
| JP3567617B2 JP3567617B2 (ja) | 2004-09-22 |
Family
ID=15463512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14891596A Expired - Fee Related JP3567617B2 (ja) | 1996-06-11 | 1996-06-11 | Ｔａｂテープを用いた半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3567617B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05291347A (ja) * | 1992-04-14 | 1993-11-05 | Oki Electric Ind Co Ltd | 高周波用ｔａｂ−ｉｃの実装構造 |
| JPH06104313A (ja) * | 1992-09-18 | 1994-04-15 | Nec Corp | 半田ｔａｂの構造ならびに半田ｔａｂのｉｌｂ装置およびｉｌｂ方法 |
| JPH07147352A (ja) * | 1993-11-24 | 1995-06-06 | Hitachi Ltd | 半導体集積回路装置 |
-
1996
- 1996-06-11 JP JP14891596A patent/JP3567617B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05291347A (ja) * | 1992-04-14 | 1993-11-05 | Oki Electric Ind Co Ltd | 高周波用ｔａｂ−ｉｃの実装構造 |
| JPH06104313A (ja) * | 1992-09-18 | 1994-04-15 | Nec Corp | 半田ｔａｂの構造ならびに半田ｔａｂのｉｌｂ装置およびｉｌｂ方法 |
| JPH07147352A (ja) * | 1993-11-24 | 1995-06-06 | Hitachi Ltd | 半導体集積回路装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3567617B2 (ja) | 2004-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6344683B1 (en) | Stacked semiconductor package with flexible tape | |
| US8410618B2 (en) | Microelectronic assembly with joined bond elements having lowered inductance | |
| US5977631A (en) | Semiconductor device including a semiconductor package with electromagnetic coupling slots | |
| JPH05283487A (ja) | 高周波信号用配線及びそのボンディング装置 | |
| JPH04137655A (ja) | Ｉｃパッケージ | |
| US5162896A (en) | IC package for high-speed semiconductor integrated circuit device | |
| US5426319A (en) | High-frequency semiconductor device including microstrip transmission line | |
| KR100411862B1 (ko) | 배선기판 및 반도체장치 | |
| US5532906A (en) | Wiring substrate | |
| EP0293838A2 (en) | IC package for high-speed semiconductor integrated circuit device | |
| US7042102B2 (en) | Semiconductor device | |
| CN115986351B (zh) | 一种用于自动化微组装生产线的微带键合线过渡结构 | |
| JP3567617B2 (ja) | Ｔａｂテープを用いた半導体装置 | |
| JP2001352000A (ja) | インターポーザを使用した高周波用半導体装置 | |
| JP2004048617A (ja) | 高周波用伝送線路基板 | |
| JPS62269349A (ja) | 半導体装置 | |
| JPH09298218A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2846987B2 (ja) | 高周波用半導体装置 | |
| JPH07176572A (ja) | 多層配線ｔａｂ用テープキャリアおよびこれを用いた半導体装置 | |
| JPS62279663A (ja) | 半導体装置 | |
| JPH08288340A (ja) | 高密度半導体装置および該装置用集積回路チップ | |
| JP2556204B2 (ja) | フィルムキャリア半導体装置の実装方法 | |
| JPH0828392B2 (ja) | 半導体集積回路装置 | |
| JPH04352463A (ja) | リードフレームおよびこれを用いた半導体装置 | |
| JPH05206364A (ja) | 複合リードフレーム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040518 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040525 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040607 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080625 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080625 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090625 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |