JPH09331015A - 半導体パッケージ及びその製造方法 - Google Patents
半導体パッケージ及びその製造方法Info
- Publication number
- JPH09331015A JPH09331015A JP8148881A JP14888196A JPH09331015A JP H09331015 A JPH09331015 A JP H09331015A JP 8148881 A JP8148881 A JP 8148881A JP 14888196 A JP14888196 A JP 14888196A JP H09331015 A JPH09331015 A JP H09331015A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- copper
- plating
- lead frame
- copper alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】半田めっきしたリードフレーム間の半田成長を
なくし、半導体パッケージの歩留まりを向上させるこ
と。 【解決手段】半田めっき／銅合金からなるリードフレー
ムにおいて、めっき処理中に銅合金素材中の成分が表面
に析出して酸化物となっても、半田が成長しないような
十分な厚さの銅めっき膜を銅合金素材表面上に設けた半
導体パッケージ及びそれに用いるリードフレーム。
なくし、半導体パッケージの歩留まりを向上させるこ
と。 【解決手段】半田めっき／銅合金からなるリードフレー
ムにおいて、めっき処理中に銅合金素材中の成分が表面
に析出して酸化物となっても、半田が成長しないような
十分な厚さの銅めっき膜を銅合金素材表面上に設けた半
導体パッケージ及びそれに用いるリードフレーム。
Description
【０００１】
【発明の属する技術分野】本発明は集積回路等の半導体
素子のパッケージに係わり、特に銅合金からなるリード
フレームを用いた半導体パッケージ及びその製造方法に
関する。
素子のパッケージに係わり、特に銅合金からなるリード
フレームを用いた半導体パッケージ及びその製造方法に
関する。
【０００２】
【従来の技術】従来、リードフレーム素材としてはＦｅ
−Ｎｉ系合金が用いられていたが、熱伝導率が良く、値
段の安い銅合金が近年使用されつつある。しかし銅合金
は従来材に比べ腐食しやすく、表面にＣｕ2Ｏ ，ＣｕＯ
などの酸化物相を形成しやすいという欠点がある。この
ような酸化物相は、素材との密着性が悪く工程中に剥離
して、リード間の接触を起こすなどの問題がある。これ
を解決するため、特開昭60−183758号公報には、リード
フレームの全面に１.０μｍ 以上の銅めっきを施した
後、ダイボンディング，ワイヤボンディング等の加熱工
程を行って半導体パッケージを製造する方法が開示され
ている。
−Ｎｉ系合金が用いられていたが、熱伝導率が良く、値
段の安い銅合金が近年使用されつつある。しかし銅合金
は従来材に比べ腐食しやすく、表面にＣｕ2Ｏ ，ＣｕＯ
などの酸化物相を形成しやすいという欠点がある。この
ような酸化物相は、素材との密着性が悪く工程中に剥離
して、リード間の接触を起こすなどの問題がある。これ
を解決するため、特開昭60−183758号公報には、リード
フレームの全面に１.０μｍ 以上の銅めっきを施した
後、ダイボンディング，ワイヤボンディング等の加熱工
程を行って半導体パッケージを製造する方法が開示され
ている。
【０００３】
【発明が解決しようとする課題】近年、電子機器の小型
化の要請に伴いＩＣ（半導体集積回路）の高密度化，寸
法の小型化及び薄型化が要求されるようになり、樹脂封
止型半導体パッケージもリードフレームのピン数の増加
及びピンの狭幅化が求められている。例えばピン数は８
０ピンから１６０ピンへ、さらに３００ピンへと増加し
ており、ピン幅も０.６５mmから０.５mmさらには０.３m
m へと狭幅化している。ところで、半導体パッケージを
回路基板に半田を用いて実装する際には、リードフレー
ムのアウターリード部に半田めっきをして、半田のぬれ
性を向上させた後、半田付けを行う。発明者らは、従来
のＦｅ−Ｎｉ系合金リードフレームと同様に、析出強化
型銅合金製のリードフレームに半田めっきを施した場
合、半田が異常成長して、隣り合うピン間でブリッジを
形成し、ショートすることがあるという事実を新たに見
い出した。ピン間の距離が大きい場合は、ブリッジは生
じにくく、ショートの問題はそれほど深刻ではなかった
が、ピンの狭幅化に伴い、ショートする可能性が大きく
なってきた。
化の要請に伴いＩＣ（半導体集積回路）の高密度化，寸
法の小型化及び薄型化が要求されるようになり、樹脂封
止型半導体パッケージもリードフレームのピン数の増加
及びピンの狭幅化が求められている。例えばピン数は８
０ピンから１６０ピンへ、さらに３００ピンへと増加し
ており、ピン幅も０.６５mmから０.５mmさらには０.３m
m へと狭幅化している。ところで、半導体パッケージを
回路基板に半田を用いて実装する際には、リードフレー
ムのアウターリード部に半田めっきをして、半田のぬれ
性を向上させた後、半田付けを行う。発明者らは、従来
のＦｅ−Ｎｉ系合金リードフレームと同様に、析出強化
型銅合金製のリードフレームに半田めっきを施した場
合、半田が異常成長して、隣り合うピン間でブリッジを
形成し、ショートすることがあるという事実を新たに見
い出した。ピン間の距離が大きい場合は、ブリッジは生
じにくく、ショートの問題はそれほど深刻ではなかった
が、ピンの狭幅化に伴い、ショートする可能性が大きく
なってきた。
【０００４】本発明の目的は、銅合金製のリードフレー
ムを用いた半導体パッケージにおいて、半田めっき時に
ピン間にブリッジが発生しにくい半導体パッケージ及び
その製造方法を提供することにある。
ムを用いた半導体パッケージにおいて、半田めっき時に
ピン間にブリッジが発生しにくい半導体パッケージ及び
その製造方法を提供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するた
め、本発明の第１の発明によれば、半導体素子と該半導
体素子の電気信号を外部に導き出すリードフレームと、
前記半導体素子を外部環境より遮断する半導体封止手段
とを備えた半導体パッケージにおいて、前記リードフレ
ームが銅合金からなり、かつ該リードフレームのアウタ
ーリード部のみに、基材の銅合金表面に銅めっき膜が形
成され、更に該銅めっき膜は半田めっき膜により被覆さ
れている半導体パッケージが提供される。半導体封止手
段とは、例えば、樹脂，セラミックなどからなる封止材
料で半導体素子を封止するものである。アウターリード
部とは半導体封止手段の外側に出ているリードフレーム
の部分の名称であり、この部分のみに銅めっき膜が形成
される。半田めっき膜はこの銅めっき膜を覆うように施
される。上記構成により、銅めっき膜が半田めっき膜の
異常成長の起点となる酸化物粒子を覆うため、半田めっ
きの異常成長によるピン間のブリッジがなくなる。すな
わち、ピン間のショートが少なくなる。また、半田めっ
き膜がアウターリード部を覆っているので、銅合金リー
ド部の酸化防止効果により、半導体の信頼性向上が図れ
る。
め、本発明の第１の発明によれば、半導体素子と該半導
体素子の電気信号を外部に導き出すリードフレームと、
前記半導体素子を外部環境より遮断する半導体封止手段
とを備えた半導体パッケージにおいて、前記リードフレ
ームが銅合金からなり、かつ該リードフレームのアウタ
ーリード部のみに、基材の銅合金表面に銅めっき膜が形
成され、更に該銅めっき膜は半田めっき膜により被覆さ
れている半導体パッケージが提供される。半導体封止手
段とは、例えば、樹脂，セラミックなどからなる封止材
料で半導体素子を封止するものである。アウターリード
部とは半導体封止手段の外側に出ているリードフレーム
の部分の名称であり、この部分のみに銅めっき膜が形成
される。半田めっき膜はこの銅めっき膜を覆うように施
される。上記構成により、銅めっき膜が半田めっき膜の
異常成長の起点となる酸化物粒子を覆うため、半田めっ
きの異常成長によるピン間のブリッジがなくなる。すな
わち、ピン間のショートが少なくなる。また、半田めっ
き膜がアウターリード部を覆っているので、銅合金リー
ド部の酸化防止効果により、半導体の信頼性向上が図れ
る。
【０００６】本発明の第２の発明によれば、第１の発明
において銅めっき膜の膜厚が０.５〜３μｍである半導
体パッケージが提供される。半田めっき膜の異常成長の
起点になる酸化物粒子は銅めっきを０.５ 〜３μｍの厚
さで施すことにより被覆され、半田の異常成長を抑制す
る効果が十分であることが後述の実施例で述べるように
確認された。上記膜厚の範囲より大きい、または小さい
場合でも、半田の異常成長を抑制する効果はあるが、よ
り好ましい範囲として上記範囲を規定するものである。
上記構成により、より効果的に半田の異常成長を抑制す
ることができ、半導体パッケージの信頼性を向上するこ
とができる。
において銅めっき膜の膜厚が０.５〜３μｍである半導
体パッケージが提供される。半田めっき膜の異常成長の
起点になる酸化物粒子は銅めっきを０.５ 〜３μｍの厚
さで施すことにより被覆され、半田の異常成長を抑制す
る効果が十分であることが後述の実施例で述べるように
確認された。上記膜厚の範囲より大きい、または小さい
場合でも、半田の異常成長を抑制する効果はあるが、よ
り好ましい範囲として上記範囲を規定するものである。
上記構成により、より効果的に半田の異常成長を抑制す
ることができ、半導体パッケージの信頼性を向上するこ
とができる。
【０００７】本発明の第３の発明によれば、第１または
第２の発明において、銅合金が、Ｃｕ−Ｎｉ−Ｓｉ系、
またはＣｕ−Ｚｒ−Ｃｒ系の析出強化型銅合金である半
導体パッケージが提供される。銅合金は酸化物が生成し
やすい性質をもつが、それらは膜状の銅酸化物皮膜から
なる。しかし、上記析出強化型銅合金は、Ｓｉ，Ｚｒの
粒子状の酸化物が銅合金基材から析出するように生成す
る。このような粒子状の酸化物が特に半田の異常成長の
起点となりやすい。したがって、本発明は特に、上記析
出強化型合金からなるリードフレームに対して効果が高
い。一方、析出強化型合金は、熱伝導を低下させること
なく、強度を向上させた銅合金であるので、リードフレ
ーム素材としては、最も望ましいものである。したがっ
て、上記構成により、強度，熱伝導率の大きいリードフ
レームを有し、かつ半田めっき時にピン間にショート等
の不具合が生じない半導体パッケージが提供される。本
発明の第４の発明によれば、銅合金からなる薄板からリ
ードフレームの形状パターンを抜き出す工程と、抜き出
されたリードフレームに半導体素子を電気的に接続する
工程と、該半導体素子を外部雰囲気と遮断するための容
器に封止する工程と、前記リードフレームのアウターリ
ード部に銅めっきを施す工程と、該銅めっき上に半田め
っきを施す工程からなる半導体パッケージの製造方法が
提供される。半田めっき工程の直前に銅めっきを行うこ
とにより、リードフレーム基材上に生成する酸化物を効
果的に被覆できる。銅めっき工程と半田めっき工程の間
に、ワイヤボンディング等の工程が入ると、その間に酸
化物の生成，成長が起こる可能性がある。したがって、
半田めっきが半田めっき工程は銅めっき工程の直後に行
うことが好ましい。上記構成により、半田の異常成長の
発生を抑制でき、信頼性の高い半導体パッケージが提供
できる。
第２の発明において、銅合金が、Ｃｕ−Ｎｉ−Ｓｉ系、
またはＣｕ−Ｚｒ−Ｃｒ系の析出強化型銅合金である半
導体パッケージが提供される。銅合金は酸化物が生成し
やすい性質をもつが、それらは膜状の銅酸化物皮膜から
なる。しかし、上記析出強化型銅合金は、Ｓｉ，Ｚｒの
粒子状の酸化物が銅合金基材から析出するように生成す
る。このような粒子状の酸化物が特に半田の異常成長の
起点となりやすい。したがって、本発明は特に、上記析
出強化型合金からなるリードフレームに対して効果が高
い。一方、析出強化型合金は、熱伝導を低下させること
なく、強度を向上させた銅合金であるので、リードフレ
ーム素材としては、最も望ましいものである。したがっ
て、上記構成により、強度，熱伝導率の大きいリードフ
レームを有し、かつ半田めっき時にピン間にショート等
の不具合が生じない半導体パッケージが提供される。本
発明の第４の発明によれば、銅合金からなる薄板からリ
ードフレームの形状パターンを抜き出す工程と、抜き出
されたリードフレームに半導体素子を電気的に接続する
工程と、該半導体素子を外部雰囲気と遮断するための容
器に封止する工程と、前記リードフレームのアウターリ
ード部に銅めっきを施す工程と、該銅めっき上に半田め
っきを施す工程からなる半導体パッケージの製造方法が
提供される。半田めっき工程の直前に銅めっきを行うこ
とにより、リードフレーム基材上に生成する酸化物を効
果的に被覆できる。銅めっき工程と半田めっき工程の間
に、ワイヤボンディング等の工程が入ると、その間に酸
化物の生成，成長が起こる可能性がある。したがって、
半田めっきが半田めっき工程は銅めっき工程の直後に行
うことが好ましい。上記構成により、半田の異常成長の
発生を抑制でき、信頼性の高い半導体パッケージが提供
できる。
【０００８】
【発明の実施の形態】銅めっきと半田の関係を銅合金と
してＣｕ−Ｎｉ−Ｓｉ系合金を使用したときを例とし
て、図１，図２を用いて説明する。図２に示すように半
田めっきの前処理としてのエッチングにより偏析した素
材成分のＳｉが表面に露出し、酸化されて銅合金表面上
にＳｉ酸化物が生成される。次に電気半田めっき工程に
おいて、その酸化物の近傍に接触電位差あるいは絶縁抵
抗により局所的な電荷の集中が起こり、半田めっき膜に
突起が発生する。さらに突起部に電気めっきの電流集中
が生じ、半田が成長するものと考えられる。図１に示す
ようにエッチング後の銅合金表面上に銅めっき膜を０.
５ 〜３μｍの厚さで施し、半田めっきするとＳｉ酸化
物は被覆され半田の成長は生じない。ここで、銅めっき
膜厚を規定したのは０.５μｍ 以下ではＳｉ酸化物を被
覆するのに十分でなく、３μｍ以上では銅合金と半田の
界面にボイドが多数集まり、剥離が生じるためである。
また、半田の成長の起点となる酸化物はＳｉ以外にＺｒ
及びＡｇなどであり、これらの酸化物上に規定の厚さの
銅めっき膜を形成し、その上に半田めっきを施すことで
半田の成長を抑制できる。
してＣｕ−Ｎｉ−Ｓｉ系合金を使用したときを例とし
て、図１，図２を用いて説明する。図２に示すように半
田めっきの前処理としてのエッチングにより偏析した素
材成分のＳｉが表面に露出し、酸化されて銅合金表面上
にＳｉ酸化物が生成される。次に電気半田めっき工程に
おいて、その酸化物の近傍に接触電位差あるいは絶縁抵
抗により局所的な電荷の集中が起こり、半田めっき膜に
突起が発生する。さらに突起部に電気めっきの電流集中
が生じ、半田が成長するものと考えられる。図１に示す
ようにエッチング後の銅合金表面上に銅めっき膜を０.
５ 〜３μｍの厚さで施し、半田めっきするとＳｉ酸化
物は被覆され半田の成長は生じない。ここで、銅めっき
膜厚を規定したのは０.５μｍ 以下ではＳｉ酸化物を被
覆するのに十分でなく、３μｍ以上では銅合金と半田の
界面にボイドが多数集まり、剥離が生じるためである。
また、半田の成長の起点となる酸化物はＳｉ以外にＺｒ
及びＡｇなどであり、これらの酸化物上に規定の厚さの
銅めっき膜を形成し、その上に半田めっきを施すことで
半田の成長を抑制できる。
【０００９】以上のように、銅合金、特に析出強化型銅
合金と半田めっきの間に酸化物を被覆する規定の厚さの
銅めっき膜を設けることが本発明の基本的概念である
が、酸化物の被覆に必要な膜厚は対象物の条件によって
異なる。本発明において、銅めっきの膜厚が銅合金上に
析出したＳｉ，Ｚｒ及びＡｇ酸化物の粒径を１μｍ以下
に抑制できる膜厚であれば半田めっきの成長は抑制でき
ることを確認した。
合金と半田めっきの間に酸化物を被覆する規定の厚さの
銅めっき膜を設けることが本発明の基本的概念である
が、酸化物の被覆に必要な膜厚は対象物の条件によって
異なる。本発明において、銅めっきの膜厚が銅合金上に
析出したＳｉ，Ｚｒ及びＡｇ酸化物の粒径を１μｍ以下
に抑制できる膜厚であれば半田めっきの成長は抑制でき
ることを確認した。
【００１０】次に本発明を実施例により、説明する。
【００１１】（実施例１）半導体装置のリードフレーム
素材（Ｃｕ−Ｎｉ−Ｓｉ系銅合金）に半田めっき前処理
として通常のエッチング条件（常温、１０％硫酸溶液中
で３０秒浸漬→１０％過酸化水素と１０％硝酸の混合液
中で６０秒浸漬）でエッチングを行い、その後、表１に
示す条件で電気銅めっきを施し、その上にＳｎ／５Ｐｂ
半田をめっき条件（常温、電流密度１Ａ／cm2 ）で、リ
ードフレームとして所定の厚さになるまで電気半田めっ
きした。その後、半田めっきの状況を目視観察し、結果
を表１に○×で示す。
素材（Ｃｕ−Ｎｉ−Ｓｉ系銅合金）に半田めっき前処理
として通常のエッチング条件（常温、１０％硫酸溶液中
で３０秒浸漬→１０％過酸化水素と１０％硝酸の混合液
中で６０秒浸漬）でエッチングを行い、その後、表１に
示す条件で電気銅めっきを施し、その上にＳｎ／５Ｐｂ
半田をめっき条件（常温、電流密度１Ａ／cm2 ）で、リ
ードフレームとして所定の厚さになるまで電気半田めっ
きした。その後、半田めっきの状況を目視観察し、結果
を表１に○×で示す。
【００１２】
【表１】
【００１３】表１には半田の剥離試験の結果も併記し
た。この結果で示されるように、半田の成長の生じない
銅めっきの膜厚は０.５μｍ 以上であった。また、銅め
っきの膜厚が３μｍを超えると銅合金素材と半田の界面
から剥離した。したがって、半田めっきの成長を防止で
き、かつ界面の密着強度の低下しない銅めっきの膜厚は
０.５ 〜３μｍの範囲であると判断した。なお、銅めっ
きの膜厚の測定はサンプルを樹脂に埋め込み断面研摩
後、走査型電子顕微鏡写真により判定した。図３は本発
明の１実施例になる半導体装置の断面図（ａ）と斜視図
（ｂ）である。Ｃｕ−Ｎｉ−Ｓｉ系銅合金のアウターリ
ード部６に前述の銅めっき膜２が形成され、更にその上
に半田めっき膜３が形成されている。リードフレーム１
の半導体素子搭載部４に半田８で半導体素子７を半田付
けし、半導体素子上のＡｌ電極とインナーリード部５に
部分Ａｇめっき１１を施し、その間をＡｕワイヤ９でボ
ンディングしてエポキシ樹脂１０で封止した。Ａｇめっ
きはマスキングしてボンディング部分のみに形成するよ
うにした。また、このＡｇめっきを施さないでボンディ
ングしたものも行った。アウターリード部に銅めっき膜
を介在させて半田めっきすることにより、これらの半田
の成長は抑制された。
た。この結果で示されるように、半田の成長の生じない
銅めっきの膜厚は０.５μｍ 以上であった。また、銅め
っきの膜厚が３μｍを超えると銅合金素材と半田の界面
から剥離した。したがって、半田めっきの成長を防止で
き、かつ界面の密着強度の低下しない銅めっきの膜厚は
０.５ 〜３μｍの範囲であると判断した。なお、銅めっ
きの膜厚の測定はサンプルを樹脂に埋め込み断面研摩
後、走査型電子顕微鏡写真により判定した。図３は本発
明の１実施例になる半導体装置の断面図（ａ）と斜視図
（ｂ）である。Ｃｕ−Ｎｉ−Ｓｉ系銅合金のアウターリ
ード部６に前述の銅めっき膜２が形成され、更にその上
に半田めっき膜３が形成されている。リードフレーム１
の半導体素子搭載部４に半田８で半導体素子７を半田付
けし、半導体素子上のＡｌ電極とインナーリード部５に
部分Ａｇめっき１１を施し、その間をＡｕワイヤ９でボ
ンディングしてエポキシ樹脂１０で封止した。Ａｇめっ
きはマスキングしてボンディング部分のみに形成するよ
うにした。また、このＡｇめっきを施さないでボンディ
ングしたものも行った。アウターリード部に銅めっき膜
を介在させて半田めっきすることにより、これらの半田
の成長は抑制された。
【００１４】表２はＣｕ−Ｚｒ−Ｃｒ系銅合金につい
て、前述と同様にエッチング，銅めっき及び半田めっき
を行い、半田めっきの状況を目視観察した結果である。
て、前述と同様にエッチング，銅めっき及び半田めっき
を行い、半田めっきの状況を目視観察した結果である。
【００１５】
【表２】
【００１６】Ｃｕ−Ｎｉ−Ｓｉ系銅合金と同じように、
半田めっきの成長を防止でき、かつ界面の密着強度の低
下しない銅めっきの膜厚は０.５ 〜３μｍの範囲であ
る。図４はＣｕ−Ｚｒ−Ｃｒ系銅合金のアウターリード
部６に本発明の銅めっき膜２を形成して更にその上に半
田めっき膜３を形成した半導体装置の断面図である。半
導体素子７をリードフレーム１の半導体素子搭載部４に
半田付けし、インナーリード部５と半導体素子搭載部４
のみに部分的にＡｇめっき１１を施した後、金属ワイヤ
９でワイヤボンディングしエポキシ樹脂１０で封止し
た。また、このＡｇめっきを施さないでボンディングし
たものも行った。アウターリード部に銅めっきを介在さ
せて半田めっきすることにより、これらの半田の成長は
抑制された。なお、半田が成長したリードフレームを解
析した結果、Ｃｕ−Ｎｉ−Ｓｉ系及びＣｕ−Ｚｒ−Ｃｒ
系とも成長の起点部にＳｉ酸化物及びＺｒ酸化物が存在
することを確認した。また、部分Ａｇめっきが施された
リードフレームでは、脱Ａｇ処理（洗浄）が不十分でア
ウターリード部にＡｇが残ったものには半田の成長が起
こり、Ａｇ酸化物から半田が成長していることをもわか
った。以上のことから、アウターリード部に銅めっきを
介在させて半田めっきすることにより、半田の成長が防
止できる。
半田めっきの成長を防止でき、かつ界面の密着強度の低
下しない銅めっきの膜厚は０.５ 〜３μｍの範囲であ
る。図４はＣｕ−Ｚｒ−Ｃｒ系銅合金のアウターリード
部６に本発明の銅めっき膜２を形成して更にその上に半
田めっき膜３を形成した半導体装置の断面図である。半
導体素子７をリードフレーム１の半導体素子搭載部４に
半田付けし、インナーリード部５と半導体素子搭載部４
のみに部分的にＡｇめっき１１を施した後、金属ワイヤ
９でワイヤボンディングしエポキシ樹脂１０で封止し
た。また、このＡｇめっきを施さないでボンディングし
たものも行った。アウターリード部に銅めっきを介在さ
せて半田めっきすることにより、これらの半田の成長は
抑制された。なお、半田が成長したリードフレームを解
析した結果、Ｃｕ−Ｎｉ−Ｓｉ系及びＣｕ−Ｚｒ−Ｃｒ
系とも成長の起点部にＳｉ酸化物及びＺｒ酸化物が存在
することを確認した。また、部分Ａｇめっきが施された
リードフレームでは、脱Ａｇ処理（洗浄）が不十分でア
ウターリード部にＡｇが残ったものには半田の成長が起
こり、Ａｇ酸化物から半田が成長していることをもわか
った。以上のことから、アウターリード部に銅めっきを
介在させて半田めっきすることにより、半田の成長が防
止できる。
【００１７】（実施例２）図５は実施例１と同様に実験
し、Ｃｕ−Ｎｉ−Ｓｉ系銅合金に生じたＳｉ酸化物の粒
径と半田めっきの不良発生率の関係を調べた結果であ
る。図から、Ｓｉ酸化物の粒径が１μｍを超えると不良
が発生することがわかる。このことは、リードフレーム
上のＳｉ酸化物の粒径を１μｍ以下に抑えれば半田の成
長は抑制できることを示している。この結果はＣｕ−Ｚ
ｒ−Ｃｕ系銅合金でも同様であった。すなわち、半導体
パッケージ用リードフレームとしてアウターリード部に
銅めっき膜を有し、リードフレームの表面上に露出する
酸化物の粒径を１μｍ以下とする膜厚であれば半田の成
長は抑制できる。図６は本発明のリードフレームの一例
を示す平面図である。本実施例のリードフレームは実施
例１と同じＣｕ−Ｎｉ−Ｓｉ系の銅合金で０.３mm の厚
さを有するものである。このリードフレームは複数のチ
ップを搭載できるように形成され、チップ搭載，ワイヤ
ボンディング等自動的に行えるよう送り機構１３が設け
られている。本実施例は半導体素子搭載部４，インナー
リード部５に部分Ａｇめっきを有するものであり、樹脂
封止後に脱Ａｇ処理を行ったものである。アウターリー
ド部に残存したＡｇ酸化物の粒径を１μｍ以下とする銅
めっき膜を介在させて半田めっきすることにより、半田
の成長は抑制された。
し、Ｃｕ−Ｎｉ−Ｓｉ系銅合金に生じたＳｉ酸化物の粒
径と半田めっきの不良発生率の関係を調べた結果であ
る。図から、Ｓｉ酸化物の粒径が１μｍを超えると不良
が発生することがわかる。このことは、リードフレーム
上のＳｉ酸化物の粒径を１μｍ以下に抑えれば半田の成
長は抑制できることを示している。この結果はＣｕ−Ｚ
ｒ−Ｃｕ系銅合金でも同様であった。すなわち、半導体
パッケージ用リードフレームとしてアウターリード部に
銅めっき膜を有し、リードフレームの表面上に露出する
酸化物の粒径を１μｍ以下とする膜厚であれば半田の成
長は抑制できる。図６は本発明のリードフレームの一例
を示す平面図である。本実施例のリードフレームは実施
例１と同じＣｕ−Ｎｉ−Ｓｉ系の銅合金で０.３mm の厚
さを有するものである。このリードフレームは複数のチ
ップを搭載できるように形成され、チップ搭載，ワイヤ
ボンディング等自動的に行えるよう送り機構１３が設け
られている。本実施例は半導体素子搭載部４，インナー
リード部５に部分Ａｇめっきを有するものであり、樹脂
封止後に脱Ａｇ処理を行ったものである。アウターリー
ド部に残存したＡｇ酸化物の粒径を１μｍ以下とする銅
めっき膜を介在させて半田めっきすることにより、半田
の成長は抑制された。
【００１８】（実施例３）図７は本発明の実施例の工程
を説明するフローチャートである。本図に示すように通
常の半導体パッケージ製造工程にしたがって、半導体素
子と銅合金リードフレームとを樹脂封止する樹脂封止工
程及びリードフレームのアウターリード部をエッチング
する前処理工程を経た後、アウターリード部に０.５ 〜
３μｍの厚さの銅めっき膜を形成するめっき工程を設け
る。その後、アウターリード部を半田めっきする工程に
進み、半導体製品となる。さらに、本発明の他の実施例
としてリードフレームのアウターリード部をエッチング
する前処理工程において、エッチング量をアウターリー
ド部の表面上に析出する各種酸化物の粒径を１μｍ以下
とするエッチング条件とする半導体パッケージの製造工
程である。本実施例では銅めっき膜を形成せずに半田の
成長を抑制できる。
を説明するフローチャートである。本図に示すように通
常の半導体パッケージ製造工程にしたがって、半導体素
子と銅合金リードフレームとを樹脂封止する樹脂封止工
程及びリードフレームのアウターリード部をエッチング
する前処理工程を経た後、アウターリード部に０.５ 〜
３μｍの厚さの銅めっき膜を形成するめっき工程を設け
る。その後、アウターリード部を半田めっきする工程に
進み、半導体製品となる。さらに、本発明の他の実施例
としてリードフレームのアウターリード部をエッチング
する前処理工程において、エッチング量をアウターリー
ド部の表面上に析出する各種酸化物の粒径を１μｍ以下
とするエッチング条件とする半導体パッケージの製造工
程である。本実施例では銅めっき膜を形成せずに半田の
成長を抑制できる。
【００１９】なお、本実施例以外の銅合金に本発明を適
用しても、同等の効果を得ることができる。
用しても、同等の効果を得ることができる。
【００２０】
【発明の効果】本発明の第１の発明によれば、半田めっ
きの異常成長によるピン間のブリッジがなくなる。すな
わち、ピン間のショートが少なくなる。また、半田めっ
き膜がアウターリード部を覆っているので、銅合金リー
ド部の酸化防止効果により、半導体の信頼性向上が図れ
る。
きの異常成長によるピン間のブリッジがなくなる。すな
わち、ピン間のショートが少なくなる。また、半田めっ
き膜がアウターリード部を覆っているので、銅合金リー
ド部の酸化防止効果により、半導体の信頼性向上が図れ
る。
【００２１】本発明の第２の発明によれば、より効果的
に半田の異常成長を抑制することができ、半導体パッケ
ージの信頼性を向上することができる。
に半田の異常成長を抑制することができ、半導体パッケ
ージの信頼性を向上することができる。
【００２２】本発明の第３の発明によれば、強度，熱伝
導率の大きいリードフレームを有し、かつ半田めっき時
にピン間にショート等の不具合が生じない半導体パッケ
ージが提供される。
導率の大きいリードフレームを有し、かつ半田めっき時
にピン間にショート等の不具合が生じない半導体パッケ
ージが提供される。
【００２３】本発明の第４の発明によれば、半田の異常
成長の発生を抑制でき、信頼性の高い半導体パッケージ
が提供できる。
成長の発生を抑制でき、信頼性の高い半導体パッケージ
が提供できる。
【図１】本発明の素材上のめっき構成の一例を示す説明
図。
図。
【図２】従来の電気半田めっきでの半田成長状態を推定
したモデル図。
したモデル図。
【図３】本発明の半導体パッケージの断面図（ａ）及び
斜視図（ｂ）。
斜視図（ｂ）。
【図４】本発明の半導体パッケージの断面図。
【図５】本発明の実施例のリードフレーム上のＳｉ酸化
物粒径と半田めっき不良率との関係を表わす図。
物粒径と半田めっき不良率との関係を表わす図。
【図６】本発明のリードフレーム板の斜視図。
【図７】本発明の実施例の製造工程を説明するフローチ
ャート。
ャート。
１…リードフレーム、２…銅めっき膜、３…半田めっき
膜、４…半導体素子搭載部、５…インナーリード部、６
…アウターリード部、７…半導体素子、８…半田、９…
金属ワイヤ、１０…樹脂、１１…Ａｇめっき、１２…リ
ードフレーム、１３…送り機構。
膜、４…半導体素子搭載部、５…インナーリード部、６
…アウターリード部、７…半導体素子、８…半田、９…
金属ワイヤ、１０…樹脂、１１…Ａｇめっき、１２…リ
ードフレーム、１３…送り機構。
Claims (4)
- 【請求項１】半導体素子と該半導体素子の電気信号を外
部に導き出すリードフレームと、前記半導体素子と外部
環境より遮断する半導体封止手段とを備えた半導体パッ
ケージにおいて、 前記リードフレームが銅合金からなり、かつ該リードフ
レームのアウターリード部のみに、基材の銅合金表面に
銅めっき膜が形成され、更に該銅めっき膜は半田めっき
膜により被覆されていることを特徴とする半導体パッケ
ージ。 - 【請求項２】請求項１記載の銅めっき膜の膜厚が０.５
〜３μｍであることを特徴とする半導体パッケージ。 - 【請求項３】請求項１または２記載の銅合金が、Ｃｕ−
Ｎｉ−Ｓｉ系、またはＣｕ−Ｚｒ−Ｃｒ系の析出強化型
銅合金であることを特徴とする半導体パッケージ。 - 【請求項４】銅合金からなる薄板からリードフレームの
形状パターンを抜き出す工程と、抜き出されたリードフ
レームに半導体素子を電気的に接続する工程と、該半導
体素子を外部雰囲気と遮断するための容器に封止する工
程と、前記リードフレームのアウターリード部に銅めっ
きを施す工程と、該銅めっき上に半田めっきを施す工程
からなることを特徴とする半導体パッケージの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8148881A JPH09331015A (ja) | 1996-06-11 | 1996-06-11 | 半導体パッケージ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8148881A JPH09331015A (ja) | 1996-06-11 | 1996-06-11 | 半導体パッケージ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09331015A true JPH09331015A (ja) | 1997-12-22 |
Family
ID=15462813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8148881A Pending JPH09331015A (ja) | 1996-06-11 | 1996-06-11 | 半導体パッケージ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09331015A (ja) |
-
1996
- 1996-06-11 JP JP8148881A patent/JPH09331015A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6194777B1 (en) | Leadframes with selective palladium plating | |
| JP3062086B2 (ja) | Ｉｃパッケージ | |
| KR100720607B1 (ko) | 반도체장치 | |
| US6664175B2 (en) | Method of forming ruthenium interconnect for an integrated circuit | |
| US5540378A (en) | Method for the assembly of an electronic package | |
| US6452258B1 (en) | Ultra-thin composite surface finish for electronic packaging | |
| US10985096B2 (en) | Electrical device terminal finishing | |
| JPH0621140A (ja) | 銅と半導体の化合物を含むメタラジを有する電子デバイス | |
| JP2001110971A (ja) | 半導体パッケージ用リードフレーム及びその製造方法 | |
| JP3693300B2 (ja) | 半導体パッケージの外部接続端子及びその製造方法 | |
| US12255077B2 (en) | Method for creating a wettable surface for improved reliability in QFN packages | |
| KR100591235B1 (ko) | 반도체 장치 | |
| JPH0590465A (ja) | 半導体装置 | |
| KR100702956B1 (ko) | 반도체 팩키지용 리드프레임 및 그 제조 방법 | |
| JPH09331015A (ja) | 半導体パッケージ及びその製造方法 | |
| JP3191684B2 (ja) | 電気めっきリードを有する半導体素子の製造方法 | |
| US20060255437A1 (en) | Lead-free semiconductor device | |
| JP2654872B2 (ja) | 半導体装置 | |
| JPH04137552A (ja) | リードフレーム | |
| JPH10284666A (ja) | 電子部品機器 | |
| JPH0558259B2 (ja) | ||
| EP1047129A1 (en) | Bonding method for an integrated circuit | |
| JPH08213540A (ja) | リードフレーム、リードフレームの製造方法及び半導体装置の製造方法 | |
| JPS6134961A (ja) | 電子部品とその製造法 | |
| JPH05102221A (ja) | フイルムキヤリヤ |