JPH09331049A - 貼り合わせｓｏｉ基板の作製方法及びｓｏｉ基板 - Google Patents

貼り合わせｓｏｉ基板の作製方法及びｓｏｉ基板

Info

Publication number
JPH09331049A
JPH09331049A JP9079783A JP7978397A JPH09331049A JP H09331049 A JPH09331049 A JP H09331049A JP 9079783 A JP9079783 A JP 9079783A JP 7978397 A JP7978397 A JP 7978397A JP H09331049 A JPH09331049 A JP H09331049A
Authority
JP
Japan
Prior art keywords
substrate
sio
bonding
cleaning
soi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP9079783A
Other languages
English (en)
Inventor
Kenji Yamagata
憲二 山方
Tadashi Ahei
忠司 阿閉
Kiyobumi Sakaguchi
清文 坂口
Takao Yonehara
隆夫 米原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP9079783A priority Critical patent/JPH09331049A/ja
Priority to US08/832,859 priority patent/US6156624A/en
Priority to CA002202003A priority patent/CA2202003C/en
Priority to SG1997001065A priority patent/SG54491A1/en
Priority to EP97302371A priority patent/EP0801420A3/en
Priority to SG9904180A priority patent/SG80064A1/en
Priority to TW086104449A priority patent/TW337042B/zh
Priority to CN97111685A priority patent/CN1099699C/zh
Priority to KR1019970012860A priority patent/KR100235398B1/ko
Publication of JPH09331049A publication Critical patent/JPH09331049A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1914—Preparing SOI wafers using bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Cleaning Or Drying Semiconductors (AREA)
  • Weting (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】 【課題】 貼り合わせ基板の周辺部にボイドが発生し、
ＳＯＩ基板からのデバイスの取れ数が少ない。 【解決手段】 ＳｉＯ2 表面１０２を有する第１のＳｉ
基板１０１と、Ｓｉ表面を有する第２のＳｉ基板１１０
とを前記ＳｉＯ2 表面１０２と前記Ｓｉ表面とで貼り合
わせることにより得られるＳＯＩ基板の作製方法におい
て、前記第１のＳｉ基板１０１と前記第２のＳｉ基板１
１０とを貼り合わせる前に、前記第２のＳｉ基板１１０
のＳｉ表面が疎水性になる洗浄を行なう。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は貼り合わせＳＯＩ基
板の作製方法及びＳＯＩ基板に係わり、特に最周辺部に
発生しやすい気泡（ボイド）を抑制し、デバイス作製可
能領域を広げ、デバイスの取り数、歩留りを向上させ
た、貼り合わせＳＯＩ基板の作製方法及びＳＯＩ基板に
関する。
【０００２】
【従来の技術】絶縁物上の単結晶Ｓｉ半導体層の形成
は、Silicon on Insulator（SOI）技術として広く知ら
れ、通常のＳｉ集積回路を作製するバルクＳｉ基板では
到達しえない数々の優位点をこの基板が有することか
ら、多くの研究が成されてきた。
【０００３】最近報告されたＳＯＩ構造の中で、特に質
的に優れているものとして通称「貼り合わせＳＯＩ」が
ある。これは、少なくとも一方が酸化等により絶縁膜が
形成されている２枚のウェハーの鏡面同士を密着させ、
熱処理を施して密着界面の結合を強力なものとした後、
どちらか一方側から基板を研磨、或いはエッチングする
ことによって絶縁膜上に任意の厚みを持ったＳｉ単結晶
薄膜を残すという技術である。
【０００４】この技術の根幹となる貼り合わせのメカニ
ズムに関しては、多くの研究がなされてきた。その重要
な項目の１つに貼り合わせ前の基板の洗浄方法がある。
２枚の基板はまず室温でのコンタクトの際に、ファンデ
ルワールス（Van Der Waals）力による弱いボンディン
グが行なわれ、更に高温の熱処理により強い原子間の結
合に変わることがわかってきた。このファンデルワール
スボンディングの状態は基板の洗浄方法で大きく異な
る。例えばＡｂｅらはＳｉとＳｉＯ2 の貼り合わせに於
いて「ＨＦ溶液で洗浄されたウェハはボンディングが非
常に困難である。しかし所謂ＲＣＡ洗浄と呼ばれる洗浄
を行なったものは、表面に自然酸化膜ができることによ
ってボンディングが容易になる。」と報告している（Pr
oceedingsof 4th International Symposium on Silicon
-on-Insulator Technology andDevices,May 6-11,1990,
Montreol.）。他にも多くの研究者がファンデルワール
スボンディングには貼り合わせ界面の吸着水分が重要
で、従ってＳｉ表面は親水性であることが必要であると
主張している。またMitaniらは「ＨＦ ｄｉｐしたウェ
ハ表面は、ＮＨ4 ＯＨ＋Ｈ2 Ｏ2 ｄｉｐ洗浄した表面に
比べて−ＯＨ基が少ないと推測されるにもかかわらず、
２００℃〜８００℃のアニール範囲でバブルをより多く
発生させる」と報告している（Japanese Journal of Ap
pliedPhysics,vol.30,No.4,April,1991,pp.615）。
【０００５】以上のことからわかるように、ＳｉとＳｉ
Ｏ2 の貼り合わせでは、少なくともＳｉ側に親水処理が
なされていないとボンディングがうまくいかないとされ
てきた。
【０００６】
【発明が解決しようとする課題】しかし本発明者らの実
験によれば、親水処理したＳｉウェハは酸化膜付のＳｉ
ウェハを貼り合わせて熱処理を施したところ、基板の周
辺部（ウェハ縁から約３〜４ｍｍの円環状）に気泡に起
因すると考えられるボイド（以下、「周辺ボイド」と記
す）が高い密度で発生することがわかった。このボイド
群はデバイスを形成する有効面積を縮小させると同時
に、剥がれ落ちた膜片がウェハ表面に付着してデバイス
プロセス上問題となる恐れがある。
【０００７】本発明の目的は貼り合わせウェハの周辺部
にさえもボイドを発生させない貼り合わせＳＯＩ基板の
作製方法及びＳＯＩ基板を提供するものである。
【０００８】
【課題を解決するための手段】本発明の貼り合わせＳＯ
Ｉ基板の作製方法は、ＳｉＯ2 表面を有する第１のＳｉ
基板と、Ｓｉ表面を有する第２のＳｉ基板とを前記Ｓｉ
Ｏ2 表面と前記Ｓｉ表面とで貼り合わせることにより得
られるＳＯＩ基板の作製方法において、前記第１のＳｉ
基板と前記第２のＳｉ基板とを貼り合わせる前に、前記
第２のＳｉ基板のＳｉ表面が疎水性になる洗浄を行なう
ことを特徴とするものである。
【０００９】また、本発明のＳＯＩ基板は、周辺から２
ｍｍまでＳｉが存在し、且つ周辺部に局在するボイドの
ないことを特徴とする。
【００１０】以下、本発明について説明を行う。
【００１１】貼り合わせ界面にボイドが発生する原因の
１つに、ウェハに吸着する過剰な水分が挙げられる。従
ってボイドを低減させるためには、貼り合わせ前に吸着
水分を適当に除去する必要が生じる。
【００１２】ＳｉＯ2 表面の吸着水分量を測定してみる
と、純水から引き上げた直後の値は定量困難であるが、
スピン乾燥した後は数分から１０数分でほぼ一定値とな
り、その値は約０．８〜１×１０15分子／ｃｍ2 である
ことがＡＰＩＭＳ装置を用いた我々の実験より明らかに
なった。尚この値は洗浄後にウェハを放置する環境の温
度や湿度によって変わるが、疎水、親水の洗浄方法には
殆ど依存しないこともわかった。
【００１３】一方、Ｓｉ表面の吸着水分量は、洗浄後の
放置時間にも確かに依存するが、それよりも洗浄方法に
大きく依ることがわかった。例えば疎水性洗浄液である
ＨＦ（１．５％水溶液；フッ酸溶液濃度が１．５％）に
ベアウェハを浸した後、純水で充分リンスしてスピン乾
燥し、約６０分後にＡＰＩＭＳで吸着水分量を測定する
と、約６×１０13／ｃｍ2 となる。しかし親水性洗浄で
あるＳＣ−２（ＨＣｌ：Ｈ2 Ｏ2 ：Ｈ2 Ｏ＝１：１：
５）液で洗浄した後、純水で充分リンスしてスピン乾燥
し、約６０分後にＡＰＩＭＳで吸着水分量を測定すると
約３×１０14／ｃｍ2 となる。スピン乾燥直後はこの差
は更に大きいものと推測される。
【００１４】このようにウェハ表面の吸着水分量の制御
は、Ｓｉ表面を有するウェハ側を疎水、親水の洗浄方法
によって行なうと、顕著な差異が再現性よく得られる。
洗浄後に一定時間放置したり、積極的に真空乾燥等を行
なう方法もあるが、結局はウェハ貼り合わせをする環境
に依存してしまうので、制御性は高くない。またＳｉＯ
2 表面を有するウェハ側での制御も、制御領域が狭いの
で困難である。
【００１５】以上の検討結果から過剰な吸着水分に起因
すると考えられるミリメートルサイズのボイドがウエハ
周辺に発生しないような貼り合わせ条件は、（１）貼り
合わせる材質がＳｉとＳｉＯ2 の組み合わせで、（２）
少なくともＳｉ側が疎水性洗浄処理されていることが必
要と考えられる。
【００１６】さらに、Ｓｉの表面の吸着水分量を、洗浄
方法だけでどれだけ制御できるかについて検討を行った
結果、まず親水性洗浄に関してはＳＣ−２の他にＳＣ−
１（ＮＨ4 ＯＨ：Ｈ2 Ｏ2 ：Ｈ2 Ｏ）、Ｈ2 ＳＯ4 ：Ｈ
2 Ｏ2 、ＨＮＯ3 等があるが、洗浄の最後に純水リンス
することでいずれも殆ど同じ値になってしまうことが分
かった。疎水性洗浄に関しても同様でＨＦの濃度を変え
たり、ＢＨＦ（バッファードフッ酸）を用いたりして
も、上記定量値とほぼ同値になってしまうことが分かっ
た。つまり疎水処理と親水処理の中間値は得にくいとい
うことになる。
【００１７】ここでＳｉとＳｉＯ2 の貼り合わせに於い
て、上記種々の洗浄方法と周辺ボイド、或はウエハ面内
に散在する数μｍ〜数百μｍ径のボイド（以下、「マイ
クロボイド」と記す）との関係について検討してみた。
両者に親水洗浄を施して貼り合わせ、８００〜１０００
℃で熱処理を行ない赤外線カメラで透過観察すると、図
５の様にウェハ外周部に沿って１ｍｍから数ｍｍ径のボ
イド５００が発生してしまうことがわかった。一方両者
に疎水洗浄を施して貼り合わせても、どちらかが応力が
かかったウェハだったりすると、貼り合わない場合があ
る。これは表面水分が少ないためにファンデルワース力
が不足していることに依ると考えられる。ウェハの応力
が小さく、表面が平坦であれば貼り合わせは可能である
が、８００〜９００℃の熱処理後に片側ウェハの薄層化
を行なうと、周辺ボイドは激減するものの、今度は親水
処理を行なったものに比べて数倍〜数１０倍程度の密度
でマイクロボイドを発生させてしまう。これはやはりフ
ァンデルワース力が不足しているために起こるものと考
えられる。つまりファンデルワース力が不足していると
貼り合わせ界面のマイクロギャップが解消できないまま
残り、熱処理されたウェハは結果的に不完全な界面が形
成されてしまう。薄層化のために行なう研磨は、研磨面
が貼り合わせ界面に近づくにつれて大きな応力を界面に
及ぼし、その歪が不完全な点に集中してマイクロボイド
になるものと推測される。
【００１８】以上の実験結果をまとめると、（１）Ｓｉ
の表面の吸着水分量は疎水処理と親水処理の中間値は得
にくい。（２）Ｓｉ表面を疎水洗浄してＳｉＯ2表面と
貼合わせたものは、親水洗浄したものに比べて周辺ボイ
ドが著しく少ない。（３）両者に親水洗浄を施して貼り
合わせた場合に比べれば、疎水洗浄したものはファンデ
ルワース力が弱く、マイクロボイドが生じやすい。
【００１９】しかし、さらに検討を進めた結果、熱処理
温度を高くすることによって、貼り合わせ界面のマイク
ロギャップは解消されるが分かった。これはギャップ中
に閉じ込められた空気が拡散し始めるのと同時にＳｉＯ
2 の軟化が始まるためと想定される。そしてこの現象が
起こり始める温度は約９００℃であることがわかった。
この時もし親水処理を施したものを用いていれば、逆に
マイクロギャップ中に過剰な水分が高圧ガスとなって集
まってくるために、マイクロボイドが肥大化することに
なる。図５に示した貼り合わせウェハの外周部に沿った
ボイド４００は正にこのためで、ウェハの外周部は中央
部に比べてラフネスがやや大きいこと、過剰な水分ガス
が界面に沿って外方まで拡散仕切れなかった結果発生し
たものと思われる。ちなみにＳｉＯ2 同士の貼り合わせ
でも、過剰な吸着水分を制御しない限り同様の結果にな
りやすい。
【００２０】以上の検討結果からミリメートルサイズの
ボイドの他に、マイクロボイドも発生しないような貼り
合わせ条件は、（１）貼り合わせる材質がＳｉとＳｉＯ
2 の組み合わせで、（２）少なくともＳｉ側が疎水性洗
浄処理されていることに加えて、（３）且つ貼り合わせ
た後に９００℃以上の温度で熱処理されていればよいこ
とが分かった。
【００２１】更に、詳しく言えば、ＳｉとＳｉＯ2 の貼
り合わせにおいて、低温（４００〜８００℃）アニール
条件では親水洗浄したものに比べ疎水洗浄したものは、
マイクロボイドの密度が高い。そして、両者とも熱処理
温度の上昇と共にマイクロボイド密度は減少する。１０
００〜１１００℃のアニール条件下では、もはや親水洗
浄のものと、疎水洗浄のものとの差は殆どなくなる。
【００２２】しかしながら、周辺ボイドに関しては、親
水洗浄品は低温から高温までの領域で周辺ボイドを発生
するのに対し、疎水洗浄品は低温でも高温でも周辺ボイ
ドは発生しない。ちなみに、マイクロボイドと異なり周
辺ボイドは熱処理温度によって密度の変化はあまりない
（ボイド径の変化が若干ある）。
【００２３】なお、半導体基板上にデバイスを形成する
際に、如何に周辺部まで歩留り良くデバイスが取れるか
がコスト上重要である。しかしながら、貼り合わせ法に
より作製したＳＯＩ基板は、前述したように周辺部のＳ
ｉ膜が欠落しやすいという問題を有している。その原因
の一つは前述したように、ウエハ周辺のラフネスとそこ
にトラップされる水分（水蒸気）による周辺ボイドの発
生に起因する。周辺ボイドはアニール条件や、ウエハの
ラフネスの大小などにも影響されるが、通常周辺部から
５ｍｍより外側に現れる。従って、その領域にはデバイ
スが作製できなくなる。また一部では周辺ボイド領域を
フォトリソグラフィでエッチングして、周辺ボイド領域
の膜自体をすべて除去してからデバイスプロセスに投入
するところもある。
【００２４】また周辺ボイドが発生しなくても、周辺部
５ｍｍ程度までデバイス作製が不可能になる場合があ
る。
【００２５】それは例えば研磨により薄膜化を行う際
に、ウエハ中心部に比べて周辺部の方が研磨レートが大
きくなり、周辺部の膜厚が極端に薄くなってしまう、所
謂「膜ダレ」が起こってしまう場合である。これは研磨
装置上の問題であるところが大きいが、完全に解決する
ことは困難である。つまり通常研磨装置に取付けられた
ウエハは、自転しながら公転運動を与えられ研磨されて
いく。その際にウエハ面内の中心と周辺で研磨パッドと
の摺動速度差が生じる。例えば自転運動だけで考えて
も、当然中心に近い部分の方が外周部に比べて、パッド
との摺動速度が小さくなる、といった具合いである。摺
動速度差は摺動量の差だけでなく、発熱量の差をも生
じ、発熱量は更に研磨レートの差を発生させ、研磨厚分
布（膜ダレ）を倍加するのである。
【００２６】このように貼り合わせＳＯＩウエハにとっ
て、周辺から２ｍｍまでＳｉが残っていて、かつそれが
デバイス作製上中心部の特性と遜色がないものは、作製
上困難であった。
【００２７】周辺から２ｍｍまで密着したＳＯＩ薄膜を
得るためには、上記問題点を克服しなければならない。
つまり、第１に周辺ボイドを発生させないような貼合わ
せをすることである。このためには前述したように、Ｓ
ｉとＳｉＯ2の貼り合わせにおいて、少なくともＳｉ側
を疎水洗浄処理することと、これを９００℃以上で熱処
理することにより達成される。また第２には、ＳＯＩウ
エハ作製の最終工程を研磨で仕上げるのではなく、高選
択比を有する選択エッチング、または局所プラズマエッ
チングなどで行うのが好ましい。これらの手法を組み合
せることにより、周辺部から２ｍｍまでデバイス作製可
能な状態で、Ｓｉ膜が存在するＳＯＩウエハができあが
る。
【００２８】更には、貼り合わせた後の熱処理を酸化雰
囲気中で行うと、周辺の密着部分が拡がり、周辺から１
ｍｍもしくはそれ以下までＳｉ膜が存在するＳＯＩウエ
ハが作製可能である。尚、熱処理をした後に酸化しても
同様な結果となる。
【００２９】
【発明の実施の形態】本発明のＳＯＩ基板の形成方法に
ついての概要を図１，図２，図３，図４を用いて説明す
る。
【００３０】（図１（ａ）） まず表面がＳｉＯ2 （図
中、１０２はＳｉＯ2 層を示す）である第１のＳｉ基板
１０１と表面がＳｉである第２のＳｉ基板１１０を用意
する。第１のＳｉ基板１０１は、例えば最も単純な系と
してＳｉ基板の表面を酸化したものが挙げられる。この
他にＳｉ基板の表面にＳｉＯ2 をＣＶＤ等で堆積したも
の、またはＳｉ基板でなく、Ｓｉ層を有する多層構造物
でもよい。この例としては、Ｓｉ基板の表面、または全
体を多孔質化した後に、多孔質上にＳｉ単結晶薄膜をエ
ピタキシャル成長し、さらにこの表面を酸化したものが
挙げられる。他にもサファイア基板上にＳｉ単結晶薄膜
をエピタキシャル成長し、さらにこの表面を酸化したも
のなど、ヘテロエピタキシャル基板の表面を酸化、或い
はＳｉＯ 2 をＣＶＤ等で堆積したものが挙げられる。
【００３１】第２のＳｉ基板１１０は第１のＳｉ基板の
ＳｉＯ2 表面がないもので、表面がＳｉであるものを考
えればよい。
【００３２】（図１（ｂ）） 次に、第２のＳｉ基板１
１０のＳｉ表面を疎水性にする。この方法としては、フ
ッ酸系の洗浄液に浸すのが最も一般的な方法である。こ
のときＳｉＯ2 表面を有する第１のＳｉ基板１０１は疎
水処理でも親水処理でもどちらでも構わない。先に述べ
たようにＳｉＯ2 表面は溶液に浸すだけの処理に於いて
は、吸着水分量に殆ど差が出ないからである。
【００３３】そしてこれら２枚の基板の表面同士を貼り
合わせ、引き続き９００℃以上の熱処理を施す。熱処理
時間は任意だが、９００℃程度の場合は数時間、１２０
０℃ならば数分から数十分でよい。
【００３４】（図１（ｃ）） 一体化した基板のどちら
側からでも構わないが薄層化して、結果的にＳｉＯ2 上
にＳｉ層１０３を残すような構造にする（図１（ｃ）中
では第１のＳｉ基板１０１を薄層化した場合を示す）。
Ｓｉ層の厚みは任意である。薄層化の方法は大別して研
磨による方法とエッチングによる方法とがあるが、いず
れも除去すべき大部分は研削すると効率的である。な
お、図１（ｄ）は第２のＳｉ基板１１０を薄膜化してＳ
ｉ層１１１を残す場合を示している。
【００３５】研磨法とエッチング法を比べると、それぞ
れ一長一短があるが、超薄膜ＳＯＩを作製するには、選
択エッチング技術を応用することができ、膜厚の制御が
しやすいエッチング法が若干有利と考えられる。その選
択エッチング方法の１つである、多孔質Ｓｉを用いたＳ
ＯＩ基板の作製方法について、図２，図３を用いて以下
に説明する。
【００３６】（図２（ａ）） まず単結晶Ｓｉ基板２０
１を陽極化成して多孔質Ｓｉ２０２を形成する。このと
き多孔質化する厚みは、基板の片側表面層数μｍ〜数十
μｍでよい。また基板全体を陽極化成してもかまわな
い。多孔質Ｓｉの形成方法については、図４を用いて説
明する。まず基板としてＰ型の単結晶Ｓｉ基板４０１を
用意する。Ｎ型でも不可能ではないが、その場合は低抵
抗の基板に限定されるか、または光を基板表面に照射し
てホールの生成を促進した状態で行なう。基板４０１
を、図４（ａ）に示すような装置にセッティングする。
即ち基板の片側がフッ酸系の溶液４０４に接していて、
溶液側に負の電極４０６がとられており、逆側は正の金
属電極４０５に接している。図４（ｂ）に示すように、
正電極側４０５′も溶液４０４′を介して電位をとって
もかまわない。いずれにせよフッ酸系溶液に接している
負の電極側から多孔質化が起こる。フッ酸系溶液４０４
としては、一般的には濃フッ酸（４９％ＨＦ）を用い
る。純水（Ｈ2 Ｏ）で希釈していくと、流す電流値にも
よるが、ある濃度からエッチングが起こってしまうので
好ましくない。また陽極化成中に基板４０１の表面から
気泡が発生してしまい、この気泡を効率よく取り除く目
的から、界面活性剤としてアルコールを加える場合があ
る。アルコールとしては、メタノール、エタノール、プ
ロパノール、イソプロパノール等が用いられる。また界
面活性剤の代わりに攪はん器を用いて、溶液を攪はんし
ながら陽極化成を行ってもよい。負電極４０６に関して
は、フッ酸溶液に対して侵食されないような材料、例え
ば金（Ａｕ）、白金（Ｐｔ）等が用いられる。正側の電
極４０５の材質は一般に用いられる金属材料でかまわな
いが、陽極化成が基板４０１すべてになされた時点で、
フッ酸系溶液４０４が正電極４０５に達するので、正電
極４０５の表面にも耐フッ酸溶液性の金属膜をコーティ
ングしておくとよい。陽極化成を行う電流値は最大数百
ｍＡ／ｃｍ2 であり、最小値は零でなければよい。この
値は多孔質化したＳｉの表面に良質のエピタキシャル成
長ができる範囲内で決定される。通常電流値が大きいと
陽極化成の速度が増すと同時に、多孔質Ｓｉ層の密度が
小さくなる。即ち、孔の占める体積が大きくなる。これ
によってエピタキシャル成長の条件が変わってくるので
ある。
【００３７】（図２（ｂ）） 以上のようにして形成し
た多孔質層２０２上に、非多孔質の単結晶Ｓｉ層２０３
をエピタキシャル成長する。エピタキシャル成長は一般
的な熱ＣＶＤ、減圧ＣＶＤ、プラズマＣＶＤ、分子線エ
ピタキシー、スパッタ法等で行なわれる。成長する膜厚
は活性層厚の設計値と同じくすれば良い。
【００３８】（図２（ｃ）） 上記方法で得られた基板
のエピタキシャル層２０３の表面を酸化（２０４はＳｉ
Ｏ2 膜を示す）すれば、これが第１のＳｉ基板となり、
別に用意したＳｉ基板２１０が第２のＳｉ基板となる。
【００３９】尚第１のＳｉ基板２０１のＳｉＯ2 膜厚は
任意であり、設計される埋め込みＳｉＯ2 層の厚みと等
しくすればよい。
【００４０】（図２（ｄ）） 上記第１のＳｉ基板２０
１と、支持基板となる第２のＳｉ基板２１０の両方を、
洗浄した後に貼り合わせる。洗浄方法は通常の半導体基
板を（例えば酸化前に）洗浄する工程に準じて行なえば
よいが、必ず洗浄の最終工程にＳｉ表面を疎水性とする
洗浄液を用いなければならない。即ちフッ酸系溶液であ
る。尚、表面がＳｉＯ2 である第１のＳｉ基板は、必ず
しも最後がフッ酸系溶液で洗浄されなくてもよい。
【００４１】そして次に貼り合った基板を熱処理する。
熱処理温度は高い方が好ましいが、あまり高すぎると多
孔質層２０２が構造変化をおこしてしまったり、基板に
含まれていた不純物がエピタキシャル層に拡散すること
があるので、これらをおこさない温度と時間を選択す
る。具体的には９００〜１１００℃程度が好ましい。 （図２（ｅ）） 次に第１のＳｉ基板のエピタキシャル
成長層２０３を残して、Ｓｉ基板部分２０１と多孔質部
分２０２を選択的に除去する。まずＳｉ基板部分２０１
は表面グラインダー等により研削するか、或いは水酸化
カリウム、アンモニア水等のアルカリ溶液、或いはＴＭ
ＡＨ等の有機アルカリ溶液で除去する。エッチングの場
合は８０℃以上の温溶液中で行なうのが効果的である。
多孔質部分２０２が露出した時点で研磨あるいはエッチ
ングを一旦終了し、露出した多孔質部分２０２は、フッ
酸／過酸化水素水の混合溶液、またはアルカリ溶液を用
いて選択エッチングを行なう。このときのエッチング液
の濃度を適切に制御することで、多孔質Ｓｉと単結晶Ｓ
ｉのエッチング選択比が、最大１０万倍程度とれる。液
濃度はフッ酸系の場合、フッ酸濃度が数％から数ｐｐ
ｍ、好ましくは０．１％から１０ｐｐｍ程度である。ま
たアルカリ系の場合、アンモニア、ＴＭＡＨ（テトラメ
チルアンモニウムハイドロオキサイド）、エチレンジア
ミン等が挙げられるが、各々フッ酸系の時と同様の濃度
でエッチングするのが好ましい。エッチングの際に多孔
質の孔内にエッチング液を効率良く浸透し、エッチング
を促進すると同時に均一なエッチングを行なうために超
音波洗浄装置を用いるとよい。
【００４２】図３は多孔質Ｓｉを用いて選択エッチング
する方法の別形態を表す。図３（ａ）は、Ｓｉ基板３１
０に酸化膜３０４を形成した本発明の第１のＳｉ基板を
表す。図３（ｂ）は、先に説明した図２（ｂ）まで得ら
れるＳｉ基板３０１上に多孔質Ｓｉ層３０２、非多孔質
Ｓｉ層３０３を形成した本発明の第２のＳｉ基板であ
る。非多孔質Ｓｉ層３０３は多孔質Ｓｉ層３０２上のエ
ピタキシャル成長によって形成する。図２を使って説明
した形態は、エピタキシャル成長させた基板が、第１の
Ｓｉ基板で、Ｓｉ基板が第２のＳｉ基板だったが、図３
では逆になる。
【００４３】そして、第２のＳｉ基板を先述のように貼
り合わせるＳｉ面が、疎水性になるようにフッ酸系溶液
で洗浄する。その後、図３（ｃ）のように、第１のＳｉ
基板３１０のＳｉＯ2 面３０４と、第２のＳｉ基板３０
１のＳｉ面３０３を貼り合わせ、図２で説明したのと同
様な工程を使って、図３（ｄ）のようなＳＯＩ基板を得
る。
【００４４】
【実施例】以下、本発明の実施例について説明する。
【００４５】（実施例１）図１を用いて本発明の第１実
施例を説明する。
【００４６】（図１（ａ）） ６２５μｍの厚みを持っ
た５インチＰ型単結晶Ｓｉ基板（１０〜２０Ωｃｍ）を
２枚用意し、そのうち１枚の表面を０．５μｍ酸化（図
中の酸化膜１０２）した。酸化した側を第１のＳｉ基板
１０１とし、なにもしない側の基板を第２のＳｉ基板１
１０とした。
【００４７】（図１（ｂ）） 両基板１０１，１１０を
ＮＨ4 ＯＨ：Ｈ2 Ｏ2 ：Ｈ2 Ｏ溶液で洗浄、純水でリン
スした後、ＨＦ：Ｈ2 Ｏ溶液（１．５％）で洗浄、リン
スをして、スピン乾燥して貼り合わせた。貼り合わせた
後、１０５０℃で２時間の熱処理を施した。
【００４８】（図１（ｃ）） 第１のＳｉ基板１０１側
から表面グラインダーを用いて基板１０１を６１５μｍ
研削した。引き続きコロイダルシリカを砥粒として鏡面
研磨を行ない、Ｓｉ酸化膜１０２の上にＳｉ膜１０１が
２μｍの厚みで残るようにしてＳＯＩウェハを得た。
【００４９】このＳＯＩウェハに発生してしまったマイ
クロボイドは、直径が０．５〜１０μｍ程度で、密度は
約０．１個／ｃｍ2 だった。一方、これと同時に作製し
たリファレンスで、貼り合わせ前の洗浄がＮＨ4 ＯＨ：
Ｈ2 Ｏ2 ：Ｈ2 Ｏ溶液で止まったもの（Ｓｉ表面が親水
性になる）は、マイクロボイドに関しては同等であった
が、外観は図５の様に周辺部に数ｍｍ径の大きなボイド
が円環状に連なっていた。
【００５０】（実施例２）図１を用いて本発明の第２実
施例を説明する。
【００５１】（図１（ａ）） ６２５μｍの厚みを持っ
た５インチＰ型単結晶Ｓｉ基板（１０〜２０Ωｃｍ）を
２枚用意し、そのうち１枚の表面を０．５μｍ酸化（図
中の酸化膜１０２）した。酸化した側を第１のＳｉ基板
１０１とし、なにもしない側の基板を第２のＳｉ基板１
１０とした。
【００５２】（図１（ｂ）） 両基板１０１，１１０を
ＮＨ4 ＯＨ：Ｈ2 Ｏ2 ：Ｈ2 Ｏ溶液で洗浄、純水でリン
スした後、ＨＦ：Ｈ2 Ｏ溶液（１．５％）で洗浄、リン
スをして、スピン乾燥して貼り合わせた。貼り合わせた
後、１２００℃で１０分間の熱処理を施した。
【００５３】（図１（ｄ）） 第２のＳｉ基板側から表
面グラインダーを用いて基板１１０を６１５μｍ研削し
た。引き続きコロイダルシリカを砥粒として鏡面研磨を
行ない、Ｓｉ酸化膜１０２の上にＳｉ膜１０１が２μｍ
の厚みで残るようにしてＳＯＩウェハを得た。
【００５４】このＳＯＩウェハに発生してしまったマイ
クロボイドは、直径が０．５〜３μｍ程度で、密度は約
０．１個／ｃｍ2 以下だった。一方、これと同時に作製
したリファレンスで、貼り合わせ前の洗浄がＮＨ4 Ｏ
Ｈ：Ｈ2 Ｏ2 ：Ｈ2 Ｏ溶液で止まったもの（Ｓｉ表面が
親水性になる）は、マイクロボイドに関しては同等であ
ったが、外観は実施例１のリファレンスウェハと比べる
と、周辺部のボイドが平均数１００μｍ径にサイズが縮
小したものの、やはり円環状に残ってしまった。
【００５５】（実施例３）図２を用いて本発明の第３実
施例を説明する。
【００５６】（図２（ａ）） まず６２５μｍの厚みを
持った５インチ単結晶Ｐ型Ｓｉ基板（０．０１〜０．０
２Ωｃｍ）２０１を用意し、これを図４（ａ）に示すよ
うな装置にセットして陽極化成を行ない、Ｓｉ基板２０
１の表面を２０μｍだけ多孔質Ｓｉ２０２にした。この
時の溶液３０４は４９％ＨＦ溶液を用い、電流密度は１
ｍＡ／ｃｍ2 であった。そしてこの時の多孔質化速度は
約１μｍ／分であり、２０μｍの厚みの多孔質層は約２
０分で得られた。
【００５７】（図２（ｂ）） 前記多孔質Ｓｉ２０２上
にＣＶＤ法により、単結晶Ｓｉ層２０３を０．２５μｍ
エピタキシャル成長した。堆積条件は以下のとおりであ
る。
【００５８】使用ガス：ＳｉＨ4 ／Ｈ2 ガス流量：０．６２／１４０（ｌ／ｍｉｎ） 温度：８５０℃ 圧力：８０Ｔｏｒｒ 成長速度：０．１２μｍ／分 （図２（ｃ）） 上記方法にて作製した基板２０１を水
蒸気雰囲気中９００℃の条件で処理し、０．１μｍの酸
化膜２０４を得た。
【００５９】（図２（ｄ）） 上記表面を酸化した基板
を第１のＳｉ基板とし、予め用意しておいた５インチの
Ｐ型Ｓｉ基板（１０〜２０Ωｃｍ）２１０を第２のＳｉ
基板とし、この両者を酸・アンモニアを用いた系で洗浄
し、最後に希フッ酸溶液（１．５％）で洗浄、純水リン
ス、及びスピン乾燥した後に両基板の表面同士を貼り合
わせた。その後１１００℃で２時間の熱処理を行なっ
た。
【００６０】（図２（ｅ）） 熱処理後に第１のＳｉ基
板側の約６００μｍあるＳｉ基板部分２０１を表面グラ
インダーで研削し、多孔質Ｓｉ２０２を露出させたとこ
ろで、この基板を引き続き選択エッチング溶液中に浸
し、超音波をかけながら多孔質部分２０２のみを選択的
に全てエッチングした。このとき選択エッチング溶液の
組成と単結晶Ｓｉに対するエッチング速度、ＳｉＯ2 に
対するエッチング速度は次のとおりである。
【００６１】 選択エッチング液＝ＴＭＡＨ水溶液（２４ｐｐｍ） 対Ｓｉエッチング速度＝５Å／分 対ＳｉＯ2 エッチング速度＝１Å／分以下 この結果０．１μｍのＳｉＯ2 層上に約０．２μｍの単
結晶Ｓｉ膜を備えたＳＯＩ基板が完成した。完成したＳ
ＯＩウェハに発生してしまったマイクロボイドは、直径
が０．５〜３μｍ程度で、密度は０．５個／ｃｍ2 以下
だった。またＳＯＩ膜厚の分布も非常に良く、０．２μ
ｍ±１．５％だった。
【００６２】一方、これと同時に作製したリファレンス
で、貼り合わせ前の洗浄がＮＨ4 ＯＨ：Ｈ2 Ｏ2 ：Ｈ2
Ｏ溶液で止まったもの（Ｓｉ表面が親水性になる）は、
マイクロボイド密度に関しては同等であったが、外観は
実施例１のリファレンスウェハと同様に、数ｍｍ径のボ
イドが円環状に残ってしまった。
【００６３】（実施例４）図３を用いて本発明の第４実
施例の詳細を説明する。
【００６４】まず６２５μｍの厚みを持った５インチ単
結晶Ｐ型Ｓｉ基板（０．１〜０．２Ωｃｍ）３０１を用
意し、これを図４（ａ）に示すような装置にセットして
陽極化成を行ない、Ｓｉ基板３０１の表面を２０μｍだ
け多孔質Ｓｉ３０２にした。この時の溶液４０４は４９
％ＨＦ溶液を用い、電流密度は０．８ｍＡ／ｃｍ2 であ
った。そしてこの時の多孔質化速度は約０．８μｍ／分
であり、２０μｍの厚みの多孔質層は約２５分で得られ
た。
【００６５】（図３（ｂ）） 前記多孔質Ｓｉ３０２上
にＣＶＤ法により、単結晶Ｓｉ層３０３を１．５μｍエ
ピタキシャル成長した。堆積条件は以下のとおりであ
る。
【００６６】使用ガス：ＳｉＨ2 Ｃｌ2 ／Ｈ2 ガス流量：０．４５／２００（ｌ／ｍｉｎ） 温度：９５０℃ 圧力：７６０Ｔｏｒｒ 成長速度：０．２５μｍ／分 （図３（ａ）） 上記方法にて作製した基板３０１を第
２のＳｉ基板として（ここでは、酸化膜は形成しな
い）、別に用意しておいたＰ型Ｓｉ基板（１０〜２０Ω
ｃｍ）３１０を、水蒸気雰囲気中１０５０℃の条件で
１．５μｍの酸化をした。
【００６７】（図３（ｃ）） この両者を酸・アンモニ
アを用いた系で洗浄し、最後に希フッ酸溶液（１．５
％）で洗浄、純水リンス、及びスピン乾燥した後に両基
板３０１，３１０の表面同士を貼り合わせた。その後、
１１００℃で２時間の熱処理を行なった。
【００６８】（図３（ｄ）） 熱処理後に第２のＳｉ基
板側の約６００μｍあるＳｉ基板部分３０１を表面グラ
インダーで研削し、多孔質Ｓｉ３０２を露出させたとこ
ろで、この基板を引き続き選択エッチング溶液中に浸
し、超音波をかけながら多孔質部分３０２のみを選択的
に全てエッチングした。このとき選択エッチング溶液の
組成と単結晶Ｓｉに対するエッチング速度、ＳｉＯ2 に
対するエッチング速度は次のとおりであった。
【００６９】 選択エッチング液＝０．００５％フッ酸水溶液 対Ｓｉエッチング速度＝３Å／分 対ＳｉＯ2 エッチング速度＝２Å／分 この結果、１．５μｍのＳｉＯ2 層上に約１．５μｍの
単結晶Ｓｉ膜を備えたＳＯＩ基板が完成した。完成した
ＳＯＩウェハに発生してしまったマイクロボイドは、直
径が０．５〜３μｍ程度で、密度は０．３個／ｃｍ2 以
下だった。
【００７０】一方、これと同時に作製したリファレンス
で、貼り合わせ前の洗浄がＮＨ4 ＯＨ：Ｈ2 Ｏ2 ：Ｈ2
Ｏ溶液で止まったもの（Ｓｉ表面が親水性になる）は、
マイクロボイド密度に関しては同等であったが、外観は
実施例１のリファレンスウェハと同様に、数ｍｍ径のボ
イドが円環状に残ってしまった。
【００７１】
【発明の効果】以上詳述したように、本発明によれば、
疎水性を有するＳｉ表面とＳｉＯ2 表面とを貼り合わせ
ることによって、特にウェハ最周辺部に発生しやすい気
泡（ボイド）を抑制し、デバイス作製可能領域を広げ、
デバイスの取り数、歩留りを向上させることができるよ
うになった。
【図面の簡単な説明】
【図１】本発明の貼り合わせＳＯＩ基板の形成方法の一
実施形態及び第１，２実施例を示す模式的断面図であ
る。
【図２】本発明の貼り合わせＳＯＩ基板の形成方法の他
の実施形態及び第３実施例を示す模式的断面図である。
【図３】本発明の貼り合わせＳＯＩ基板の形成方法の他
の実施形態及び第４実施例を示す模式的断面図である。
【図４】本発明の貼り合わせＳＯＩ基板の形成方法に用
いる製造装置の構成を示す断面図である。
【図５】従来の貼り合わせ基板で多く発生していたウェ
ハ周辺に局在するボイドのイメージを示す図である。
【符号の説明】
１０１，２０１，３０１，４０１，１１０，２１０，３
１０ Ｓｉ基板 １０２，２０４，３０４ Ｓｉ酸化膜 １０３，１１１ Ｓｉ層 ２０２，３０２ 多孔質Ｓｉ層 ２０３，３０３ エピタキシャル成長層 ４０４，４０４′ 陽極化成液 ４０５，４０５′ 正電極 ４０６，４０６′ 負電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/336 (72)発明者 米原 隆夫 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 ＳｉＯ2 表面を有する第１のＳｉ基板
    と、Ｓｉ表面を有する第２のＳｉ基板とを前記ＳｉＯ2
    表面と前記Ｓｉ表面とで貼り合わせることにより得られ
    るＳＯＩ基板の作製方法において、 前記第１のＳｉ基板と前記第２のＳｉ基板とを貼り合わ
    せる前に、前記第２のＳｉ基板のＳｉ表面が疎水性にな
    る洗浄を行なうことを特徴とする貼り合わせＳＯＩ基板
    の作製方法。
  2. 【請求項２】 前記第１のＳｉ基板のＳｉＯ2 表面は、
    Ｓｉ基板の表面又はＳｉ基板上に形成されたエピタキシ
    ャル層の表面を酸化することで形成されている請求項１
    に記載の貼り合わせＳＯＩ基板の作製方法。
  3. 【請求項３】 前記第１のＳｉ基板のＳｉＯ2 表面は、
    Ｓｉ基板の表面を多孔質化し、その表面に単結晶Ｓｉ層
    をエピタキシャル成長し、さらにその表面を酸化するこ
    とで形成されている請求項１に記載の貼り合わせＳＯＩ
    基板の作製方法。
  4. 【請求項４】 前記第１のＳｉ基板のＳｉＯ2 表面はＳ
    ｉ基板の表面を酸化することで形成されてなり、前記第
    ２のＳｉ基板のＳｉ面は、Ｓｉ基板の表面を多孔質化
    し、その表面に単結晶Ｓｉ層をエピタキシャル成長する
    ことで形成されてなることを特徴とする請求項１に記載
    の貼り合わせのＳＯＩ基板の作製方法。
  5. 【請求項５】 前記第１のＳｉ基板と前記第２のＳｉ基
    板とを貼り合わせた後の熱処理は、９００℃以上で行な
    う請求項１〜請求項４のいずれかの請求項に記載の貼り
    合わせＳＯＩ基板の作製方法。
  6. 【請求項６】 前記第２のＳｉ基板の疎水性表面となる
    Ｓｉ面の水分量は、６×１０13分子／ｃｍ2 以下である
    請求項１〜請求項４のいずれかの請求項に記載の貼り合
    わせＳＯＩ基板の作製方法。
  7. 【請求項７】 前記第２のＳｉ基板のＳｉ表面が疎水性
    になる洗浄はフッ酸溶液の洗浄液で行なう請求項１〜請
    求項４のいずれかの請求項に記載の貼り合わせＳＯＩ基
    板の作製方法。
  8. 【請求項８】 周辺から２ｍｍまでＳｉが存在し、且つ
    周辺部に局在するボイドのないことを特徴とするＳＯＩ
    基板。
  9. 【請求項９】 ＳｉＯ2 表面を有する第１のＳｉ基板
    と、Ｓｉ表面を有する第２のＳｉ基板とを前記ＳｉＯ2
    表面と前記Ｓｉ表面とで貼り合わせることにより得ら
    れ、 前記第１のＳｉ基板と前記第２のＳｉ基板とを貼り合わ
    せる前の洗浄により、前記第２のＳｉ基板のＳｉ表面が
    疎水性になるようにされている請求項８に記載のＳＯＩ
    基板。
JP9079783A 1996-04-08 1997-03-31 貼り合わせｓｏｉ基板の作製方法及びｓｏｉ基板 Withdrawn JPH09331049A (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP9079783A JPH09331049A (ja) 1996-04-08 1997-03-31 貼り合わせｓｏｉ基板の作製方法及びｓｏｉ基板
US08/832,859 US6156624A (en) 1996-04-08 1997-04-04 Method for production of SOI substrate by pasting and SOI substrate
CA002202003A CA2202003C (en) 1996-04-08 1997-04-07 Method for production of soi substrate by pasting and soi substrate
SG1997001065A SG54491A1 (en) 1996-04-08 1997-04-07 Method for production of soi substrate by pasting ans soi substrate
EP97302371A EP0801420A3 (en) 1996-04-08 1997-04-07 Method for production of a SOI substrate by hydrophobic washing and pasting and SOI substrate thereby produced
SG9904180A SG80064A1 (en) 1996-04-08 1997-04-07 Method for production of soi substrate by pasting and soi substrate
TW086104449A TW337042B (en) 1996-04-08 1997-04-08 Method of production of SOI substrate by pasting and SOI substrate
CN97111685A CN1099699C (zh) 1996-04-08 1997-04-08 用粘贴法制造soi基片的方法及soi基片
KR1019970012860A KR100235398B1 (ko) 1996-04-08 1997-04-08 에스오아이 기판의 제조방법 및 에스오아이 기판

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP8-85187 1996-04-08
JP8518796 1996-04-08
JP9079783A JPH09331049A (ja) 1996-04-08 1997-03-31 貼り合わせｓｏｉ基板の作製方法及びｓｏｉ基板

Publications (1)

Publication Number Publication Date
JPH09331049A true JPH09331049A (ja) 1997-12-22

Family

ID=26420778

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9079783A Withdrawn JPH09331049A (ja) 1996-04-08 1997-03-31 貼り合わせｓｏｉ基板の作製方法及びｓｏｉ基板

Country Status (8)

Country Link
US (1) US6156624A (ja)
EP (1) EP0801420A3 (ja)
JP (1) JPH09331049A (ja)
KR (1) KR100235398B1 (ja)
CN (1) CN1099699C (ja)
CA (1) CA2202003C (ja)
SG (2) SG54491A1 (ja)
TW (1) TW337042B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000315635A (ja) * 1999-04-30 2000-11-14 Mitsubishi Materials Silicon Corp 張り合わせ用シリコンウェーハおよびこれを用いた張り合わせ基板の製造方法
KR100418241B1 (ko) * 2001-03-23 2004-02-11 주영창 멤즈소자의 가역적 밀봉 패키지 방법
US7396734B2 (en) 2004-05-31 2008-07-08 Canon Kabushiki Kaisha Substrate manufacturing method
US7642112B2 (en) 2004-09-09 2010-01-05 Canon Kabushiki Kaisha Method of manufacturing bonded substrate stack
JP2012156514A (ja) * 1999-10-01 2012-08-16 Ziptronix Inc ３次元デバイスの集積化方法および集積デバイス
JP2018101663A (ja) * 2016-12-19 2018-06-28 信越半導体株式会社 Ｓｏｉウェーハの製造方法

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
JP3847935B2 (ja) * 1998-01-09 2006-11-22 キヤノン株式会社 多孔質領域の除去方法及び半導体基体の製造方法
US6423614B1 (en) * 1998-06-30 2002-07-23 Intel Corporation Method of delaminating a thin film using non-thermal techniques
JP2001007362A (ja) * 1999-06-17 2001-01-12 Canon Inc 半導体基材および太陽電池の製造方法
US6500694B1 (en) 2000-03-22 2002-12-31 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6902987B1 (en) * 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
US6563133B1 (en) 2000-08-09 2003-05-13 Ziptronix, Inc. Method of epitaxial-like wafer bonding at low temperature and bonded structure
US20050226993A1 (en) * 2000-10-03 2005-10-13 Nawrocki Jesse G Medical devices having durable and lubricious polymeric coating
JP4628580B2 (ja) * 2001-04-18 2011-02-09 信越半導体株式会社 貼り合せ基板の製造方法
US7176528B2 (en) * 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
FR2851846A1 (fr) * 2003-02-28 2004-09-03 Canon Kk Systeme de liaison et procede de fabrication d'un substrat semi-conducteur
JP2004335642A (ja) * 2003-05-06 2004-11-25 Canon Inc 基板およびその製造方法
WO2004099473A1 (en) * 2003-05-06 2004-11-18 Canon Kabushiki Kaisha Semiconductor substrate, semiconductor device, light emitting diode and producing method therefor
US20050124137A1 (en) * 2003-05-07 2005-06-09 Canon Kabushiki Kaisha Semiconductor substrate and manufacturing method therefor
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
TWI242232B (en) * 2003-06-09 2005-10-21 Canon Kk Semiconductor substrate, semiconductor device, and method of manufacturing the same
JP2005005509A (ja) * 2003-06-12 2005-01-06 Canon Inc 薄膜トランジスタ及びその製造方法
US20050132332A1 (en) * 2003-12-12 2005-06-16 Abhay Sathe Multi-location coordinated test apparatus
US6992025B2 (en) * 2004-01-12 2006-01-31 Sharp Laboratories Of America, Inc. Strained silicon on insulator from film transfer and relaxation by hydrogen implantation
JP4771510B2 (ja) * 2004-06-23 2011-09-14 キヤノン株式会社 半導体層の製造方法及び基板の製造方法
US7495313B2 (en) 2004-07-22 2009-02-24 Board Of Trustees Of The Leland Stanford Junior University Germanium substrate-type materials and approach therefor
US7422447B2 (en) * 2004-08-19 2008-09-09 Fci Americas Technology, Inc. Electrical connector with stepped housing
US7371662B2 (en) * 2006-03-21 2008-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming a 3D interconnect and resulting structures
US7790565B2 (en) * 2006-04-21 2010-09-07 Corning Incorporated Semiconductor on glass insulator made using improved thinning process
JP5171016B2 (ja) * 2006-10-27 2013-03-27 キヤノン株式会社 半導体部材、半導体物品の製造方法、その製造方法を用いたｌｅｄアレイ
JP2009094144A (ja) * 2007-10-04 2009-04-30 Canon Inc 発光素子の製造方法
WO2009142929A1 (en) * 2008-05-23 2009-11-26 Fujifilm Corporation Method and apparatus for substrate bonding
JP5796936B2 (ja) * 2010-06-01 2015-10-21 キヤノン株式会社 多孔質ガラスの製造方法
CN103400890A (zh) * 2013-07-08 2013-11-20 浙江晶科能源有限公司 一种晶硅太阳电池pecvd色差片去膜重镀的返工工艺
JP6447439B2 (ja) * 2015-09-28 2019-01-09 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
JP6295378B1 (ja) * 2016-11-25 2018-03-14 新電元工業株式会社 半導体装置の製造方法
WO2022094587A1 (en) 2020-10-29 2022-05-05 Invensas Bonding Technologies, Inc. Direct bonding methods and structures
US12604771B2 (en) * 2021-10-28 2026-04-14 Adeia Semiconductor Bonding Technologies Inc. Direct bonding methods and structures

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5931990A (ja) * 1982-08-17 1984-02-21 Canon Inc 画像形成装置
JPS5987481A (ja) * 1982-11-11 1984-05-21 Konishiroku Photo Ind Co Ltd 中間転写体のクリ−ニング装置
JPH0387895A (ja) * 1989-08-31 1991-04-12 Canon Inc 転写型記録装置
JP2831745B2 (ja) * 1989-10-31 1998-12-02 富士通株式会社 半導体装置及びその製造方法
JPH03171188A (ja) * 1989-11-30 1991-07-24 Kanai Hiroyuki クリーニングシート
JP2850502B2 (ja) * 1990-07-20 1999-01-27 富士通株式会社 Ｓｏｉ基板の製造方法
JPH0719739B2 (ja) * 1990-09-10 1995-03-06 信越半導体株式会社 接合ウェーハの製造方法
JP3028509B2 (ja) * 1990-09-25 2000-04-04 株式会社リコー 転写装置
JP2996717B2 (ja) * 1990-11-18 2000-01-11 株式会社リコー 転写紙保持回転体のクリーニング装置
JPH04190385A (ja) * 1990-11-26 1992-07-08 Fujitsu Ltd 電子写真記録装置用クリーニングブラシ
JP2567520B2 (ja) * 1990-11-30 1996-12-25 三田工業株式会社 画像形成装置
JPH04234066A (ja) * 1990-12-28 1992-08-21 Canon Inc 画像形成装置
JPH0521765A (ja) * 1991-07-11 1993-01-29 Fujitsu Ltd 半導体基板の製造方法
JP3112106B2 (ja) * 1991-10-11 2000-11-27 キヤノン株式会社 半導体基材の作製方法
JP2988551B2 (ja) * 1992-01-14 1999-12-13 キヤノン株式会社 画像形成装置
JP3237888B2 (ja) * 1992-01-31 2001-12-10 キヤノン株式会社 半導体基体及びその作製方法
JP3416163B2 (ja) * 1992-01-31 2003-06-16 キヤノン株式会社 半導体基板及びその作製方法
JPH05217822A (ja) * 1992-02-07 1993-08-27 Fujitsu Ltd シリコンオンインシュレータ基板の製造方法
US5441899A (en) * 1992-02-18 1995-08-15 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing substrate having semiconductor on insulator
KR100292330B1 (ko) * 1992-05-01 2001-09-17 이데이 노부유끼 반도체장치와그제조방법및실리콘절연기판의제조방법
KR100289348B1 (ko) * 1992-05-25 2001-12-28 이데이 노부유끼 절연기판실리콘반도체장치와그제조방법
DE69316295T2 (de) * 1992-09-14 1998-05-28 Canon Kk Reinigungseinrichtung für ein elektrophotografisches Gerät und ein diese Reinigungseinrichtung verwendendes elektrophotografisches Gerät
JPH06244389A (ja) * 1992-12-25 1994-09-02 Canon Inc 半導体基板の作製方法及び該方法により作製された半導体基板
JP3644980B2 (ja) * 1993-09-06 2005-05-11 株式会社ルネサステクノロジ 半導体装置の製造方法
TW330313B (en) * 1993-12-28 1998-04-21 Canon Kk A semiconductor substrate and process for producing same
JP3542376B2 (ja) * 1994-04-08 2004-07-14 キヤノン株式会社 半導体基板の製造方法
EP0701286B1 (en) * 1994-06-16 1999-11-24 Nec Corporation Silicon on insulating substrate and manufacturing method for same
JP3265493B2 (ja) * 1994-11-24 2002-03-11 ソニー株式会社 Ｓｏｉ基板の製造方法
KR100322585B1 (ko) 1998-10-31 2002-05-09 윤종용 인쇄기의 광주사 시스템 및 그 이미지 주사 개시시기 조정방법

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000315635A (ja) * 1999-04-30 2000-11-14 Mitsubishi Materials Silicon Corp 張り合わせ用シリコンウェーハおよびこれを用いた張り合わせ基板の製造方法
JP2012156514A (ja) * 1999-10-01 2012-08-16 Ziptronix Inc ３次元デバイスの集積化方法および集積デバイス
US9431368B2 (en) 1999-10-01 2016-08-30 Ziptronix, Inc. Three dimensional device integration method and integrated device
US9564414B2 (en) 1999-10-01 2017-02-07 Ziptronix, Inc. Three dimensional device integration method and integrated device
US10366962B2 (en) 1999-10-01 2019-07-30 Invensas Bonding Technologies, Inc. Three dimensional device integration method and integrated device
KR100418241B1 (ko) * 2001-03-23 2004-02-11 주영창 멤즈소자의 가역적 밀봉 패키지 방법
US7396734B2 (en) 2004-05-31 2008-07-08 Canon Kabushiki Kaisha Substrate manufacturing method
US7642112B2 (en) 2004-09-09 2010-01-05 Canon Kabushiki Kaisha Method of manufacturing bonded substrate stack
JP2018101663A (ja) * 2016-12-19 2018-06-28 信越半導体株式会社 Ｓｏｉウェーハの製造方法
WO2018116746A1 (ja) * 2016-12-19 2018-06-28 信越半導体株式会社 Ｓｏｉウェーハの製造方法
US10763157B2 (en) 2016-12-19 2020-09-01 Shin-Etsu Handotai Co., Ltd. Method for manufacturing SOI wafer

Also Published As

Publication number Publication date
CN1166049A (zh) 1997-11-26
SG80064A1 (en) 2001-04-17
EP0801420A2 (en) 1997-10-15
EP0801420A3 (en) 1998-05-20
TW337042B (en) 1998-07-21
CN1099699C (zh) 2003-01-22
CA2202003C (en) 2001-02-20
KR100235398B1 (ko) 1999-12-15
CA2202003A1 (en) 1997-10-08
SG54491A1 (en) 1998-11-16
US6156624A (en) 2000-12-05

Similar Documents

Publication Publication Date Title
JPH09331049A (ja) 貼り合わせｓｏｉ基板の作製方法及びｓｏｉ基板
JP3294934B2 (ja) 半導体基板の作製方法及び半導体基板
JP3416163B2 (ja) 半導体基板及びその作製方法
KR100249456B1 (ko) 반도체기판의 제조방법
US7670929B2 (en) Method for direct bonding two semiconductor substrates
KR100236689B1 (ko) Soi기판의 제조방법
JP4509488B2 (ja) 貼り合わせ基板の製造方法
JP3635200B2 (ja) Ｓｏｉウェーハの製造方法
JP2011109125A (ja) ボンディング層が消滅する間接ボンディング
FR2923079A1 (fr) Substrats soi avec couche fine isolante enterree
US7396734B2 (en) Substrate manufacturing method
JP3611290B2 (ja) 半導体基材の作製方法および半導体基材
JP3262470B2 (ja) 半導体基板およびその作製方法
JP3611142B2 (ja) 張り合わせウェーハおよびその製造方法
JPH0964319A (ja) Ｓｏｉ基板およびその製造方法
JP3391984B2 (ja) 半導体基板の製造方法およびｓｏｉ基板
JP3293688B2 (ja) 半導体基板の作製方法
US20230317510A1 (en) Method for bonding a first substrate at a surface having an elastic nanotopology
JPH08191138A (ja) Ｓｏｉ基板の製造方法
JP2005347301A (ja) 基板の作製方法
JP2004247609A (ja) 基板の製造方法
JP3320379B2 (ja) 貼り合わせ基板の作製方法
HK1002886A (en) Method of production of a soi substrate by hydrophobic washing and pasting and soi substrate thereby produced
CN117672813A (zh) 一种硅片的制备方法及硅片
JP2006196614A (ja) 半導体基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060207

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20060222