JPH0934788A - アドレス変換装置及びアドレス変換方法 - Google Patents

Abstract

(57)【要約】 【目的】 物理アドレスを論理アドレスに容易に変換で
きるようにする。 【構成】 物理アドレスを論理アドレスに変換する逆ア
ドレス変換テーブル５ａをアドレス変換装置２に備え、
アドレス変換装置２の逆アドレス変換テーブル５ａを参
照することにより、物理アドレス空間４の物理アドレス
を論理アドレス空間６の論理アドレスに変換する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、アドレス変換装置及び
アドレス変換方法に関し、特に、仮想記憶方式における
物理アドレスを論理アドレスに変換するアドレス変換装
置及びアドレス変換方法に適用して好適なものである。

【０００２】

【従来の技術】従来のアドレス変換装置において、主記
憶装置の物理アドレス空間を実際より多くあるように見
せかけ、主記憶装置の物理アドレス空間を効率的に使用
する仮想記憶方式を採用することが一般的に行われてい
る。すなわち、プログラムが記憶される領域として、主
記憶装置の物理アドレス空間の他にジョブを実行するた
めに仮想的に設けられた論理アドレス空間を備えてい
る。主記憶装置の物理アドレス空間は実アドレス空間と
も言われ、ジョブを実行するために仮想的に設けられた
論理アドレス空間は仮想アドレス空間とも言われる。そ
して、論理アドレス空間と物理アドレス空間とを関連づ
けるために、仮想記憶というメモリ管理方式があり、仮
想記憶方式には、単一仮想記憶方式と多重仮想記憶方式
とがある。

【０００３】単一仮想記憶方式は、図１６に示すよう
に、仮想的な記憶装置上に存在し、論理アドレスが割り
振られた論理アドレス空間１４、アドレス変換テーブル
１５、及び主記憶装置上に存在し、物理アドレスが割り
振られた物理アドレス空間１６を備えている。そして、
１つの論理アドレス空間１４には、複数のプログラム１
〜ｎが記憶されており、各プログラム１〜ｎの先頭アド
レスは異なっている。

【０００４】一方、多重仮想記憶方式は、図１７に示す
ように、仮想的な記憶装置上に存在し、論理アドレスが
割り振られた複数の論理アドレス空間１７、各論理アド
レス空間１７に対応して設けられた複数のアドレス変換
テーブル１８、及び主記憶装置上に存在し、物理アドレ
スが割り振られた物理アドレス空間１９を備えている。
そして、１つの論理アドレス空間１７には、１つのプロ
グラム１〜ｎが記憶されており、各プログラム１〜ｎの
先頭アドレスは同一となっている。すなわち、各論理ア
ドレス空間１７は独立し、他の論理アドレス空間１７か
ら見えないようになっているので、各プログラム１〜ｎ
は各論理アドレス空間１７により保護され、各仮想アド
レス空間１７には同一のアドレスが割り振られるように
なっている。

【０００５】図１６、図１７の論理アドレス空間１４、
１７と物理アドレス空間１６、１９とは、図１８に示す
ように、ページと呼ばれる固定長の領域に分割されてい
る。そして、一般的な計算機システムでは、１ページの
サイズは、４ＫＢ（キロ・バイト）であり、論理アドレ
ス空間の各論理ページ０〜ｎには先頭の論理ページ０か
ら順に論理ページ番号０〜ｎが付され、物理アドレス空
間内の各物理ページ０〜ｎには先頭の物理ページ０から
順に物理ページ番号０〜ｎが付されている。

【０００６】また、図１６、図１７のアドレス変換テー
ブル１５、１８は、論理アドレスを物理アドレスに変換
するものであり、各論理ページ毎に１つのエントリを持
つ。１つのエントリは、図１９に示すように、論理ペー
ジ番号に対応する物理ページ番号と、エントリに格納さ
れた物理ページ番号が有効であるかどうかを示すフラグ
などの制御情報からなる。

【０００７】次に、従来のアドレス変換装置の動作につ
いて説明する。まず、図２０のステップＳ７１に示すよ
うに、計算機システムのＣＰＵによりプログラムが実行
されてページアクセス処理が行われる場合、図１６、図
１７の論理アドレス空間１４、１７の論理アドレスが参
照される。論理アドレスの内容は、図２１に示すよう
に、論理ページ番号と１ページのサイズに満たない部分
のオフセットからなる。

【０００８】次に、ステップＳ７２に示すように、論理
アドレスの内容から論理ページ番号を獲得する。次に、
ステップＳ７３に示すように、図１６、図１７のアドレ
ス変換テーブル１５、１８を参照することにより、論理
ページ番号に対応するエントリを獲得する。

【０００９】次に、ステップＳ７４において、エントリ
の制御情報に含まれる有効ビットが“１”である場合、
ステップＳ７６に進み、図２１に示すように、獲得した
アドレス変換テーブル１５、１８のエントリの物理ペー
ジ番号を参照することにより、図１６、図１７の物理ア
ドレス空間１６、１９の物理ページ番号を得る。このア
ドレス変換テーブル１５、１８の物理ページ番号と、論
理アドレスのオフセットにより、物理アドレスを得るこ
とができ、物理アドレス空間上に記憶された実際のプロ
グラムの内容にアクセスできる。

【００１０】一方、ステップＳ７４において、エントリ
の制御情報に含まれる有効ビットが“０”である場合、
すなわち、プログラムが論理アドレスを参照し、論理ペ
ージ番号から物理ページ番号を獲得する過程で物理ペー
ジ番号が存在しない場合、ステップＳ７５に進み、ＣＰ
Ｕがオペレーティングシステムに対してページフォルト
割り込みを上げるページフォルト処理が行われる。

【００１１】このページフォルト処理では、まず、ステ
ップＳ８１に示すように、ページフォルトを起こした論
理アドレスの内容から論理ページ番号を獲得する。次
に、ステップＳ８２に示すように、図１６、１７のアド
レス変換テーブル１５、１８を参照することにより、論
理ページ番号に対応するエントリを獲得する。

【００１２】次に、ステップＳ８３に示すように、物理
アドレス空間１６、１９の空きの物理ページを獲得す
る。次に、ステップＳ８４に示すように、ページフォル
トの原因となった論理ページ番号に対応するアドレス変
換テーブル１５、１８のエントリに、ステップＳ８３で
獲得した物理ページの物理ページ番号を設定する。

【００１３】次に、ステップＳ８５に示すように、物理
ページ番号を設定したエントリの制御情報に含まれる有
効ビットを“１”にする。以上により、ページフォルト
を起こした論理ページに物理ページが割り当てられる。
このように、従来のアドレス変換装置では、プログラム
が論理アドレスを参照すると、ＣＰＵとオペレーティン
グシステムが、物理アドレスを自動的に算出する。

【００１４】

【発明が解決しようとする課題】しかしながら、従来の
アドレス変換装置では、例えば、オペレーティングシス
テムがハードディスクなどの入出力装置とデータの入出
力を行う過程で、物理アドレスを論理アドレスに容易に
変換することができなかった。

【００１５】すなわち、オペレーティングシステムを呼
び出して、プログラムの用意したバッファにデータを格
納するように入出力装置に要求を出す。この場合、オペ
レーティングシステムは、入出力装置がデータのやり取
りを行えるようにするために、プログラムの用意したバ
ッファの論理アドレスを入出力装置が理解することがで
きる物理アドレスに変換する。そして、物理アドレスに
よる入出力要求が入出力装置に行われる。その後、入出
力装置が動作を終えると、動作の終了を通知するため
に、入出力完了割り込みをオペレーティングシステムに
上げる。そして、入出力装置から割り込みが上がると、
オペレーティングシステムは、入出力装置の状態をチェ
ックし、正常に入出力が完了したかどうかを検査する。
ここで、異常終了した場合、エラーを起こしたことをプ
ログラムに伝えるとともに、エラーのトレースやロギン
グなどを行って、プログラムのデバッグに有効な情報を
利用者に伝える。

【００１６】しかしながら、プログラムが理解できるよ
うに、エラーが発生したバッファの論理アドレスをトレ
ースやロギングなどの情報の中に付加する場合、オペレ
ーティングシステムの入出力完了割り込み処理の情報や
入出力装置の情報からでは、バッファの物理アドレスを
得ることはできても、論理アドレスを容易に得ることは
できない。すなわち、従来のアドレス変換装置では、物
理アドレスを論理アドレスに変換するためには、オペレ
ーティングシステムが管理している多くの資源を辿る必
要があるという問題があった。

【００１７】そこで、本発明の目的は、物理アドレスを
論理アドレスに容易に変換することができるアドレス変
換装置及びアドレス変換方法を提供することである。

【００１８】

【課題を解決するための手段】上述した課題を解決する
ために、請求項１の発明によれば、物理アドレスを論理
アドレスに変換する逆アドレス変換テーブルを備える。

【００１９】また、請求項２の発明によれば、物理アド
レスに対応する論理アドレスの論理ページ番号を、逆ア
ドレス変換テーブルの各エントリに格納する。また、請
求項３の発明によれば、物理アドレスに対応する論理ア
ドレスの論理ページ番号と論理アドレスを利用している
プログラムの識別子とを、逆アドレス変換テーブルの各
エントリに格納する。

【００２０】また、請求項４の発明によれば、エントリ
は、格納された論理ページ番号が有効であるかどうかを
示すフラグ情報を有する。また、請求項５の発明によれ
ば、複数の段階に分割した物理アドレス空間の各物理ペ
ージに対応して逆アドレス変換テーブルのエントリを備
える。

【００２１】また、請求項６の発明によれば、物理アド
レスを論理アドレスに変換する逆アドレス変換テーブル
を参照することにより、物理アドレスを論理アドレスに
変換する。

【００２２】また、請求項７の発明によれば、物理アド
レス空間を複数の段階に分割し、前記物理アドレス空間
の各物理ページに対応して各段階毎に備えられたエント
リを参照することにより、物理アドレスを論理アドレス
に変換する。

【００２３】

【作用】請求項１の発明によれば、物理アドレスを論理
アドレスに変換する逆アドレス変換テーブルを備えるこ
とにより、物理アドレスから論理アドレスの変換を容易
に行うことができる。

【００２４】また、請求項２の発明によれば、物理アド
レスに対応する論理アドレスの論理ページ番号を、逆ア
ドレス変換テーブルの各エントリに格納することによ
り、逆アドレス変換テーブルの１度の検索で論理ページ
番号を得ることができ、物理アドレスから論理アドレス
の変換を容易に行うことができる。

【００２５】また、請求項３の発明によれば、物理アド
レスに対応する論理アドレスの論理ページ番号と論理ア
ドレスを利用しているプログラムの識別子とを、逆アド
レス変換テーブルの各エントリに格納するようにしたの
で、各プログラムに同じ論理アドレスを割り当てた場合
においても、プログラムの識別子を参照することによ
り、特定のプログラムに容易にアクセスできる。

【００２６】また、請求項４の発明によれば、格納され
た論理ページ番号が有効であるかどうかを示すフラグ情
報を有するようにしたので、フラグ情報を参照すること
により、無効な論理ページ番号から論理アドレスを算出
する処理を行うことを省略できる。

【００２７】また、請求項５の発明によれば、複数の段
階に分割した物理アドレス空間の各物理ページに対応し
て逆アドレス変換テーブルのエントリを備えることによ
り、不連続の物理アドレス空間に対応させて逆アドレス
変換テーブルを連続した領域に設けることができ、逆ア
ドレス変換テーブルを記憶するために必要な領域を少な
くすることができる。

【００２８】また、請求項６の発明によれば、物理アド
レスを論理アドレスに変換する逆アドレス変換テーブル
を参照することにより、物理アドレスから論理アドレス
への変換を容易に行うことができる。

【００２９】また、請求項７の発明によれば、物理アド
レス空間を複数の段階に分割し、前記物理アドレス空間
の各物理ページに対応して各段階毎に備えられたエント
リを参照することにより、物理アドレスを論理アドレス
に変換するようにしたので、不連続の物理アドレス空間
に対応させて逆アドレス変換テーブルを連続した領域に
設けることができ、逆アドレス変換テーブルを記憶する
ために必要な領域を少なくすることができる。

【００３０】

【実施例】以下、本発明の第１実施例によるアドレス変
換装置を図面を参照しながら説明する。図１は、本発明
の第１実施例によるアドレス変換装置の概略構成を示す
ブロック図である。 図１において、物理アドレスが割
り振られた物理アドレス空間４を備える主記憶装置１
と、論理アドレスが割り振られた論理アドレス空間６を
備える処理装置３とは、逆アドレス変換テーブル５ａ及
びアドレス変換テーブル５ｂを備えるアドレス変換装置
２を介して接続されている。そして、物理アドレス空間
４は物理ページ０〜ｎに分割され、論理アドレス空間６
は、論理ページ０〜ｍに分割されている。この１ページ
のサイズは、例えば、４ＫＢ（キロ・バイト）に設定さ
れる。アドレス変換テーブル５ｂは、論理アドレスを物
理アドレスに変換するものであり、各論理ページ０〜ｍ
毎に１つのエントリ０〜ｍを持っている。また、逆アド
レス変換テーブル５ａは、物理アドレスを論理アドレス
に変換するものであり、各物理ページ０〜ｎ毎に１つの
エントリ０〜ｎを持っている。そして、主記憶装置１の
物理ページ０〜ｎを示す物理ページ番号０〜ｎとアドレ
ス変換装置２のエントリ０〜ｎを示すインデックス０〜
ｎとはそれぞれ等しくなっている。１つのエントリ０〜
ｎは、図２に示すように、物理ページ０〜ｎに対応する
論理ページ番号０〜ｍと、エントリに格納された論理ペ
ージ番号が有効であるかどうかを示すフラグである有効
ビットからなる。この論理ページ番号０〜ｍは、逆アド
レス変換テーブル５ａのインデックス０〜ｎに対応して
物理ページ０〜ｎを割り当てた場合の論理アドレスのペ
ージ番号０〜ｍを示している。なお、逆アドレス変換テ
ーブル５ａは、論理アドレス空間６を備える処理装置３
により定められる論理アドレスが連続する場所に確保さ
れる。

【００３１】以上の構成において、例えば、オペレーテ
ィングシステムの入出力割り込み処理ルーチンでエラー
が発生し、このエラーのデバッグ処理を行うため、エラ
ーを起こした物理アドレスを論理アドレスに変換する場
合、図４に示すように、図３の物理アドレス空間４の物
理アドレスが参照される。この物理アドレスの内容は、
物理ページ番号０〜ｎとオフセットからなる。そして、
図３に示すように、物理ページ番号０〜ｎに対応する逆
アドレス変換テーブル５ａのインデックス０〜ｎを参照
することにより、論理アドレス空間６の論理ページ０〜
ｍに対応する論理ページ番号０〜ｍを得ることができ
る。その後、図４に示すように、この論理ページ番号０
〜ｍと物理アドレスのオフセットにより、論理アドレス
を容易に求めることができる。例えば、オペレーティン
グシステムが物理アドレスの００００２３４５Ｈ番地を
獲得した場合、図３の逆アドレス変換テーブル５ａを参
照することにより、論理アドレスは００００５３４５Ｈ
であると容易にわかる。

【００３２】なお、逆アドレス変換テーブル５ａに必要
なエントリ数は、例えば、図１の主記憶装置１が１６Ｍ
Ｂ（メガ・バイト）の記憶容量を持つ計算機システムで
ある場合、図５に示すように、４０９６の数のエントリ
が必要である。例えば、エントリのインデックスが０か
ら始まる場合、インデックスは０から４０９５までとな
り、図５の物理アドレス空間７の物理アドレスが１００
００Ｈ番地のインデックスは、１６となる。すなわち、
物理ページ番号とエントリのインデックスとは等しくな
る。

【００３３】次に、本発明の第１実施例によるアドレス
変換装置の動作について説明する。ここで、物理アドレ
スから論理アドレスへのアドレス変換に先だって、図１
の逆アドレス変換テーブル５ａに情報を設定するページ
フォルト処理が行われる。すなわち、ページフォルト割
り込みが発生して、オペレーティングシステムが、論理
ページに空き物理ページを割り当ててアドレス変換テー
ブル５ｂを作成する時に、その割り当てられた物理ペー
ジに対応する図１の逆アドレス変換テーブル５ａを作成
する。

【００３４】このページフォルト処理では、まず、図６
のステップＳ１に示すように、ページフォルトを起こし
た図１の処理装置３の論理アドレスの内容から論理ペー
ジ番号を獲得する。

【００３５】次に、ステップＳ２に示すように、アドレ
ス変換テーブル５ｂを参照することにより、論理ページ
番号に対応するエントリを獲得する。次に、ステップＳ
３に示すように、主記憶装置１の物理アドレス空間４の
空きの物理ページを獲得する。

【００３６】次に、ステップＳ４に示すように、ページ
フォルトの原因となった論理ページ番号に対応するアド
レス変換テーブル５ｂのエントリに、ステップＳ３で獲
得した物理ページの物理ページ番号を設定する。

【００３７】次に、ステップＳ５に示すように、物理ペ
ージ番号を設定したアドレス変換テーブル５ｂのエント
リの制御情報に含まれる有効ビットを“１”にする。次
に、ステップＳ６に示すように、獲得した空き物理ペー
ジの物理ページ番号と同じインデックスを有する逆アド
レス変換テーブル５ａのエントリを獲得する。

【００３８】次に、ステップＳ７に示すように、逆アド
レス変換テーブル５ａのエントリにページフォルトを起
こした論理アドレスの内容の論理ページ番号を設定す
る。次に、ステップＳ８に示すように、逆アドレス変換
テーブル５ａのエントリの有効ビットを“１”にする。

【００３９】次に、図６のページフォルト処理により作
成された逆アドレス変換テーブル５ａに基づいて、物理
アドレスから論理アドレスへのアドレス変換処理が行わ
れる。

【００４０】すなわち、図７のステップＳ１１に示すよ
うに、図１の主記憶装置の物理アドレス空間４における
物理アドレスの内容から物理ページ番号を獲得する。次
に、ステップＳ１２に示すように、アドレス変換装置２
の逆アドレス変換テーブル５ａを参照することにより、
物理ページ番号に対応するエントリを獲得する。

【００４１】次に、ステップＳ１３に示すように、エン
トリの有効ビットが“１”である場合、ステップＳ１４
に進み、獲得したエントリの論理ページ番号を参照する
ことにより、処理装置３の論理アドレス空間６における
論理ページ番号を得る。そして、ステップＳ１５に示す
ように、逆アドレス変換テーブル５ａの論理ページ番号
と、物理アドレスのオフセットにより、論理アドレスを
得ることができる。

【００４２】一方、ステップＳ１３において、エントリ
の有効ビットが“０”である場合、すなわち、物理ペー
ジ番号から論理ページ番号を獲得する過程で論理ページ
番号が存在しない場合、ステップＳ１４、１５の処理を
行わないようにして処理を終了する。

【００４３】次に、本発明の第２実施例によるアドレス
変換装置を図面を参照しながら説明する。本発明の第２
実施例は、多重仮想記憶方式を用いたアドレス変換装置
の例である。

【００４４】図１において、アドレス変換装置２に多重
仮想記憶方式を用いた場合、処理装置３の論理アドレス
空間６は複数の論理アドレス空間に分割され、その分割
された論理アドレス空間に対応してアドレス変換テーブ
ル５ｂが複数設けられる。そして、分割された各論理ア
ドレス空間には、１つのプログラムが格納され、各論理
アドレス空間に対して同じ論理アドレスが割り振られて
いる。

【００４５】一方、逆アドレス変換テーブル５ａの各エ
ントリ０〜ｎは、図８に示すように、物理ページ０〜ｎ
に対応する論理ページ番号０〜ｍと、エントリに格納さ
れた論理ページ番号が有効であるかどうかを示すフラグ
である有効ビットと、現在実行中のプログラムを示す識
別子からなる。この論理ページ番号０〜ｍは、逆アドレ
ス変換テーブル５ａのインデックス０〜ｎに対応して物
理ページ０〜ｎを割り当てた場合の論理アドレスのペー
ジ番号０〜ｍを示している。

【００４６】以上の構成において、物理アドレスを論理
アドレスに変換する場合、図１の物理アドレス空間４の
物理アドレスが参照される。この物理アドレスの内容
は、物理ページ番号０〜ｎとオフセットからなる。そし
て、物理ページ番号０〜ｎに対応する逆アドレス変換テ
ーブル５ａのインデックス０〜ｎを参照することによ
り、論理アドレス空間６の論理ページ０〜ｍに対応する
論理ページ番号０〜ｍを得ることができる。この論理ペ
ージ番号０〜ｍと物理アドレスのオフセットにより、論
理アドレスを容易に求めることができる。ここで、多重
仮想記憶方式の場合、１つのプログラムに対して１つの
論理アドレス空間が割り当てられ、各論理アドレス空間
には同じ論理アドレスが割り当てられているので、逆ア
ドレス変換テーブル５ａに格納されたプログラムの識別
子を参照することにより、１つの論理アドレス空間を特
定する。なお、逆アドレス変換テーブル５ａに必要なエ
ントリ数は、第１実施例の場合と同じである。

【００４７】次に、本発明の第２実施例によるアドレス
変換装置の動作について説明する。ページフォルト処理
では、まず、図９のステップＳ２１に示すように、ペー
ジフォルトを起こした図１の処理装置３の論理アドレス
の内容から論理ページ番号を獲得する。

【００４８】次に、ステップＳ２２に示すように、アド
レス変換テーブル５ｂを参照することにより、論理ペー
ジ番号に対応するエントリを獲得する。次に、ステップ
Ｓ２３に示すように、主記憶装置１の物理アドレス空間
４の空きの物理ページを獲得する。

【００４９】次に、ステップＳ２４に示すように、ペー
ジフォルトの原因となった論理ページ番号に対応するア
ドレス変換テーブル５ｂのエントリに、ステップＳ３で
獲得した物理ページの物理ページ番号を設定する。

【００５０】次に、ステップＳ２５に示すように、物理
ページ番号を設定したアドレス変換テーブル５ｂのエン
トリの制御情報に含まれる有効ビットを“１”にする。
次に、ステップＳ２６に示すように、獲得した空き物理
ページの物理ページ番号と同じインデックスを有する逆
アドレス変換テーブル５ａのエントリを獲得する。

【００５１】次に、ステップＳ２７に示すように、ペー
ジフォルトを起こした論理アドレスの内容の論理ページ
番号を、逆アドレス変換テーブル５ａのエントリに設定
する。

【００５２】次に、ステップＳ２８に示すように、逆ア
ドレス変換テーブル５ａのエントリの有効ビットを
“１”にする。次に、ステップＳ２９に示すように、現
在実行中のプログラムの識別子を逆アドレス変換テーブ
ル５ａのエントリに設定する。この場合、ページフォル
トを起こした現在実行中のプログラムの識別子は、オペ
レーティングシステムにより容易に引き出すことができ
る。

【００５３】次に、物理アドレスから論理アドレスへの
アドレス変換処理について説明する。まず、図１０のス
テップＳ３１に示すように、図１の主記憶装置の物理ア
ドレス空間４における物理アドレスの内容から物理ペー
ジ番号を獲得する。

【００５４】次に、ステップＳ３２に示すように、アド
レス変換装置２の逆アドレス変換テーブル５ａを参照す
ることにより、物理ページ番号に対応するエントリを獲
得する。

【００５５】次に、ステップＳ３３に示すように、エン
トリの有効ビットが“１”である場合、ステップＳ３４
に進み、獲得したエントリの論理ページ番号を参照する
ことにより、処理装置３の論理アドレス空間６における
論理ページ番号を得る。

【００５６】次に、ステップＳ３５に示すように、逆ア
ドレス変換テーブル５ａの論理ページ番号と、物理アド
レスのオフセットにより、論理アドレスを得る。次に、
ステップＳ３６に示すように、逆アドレス変換テーブル
５ａのエントリからプログラムの識別子を獲得すること
により、１つの論理アドレス空間を特定する。

【００５７】一方、ステップＳ３３において、エントリ
の有効ビットが“０”である場合、すなわち、物理ペー
ジ番号から論理ページ番号を獲得する過程で論理ページ
番号が存在しない場合、ステップＳ３４〜Ｓ３６の処理
を行わないようにして処理を終了する。次に、本発明の
第３実施例によるアドレス変換装置を図面を参照しなが
ら説明する。本発明の第３実施例は、図１の逆アドレス
変換テーブル５ａを複数段設けた場合のアドレス変換装
置の例である。

【００５８】すなわち、図１の逆アドレス変換テーブル
５ａは、論理アドレス空間６の論理ページ番号０〜ｍを
指定する最終段テーブルと、次段のテーブルを指定する
前段テーブルとを備える。最終段テーブルの各エントリ
０〜ｎは、単一仮想記憶の場合、図２に示すように、物
理ページ０〜ｎに対応する論理ページ番号０〜ｍと、エ
ントリに格納された論理ページ番号が有効であるかどう
かを示すフラグである有効ビットからなる。また、多重
仮想記憶の場合、図８に示すように、物理ページ０〜ｎ
に対応する論理ページ番号０〜ｍと、エントリに格納さ
れた論理ページ番号が有効であるかどうかを示すフラグ
である有効ビットと、現在実行中のプログラムを示す識
別子からなる。なお、最終段テーブルに必要なエントリ
数は、逆変換する物理アドレス空間４のページ数分必要
である。

【００５９】一方、前段テーブルの各エントリ０〜ｎ
は、図１１に示すように、次段の逆アドレス変換テーブ
ルの論理アドレス、すなわち、次段の逆アドレス変換テ
ーブルへのポインタと、２ビットで構成される最終段フ
ラグからなる。ここで、最終段フラグの値が“１１”の
場合、次段の逆アドレス変換テーブルが最終段であるこ
とを示し、最終段フラグの値が“０１”の場合、次段の
テーブルは最終段以外の逆アドレス変換テーブルである
ことを示し、最終段フラグの値が“００”の場合、この
逆アドレス変換テーブルのエントリは無効であることを
示す。なお、前段テーブルに必要なエントリ数は、計算
機システムにより任意である。

【００６０】ここで、逆アドレス変換テーブルの段数
は、テーブルの段数を多くするとアドレスを逆変換する
時に手間がかかるので、２段程度が適当である。そし
て、２段で構成される逆アドレス変換テーブルの場合、
１段目の逆アドレス変換テーブルのエントリの分割数に
より、非連続な物理アドレス空間の先頭アドレスと領域
サイズのバウンダリが決定される。例えば、図１２に示
すように、１段目の逆アドレス変換テーブル１１を１０
２４個に分けた場合、先頭アドレスと領域サイズのバウ
ンダリは４ＭＢとなる。

【００６１】以上の構成において、図１２に示すよう
に、非連続な物理アドレス空間１０の物理アドレスを論
理アドレスに変換する場合、図１３の物理アドレスが参
照される。ここで、図１２は、物理アドレス空間１０が
００００００００Ｈ番地から１６ＭＢ存在し、１０００
００００Ｈ番地から４ＭＢ存在する場合で、逆アドレス
変換テーブルを２段構成にして、物理アドレス空間１０
の００００００００Ｈ番地から８ＭＢ、１００００００
０Ｈ番地から４ＭＢの物理アドレスを論理アドレスに変
換する例を示す。また、物理アドレスの内容は、図１３
に示すように、物理ページ番号０〜ｎとオフセットから
なり、物理ページ番号０〜ｎは、１０ビット構成の１段
目の逆アドレス変換テーブル１１のインデックスと最終
段の逆アドレス変換テーブル１２ａ、１２ｂ、１２ｃの
インデックスとからなる。そして、物理ページ番号の１
段目の逆アドレス変換テーブル１１のインデックスを参
照することにより、最終段の逆アドレス変換テーブル１
２ａ、１２ｂ、１２ｃのいずれかを選択し、選択された
最終段の逆アドレス変換テーブル１２ａ、１２ｂ、１２
ｃにおいて、物理ページ番号の最終段の逆アドレス変換
テーブル１２ａ、１２ｂ、１２ｃのインデックスを参照
することにより、論理アドレス空間１３の論理ページに
対応する論理ページ番号を得ることができる。この論理
ページ番号と物理アドレスのオフセットにより、論理ア
ドレスを容易に求めることができる。

【００６２】次に、本発明の第３実施例によるアドレス
変換装置の動作について説明する。ページフォルト処理
では、まず、図１４のステップＳ４１に示すように、ペ
ージフォルトを起こした論理アドレスの内容から論理ペ
ージ番号を獲得する。

【００６３】次に、ステップＳ４２に示すように、アド
レス変換テーブルを参照することにより、論理ページ番
号に対応するエントリを獲得する。次に、ステップＳ４
３に示すように、物理アドレス空間の空きの物理ページ
を獲得する。

【００６４】次に、ステップＳ４４に示すように、ペー
ジフォルトの原因となった論理ページ番号に対応するア
ドレス変換テーブルのエントリに、ステップＳ４３で獲
得した物理ページの物理ページ番号を設定する。

【００６５】次に、ステップＳ４５に示すように、物理
ページ番号を設定したアドレス変換テーブルのエントリ
の制御情報に含まれる有効ビットを“１”にする。次
に、ステップＳ４６に示すように、ステップＳ４３で獲
得した物理ページの物理ページ番号を、例えば、図１３
に示すように、１０ビットずつとなるように２つに分割
する。 次に、ステップＳ４７に示すように、図１２の
１段目の逆アドレス変換テーブル１１のインデックスを
獲得する。ここで、１段目の逆アドレス変換テーブル１
１は、図１２に示すように、計算機システムの立上がり
時に、既に作成されているものとした。

【００６６】次に、ステップＳ４８に示すように、１段
目の逆アドレス変換テーブル１１のエントリの最終段フ
ラグを獲得する。次に、ステップＳ４９に示すように、
ステップＳ４８で獲得した最終段フラグの値が“１１”
であるかどうかを判定する。そして、最終段フラグの値
が“１１”、すなわち、次段の逆アドレス変換テーブル
が最終段の逆アドレス変換テーブル１２ａ、１２ｂ、１
２ｃである場合、ステップＳ５０に進み、最終段フラグ
の値が“１１”でない場合、処理を終了する。

【００６７】次に、ステップＳ５０に示すように、図１
２の最終段の逆アドレス変換テーブル１２のインデック
スを獲得する。次に、ステップＳ５１に示すように、最
終段の逆アドレス変換テーブル１２ののエントリを獲得
する。

【００６８】次に、ステップＳ５２に示すように、ペー
ジフォルトを起こした論理アドレスの内容の論理ページ
番号を、最終段の逆アドレス変換テーブル１２のエント
リに設定する。

【００６９】次に、ステップＳ５３に示すように、最終
段の逆アドレス変換テーブル１２のエントリの有効ビッ
トを“１”にする。なお、多重仮想記憶方式を用いた場
合、現在実行中のプログラムの識別子を逆アドレス変換
テーブル１２のエントリに設定する処理が、追加して行
われる。

【００７０】次に、物理アドレスから論理アドレスへの
アドレス変換処理について説明する。まず、図１５のス
テップＳ６１に示すように、物理アドレス空間における
物理アドレスの内容から物理ページ番号を獲得する。

【００７１】次に、ステップＳ６２に示すように、ステ
ップＳ６１で獲得した物理ページの物理ページ番号を、
１０ビットずつに分割する。次に、ステップＳ６３に示
すように、ステップＳ６１で獲得した物理ページ番号か
ら１段目の逆アドレス変換テーブル１１のインデックス
を獲得する。

【００７２】次に、ステップＳ６４に示すように、１段
目の逆アドレス変換テーブル１１のエントリの最終段フ
ラグを獲得する。次に、ステップＳ６５に示すように、
ステップＳ６４で獲得した最終段フラグの値が“１
１”、すなわち、次段の逆アドレス変換テーブルが最終
段の逆アドレス変換テーブル１２ａ、１２ｂ、１２ｃで
ある場合、ステップＳ６６に進み、最終段フラグの値が
“１１”でない場合、処理を終了する。

【００７３】次に、ステップＳ６６に示すように、ステ
ップＳ６１で獲得した物理ページ番号から最終段の逆ア
ドレス変換テーブル１２のインデックスを獲得する。次
に、ステップＳ６７に示すように、最終段の逆アドレス
変換テーブル１２のエントリを獲得する。

【００７４】次に、ステップＳ６８に示すように、ステ
ップＳ６７で獲得したエントリの有効ビットが“１”で
ある場合、ステップＳ６９に進み、有効ビットが“０”
である場合、処理を終了する。

【００７５】次に、ステップＳ６９に示すように、最終
段の逆アドレス変換テーブル１２のエントリの論理ペー
ジ番号を獲得する。次に、ステップＳ７０に示すよう
に、ステップＳ６９で獲得した論理ページ番号と、物理
アドレスのオフセットにより、論理アドレスを得る。

【００７６】なお、多重仮想記憶方式を用いた場合、逆
アドレス変換テーブル１２のエントリから現在実行中の
プログラムの識別子を獲得することにより、１つの論理
アドレス空間を特定する処理が、追加して行われる。

【００７７】また、上述した実施例では、図１の物理ア
ドレス空間４を主記憶装置１に設けた場合について説明
したが、物理アドレス空間４を主記憶装置１以外のもの
に設けた場合においても、本発明は適用可能である。例
えば、主記憶装置と特殊なレジスタ群とを有する計算機
システムにおいて、主記憶装置の最終アドレスと特殊な
レジスタ群の先頭アドレスが大きく離れていて、途中に
未実装の物理アドレス空間が存在する場合でも、逆アド
レス変換テーブルの領域を必要最小限の大きさに抑える
ことができる。

【００７８】

【発明の効果】以上説明したように、請求項１の発明に
よれば、物理アドレスを論理アドレスに変換する逆アド
レス変換テーブルを備えることにより、物理アドレスか
ら論理アドレスの変換を容易に行うことができる。

【００７９】また、請求項２の発明によれば、物理アド
レスに対応する論理アドレスの論理ページ番号を、逆ア
ドレス変換テーブルの各エントリに格納することによ
り、逆アドレス変換テーブルの１度の検索で論理ページ
番号を得ることができ、物理アドレスから論理アドレス
の変換を容易に行うことができる。

【００８０】また、請求項３の発明によれば、論理アド
レスを利用しているプログラムの識別子を逆アドレス変
換テーブルの各エントリに格納することにより、各プロ
グラムに同じ論理アドレスを割り当てた場合において
も、特定のプログラムに容易にアクセスでき、プログラ
ムをデバッグなどを行う場合の効率を向上させることが
できる。

【００８１】また、請求項４の発明によれば、フラグ情
報を参照することにより、無効な論理ページ番号から論
理アドレスを算出する処理を行うことを省略でき、物理
アドレスから論理アドレスへの変換処理を高速化するこ
とができる。

【００８２】また、請求項５の発明によれば、不連続の
物理アドレス空間に対応させて逆アドレス変換テーブル
を設けることにより、全ての物理アドレス空間の物理ア
ドレスを論理アドレスに変換しない場合、逆アドレス変
換テーブルを記憶するために必要な領域を少なくするこ
とができる。

【００８３】また、請求項６の発明によれば、物理アド
レスを論理アドレスに変換する逆アドレス変換テーブル
を参照することにより、物理アドレスから論理アドレス
への変換を容易に行うことができる。

【００８４】また、請求項７の発明によれば、物理アド
レスから論理アドレスへの変換を、物理アドレス空間を
段階に分けて行うようにしたので、不連続の物理アドレ
ス空間に対応させて逆アドレス変換テーブルを設けるこ
とができ、逆アドレス変換テーブルを記憶するために必
要な領域を少なくすることができる。

【図面の簡単な説明】

【図１】本発明の第１実施例によるアドレス変換装置の
概略構成を示すブロック図である。

【図２】本発明の第１実施例による逆アドレス変換テー
ブルのフィールドの構成を示す図である。

【図３】本発明の第１実施例によるアドレス変換方法を
示す概念図である。

【図４】本発明の第１実施例によるアドレス変換の流れ
を示す概念図である。

【図５】本発明の第１実施例による逆アドレス変換テー
ブルのエントリ数を示す図である。

【図６】本発明の第１実施例によるアドレス変換テーブ
ルに情報を設定するときの動作を示すフローチャートで
ある。

【図７】本発明の第１実施例によるアドレス変換装置の
動作を示すフローチャートである。

【図８】本発明の第２実施例による逆アドレス変換テー
ブルのフィールドの構成を示す図である。

【図９】本発明の第２実施例によるアドレス変換テーブ
ルに情報を設定するときの動作を示すフローチャートで
ある。

【図１０】本発明の第２実施例によるアドレス変換装置
の動作を示すフローチャートである。

【図１１】本発明の第３実施例による最終段以外の逆ア
ドレス変換テーブルのフィールドの構成を示す図であ
る。

【図１２】本発明の第３実施例によるアドレス変換方法
を示す概念図である。

【図１３】本発明の第３実施例による物理アドレスのフ
ィールド構成を示す図である。

【図１４】本発明の第３実施例によるアドレス変換テー
ブルに情報を設定するときの動作を示すフローチャート
である。

【図１５】本発明の第３実施例によるアドレス変換装置
の動作を示すフローチャートである。

【図１６】従来の単一仮想記憶方式におけるアドレス変
換方法を示す概念図である。

【図１７】従来の多重仮想記憶方式におけるアドレス変
換方法を示す概念図である。

【図１８】従来の論理アドレス空間又は物理アドレス空
間におけるページの概念を示す図である。

【図１９】従来のアドレス変換テーブルのフィールドの
構成を示す図である。

【図２０】従来のアドレス変換装置の動作を示すフロー
チャートである。

【図２１】従来のアドレス変換方法を示す概念図であ
る。

【符号の説明】

１ 主記憶装置 ２ アドレス変換装置 ３ 処理装置 ４、７、１０ 物理アドレス空間 ５ａ、８ 逆アドレス変換テーブル ５ｂ アドレス変換テーブル ６、９、１３ 論理アドレス空間 １１ １段目逆アドレス変換テーブル １２ａ、１２ｂ、１２ｃ 最終段逆アドレス変換テーブ
ル

Claims (7)

【特許請求の範囲】
1. 【請求項１】 仮想記憶方式によるアドレス変換装置に
   おいて、物理アドレス（実アドレス）を論理アドレス
   （仮想アドレス）に変換する逆アドレス変換テーブルを
   備えることを特徴とするアドレス変換装置。
2. 【請求項２】 前記逆アドレス変換テーブルは、物理ア
   ドレス空間の各物理ページに対応するエントリを備え、
   前記物理アドレスに対応する論理アドレスの論理ページ
   番号を、前記各エントリに格納することを特徴とする請
   求項１に記載のアドレス変換装置。
3. 【請求項３】 前記逆アドレス変換テーブルは、物理ア
   ドレス空間の各物理ページに対応するエントリを備え、
   前記物理アドレスに対応する論理アドレスの論理ページ
   番号と前記論理アドレスを利用しているプログラムの識
   別子とを、前記エントリに格納することを特徴とする請
   求項１に記載のアドレス変換装置。
4. 【請求項４】 前記エントリは、格納された論理ページ
   番号が有効であるかどうかを示すフラグ情報を有するこ
   とを特徴とする請求項２又は３に記載のアドレス変換装
   置。
5. 【請求項５】 前記逆アドレス変換テーブルは、複数の
   段階に分割した物理アドレス空間の各物理ページに対応
   するエントリを各段階毎に備えることを特徴とする請求
   項１に記載のアドレス変換装置。
6. 【請求項６】 仮想記憶方式によるアドレス変換方法に
   おいて、物理アドレスを論理アドレスに変換する逆アド
   レス変換テーブルを参照することにより、物理アドレス
   を論理アドレスに変換することを特徴とするアドレス変
   換方法。
7. 【請求項７】 仮想記憶方式によるアドレス変換方法に
   おいて、物理アドレス空間を複数の段階に分割し、前記
   物理アドレス空間の各物理ページに対応して各段階毎に
   備えられたエントリを参照することにより、物理アドレ
   スを論理アドレスに変換することを特徴とするアドレス
   変換方法。