JPS63282543A - 仮想アドレス変換方式 - Google Patents
仮想アドレス変換方式Info
- Publication number
- JPS63282543A JPS63282543A JP62117479A JP11747987A JPS63282543A JP S63282543 A JPS63282543 A JP S63282543A JP 62117479 A JP62117479 A JP 62117479A JP 11747987 A JP11747987 A JP 11747987A JP S63282543 A JPS63282543 A JP S63282543A
- Authority
- JP
- Japan
- Prior art keywords
- conversion table
- real
- shared area
- virtual
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
変換テーブルを参照して、仮想アドレスを実アドレスに
変換するにあたり、ユーザ間で共用される領域は非共用
領域に比べて小さいことに着目し。
変換するにあたり、ユーザ間で共用される領域は非共用
領域に比べて小さいことに着目し。
共用領域に対してのみ一意のアドレスに変換する仮想記
憶対応の共用領域用変換テーブルを用意して、共用領域
については、共用領域用変換テーブルによって変換した
後、実記憶対応の変換テーブルを利用してアドレス菱換
を行うことにより、ユーザ間で１１域を共用可能とする
と共に、アドレス変換テーブルの縮小化を可能としてい
る。
憶対応の共用領域用変換テーブルを用意して、共用領域
については、共用領域用変換テーブルによって変換した
後、実記憶対応の変換テーブルを利用してアドレス菱換
を行うことにより、ユーザ間で１１域を共用可能とする
と共に、アドレス変換テーブルの縮小化を可能としてい
る。
本発明は、多重仮想記憶方式を採用する計算機システム
において、仮想アドレスを実アドレスに変換するにあた
り、仮想記憶サイズに依存しない大きさの変換テーブル
を用いることができるようにした仮想アドレス変換方式
に関するものである。
において、仮想アドレスを実アドレスに変換するにあた
り、仮想記憶サイズに依存しない大きさの変換テーブル
を用いることができるようにした仮想アドレス変換方式
に関するものである。
第３図は従来方式の例を示す。
多重仮想記憶方式を採用する計算機システムでは、第３
図（イ）図示のように、変換テーブル３０を用いて、仮
想アドレスｌＯを動的に実アドレス１５に変換すること
により、ユーザ毎の仮想空間を、主記憶装置上の実記憶
にマツピングする。
図（イ）図示のように、変換テーブル３０を用いて、仮
想アドレスｌＯを動的に実アドレス１５に変換すること
により、ユーザ毎の仮想空間を、主記憶装置上の実記憶
にマツピングする。
この変換テーブル３０の構造には、大別して第３図（ロ
）に示すものと第３図（ハ）に示すものとがある。
）に示すものと第３図（ハ）に示すものとがある。
第３図（ロ）に示す方式では５ユーザ毎の仮想記憶対応
に用意した変換テーブル３０のエントリの中に、実アド
レスのページ番号を入れ、仮想アドレスのページ番号を
インデックスとして、変換テーブル３０を参照し、実記
憶３１の対応する実ページ番号を求める。
に用意した変換テーブル３０のエントリの中に、実アド
レスのページ番号を入れ、仮想アドレスのページ番号を
インデックスとして、変換テーブル３０を参照し、実記
憶３１の対応する実ページ番号を求める。
一方、第３図（ハ）に示す方式では、変換テーブル３０
に実記憶対応のエントリを用意し、ユーザＩＤと仮想ア
ドレスとにより、−意の値を求め。
に実記憶対応のエントリを用意し、ユーザＩＤと仮想ア
ドレスとにより、−意の値を求め。
すれを用いて実記憶対応のエントリを位置付け。
そこに保持されているユーザＩＤと仮想アドレスとの一
致を調べて、対応する実ページ番号を求める。第３図（
ハ）に示すものは、いわゆる連想型の変換テーブル３０
を用いるものである。
致を調べて、対応する実ページ番号を求める。第３図（
ハ）に示すものは、いわゆる連想型の変換テーブル３０
を用いるものである。
第４図は従来方式の問題点説明図である。
上記第３図（ロ）の方式は、仮想記憶が拡大するに従っ
て、大きな変換テーブル３０が必要になるという問題が
ある。一方、第３図（ハ）の方式は、変換テーブル３０
の大きさが実記憶の大きさによって決まり、仮想記憶の
大きさに依存しないという長所がある。しかし、この方
式には、同一の主記憶装置上の領域を、異なるユーザ間
で共用することができないという問題がある。
て、大きな変換テーブル３０が必要になるという問題が
ある。一方、第３図（ハ）の方式は、変換テーブル３０
の大きさが実記憶の大きさによって決まり、仮想記憶の
大きさに依存しないという長所がある。しかし、この方
式には、同一の主記憶装置上の領域を、異なるユーザ間
で共用することができないという問題がある。
即ち、第４図に示すように、ユーザａの仮想空間４０ａ
と、ユーザｂの仮想空間４０ｂとがあり。
と、ユーザｂの仮想空間４０ｂとがあり。
各仮想空間における仮想アドレスｖ１の領域と仮想アド
レス■２の領域とを、実記憶３１の実アドレスＲ１の領
域に対応づけることにより、その領域を共用領域とする
ことを考える。第３図（ロ）の方式の場合、変換テーブ
ルが仮想記憶対応に用意されるので、仮想アドレスＶｌ
、Ｖ２を実アドレスＲ１に個別に対応づけることができ
る。しかし、第３図（ハ）の方式では、変換テーブルが
実記憶対応に構成されるので、１つの領域に複数の仮想
アドレスを対応づけることができず、従ってユーザ間で
領域を共用することはできない。
レス■２の領域とを、実記憶３１の実アドレスＲ１の領
域に対応づけることにより、その領域を共用領域とする
ことを考える。第３図（ロ）の方式の場合、変換テーブ
ルが仮想記憶対応に用意されるので、仮想アドレスＶｌ
、Ｖ２を実アドレスＲ１に個別に対応づけることができ
る。しかし、第３図（ハ）の方式では、変換テーブルが
実記憶対応に構成されるので、１つの領域に複数の仮想
アドレスを対応づけることができず、従ってユーザ間で
領域を共用することはできない。
本発明は上記問題点の解決を図り、変換テーブルの大き
さが実質的に仮想記憶サイズに依存せず。
さが実質的に仮想記憶サイズに依存せず。
かつユーザ間で領域の共用を可能とする方式を提供する
ことを目的としている。
ことを目的としている。
Ｃ問題点を解決するための手段〕
第１図は本発明の原理ブロック図を示す。
第１図において、ｌＯはユーザ毎の仮想空間における位
置を示す仮想アドレス、１１は共用領域か非共用領域か
を示すタグ、１２は共用領域用変換テーブル、１３は実
記憶対応の変換テーブル。
置を示す仮想アドレス、１１は共用領域か非共用領域か
を示すタグ、１２は共用領域用変換テーブル、１３は実
記憶対応の変換テーブル。
１４は実記憶対応の変換テーブル１３を参照し仮想アド
レスを実アドレスに変換する変換テーブル検索部９１５
は実記憶上の位置を示す実アドレスを表す。
レスを実アドレスに変換する変換テーブル検索部９１５
は実記憶上の位置を示す実アドレスを表す。
仮想アドレス１０のタグ１１は、この仮想アドレスが共
用領域であるか非共用領域であるかを示す。共用領域用
変換テーブル１２は、共用領域の仮想アドレスまたはそ
の一部を、システムで共用領域用に一意に定めた仮想ア
ドレスまたはその一部に変換する情報を持つテーブルで
ある。
用領域であるか非共用領域であるかを示す。共用領域用
変換テーブル１２は、共用領域の仮想アドレスまたはそ
の一部を、システムで共用領域用に一意に定めた仮想ア
ドレスまたはその一部に変換する情報を持つテーブルで
ある。
実記憶対応の牢換テーブル１３は、実記憶対応に、ユー
ザ毎の仮想アドレスを実アドレスに変換する情報を持つ
テーブルである。
ザ毎の仮想アドレスを実アドレスに変換する情報を持つ
テーブルである。
変換テーブル検索部１４は、仮想アドレス１０のタグ１
１が共用領域であることを示すときに。
１が共用領域であることを示すときに。
共用領域用変換テーブル１２により、アドレス変換を行
った結果に基づいて、上記実記憶対応の変換テーブル１
３を検索し、実アドレス１５を求めるものである。仮想
アドレス１０のタグ１１が非共用領域を示す場合には、
従来の第３図（ハ）に示す変換と同様に、実記憶対応の
変換テーブルを用いてアドレス変換を行う。
った結果に基づいて、上記実記憶対応の変換テーブル１
３を検索し、実アドレス１５を求めるものである。仮想
アドレス１０のタグ１１が非共用領域を示す場合には、
従来の第３図（ハ）に示す変換と同様に、実記憶対応の
変換テーブルを用いてアドレス変換を行う。
一般にユーザ間で共用される領域は、非共用領域に比べ
て小さい。本発明は、この点に着目してなされたもので
ある。即ち、共用領域に対してのみ、仮想記憶対応の共
用領域用変換テーブル１２を用いて、仮想アドレス１０
を一意のアドレスに変換する。これにより、同じ共用領
域については。
て小さい。本発明は、この点に着目してなされたもので
ある。即ち、共用領域に対してのみ、仮想記憶対応の共
用領域用変換テーブル１２を用いて、仮想アドレス１０
を一意のアドレスに変換する。これにより、同じ共用領
域については。
各ユーザの仮想アドレス１０が同じ値に変換される。そ
こで、この値を用いて、変換テーブル検索部１４により
、実記憶対応の変換テーブル１３を検索すれば、共用領
域について、同じ実アドレス１５が得られる。
こで、この値を用いて、変換テーブル検索部１４により
、実記憶対応の変換テーブル１３を検索すれば、共用領
域について、同じ実アドレス１５が得られる。
非共用領域については、ユーザ毎の仮想アドレス１０に
よって、実記憶対応の変換テーブル１３を検索するので
１個別に対応する実アドレス１５が得られる。
よって、実記憶対応の変換テーブル１３を検索するので
１個別に対応する実アドレス１５が得られる。
第２図は本発明の一実施例を示す。
第２図において、第１図と同符号のものは、第１図に示
すものに対応する。２０は制御レジスタ。
すものに対応する。２０は制御レジスタ。
２１は共用ＩＤ出力回路、２２および２３は選択器、２
４は演算器を表す。
４は演算器を表す。
本実施例では、共用／非共用の単位を、複数のページか
らなるセグメント単位としている。仮想アドレス１０は
、先頭１ビツトのタグ１１と、セグメントＩＤと、ペー
ジＩＤと、ページ内のオフセットからなる。
らなるセグメント単位としている。仮想アドレス１０は
、先頭１ビツトのタグ１１と、セグメントＩＤと、ペー
ジＩＤと、ページ内のオフセットからなる。
共用領域用変換テーブル１２は、ユーザ毎に設けられ、
所定の制御レジスタ２０からポイントされる。また制御
レジスタ２０は、ユーザ（空間）を識別する情報である
ユーザＩＤを持つ。共用領域用変換テーブル１２には、
現在、共用領域となっている仮想空間上の各セグメント
毎に、システムで一意に定めた真のセグメントＩＤが予
め設定される。
所定の制御レジスタ２０からポイントされる。また制御
レジスタ２０は、ユーザ（空間）を識別する情報である
ユーザＩＤを持つ。共用領域用変換テーブル１２には、
現在、共用領域となっている仮想空間上の各セグメント
毎に、システムで一意に定めた真のセグメントＩＤが予
め設定される。
仮想アドレス１０のタグ１１が“０″である場合、その
仮想アドレス１０は非共用領域を示し。
仮想アドレス１０は非共用領域を示し。
選択器２２．２３は、それぞれ仮想アドレス１０のセグ
メントＩＤと、制御レジスタ２０のユーザＩＤとをその
まま演算器２４に導く。演算器２４による実アドレスへ
の変換は、従来と同様に行われる。例えば、演算器２４
は、セグメントＩＤとユーザＩＤとをハツシング回路等
によって、−意の値（例えばｊ）に変換し、ｊをインデ
ックスとして、実記憶対応の変換テーブル１３を検索す
る。
メントＩＤと、制御レジスタ２０のユーザＩＤとをその
まま演算器２４に導く。演算器２４による実アドレスへ
の変換は、従来と同様に行われる。例えば、演算器２４
は、セグメントＩＤとユーザＩＤとをハツシング回路等
によって、−意の値（例えばｊ）に変換し、ｊをインデ
ックスとして、実記憶対応の変換テーブル１３を検索す
る。
実記憶対応の変換テーブル１３における図示のＡ部には
、対応するユーザＩＤ、セグメントＩＤ。
、対応するユーザＩＤ、セグメントＩＤ。
ページＩＤが設定されており、その値が演算器２４の入
力値と一致すれば、そのエントリに格納されている実ア
ドレスのページ番号を引き出して。
力値と一致すれば、そのエントリに格納されている実ア
ドレスのページ番号を引き出して。
実アドレスを生成する。
仮想アドレス１０のタグ１１が′１”である場合、その
仮想アドレス１０は共用領域を示す。この場合、仮想ア
ドレス１０のセグメントＩＤは。
仮想アドレス１０は共用領域を示す。この場合、仮想ア
ドレス１０のセグメントＩＤは。
共用領域用変換テーブル１２によって、一旦、システム
で一意に定めた共用領域用の真のセグメントＩＤに変換
される。選択器２２．２３は、共用領域用変換テーブル
１２から読み出した真のセグメントＩＤと、共用ＩＤ出
力回路２１の出力、ここではｒＯＪを、それぞれ演算器
２４に導く。以下の動作は、上記非共用領域の場合と同
様であり。
で一意に定めた共用領域用の真のセグメントＩＤに変換
される。選択器２２．２３は、共用領域用変換テーブル
１２から読み出した真のセグメントＩＤと、共用ＩＤ出
力回路２１の出力、ここではｒＯＪを、それぞれ演算器
２４に導く。以下の動作は、上記非共用領域の場合と同
様であり。
実記憶対応の変換テーブル１３から実アドレスを求める
。
。
以上説明したように９本発明によれば、共用領域につい
ても、実記憶対応の変換テーブルを用いテ、実アドレス
への変換ができるようになり、ユーザ間で領域を共用す
ることが可能となると共に。
ても、実記憶対応の変換テーブルを用いテ、実アドレス
への変換ができるようになり、ユーザ間で領域を共用す
ることが可能となると共に。
仮恐記憶が大きくなっても、それに伴ってアドレス変換
テーブルを大きくする必要がなくなる。
テーブルを大きくする必要がなくなる。
第１図は本発明の原理ブロック図、第２Ｕ！Ｊは木発明
の一実施例、第３図は従来方式の例、第４図は従来方式
の問題点説明図を示す。 図中、１０は仮想アドレス、１１はタグ、１２は共用領
域用変換テーブル、１３は実記憶対応の変換テーブル、
１４は変換テーブル検索部、１５は実アドレスを表す。
の一実施例、第３図は従来方式の例、第４図は従来方式
の問題点説明図を示す。 図中、１０は仮想アドレス、１１はタグ、１２は共用領
域用変換テーブル、１３は実記憶対応の変換テーブル、
１４は変換テーブル検索部、１５は実アドレスを表す。
Claims (1)
- 【特許請求の範囲】 多重仮想記憶方式を採用する計算機システムにおいて、 仮想アドレスが共用領域であるか非共用領域であるかを
識別するタグ（１１）と、 実記憶に対応して、ユーザ毎の仮想アドレスを実アドレ
スに変換する情報を持つ実記憶対応の変換テーブル（１
３）と、 仮想記憶に対応して、共用領域の仮想アドレスまたはそ
の一部を、システムで共用領域用に一意に定めた仮想ア
ドレスまたはその一部に変換する情報を持つ共用領域用
変換テーブル（１２）と、上記タグ（１１）が共用領域
であることを示すときに、上記共用領域用変換テーブル
（１２）により、アドレス変換を行い、その結果に基づ
いて、上記実記憶対応の変換テーブル（１３）を検索す
る手段（１４）とを備えたことを特徴とする仮想アドレ
ス変換方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62117479A JPS63282543A (ja) | 1987-05-14 | 1987-05-14 | 仮想アドレス変換方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62117479A JPS63282543A (ja) | 1987-05-14 | 1987-05-14 | 仮想アドレス変換方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63282543A true JPS63282543A (ja) | 1988-11-18 |
Family
ID=14712718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62117479A Pending JPS63282543A (ja) | 1987-05-14 | 1987-05-14 | 仮想アドレス変換方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63282543A (ja) |
-
1987
- 1987-05-14 JP JP62117479A patent/JPS63282543A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6133153U (ja) | 文書入力装置 | |
| JPH0512126A (ja) | 仮想計算機のアドレス変換装置及びアドレス変換方法 | |
| JPS62164148A (ja) | デ−タ処理システム | |
| JPS63282543A (ja) | 仮想アドレス変換方式 | |
| JPS6273347A (ja) | アドレス変換装置 | |
| JPS5998367A (ja) | アドレス変換バツフア方式 | |
| JP2612173B2 (ja) | 仮想計算機 | |
| JPS626350A (ja) | Ｔｌｂ制御装置 | |
| JPS5858752B2 (ja) | アドレス変換装置 | |
| JPS59140566A (ja) | 情報処理装置 | |
| JPH04148352A (ja) | 複数プロセッサを備える情報処理装置におけるアドレス変換方式 | |
| JPH0934788A (ja) | アドレス変換装置及びアドレス変換方法 | |
| JPS63189955A (ja) | 仮想計算機システムにおけるデ−タ転送処理方式 | |
| CN116932428A (zh) | 用于内存管理单元的透传数据的方法以及内存管理单元 | |
| JP2635310B2 (ja) | アドレス変換装置 | |
| JPH02254550A (ja) | 情報記憶装置および情報処理装置 | |
| JPS62171058A (ja) | アドレス変換装置 | |
| JPS58189892A (ja) | 多重仮想記憶方式 | |
| JPH04277846A (ja) | 高速アドレス変換方式 | |
| JPS631196A (ja) | デ−タ索引方法 | |
| JPS5837884A (ja) | アドレス変換方式 | |
| JPH04506125A (ja) | キャッシュを備えた計算機 | |
| JPH03168853A (ja) | 入出力処理装置 | |
| JPS59191649A (ja) | プログラムの生成方式 | |
| JPS61204752A (ja) | アドレス変換方式 |