JPH0936115A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0936115A JPH0936115A JP18389495A JP18389495A JPH0936115A JP H0936115 A JPH0936115 A JP H0936115A JP 18389495 A JP18389495 A JP 18389495A JP 18389495 A JP18389495 A JP 18389495A JP H0936115 A JPH0936115 A JP H0936115A
- Authority
- JP
- Japan
- Prior art keywords
- resin layer
- wiring
- film
- polyimide resin
- photosensitive polyimide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】層間絶縁膜の形成を容易に行え、その層間絶縁
膜の誘電率を低く抑えることができ、しかも配線加工も
容易に行えるようにする。 【解決手段】シリコン基板１の表面に酸化シリコン膜２
を形成し、次いで、その酸化シリコン膜２上に感光性ポ
リイミド樹脂をコーティングして感光性樹脂層としての
感光性ポリイミド樹脂層３を形成する。次いで、感光性
ポリイミド樹脂層３に、配線パターンに対応した溝４を
形成し、その溝４が埋め込まれるように、感光性ポリイ
ミド樹脂層３を銅薄膜で覆う。そして、銅薄膜５の表面
を、例えばケミカル・メカニカル・ポリッシング法によ
り研磨して、感光性ポリイミド樹脂層３の表面を露出さ
せる。すると、溝４内に銅薄膜が残ることになるから、
これらを配線５Ａとして利用し、各配線５Ａ間を、感光
性ポリイミド樹脂層３によって絶縁する。
膜の誘電率を低く抑えることができ、しかも配線加工も
容易に行えるようにする。 【解決手段】シリコン基板１の表面に酸化シリコン膜２
を形成し、次いで、その酸化シリコン膜２上に感光性ポ
リイミド樹脂をコーティングして感光性樹脂層としての
感光性ポリイミド樹脂層３を形成する。次いで、感光性
ポリイミド樹脂層３に、配線パターンに対応した溝４を
形成し、その溝４が埋め込まれるように、感光性ポリイ
ミド樹脂層３を銅薄膜で覆う。そして、銅薄膜５の表面
を、例えばケミカル・メカニカル・ポリッシング法によ
り研磨して、感光性ポリイミド樹脂層３の表面を露出さ
せる。すると、溝４内に銅薄膜が残ることになるから、
これらを配線５Ａとして利用し、各配線５Ａ間を、感光
性ポリイミド樹脂層３によって絶縁する。
Description
【０００１】
【発明の属する技術分野】この発明は半導体装置の製造
方法に関し、特に、層間絶縁膜を容易に形成でき、その
層間絶縁膜の誘電率を低く抑えることができ、しかも配
線加工も容易に行えるようにしたものである。
方法に関し、特に、層間絶縁膜を容易に形成でき、その
層間絶縁膜の誘電率を低く抑えることができ、しかも配
線加工も容易に行えるようにしたものである。
【０００２】
【従来の技術】従来のＬＳＩ（大規模集積回路）では、
配線間の分離や素子及び配線間の分離に主に酸化シリコ
ンや窒化シリコン等からなる層間絶縁膜が用いられてい
るが、ＬＳＩの高集積化，微細化，大規模化及び高速化
が進むに従って、回路間の寄生容量（つまり層間絶縁膜
の寄生容量）やコンタクト抵抗等のさらなる低減が望ま
れている。このため、層間絶縁膜の誘電率を引き下げる
要求が強くなっており、シリコン，酸素，フッ素等から
なる層間絶縁膜や樹脂薄膜を半導体装置内の層間絶縁膜
として利用することが検討されている。例えば感光性樹
脂をＬＳＩの層間絶縁膜に利用することも検討されてい
る（例えば、『ＩＣ用語辞典』昭和６１年７月３０日
電波新聞社発行 第８８頁“感光性ポリイミド”の項参
照。）。
配線間の分離や素子及び配線間の分離に主に酸化シリコ
ンや窒化シリコン等からなる層間絶縁膜が用いられてい
るが、ＬＳＩの高集積化，微細化，大規模化及び高速化
が進むに従って、回路間の寄生容量（つまり層間絶縁膜
の寄生容量）やコンタクト抵抗等のさらなる低減が望ま
れている。このため、層間絶縁膜の誘電率を引き下げる
要求が強くなっており、シリコン，酸素，フッ素等から
なる層間絶縁膜や樹脂薄膜を半導体装置内の層間絶縁膜
として利用することが検討されている。例えば感光性樹
脂をＬＳＩの層間絶縁膜に利用することも検討されてい
る（例えば、『ＩＣ用語辞典』昭和６１年７月３０日
電波新聞社発行 第８８頁“感光性ポリイミド”の項参
照。）。
【０００３】
【発明が解決しようとする課題】しかしながら、現在の
ところ、十分に低い誘電率を達成した層間絶縁膜は実用
には供されていない。また、従来の層間絶縁膜は、例え
ば酸化シリコン膜等をＣＶＤ法等により半導体基板上に
成膜し、その後に、レジスト塗布，露光，現像，エッチ
ング等が必要なフォトリソグラフィー法によって酸化シ
リコン膜を加工して所望の層間絶縁膜を形成するように
なっていたため、加工が面倒であり、平坦性の面でも十
分なレベルには達していなかった。
ところ、十分に低い誘電率を達成した層間絶縁膜は実用
には供されていない。また、従来の層間絶縁膜は、例え
ば酸化シリコン膜等をＣＶＤ法等により半導体基板上に
成膜し、その後に、レジスト塗布，露光，現像，エッチ
ング等が必要なフォトリソグラフィー法によって酸化シ
リコン膜を加工して所望の層間絶縁膜を形成するように
なっていたため、加工が面倒であり、平坦性の面でも十
分なレベルには達していなかった。
【０００４】さらに、従来は、層間絶縁膜の上に配線用
金属膜を成膜し、その配線用金属膜をフォトリソグラフ
ィー法によって加工して配線パターンを形成し、さらに
その上を層間絶縁膜で覆うことにより、周囲から絶縁さ
れた配線パターンを形成するようにしていたが、この方
法では加工が面倒であり、しかも配線構造が多層となる
に従って平坦性が損なわれて上層配線の断線等を招く原
因となっていた。
金属膜を成膜し、その配線用金属膜をフォトリソグラフ
ィー法によって加工して配線パターンを形成し、さらに
その上を層間絶縁膜で覆うことにより、周囲から絶縁さ
れた配線パターンを形成するようにしていたが、この方
法では加工が面倒であり、しかも配線構造が多層となる
に従って平坦性が損なわれて上層配線の断線等を招く原
因となっていた。
【０００５】本発明はこのような従来の技術における解
決すべき課題に着目してなされたものであって、絶縁膜
の誘電率を十分に低減でき、平坦性や加工性にも優れた
半導体装置の製造方法を提供することを目的としてい
る。
決すべき課題に着目してなされたものであって、絶縁膜
の誘電率を十分に低減でき、平坦性や加工性にも優れた
半導体装置の製造方法を提供することを目的としてい
る。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、請求項１に係る発明である半導体装置の製造方法
は、半導体基板に形成された絶縁膜上に感光性樹脂層を
形成し、その感光性樹脂層に配線パターンに対応する溝
を形成した後に、その溝が埋め込まれるように前記感光
性樹脂層を配線用材料膜で覆い、そして、その配線用材
料膜を、前記感光性樹脂層の表面が露出するまで研磨す
る工程を備えた。
に、請求項１に係る発明である半導体装置の製造方法
は、半導体基板に形成された絶縁膜上に感光性樹脂層を
形成し、その感光性樹脂層に配線パターンに対応する溝
を形成した後に、その溝が埋め込まれるように前記感光
性樹脂層を配線用材料膜で覆い、そして、その配線用材
料膜を、前記感光性樹脂層の表面が露出するまで研磨す
る工程を備えた。
【０００７】また、上記目的を達成するために、請求項
２に係る発明である半導体装置の製造方法は、半導体基
板に形成された絶縁膜上に感光性樹脂層を形成し、その
感光性樹脂層に配線パターンに対応する溝を形成し、そ
の溝の内面が被覆されるように前記感光性樹脂層を配線
下地膜で覆った後に、前記溝が埋め込まれるように前記
感光性樹脂層を配線用材料膜で覆い、そして、前記配線
用材料膜及び配線下地膜を、前記感光性樹脂層の表面が
露出するまで研磨する工程を備えた。
２に係る発明である半導体装置の製造方法は、半導体基
板に形成された絶縁膜上に感光性樹脂層を形成し、その
感光性樹脂層に配線パターンに対応する溝を形成し、そ
の溝の内面が被覆されるように前記感光性樹脂層を配線
下地膜で覆った後に、前記溝が埋め込まれるように前記
感光性樹脂層を配線用材料膜で覆い、そして、前記配線
用材料膜及び配線下地膜を、前記感光性樹脂層の表面が
露出するまで研磨する工程を備えた。
【０００８】そして、請求項３に係る発明は、上記請求
項１又は請求項２に係る発明である半導体装置の製造方
法において、前記配線用材料膜として銅を用いた。ここ
で、感光性樹脂層とは、例えば紫外線等の光を照射する
ことにより構造が変化する樹脂からなる層のことであ
る。つまり、塗布した感光性樹脂層に光を照射すること
により、その光が照射された部分のみ樹脂構造が変化
し、例えば感光性樹脂層全体を現像液に浸すことによっ
て、感光性樹脂層のうち光が照射された部分のみが残存
し、或いは光が照射されていない部分のみが残存するよ
うになる。かかる感光性樹脂としては、ポリイミド構造
を有する樹脂が望ましい。
項１又は請求項２に係る発明である半導体装置の製造方
法において、前記配線用材料膜として銅を用いた。ここ
で、感光性樹脂層とは、例えば紫外線等の光を照射する
ことにより構造が変化する樹脂からなる層のことであ
る。つまり、塗布した感光性樹脂層に光を照射すること
により、その光が照射された部分のみ樹脂構造が変化
し、例えば感光性樹脂層全体を現像液に浸すことによっ
て、感光性樹脂層のうち光が照射された部分のみが残存
し、或いは光が照射されていない部分のみが残存するよ
うになる。かかる感光性樹脂としては、ポリイミド構造
を有する樹脂が望ましい。
【０００９】また、配線用材料膜とは、例えば請求項３
に係る発明における銅のような金属や、不純物を添加し
た多結晶シリコン等の配線となり得る導電性材料からな
る膜のことである。そして、本発明における研磨として
は、ケミカル・メカニカル・ポリッシング等が適用でき
る。ケミカル・メカニカル・ポリッシングとは、機械的
研磨と化学的反応とを併せ持った研磨方法であり、例え
ばその一例として、酸性或いはアルカリ性の溶液に研磨
粒子を分散させてなる研磨剤を、研磨対象の表面に供給
しながら研磨布を押し付けて研磨する、という方法があ
る。
に係る発明における銅のような金属や、不純物を添加し
た多結晶シリコン等の配線となり得る導電性材料からな
る膜のことである。そして、本発明における研磨として
は、ケミカル・メカニカル・ポリッシング等が適用でき
る。ケミカル・メカニカル・ポリッシングとは、機械的
研磨と化学的反応とを併せ持った研磨方法であり、例え
ばその一例として、酸性或いはアルカリ性の溶液に研磨
粒子を分散させてなる研磨剤を、研磨対象の表面に供給
しながら研磨布を押し付けて研磨する、という方法があ
る。
【００１０】さらに、請求項２に係る発明における配線
下地膜は、感光性樹脂層と配線用材料膜との密着性の向
上や、後に形成される配線の酸化を防止するために形成
するものであり、その一例としては、クロム金属膜や窒
化チタン膜、或いは窒化シリコン膜や酸化シリコン膜等
の絶縁膜が挙げられる。
下地膜は、感光性樹脂層と配線用材料膜との密着性の向
上や、後に形成される配線の酸化を防止するために形成
するものであり、その一例としては、クロム金属膜や窒
化チタン膜、或いは窒化シリコン膜や酸化シリコン膜等
の絶縁膜が挙げられる。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して詳細に説明する。図１乃至図５は本発明の第
１の実施の形態を示す図であって、これらは半導体装置
の製造手順を示す斜視図である。即ち、この実施の形態
における半導体装置の製造手順を順に説明すると、先ず
図１に示すように、半導体基板としてのシリコン基板１
の表面に絶縁膜としての酸化シリコン膜２を形成し、次
いで図２に示すように、その酸化シリコン膜２上に感光
性樹脂としての感光性ポリイミド樹脂をコーティングし
て感光性樹脂層としての感光性ポリイミド樹脂層３を形
成する。
を参照して詳細に説明する。図１乃至図５は本発明の第
１の実施の形態を示す図であって、これらは半導体装置
の製造手順を示す斜視図である。即ち、この実施の形態
における半導体装置の製造手順を順に説明すると、先ず
図１に示すように、半導体基板としてのシリコン基板１
の表面に絶縁膜としての酸化シリコン膜２を形成し、次
いで図２に示すように、その酸化シリコン膜２上に感光
性樹脂としての感光性ポリイミド樹脂をコーティングし
て感光性樹脂層としての感光性ポリイミド樹脂層３を形
成する。
【００１２】かかる感光性ポリイミド樹脂層３は、例え
ば図１に示すような酸化シリコン膜２が形成されたシリ
コン基板１をスピナー固定し、そのシリコン基板１表面
に感光性ポリイミド樹脂を滴下した後に、例えば毎分３
５００回転の割合で４０秒回転させることにより形成す
ることができる。次いで、図３に示すように、感光性ポ
リイミド樹脂層３に、配線パターンに対応した溝４を形
成する。例えば、感光性ポリイミド樹脂としてエステル
ボンドタイプの樹脂を塗布し、光源とシリコン基板１と
の間に所定のマスクを介在させた状態で紫外線を照射す
ることにより、感光性ポリイミド樹脂層３の溝４を形成
する部分以外の部分を固化させ、その後に現像及び窒素
雰囲気内で３５０度のキュアリング（加熱処理）を行
い、最終的に膜厚１．０μｍ程度の感光性ポリイミド膜
３を図３のような構造に仕上げることができる。
ば図１に示すような酸化シリコン膜２が形成されたシリ
コン基板１をスピナー固定し、そのシリコン基板１表面
に感光性ポリイミド樹脂を滴下した後に、例えば毎分３
５００回転の割合で４０秒回転させることにより形成す
ることができる。次いで、図３に示すように、感光性ポ
リイミド樹脂層３に、配線パターンに対応した溝４を形
成する。例えば、感光性ポリイミド樹脂としてエステル
ボンドタイプの樹脂を塗布し、光源とシリコン基板１と
の間に所定のマスクを介在させた状態で紫外線を照射す
ることにより、感光性ポリイミド樹脂層３の溝４を形成
する部分以外の部分を固化させ、その後に現像及び窒素
雰囲気内で３５０度のキュアリング（加熱処理）を行
い、最終的に膜厚１．０μｍ程度の感光性ポリイミド膜
３を図３のような構造に仕上げることができる。
【００１３】次いで、図４に示すように、溝４が埋め込
まれるように、感光性ポリイミド樹脂層３を配線用材料
膜としての銅薄膜５で覆う。かかる銅薄膜５は、例えば
ＣＶＤ法により成膜することができ、その膜厚は２．０
μｍ程度とする。銅薄膜５をＣＶＤ法により成膜する際
のソースガスにはヘキサフルオロアセチルアセトネート
銅（Ｃｕ（ＨＦＡ））を用い、基板温度３５０℃で成膜
することができる。
まれるように、感光性ポリイミド樹脂層３を配線用材料
膜としての銅薄膜５で覆う。かかる銅薄膜５は、例えば
ＣＶＤ法により成膜することができ、その膜厚は２．０
μｍ程度とする。銅薄膜５をＣＶＤ法により成膜する際
のソースガスにはヘキサフルオロアセチルアセトネート
銅（Ｃｕ（ＨＦＡ））を用い、基板温度３５０℃で成膜
することができる。
【００１４】そして、図４に示すような構造が得られた
ら、銅薄膜５の表面を、例えばケミカル・メカニカル・
ポリッシング法により１．０μｍ以上研磨して、図５に
示すように、感光性ポリイミド樹脂層３の表面を露出さ
せる。この研磨は、例えば、１容量％の硝酸と２重量％
のベンゾトリアゾール（ＢＴＡ）水溶液に粒径０．２μ
ｍ以下のアルミナ粉を分散させたスラリを用い、面圧約
２００ｇ／ｃｍ2 で行うことができる。
ら、銅薄膜５の表面を、例えばケミカル・メカニカル・
ポリッシング法により１．０μｍ以上研磨して、図５に
示すように、感光性ポリイミド樹脂層３の表面を露出さ
せる。この研磨は、例えば、１容量％の硝酸と２重量％
のベンゾトリアゾール（ＢＴＡ）水溶液に粒径０．２μ
ｍ以下のアルミナ粉を分散させたスラリを用い、面圧約
２００ｇ／ｃｍ2 で行うことができる。
【００１５】すると、図５に示すように、溝４内に銅薄
膜５が残ることになるから、これらが配線５Ａとして利
用されるようになり、各配線５Ａ間が、感光性ポリイミ
ド樹脂層３によって絶縁されることになる。このよう
に、本実施の形態にあっては、感光性ポリイミド樹脂層
３に紫外線を照射し現像して溝４を形成し、その溝４内
に配線５Ａを埋め込むようにしているため、配線５Ａ間
を絶縁する絶縁膜を容易に加工することができる。ま
た、配線５Ａ間を絶縁する絶縁膜として働く感光性ポリ
イミド樹脂層３は、その誘電率が酸化シリコンや窒化シ
リコンに比較して低いため、配線５Ａ間の寄生容量が小
さくなるという利点もある。しかも、配線５Ａを、上述
したように銅薄膜５の成膜及びその後の研磨により加工
しているから、配線加工も容易であるという利点もあ
る。よって、本実施の形態で示した半導体装置の製造方
法は、高集積化，微細化，大規模化及び高速化が進んだ
ＬＳＩの製造工程に好適に採用することができる。
膜５が残ることになるから、これらが配線５Ａとして利
用されるようになり、各配線５Ａ間が、感光性ポリイミ
ド樹脂層３によって絶縁されることになる。このよう
に、本実施の形態にあっては、感光性ポリイミド樹脂層
３に紫外線を照射し現像して溝４を形成し、その溝４内
に配線５Ａを埋め込むようにしているため、配線５Ａ間
を絶縁する絶縁膜を容易に加工することができる。ま
た、配線５Ａ間を絶縁する絶縁膜として働く感光性ポリ
イミド樹脂層３は、その誘電率が酸化シリコンや窒化シ
リコンに比較して低いため、配線５Ａ間の寄生容量が小
さくなるという利点もある。しかも、配線５Ａを、上述
したように銅薄膜５の成膜及びその後の研磨により加工
しているから、配線加工も容易であるという利点もあ
る。よって、本実施の形態で示した半導体装置の製造方
法は、高集積化，微細化，大規模化及び高速化が進んだ
ＬＳＩの製造工程に好適に採用することができる。
【００１６】図６は本発明の第２の実施の形態を示す図
であって、これも半導体装置の製造手順の一部を示す斜
視図である。即ち、この実施の形態では、上記第１の実
施の形態で得られた図５に示すようなシリコン基板１
を、多層配線構造に拡張したものである。具体的には、
図５に示すような構造が得られた後に、その上面に上記
と同様の方法で感光性ポリイミド樹脂を塗布し、その全
面に紫外線を照射して全体を固化して、感光性ポリイミ
ド樹脂層６を形成する。
であって、これも半導体装置の製造手順の一部を示す斜
視図である。即ち、この実施の形態では、上記第１の実
施の形態で得られた図５に示すようなシリコン基板１
を、多層配線構造に拡張したものである。具体的には、
図５に示すような構造が得られた後に、その上面に上記
と同様の方法で感光性ポリイミド樹脂を塗布し、その全
面に紫外線を照射して全体を固化して、感光性ポリイミ
ド樹脂層６を形成する。
【００１７】そして、その感光性ポリイミド樹脂層６の
表面に、上記第１の実施の形態で感光性ポリイミド樹脂
層３，溝４及び配線５Ａを形成したのと同様の手順で、
感光性ポリイミド樹脂層７，溝８及び配線９を形成す
る。このように、本発明に係る半導体装置の製造方法で
あれば、多層配線構造の加工も容易に行うことができ
る。しかも、感光性ポリイミド樹脂層３及び配線５Ａ上
面を研磨加工によって容易に平坦に仕上げることができ
るから、多層配線構造が２段，３段，…，と進んでも、
上層配線の高い平坦性が得られ、その断線等の危険性を
低減することができる。
表面に、上記第１の実施の形態で感光性ポリイミド樹脂
層３，溝４及び配線５Ａを形成したのと同様の手順で、
感光性ポリイミド樹脂層７，溝８及び配線９を形成す
る。このように、本発明に係る半導体装置の製造方法で
あれば、多層配線構造の加工も容易に行うことができ
る。しかも、感光性ポリイミド樹脂層３及び配線５Ａ上
面を研磨加工によって容易に平坦に仕上げることができ
るから、多層配線構造が２段，３段，…，と進んでも、
上層配線の高い平坦性が得られ、その断線等の危険性を
低減することができる。
【００１８】図７乃至図９は本発明の第３の実施の形態
を示す図であって、これらも半導体装置の製造手順を示
す斜視図である。即ち、上記第１の実施の形態における
図１乃至図３と同様の処理を行って得られたシリコン基
板１に対して、その溝４の内壁が被覆されるように、感
光性ポリイミド樹脂層３の表面を、配線下地膜としての
クロム層１０で覆う。その様子を図７に示す。なお、ク
ロム層１０は例えばスパッタリング法により形成するこ
とができ、その膜厚は２００Å程度とする。
を示す図であって、これらも半導体装置の製造手順を示
す斜視図である。即ち、上記第１の実施の形態における
図１乃至図３と同様の処理を行って得られたシリコン基
板１に対して、その溝４の内壁が被覆されるように、感
光性ポリイミド樹脂層３の表面を、配線下地膜としての
クロム層１０で覆う。その様子を図７に示す。なお、ク
ロム層１０は例えばスパッタリング法により形成するこ
とができ、その膜厚は２００Å程度とする。
【００１９】次いで、図８に示すように、溝４が埋め込
まれるように、感光性ポリイミド樹脂層３を配線用材料
膜としての銅薄膜５で覆う。かかる銅薄膜５の成膜条件
等は上記第１の実施の形態と同様である。そして、図８
に示すような構造が得られたら、銅薄膜５及びクロム層
１０を、例えばケミカル・メカニカル・ポリッシング法
により１．０μｍ以上研磨して、図９に示すように、感
光性ポリイミド樹脂層３の表面を露出させる。この研磨
の条件も、上記第１の実施の形態と同様である。
まれるように、感光性ポリイミド樹脂層３を配線用材料
膜としての銅薄膜５で覆う。かかる銅薄膜５の成膜条件
等は上記第１の実施の形態と同様である。そして、図８
に示すような構造が得られたら、銅薄膜５及びクロム層
１０を、例えばケミカル・メカニカル・ポリッシング法
により１．０μｍ以上研磨して、図９に示すように、感
光性ポリイミド樹脂層３の表面を露出させる。この研磨
の条件も、上記第１の実施の形態と同様である。
【００２０】すると、図９に示すように、溝４内に銅薄
膜５が残ることになるから、これら配線５Ａとして利用
されるようになり、各配線５Ａ間が、感光性ポリイミド
樹脂層３によって絶縁されることになる。そして、本実
施の形態であっても、上記第１の実施の形態と同様に、
配線５Ａ間の絶縁膜の加工が容易であり、配線５Ａ間の
寄生容量も小さくなり、配線加工も容易であるという利
点がある。
膜５が残ることになるから、これら配線５Ａとして利用
されるようになり、各配線５Ａ間が、感光性ポリイミド
樹脂層３によって絶縁されることになる。そして、本実
施の形態であっても、上記第１の実施の形態と同様に、
配線５Ａ間の絶縁膜の加工が容易であり、配線５Ａ間の
寄生容量も小さくなり、配線加工も容易であるという利
点がある。
【００２１】また、本実施の形態では、配線５Ａの下地
層としてクロム層１０を形成しているため、感光性ポリ
イミド樹脂層３と銅薄膜５との密着性が向上するし、酸
化シリコン膜２表面からくる酸素が配線５Ａ側に至り難
くなるから、その配線５Ａの酸化を防止することもでき
る。そして、そのような有利な構造も、加工面での複雑
化等を招くことなく容易に実現することができるという
利点がある。
層としてクロム層１０を形成しているため、感光性ポリ
イミド樹脂層３と銅薄膜５との密着性が向上するし、酸
化シリコン膜２表面からくる酸素が配線５Ａ側に至り難
くなるから、その配線５Ａの酸化を防止することもでき
る。そして、そのような有利な構造も、加工面での複雑
化等を招くことなく容易に実現することができるという
利点がある。
【００２２】なお、配線５Ａの下地層としてクロム層１
０を形成するこの第３の実施の形態のような構造であっ
ても、上記第２の実施の形態と同様の手順で多層配線構
造とすることができるし、その場合でも、多層配線構造
の加工も容易であるし、しかも平坦性に優れているか
ら、上層配線の断線等の危険性を低減することができる
ようになる。
０を形成するこの第３の実施の形態のような構造であっ
ても、上記第２の実施の形態と同様の手順で多層配線構
造とすることができるし、その場合でも、多層配線構造
の加工も容易であるし、しかも平坦性に優れているか
ら、上層配線の断線等の危険性を低減することができる
ようになる。
【００２３】なお、上述した各実施の形態で示した各条
件は、本発明者等が行った製造実験を根拠にしたもので
あるが、これ以外の条件も当然に採用可能である。
件は、本発明者等が行った製造実験を根拠にしたもので
あるが、これ以外の条件も当然に採用可能である。
【００２４】
【発明の効果】以上説明したように、本発明によれば、
配線間等を絶縁する絶縁膜を容易に加工することがで
き、配線間の寄生容量を小さくすることができ、配線加
工も容易であり、平坦性にも優れている、という種々の
効果が得られる。
配線間等を絶縁する絶縁膜を容易に加工することがで
き、配線間の寄生容量を小さくすることができ、配線加
工も容易であり、平坦性にも優れている、という種々の
効果が得られる。
【図１】第１の実施の形態の半導体装置の製造工程の一
部を示す斜視図である。
部を示す斜視図である。
【図２】第１の実施の形態の半導体装置の製造工程の他
の一部を示す斜視図である。
の一部を示す斜視図である。
【図３】第１の実施の形態の半導体装置の製造工程の他
の一部を示す斜視図である。
の一部を示す斜視図である。
【図４】第１の実施の形態の半導体装置の製造工程の他
の一部を示す斜視図である。
の一部を示す斜視図である。
【図５】第１の実施の形態の半導体装置の製造工程の他
の一部を示す斜視図である。
の一部を示す斜視図である。
【図６】第２の実施の形態の半導体装置の製造工程の一
部を示す斜視図である。
部を示す斜視図である。
【図７】第３の実施の形態の半導体装置の製造工程の一
部を示す斜視図である。
部を示す斜視図である。
【図８】第３の実施の形態の半導体装置の製造工程の他
の一部を示す斜視図である。
の一部を示す斜視図である。
【図９】第３の実施の形態の半導体装置の製造工程の他
の一部を示す斜視図である。
の一部を示す斜視図である。
１ シリコン基板（半導体基板） ２ 酸化シリコン膜（絶縁膜） ３ 感光性ポリイミド樹脂層（感光性樹脂層） ４ 溝 ５ 銅薄膜（配線用材料膜） ５Ａ 配線 １０ クロム層（配線下地膜）
Claims (3)
- 【請求項１】 半導体基板に形成された絶縁膜上に感光
性樹脂層を形成し、その感光性樹脂層に配線パターンに
対応する溝を形成した後に、その溝が埋め込まれるよう
に前記感光性樹脂層を配線用材料膜で覆い、そして、そ
の配線用材料膜を、前記感光性樹脂層の表面が露出する
まで研磨する工程を備えたことを特徴とする半導体装置
の製造方法。 - 【請求項２】 半導体基板に形成された絶縁膜上に感光
性樹脂層を形成し、その感光性樹脂層に配線パターンに
対応する溝を形成し、その溝の内面が被覆されるように
前記感光性樹脂層を配線下地膜で覆った後に、前記溝が
埋め込まれるように前記感光性樹脂層を配線用材料膜で
覆い、そして、前記配線用材料膜及び配線下地膜を、前
記感光性樹脂層の表面が露出するまで研磨する工程を備
えたことを特徴とする半導体装置の製造方法。 - 【請求項３】 前記配線用材料膜は銅薄膜である請求項
１又は請求項２記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18389495A JPH0936115A (ja) | 1995-07-20 | 1995-07-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18389495A JPH0936115A (ja) | 1995-07-20 | 1995-07-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0936115A true JPH0936115A (ja) | 1997-02-07 |
Family
ID=16143683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18389495A Withdrawn JPH0936115A (ja) | 1995-07-20 | 1995-07-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0936115A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6326698B1 (en) * | 2000-06-08 | 2001-12-04 | Micron Technology, Inc. | Semiconductor devices having protective layers thereon through which contact pads are exposed and stereolithographic methods of fabricating such semiconductor devices |
| US6656828B1 (en) | 1999-01-22 | 2003-12-02 | Hitachi, Ltd. | Method of forming bump electrodes |
| JP2020077743A (ja) * | 2018-11-07 | 2020-05-21 | 日立化成株式会社 | 積層体及び半導体パッケージ |
| CN113035727A (zh) * | 2019-12-09 | 2021-06-25 | 盛美半导体设备(上海)股份有限公司 | 一种半导体封装结构及封装方法 |
-
1995
- 1995-07-20 JP JP18389495A patent/JPH0936115A/ja not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6656828B1 (en) | 1999-01-22 | 2003-12-02 | Hitachi, Ltd. | Method of forming bump electrodes |
| US6326698B1 (en) * | 2000-06-08 | 2001-12-04 | Micron Technology, Inc. | Semiconductor devices having protective layers thereon through which contact pads are exposed and stereolithographic methods of fabricating such semiconductor devices |
| US6544821B2 (en) | 2000-06-08 | 2003-04-08 | Micron Technology, Inc. | Stereolithographic methods of fabricating semiconductor devices having protective layers thereon through which contact pads are exposed |
| US6861763B2 (en) | 2000-06-08 | 2005-03-01 | Micron Technology, Inc. | Semiconductor devices having stereolithographically fabricated protective layers thereon through which contact pads are exposed and assemblies including the same |
| US6893904B2 (en) | 2000-06-08 | 2005-05-17 | Micron Technology, Inc. | Stereolithographic methods of fabricating semiconductor devices having protective layers thereon through which contact pads are exposed |
| US7166925B2 (en) | 2000-06-08 | 2007-01-23 | Micron Technology, Inc. | Semiconductor devices having stereolithographically fabricated protective layers thereon through which contact pads are exposed and assemblies including the same |
| JP2020077743A (ja) * | 2018-11-07 | 2020-05-21 | 日立化成株式会社 | 積層体及び半導体パッケージ |
| CN113035727A (zh) * | 2019-12-09 | 2021-06-25 | 盛美半导体设备(上海)股份有限公司 | 一种半导体封装结构及封装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0455031B1 (en) | Process for forming multi-level coplanar conductor/insulator films employing photosensitive polyimide polymer compositions | |
| EP0146038A2 (en) | Planarization of multi-level interconnected metallization system | |
| EP0455032B1 (en) | Process for forming multi-level coplanar conductor/insulator films employing photosensitive polyimide polymer compositions | |
| JPS63501186A (ja) | ポリイミド絶縁層中に垂直接続部を形成する方法 | |
| JP2763023B2 (ja) | 半導体装置の製造方法 | |
| JP2003163265A (ja) | 配線構造およびその製造方法 | |
| JPH0936115A (ja) | 半導体装置の製造方法 | |
| JP2002009202A (ja) | 低誘電率樹脂絶縁層の製造方法及び該絶縁層を用いた回路基板の製造方法及び該絶縁層を用いた薄膜多層回路フィルムの製造方法 | |
| JP2001345380A (ja) | 半導体装置の製造方法および半導体装置 | |
| TW413917B (en) | Semiconductor device and method of manufacturing the same | |
| JPS58191451A (ja) | 集積回路の電気接触用孔への相互接続線の位置決め形成方法 | |
| JP2000012539A (ja) | 半導体装置の製造方法 | |
| TW200847881A (en) | Method for manufacturing metal lines in multi-layer substrate and structure thereof | |
| JP2002110788A (ja) | 半導体装置およびその製造方法 | |
| JPS6035535A (ja) | 半導体装置の製造方法 | |
| JPS6313347B2 (ja) | ||
| JPS6313346B2 (ja) | ||
| JP3583093B2 (ja) | 半導体装置の製造方法 | |
| TW415032B (en) | Dual damascene process | |
| JPH11274296A (ja) | 多層配線構造及びその形成方法 | |
| JP3450150B2 (ja) | 半導体装置の製造方法 | |
| JPH09298197A (ja) | 半導体装置の製造方法 | |
| JPH0425701B2 (ja) | ||
| JPS60105254A (ja) | プレ−ナ−素子形成方法 | |
| JPH0936110A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021001 |