JPS6035535A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6035535A JPS6035535A JP14369483A JP14369483A JPS6035535A JP S6035535 A JPS6035535 A JP S6035535A JP 14369483 A JP14369483 A JP 14369483A JP 14369483 A JP14369483 A JP 14369483A JP S6035535 A JPS6035535 A JP S6035535A
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- insulating film
- wiring
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000011521 glass Substances 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000001312 dry etching Methods 0.000 claims abstract description 3
- 238000009413 insulation Methods 0.000 claims description 5
- 238000004528 spin coating Methods 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000013007 heat curing Methods 0.000 claims description 2
- 235000010627 Phaseolus vulgaris Nutrition 0.000 claims 1
- 244000046052 Phaseolus vulgaris Species 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 32
- 229910052782 aluminium Inorganic materials 0.000 abstract description 26
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 26
- 239000000377 silicon dioxide Substances 0.000 abstract description 16
- 238000000034 method Methods 0.000 abstract description 13
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 3
- 238000005530 etching Methods 0.000 abstract description 2
- 238000010438 heat treatment Methods 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 210000001364 upper extremity Anatomy 0.000 description 2
- 235000017166 Bambusa arundinacea Nutrition 0.000 description 1
- 235000017491 Bambusa tulda Nutrition 0.000 description 1
- 241001330002 Bambuseae Species 0.000 description 1
- 101100008044 Caenorhabditis elegans cut-1 gene Proteins 0.000 description 1
- 235000015334 Phyllostachys viridis Nutrition 0.000 description 1
- 102100037547 Semenogelin-2 Human genes 0.000 description 1
- 101710089335 Semenogelin-2 Proteins 0.000 description 1
- 239000011425 bamboo Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000001723 curing Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
この発ゆＪ１’Ｊ牛導体装置の！Ｉ＋？！途方法、特に
スピン塗布と加熱硬化によってスピンコードガラスＩｌ
ｌ形成することによシ平担な表面を得るようにした多層
配線構造の半導体装１首の製造方法に関するものである
。
スピン塗布と加熱硬化によってスピンコードガラスＩｌ
ｌ形成することによシ平担な表面を得るようにした多層
配線構造の半導体装１首の製造方法に関するものである
。
（従来技術）
半導体装詐の高集積化に伴い多層配線構造にすることが
必要となってくる。この多層配線は、絶縁膜と配＃ｉ！
層とを積層して形成される。
必要となってくる。この多層配線は、絶縁膜と配＃ｉ！
層とを積層して形成される。
従来の多層配線の形成方法を第１図によυ説明する。第
１図において、１は半導体基板であり、まず、この基板
１上にＰＳＧＩＩＡ（ＩＪン奮含んだ５ｉ（ｈ膜）２を
形成する。次に、こりＰＳＧＩ換２上に厚さ４０００〜
１００ＯＯＡの第１層アルミニウム配＃３’を形成する
。しかる後、そのアルミニウム配線３上を含む前記１）
Ｓ Ｇ膜２上に、貞１ｊ記アルミニウム配＆＋３とｔ
まは回じ膜厚のＰＳＧ股の絶縁膜４を形成する。そのゼ
、・、絶＃−１」弥４上に１約１ＯＯＯＯＸ厚の第２層
アルミニウム配線形成用のアルミニウム層５全形成し、
アルミニウム層５上にはフォトレジスト６を塗布−Ｊ−
る。そして、このフォトレジスト６を霧光・現像してノ
ターン化し、このパターン化されたフ第１・レジスト全
マスクとしてアルミニウムｒｔｉ５＊エツチングするこ
とによシ第２層アルミニウム配線を形成丁ゐ。
１図において、１は半導体基板であり、まず、この基板
１上にＰＳＧＩＩＡ（ＩＪン奮含んだ５ｉ（ｈ膜）２を
形成する。次に、こりＰＳＧＩ換２上に厚さ４０００〜
１００ＯＯＡの第１層アルミニウム配＃３’を形成する
。しかる後、そのアルミニウム配線３上を含む前記１）
Ｓ Ｇ膜２上に、貞１ｊ記アルミニウム配＆＋３とｔ
まは回じ膜厚のＰＳＧ股の絶縁膜４を形成する。そのゼ
、・、絶＃−１」弥４上に１約１ＯＯＯＯＸ厚の第２層
アルミニウム配線形成用のアルミニウム層５全形成し、
アルミニウム層５上にはフォトレジスト６を塗布−Ｊ−
る。そして、このフォトレジスト６を霧光・現像してノ
ターン化し、このパターン化されたフ第１・レジスト全
マスクとしてアルミニウムｒｔｉ５＊エツチングするこ
とによシ第２層アルミニウム配線を形成丁ゐ。
このような形成法では、第１層アルミニウム配線３によ
る段差のために、その上に形成される絶縁膜４に急峻な
段差が生じる。特にひどいときは、段差部の下端に凹状
のへこみ、が形成さ！しる。したがって、絶縁膜４土に
アルミニウム層５を形成したにＪ、’、合、絶縁膜４の
路肩部分７て段切れｔ起すことがある。また、アルミニ
ウム層５をバターニングづるためにフォトレジスト層６
全露光・現像したＭ÷合に、アルミニウム層５の段差部
の側少部に未露光部分８が発生してレジストが残り、ア
ルミニウム層５のエツチングのときにエツチング残りが
生じるので、短絡の原因となった。
る段差のために、その上に形成される絶縁膜４に急峻な
段差が生じる。特にひどいときは、段差部の下端に凹状
のへこみ、が形成さ！しる。したがって、絶縁膜４土に
アルミニウム層５を形成したにＪ、’、合、絶縁膜４の
路肩部分７て段切れｔ起すことがある。また、アルミニ
ウム層５をバターニングづるためにフォトレジスト層６
全露光・現像したＭ÷合に、アルミニウム層５の段差部
の側少部に未露光部分８が発生してレジストが残り、ア
ルミニウム層５のエツチングのときにエツチング残りが
生じるので、短絡の原因となった。
このような欠点を・防ぐ方法として龜、できるだり第１
／Ｆ７配線の上の絶縁タケ３１′−担化して、段差を
少ムくすることが必要である。
／Ｆ７配線の上の絶縁タケ３１′−担化して、段差を
少ムくすることが必要である。
平担化する方法の１つとして、スピンコードガラス膜の
形成法がある。第２図は、その方法を適用して多層配線
を形成した図である。この場合は、第１層アルミニウム
配線３全形成した後、スピン塗布ト加熱硬化にょシスビ
ンコートカシスＩＮ、７ことえはリンを含むシリカフィ
ルム９を形成し、その後、絶縁膜４を化学気相成長法（
ＣＶ Ｄ法） ｐｔ二より形成し、以後、第１図と同ト
）＜にフる。
形成法がある。第２図は、その方法を適用して多層配線
を形成した図である。この場合は、第１層アルミニウム
配線３全形成した後、スピン塗布ト加熱硬化にょシスビ
ンコートカシスＩＮ、７ことえはリンを含むシリカフィ
ルム９を形成し、その後、絶縁膜４を化学気相成長法（
ＣＶ Ｄ法） ｐｔ二より形成し、以後、第１図と同ト
）＜にフる。
このような方法によれば、スピン塗布によるシリカフィ
ルム９の表面形状が平Ｊｉｌになるので、ＣＶＤ絶縁膜
４も平■」となυ、その結果として上述の欠点全除去で
きる。
ルム９の表面形状が平Ｊｉｌになるので、ＣＶＤ絶縁膜
４も平■」となυ、その結果として上述の欠点全除去で
きる。
しかるに、上記の従来の方法では、シリカフィルム９形
成後の熱処μｍ（時、たとえは第２層配線形成■、ｉの
シンター１積に発生する第１層配前脚ルミニウムのヒロ
ックのためしこ、第３図に示すようＶＣｌそのヒロック
１０を核とじてシリカフィルム０にクラック１１が入り
、ひどい時は、それか原因して、ＣＶｌ）絶縁膜４に−
までクラックが入るという欠点があった。
成後の熱処μｍ（時、たとえは第２層配線形成■、ｉの
シンター１積に発生する第１層配前脚ルミニウムのヒロ
ックのためしこ、第３図に示すようＶＣｌそのヒロック
１０を核とじてシリカフィルム０にクラック１１が入り
、ひどい時は、それか原因して、ＣＶｌ）絶縁膜４に−
までクラックが入るという欠点があった。
（発明の目的）
この発明は上記の点に鑑みないれたもので、スピンコー
ドガラス脱形成後の熱処理時ＩＣ発生する配線層表面の
ヒロックによってガラス膜にクシツクが生じること全防
止した半導体装１白−の製逍カ陳を提供することを目的
とする。
ドガラス脱形成後の熱処理時ＩＣ発生する配線層表面の
ヒロックによってガラス膜にクシツクが生じること全防
止した半導体装１白−の製逍カ陳を提供することを目的
とする。
（実施例）
以下この発［ｌ！＋］の一実施例を第４１を瓢照して説
明す不。
明す不。
第４図（ａ）において、２１はシリコン半導体基板であ
る。まず、この半導体基＆２１上に第１の絶縁１次とし
てｌ） Ｓ Ｇ膜２２を形成する。次に、この１） Ｓ
Ｇ Ｍ２２上ｖｒ３（足部分に厚さ４ｏｏｏ 〜１ｏ
ｏｏｏＸの第１層アルミニウム配線２：う（第１の配Ｎ
Ｍｆｖｉ）を形成する。しかる後、このアルミニウム配
線２３士を含む前記ＰＳＧ膜２膜上２上スピン塗イ（１
と加熱硬化によりシリカフィルム２４（スヒンコ−トカ
ラス膜）を形成する、（第４図（ａ）） このシリカフィルム２４の形成には、−例として、アル
コール浴液に５ｔ（ＯＨ）ａ葡５ｉ（ｈ換カで約４．８
％含むもの一金用いる。この溶液は、溶媒が蒸発乾燥す
ると、Ｓｉ （ＯＲ）４ →５ｉＯｚ ｆ ２Ｈ２０（
７）反応式により二酸化珪素層を形成する。この反応は
常温でおる程度反応するが、不充分でめる。こり反応を
完全にするためには加熱することが必要である。下層に
アルミニウム前脚がある場合、加熱温度は約４５０℃以
下が適当である。加熱は、浴液のスピン塗布後に約２５
０ ’Ｇで行われ、さらに後述する絶縁膜（ＣＶＤ ）
）ＳＧＩＩ巳−りの生成時にも約４５０℃によって行わ
れる。
る。まず、この半導体基＆２１上に第１の絶縁１次とし
てｌ） Ｓ Ｇ膜２２を形成する。次に、この１） Ｓ
Ｇ Ｍ２２上ｖｒ３（足部分に厚さ４ｏｏｏ 〜１ｏ
ｏｏｏＸの第１層アルミニウム配線２：う（第１の配Ｎ
Ｍｆｖｉ）を形成する。しかる後、このアルミニウム配
線２３士を含む前記ＰＳＧ膜２膜上２上スピン塗イ（１
と加熱硬化によりシリカフィルム２４（スヒンコ−トカ
ラス膜）を形成する、（第４図（ａ）） このシリカフィルム２４の形成には、−例として、アル
コール浴液に５ｔ（ＯＨ）ａ葡５ｉ（ｈ換カで約４．８
％含むもの一金用いる。この溶液は、溶媒が蒸発乾燥す
ると、Ｓｉ （ＯＲ）４ →５ｉＯｚ ｆ ２Ｈ２０（
７）反応式により二酸化珪素層を形成する。この反応は
常温でおる程度反応するが、不充分でめる。こり反応を
完全にするためには加熱することが必要である。下層に
アルミニウム前脚がある場合、加熱温度は約４５０℃以
下が適当である。加熱は、浴液のスピン塗布後に約２５
０ ’Ｇで行われ、さらに後述する絶縁膜（ＣＶＤ ）
）ＳＧＩＩ巳−りの生成時にも約４５０℃によって行わ
れる。
このようにしてシリカフィルム２４を形成したならは、
次に、フッ化炭素系のガスたとえはＣ，Ｆ。
次に、フッ化炭素系のガスたとえはＣ，Ｆ。
などのガスによシ、第１層アルミニウム配、ｌｌ！１１
２３の上部表面が現われるまでシリカフィルム２４を全
面ドライエツチングする。これによシ、第１層アルミニ
ウム配線２３上にはシリカフィルム２４がなくなる。（
８１４４図（ｂ）） しかる後、第１層アルミニウム前約２３上金含むシリカ
フィルム２４上にＣＶＤ ＰＳＧ ＃のｉｈ膜２５（第
２の絶縁膜）を、第１層アルミニウム配線２３とはは同
じ膜厚に形成し、この絶縁Ｉｔ！４２５上には第２層ア
ルミニウム配線２６を形成する。
２３の上部表面が現われるまでシリカフィルム２４を全
面ドライエツチングする。これによシ、第１層アルミニ
ウム配線２３上にはシリカフィルム２４がなくなる。（
８１４４図（ｂ）） しかる後、第１層アルミニウム前約２３上金含むシリカ
フィルム２４上にＣＶＤ ＰＳＧ ＃のｉｈ膜２５（第
２の絶縁膜）を、第１層アルミニウム配線２３とはは同
じ膜厚に形成し、この絶縁Ｉｔ！４２５上には第２層ア
ルミニウム配線２６を形成する。
（発明の効果）
以上の一実施例から明らかなように、こり九明の方法で
は、スピンコードガラス膜を形成した後に、このスピン
コードガラス膜全全面ドライエツチングして、スピンコ
ードガラスミｔ第１の配線層上からは取シ除く。すなわ
ち、スピンコードガラス膜のクラックが生じる部分を除
去するのである。したがって、第１の配線層に発生する
ヒロックによって以前のようにスピンコードガラス膜に
クラックが生じることはなくなり、勿論、その上の第２
の絶縁膜にクラックが生じることもない。
は、スピンコードガラス膜を形成した後に、このスピン
コードガラス膜全全面ドライエツチングして、スピンコ
ードガラスミｔ第１の配線層上からは取シ除く。すなわ
ち、スピンコードガラス膜のクラックが生じる部分を除
去するのである。したがって、第１の配線層に発生する
ヒロックによって以前のようにスピンコードガラス膜に
クラックが生じることはなくなり、勿論、その上の第２
の絶縁膜にクラックが生じることもない。
また、スピンコードガラス膜全全面ドライエツチングす
るため、表面形状ｔよほとんど変らず平担である。した
がって、その上に形成する第２の絶縁膜や第２の配線層
用金属層は一様な平担な表面を形成することが可能とな
り、急峻な段差に゛よって生じる第２の配線層の断か１
（や短絡を防ぐことができる。
るため、表面形状ｔよほとんど変らず平担である。した
がって、その上に形成する第２の絶縁膜や第２の配線層
用金属層は一様な平担な表面を形成することが可能とな
り、急峻な段差に゛よって生じる第２の配線層の断か１
（や短絡を防ぐことができる。
さらに、第２の配＃Ｊ層用金柘）〜の表面が平担になれ
は、その表面上に形成するパターン化のためのフォトレ
ジスト層としても凹凸のない均一な膜厚のものが得られ
るので、高精度なフォトレジストマスク／ぐターンを得
ることもできるようになる。
は、その表面上に形成するパターン化のためのフォトレ
ジスト層としても凹凸のない均一な膜厚のものが得られ
るので、高精度なフォトレジストマスク／ぐターンを得
ることもできるようになる。
第１図は従来の多層配線の形成方法を説明１−るための
断面図、第２図は従来の他の多ノ會前脚の形成方法全貌
間するための断面図、第３図は第２図の他の方法におい
てシリカフィルムにクラックが生じる様子を示す平面図
、第４図はこの発明の半導体装１６の製造方法の一実施
例を説明するための断面囚である。 ２１・・・シリコン生導体基板、２２・・・ＰＳＧ膜、
２３・・・第１層アルミニウム配線、２４・・・シリカ
フィルム、２５・・・絶縁膜、２６・・・第２層アルミ
ニウム配線。 ｌ持Ｗ１出願人 沖■、気工業株式会社第１図 第；３図 第４図 ３ ＋１１１１＋
断面図、第２図は従来の他の多ノ會前脚の形成方法全貌
間するための断面図、第３図は第２図の他の方法におい
てシリカフィルムにクラックが生じる様子を示す平面図
、第４図はこの発明の半導体装１６の製造方法の一実施
例を説明するための断面囚である。 ２１・・・シリコン生導体基板、２２・・・ＰＳＧ膜、
２３・・・第１層アルミニウム配線、２４・・・シリカ
フィルム、２５・・・絶縁膜、２６・・・第２層アルミ
ニウム配線。 ｌ持Ｗ１出願人 沖■、気工業株式会社第１図 第；３図 第４図 ３ ＋１１１１＋
Claims (1)
- 【特許請求の範囲】 半導体基板上に第１の絶縁Ｂ！Ａ全形成した後、この第
１の絶縁股上に第１の違己４策層を形成する工程と、こ
の第１の配ｆｉＩＪｒ？ｊ上を含む前記第１０絶縁膜上
Ｋ、スピン塗布と加熱硬化にょシスビンコートガラス膜
を形成する工程と、ぞのスピンコードガラスＩＭを、前
記第１の配ｌ１ｌｉ！層の上部表面が現われるまでドラ
イエツチングするコニイ）！と、そのｕコ、ｎ１ｆＦａ
ｔ：ｇＰ、ｘの配線層上を含む前Ｈ【１スピンコードガ
ラス膜上に第２の絶縁膜を形成する工程とを具備するこ
とを／Ｉ？徴とする半導体製餡の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14369483A JPS6035535A (ja) | 1983-08-08 | 1983-08-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14369483A JPS6035535A (ja) | 1983-08-08 | 1983-08-08 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6035535A true JPS6035535A (ja) | 1985-02-23 |
| JPH0449258B2 JPH0449258B2 (ja) | 1992-08-11 |
Family
ID=15344786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14369483A Granted JPS6035535A (ja) | 1983-08-08 | 1983-08-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6035535A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62295437A (ja) * | 1986-06-14 | 1987-12-22 | Yamaha Corp | 多層配線形成法 |
| JPS6365646A (ja) * | 1986-09-05 | 1988-03-24 | Nec Corp | 半導体装置 |
| EP0636937A1 (en) | 1993-07-28 | 1995-02-01 | Chugai Photo Chemical Co. Ltd. | Compositions of color developing agent and color developer composition for processing silver halide color photographic material and method of using the same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53104186A (en) * | 1977-02-23 | 1978-09-11 | Hitachi Ltd | Multilayer wiring body |
-
1983
- 1983-08-08 JP JP14369483A patent/JPS6035535A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53104186A (en) * | 1977-02-23 | 1978-09-11 | Hitachi Ltd | Multilayer wiring body |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62295437A (ja) * | 1986-06-14 | 1987-12-22 | Yamaha Corp | 多層配線形成法 |
| JPS6365646A (ja) * | 1986-09-05 | 1988-03-24 | Nec Corp | 半導体装置 |
| EP0636937A1 (en) | 1993-07-28 | 1995-02-01 | Chugai Photo Chemical Co. Ltd. | Compositions of color developing agent and color developer composition for processing silver halide color photographic material and method of using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0449258B2 (ja) | 1992-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3615949A (en) | Crossover for large scale arrays | |
| US4541892A (en) | Process for the positioning of an interconnection line on an electrical contact hole of an integrated circuit | |
| US4328263A (en) | Method of manufacturing semiconductor devices using lift-off technique | |
| JPS6035535A (ja) | 半導体装置の製造方法 | |
| JPS63312643A (ja) | 半導体装置の製造方法 | |
| JPS61152040A (ja) | 半導体装置の製造方法 | |
| JPS58127326A (ja) | 半導体装置の製造方法 | |
| JPH0936115A (ja) | 半導体装置の製造方法 | |
| JPS5833853A (ja) | 半導体装置の製造方法 | |
| JPH04184444A (ja) | 感光性耐熱樹脂組成物と半導体装置の製造方法 | |
| JPS5833854A (ja) | 半導体装置の製造方法 | |
| JPS6214095B2 (ja) | ||
| JPH058856B2 (ja) | ||
| JPS60121738A (ja) | 半導体装置の製造方法 | |
| JPS61107731A (ja) | 半導体装置の製造方法 | |
| JPS58216442A (ja) | アルミニウム配線の形成方法 | |
| JPS593853B2 (ja) | 半導体素子の製造方法 | |
| JPS5917540B2 (ja) | 半導体装置の配線形成方法 | |
| JPS60219754A (ja) | ポリイミドのパタ−ン形成方法 | |
| JPS59201424A (ja) | 半導体装置の製造方法 | |
| JPH0620064B2 (ja) | 多層配線基板の製造方法 | |
| JPS56155549A (en) | Manufacture of semiconductor device | |
| JPH0457342A (ja) | 半導体装置の製造方法 | |
| JPS58188134A (ja) | 集積回路の製造方法 | |
| JPS59127850A (ja) | 半導体装置の製造方法 |