JPH0936184A - Tape carrier and semiconductor chip mounting method using the same - Google Patents

Tape carrier and semiconductor chip mounting method using the same

Info

Publication number
JPH0936184A
JPH0936184A JP7185712A JP18571295A JPH0936184A JP H0936184 A JPH0936184 A JP H0936184A JP 7185712 A JP7185712 A JP 7185712A JP 18571295 A JP18571295 A JP 18571295A JP H0936184 A JPH0936184 A JP H0936184A
Authority
JP
Japan
Prior art keywords
lead
tape carrier
base film
hole
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7185712A
Other languages
Japanese (ja)
Inventor
Taizo Tomioka
泰造 冨岡
Ikuo Mori
郁夫 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP7185712A priority Critical patent/JPH0936184A/en
Publication of JPH0936184A publication Critical patent/JPH0936184A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/701Tape-automated bond [TAB] connectors

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 この発明は半導体装置の組立て製造に容易な
テープキャリアを提供することを目的とする。 【解決手段】 ベースフィルム上に形成されるリードを
アウタリードホール外側近傍で小断面部とし、引張り力
で簡単に切断できるように構成した。また、アウタリー
ドホールを経てベースフィルム上に形成されるリード長
さをリード線幅以下とし、同様に引張り力で容易にこの
部分でリードがベースフィルムから剥れ得るように構成
した。この結果、従来のような高精度の金型の使用が不
要となった。
An object of the present invention is to provide a tape carrier which is easy to assemble and manufacture a semiconductor device. A lead formed on a base film has a small cross section near the outside of the outer lead hole and is configured to be easily cut by a pulling force. In addition, the length of the lead formed on the base film through the outer lead hole is set to be equal to or less than the width of the lead wire, and similarly, the lead can be easily peeled from the base film at this portion by a tensile force. As a result, it is no longer necessary to use a highly accurate mold as in the past.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】この発明は、半導体装置の製
造に使用されるテープキャリアの改良に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to improvement of a tape carrier used for manufacturing a semiconductor device.

【0002】[0002]

【従来の技術】IC(集積回路)等の半導体装置の製造
に使用される従来のテープキャリアは、図9に示すよう
に構成されていた。即ち、フィルム状のベースフィルム
1の略中央部には、図示しない半導体チップが配置され
る四角形状のデバイスホール1aが設けられるととも
に、デバイスホール1aの周囲にはこのデバイスホール
1aの各辺に夫々対応して、例えば台形状のアウタリー
ドホール1bが4個形成されている。勿論、ベースフィ
ルム1のデザイン、即ちデバイスホール1aの形状や大
きさ等は、接続される半導体チップの種類によって異な
る。
2. Description of the Related Art A conventional tape carrier used for manufacturing a semiconductor device such as an IC (integrated circuit) has a structure shown in FIG. That is, a quadrangular device hole 1a in which a semiconductor chip (not shown) is arranged is provided in a substantially central portion of the film-shaped base film 1, and the device hole 1a is surrounded by each side of the device hole 1a. Correspondingly, for example, four trapezoidal outer lead holes 1b are formed. Of course, the design of the base film 1, that is, the shape and size of the device hole 1a differs depending on the type of semiconductor chip to be connected.

【0003】アウタリードホール1bの外側には、アウ
タリードホール1bと平行し、かつ半導体チツプの各電
極バンプに対応するように多数のテストパッド2が列状
に設けられている。また、半導体チップがデバイスホー
ル1a内に配置され、半導体チップの各電極バンプと各
テストパッド2とは、略放射状に配線されたリード3に
よって一対一に接続される。デバイスホール1aとアウ
タリードホール1bとの間のベースフィルム1はサポー
トリング1cと称するが、サポートリング1cは、リー
ド3が半導体チップに接続され実装基板に組立てられる
ときの支持体としての役割を担う。
On the outer side of the outer lead hole 1b, a large number of test pads 2 are provided in parallel with the outer lead hole 1b so as to correspond to the electrode bumps of the semiconductor chip. Further, the semiconductor chip is arranged in the device hole 1a, and each electrode bump of the semiconductor chip and each test pad 2 are connected to each other one by one by the leads 3 which are arranged substantially in a radial pattern. The base film 1 between the device hole 1a and the outer lead hole 1b is called a support ring 1c. The support ring 1c plays a role as a support when the leads 3 are connected to a semiconductor chip and assembled on a mounting board. .

【0004】テープキャリアは上記回路構成が左右に連
続して長尺に形成されている。ベースフィルム1に予め
デバイスホール1a及び複数のアウタリードホール1b
が形成され、その上に接着剤により貼付された銅箔のエ
ッチングにより、所定形状のリード3及びテストパッド
2が形成されて製造される。その後、金や錫、はんだ等
のめっきを行う。
The tape carrier has the above-mentioned circuit structure continuously formed on the left and right sides. A device hole 1a and a plurality of outer lead holes 1b are previously formed in the base film 1.
Is formed, and the lead 3 and the test pad 2 having a predetermined shape are formed by etching the copper foil adhered thereon with an adhesive to manufacture. After that, plating with gold, tin, solder or the like is performed.

【0005】実際に、テープキャリアに半導体チップが
載置されICが組立て製造される方法を図10及び図1
1に示す。図10は、図9のA−A線で切断し矢印Y方
向に見た部分での要部拡大断面図で、これに半導体チッ
プ4を接続する様子、即ちインナリードボンディング
(以下ILBと称する)の状況を示している。図10に
おいて、デバイスホール1a内に半導体チップ4が配置
され、この半導体チップ4の電極バンプ4aとサポート
リング1cに支持されたリード3のインナリード3aと
は接合ツールであるヒータチップ5の押圧加熱により接
続される。通常、インナリード3aには錫あるいは金の
めっきが、他方の電極バンプ4aには金めっきが夫々施
されている。ILB後は、図11に示すように、樹脂6
が塗布され、熱硬化によるポッティングがなされて接合
部及びICが保護される。
A method of actually mounting a semiconductor chip on a tape carrier and assembling and manufacturing an IC is shown in FIGS. 10 and 1.
It is shown in FIG. FIG. 10 is an enlarged sectional view of an essential part taken along the line AA of FIG. 9 and viewed in the direction of the arrow Y. A state in which the semiconductor chip 4 is connected to this, that is, inner lead bonding (hereinafter referred to as ILB) Shows the situation. In FIG. 10, the semiconductor chip 4 is arranged in the device hole 1a, and the electrode bumps 4a of the semiconductor chip 4 and the inner leads 3a of the leads 3 supported by the support ring 1c are pressed and heated by the heater chip 5 which is a bonding tool. Connected by. Usually, the inner lead 3a is plated with tin or gold, and the other electrode bump 4a is plated with gold. After ILB, as shown in FIG.
Is applied, and potting is performed by thermosetting to protect the joint and the IC.

【0006】なお、半導体チップ4は、図9に示したテ
ープキャリアへ接続された状態で、テストパッド2に試
験機のテスト端子を接触させて通電され、常温でのIC
としての動作確認テストが行われる。その後、約125
℃の高温雰囲気中でICの連続動作確認が行われるが、
この場合の連続動作時間はICの種類によって異なる。
The semiconductor chip 4 is connected to the tape carrier shown in FIG. 9 so that the test pad 2 is brought into contact with the test terminal of the tester to be energized, and the IC is kept at room temperature.
The operation confirmation test is performed. Then about 125
The continuous operation of the IC is confirmed in a high temperature environment of ℃
The continuous operation time in this case varies depending on the type of IC.

【0007】動作テストに合格したICは、図12に点
線Aで示すように、各アウタリードホール1bに位置す
るアウタリード3b部が高精度高品質の金型で切断さ
れ、この部分のアウタリード3bをこの後の実装基板へ
の装着作業に都合のよいようにガルウィング状にフォー
ミングされるとともに、互いに隣接するアウタリードホ
ール1b間のベースフィルム1、つまりタイバー1dも
点線Bに示す位置で同様に金型で切断される。その結
果、ポッティング状態の半導体チップ4及び各リード3
はリング状のサポートリング1cで保持される。この
後、図13に示すように、アウタリード3bは実装基板
7の電極パッド7aに位置合わせされ、上方からヒータ
チップ5の押し当てはんだ付けによる接続、つまりアウ
タリードボンディング(以下OLBと称する)されて実
装基板7に装着される。
In the IC which has passed the operation test, as shown by a dotted line A in FIG. 12, the outer lead 3b portion located in each outer lead hole 1b is cut by a highly accurate and high quality mold, and the outer lead 3b in this portion is cut. The base film 1 between the outer lead holes 1b adjacent to each other, that is, the tie bar 1d is also formed at the position shown by the dotted line B while being formed in a gull wing shape so as to be convenient for subsequent mounting work on the mounting board. Is cut by. As a result, the semiconductor chip 4 and each lead 3 in the potting state
Is held by a ring-shaped support ring 1c. After this, as shown in FIG. 13, the outer leads 3b are aligned with the electrode pads 7a of the mounting substrate 7, and the heater chips 5 are pressed and soldered together from above, that is, outer lead bonding (hereinafter referred to as OLB). It is mounted on the mounting board 7.

【0008】[0008]

【発明が解決しようとする課題】上記従来のテープキャ
リアは、半導体チップの種類に応じて夫々異なる大きさ
及び形状を有するが、図12に示した工程から分かるよ
うに、細いアウタリードを切断してフォーミングを行う
金型は、高精度高品質のものを必要とし、また接続され
るテープキャリアのデザインに応じて多種類必要とし
た。
The conventional tape carrier described above has different sizes and shapes depending on the type of semiconductor chip. However, as can be seen from the process shown in FIG. 12, thin outer leads are cut. Molds for forming required high precision and high quality, and required many types according to the design of the tape carrier to be connected.

【0009】とりわけ、近年のICは用途に応じて多種
多様なデザインのものが生産されるようになり、これら
半導体チップの種類に対応したテープキャリア及び金型
もそれに対応して多種類のものを用意する必要があり改
善が要望されていた。
In particular, ICs in recent years have come to be manufactured in a variety of designs according to their uses, and tape carriers and metal molds corresponding to these types of semiconductor chips are also available in various types. It was necessary to prepare it, and improvement was requested.

【0010】そこで、この発明は半導体装置を組立てる
のに、格別高精度高品質な金型を必要としないテープキ
ャリア及びそれを用いた半導体チップの実装方法を提供
することを目的とする。
Therefore, an object of the present invention is to provide a tape carrier which does not require a die of exceptionally high precision and high quality for assembling a semiconductor device, and a semiconductor chip mounting method using the same.

【0011】[0011]

【課題を解決するための手段】第一の発明は、少なくと
もベースフィルムにデバイスホールが形成されるととも
に、ベースフィルムの一方の面には前記デバイスホール
側から複数のリードが配線されてなるフィルム状のテー
プキャリアにおいて、前記リードにはベースフィルム上
にその幅方向横断面積が他の部分よりも小となる部分を
形成するか、またはベースフィルム上に形成された箇所
の長さをリード線幅以下としたことを特徴とする。
According to a first aspect of the invention, a device hole is formed in at least a base film, and a plurality of leads are wired from one side of the base film from the device hole side. In the tape carrier, the lead is formed with a portion whose cross-sectional area in the width direction is smaller than other portions on the base film, or the length of the portion formed on the base film is equal to or less than the lead wire width. It is characterized by

【0012】第二の発明は、上記第一の発明のテープキ
ャリアを用いた半導体チップの実装方法に係り、テープ
キャリアに形成されたデバイスホールに突出して形成さ
れたリードの一端部をデバイスホールに配置された半導
体チップの各電極バンプに接続する第一の工程と、この
第一の工程の後に前記リードの他端部を実装基板の所定
位置に接続する第二の工程と、この第二の工程で実装基
板に接続された前記テープキャリアは、前記所定位置に
接続された箇所に張力を加えて前記実装基板から所定位
置近傍で分離される第三の工程とで構成されることを特
徴とする。
A second aspect of the present invention relates to a semiconductor chip mounting method using the tape carrier of the first aspect of the invention, wherein one end of a lead formed so as to project into a device hole formed in the tape carrier is used as a device hole. A first step of connecting to each electrode bump of the arranged semiconductor chip, a second step of connecting the other end of the lead to a predetermined position of the mounting substrate after the first step, and a second step The tape carrier connected to the mounting board in the step comprises a third step of separating the tape carrier from the mounting board in the vicinity of the predetermined position by applying tension to the position connected to the predetermined position. To do.

【0013】従って、この発明によるテープキャリア
は、ベースフィルム上のリードの横断面積が他の部分の
よりも小となる部分を形成するか、またはベースフィル
ム上の長さをリード線幅以下としたので、リードにわず
かな機械的引っ張り応力を加えるだけでテープキャリア
とベースフィルムの切り離しが可能となる。
Therefore, the tape carrier according to the present invention forms a portion where the cross-sectional area of the lead on the base film is smaller than that of the other portion, or the length on the base film is set to the lead wire width or less. Therefore, the tape carrier and the base film can be separated from each other only by applying a slight mechanical tensile stress to the lead.

【0014】また、半導体チップを上記のようなテープ
キャリアに接続して実装基板に実装する場合、リードの
横断面積が小さい部分又はベースフィルム上での長さが
リード線幅以下の短い部分を有するので、張力のみで容
易に切断又は切り離しが可能となる。
Further, when the semiconductor chip is connected to the tape carrier as described above and mounted on the mounting substrate, there is a portion where the cross-sectional area of the lead is small or a portion where the length on the base film is less than the lead wire width. Therefore, it is possible to easily cut or separate only by the tension.

【0015】[0015]

【発明の実施の形態】以下、この発明によるテープキャ
リアの実施例を図1乃至図8を参照し詳細に説明する。
なお、図9乃至図12に示した従来の構成と同一構成に
は同一符号を付して、詳細な説明は省略する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of a tape carrier according to the present invention will be described below in detail with reference to FIGS.
It should be noted that the same components as those of the conventional configuration shown in FIGS. 9 to 12 are denoted by the same reference numerals, and detailed description thereof will be omitted.

【0016】図1はこの発明によるテープキャリアの第
一の実施例を説明するための要部拡大平面図で、説明
上、リード31の線幅を実際よりも拡大して示してい
る。即ち、図1にはサポートリング1cからアウタリー
ドホール1bを経て、テストパッド2に至る線幅D(約
150μm)のリード31を示しているが、リード31
には、アウタリードホール1bの外側縁に近いベースフ
ィルム1上で、線幅dを約20μm程度とし、横断面積
が他の部分よりも小となる小断面部311を形成した。
FIG. 1 is an enlarged plan view of an essential part for explaining a first embodiment of a tape carrier according to the present invention, and for the sake of explanation, the line width of the lead 31 is shown in a larger scale than it actually is. That is, FIG. 1 shows a lead 31 having a line width D (about 150 μm) from the support ring 1c to the test pad 2 through the outer lead hole 1b.
On the base film 1 near the outer edge of the outer lead hole 1b, a small cross-section 311 having a line width d of about 20 μm and a cross-sectional area smaller than the other portions was formed.

【0017】一般に、リード31の厚さはベースフィル
ム1に接着される銅箔の厚さで決まる。一般にはベース
フィルム1の厚さは50〜100μmで、銅箔の厚さは
35μm程度である。
Generally, the thickness of the lead 31 is determined by the thickness of the copper foil adhered to the base film 1. Generally, the base film 1 has a thickness of 50 to 100 μm, and the copper foil has a thickness of about 35 μm.

【0018】従って、実質的に幅の長さが狭くなる小断
面部311では他の部分に比較して機械的応力に対して
弱く、この小断面部311を挟んで、両側から小さな張
力を加えることで容易に切断される。
Therefore, the small cross section 311 whose width is substantially narrower is weaker than the other parts against mechanical stress, and a small tension is applied from both sides across this small cross section 311. It can be easily cut.

【0019】図2はこの発明によるテープキャリアの第
二の実施例を示す平面図で、図1に示した第一の実施例
との相違点は、リード31の小断面部311の構成を、
リード線幅を縮小することなく、リード部分に小さな穴
311aを1個又は複数個設けることによって、実質的
にその部分の横断面積を小さくし、小さな張力でも容易
に破断できるように構成した。このようにこの発明のテ
ープキャリアは、リード31に小断面部311を設けた
ので、格別高精度の金型を使用することなく、リード3
1の切断が可能となった。また、この穴311aは貫通
孔でも良いが、凹部状に形成された穴でも良い。
FIG. 2 is a plan view showing a second embodiment of the tape carrier according to the present invention. The difference from the first embodiment shown in FIG. 1 is that the structure of the small cross section 311 of the lead 31 is
By providing one or a plurality of small holes 311a in the lead portion without reducing the lead wire width, the cross-sectional area of the portion is substantially reduced, and the lead portion can be easily broken even with a small tension. As described above, in the tape carrier of the present invention, the lead 31 is provided with the small cross-section portion 311.
1 can be cut. Further, the hole 311a may be a through hole, but may be a hole formed in a concave shape.

【0020】なお、上記第一及び第二の実施例によるテ
ープキャリアにICを実装するのは、まず従来と同様
に、インナリード31aと半導体チップ4上の電極バン
プ4aとを位置合わせし、その上からコンスタントヒー
ト方式のヒータチップ5を押し当てて加熱して両者を接
合して行われる。次に、IC上に樹脂を塗布し、加熱硬
化によるポッティングを行い、この状態でテストパッド
2によるICの機能テストを行う。機能テストに合格し
たものは、バーンインテストを行うが、ここでは72時
間125℃に加熱した状態で、テストパッド2から電気
信号を送り動作させ、その後ICの機能テストを行う。
In mounting the IC on the tape carrier according to the first and second embodiments, the inner leads 31a and the electrode bumps 4a on the semiconductor chip 4 are first aligned with each other, as in the prior art. The constant heat type heater chip 5 is pressed from above and heated to join the two. Next, a resin is applied on the IC, potting is performed by heat curing, and in this state, a functional test of the IC by the test pad 2 is performed. Those that have passed the functional test are subjected to a burn-in test. Here, an electrical signal is sent from the test pad 2 to operate them while being heated at 125 ° C. for 72 hours, and then the functional test of the IC is performed.

【0021】次に、テープキャリアを金型にセットし、
タイバー1dを切断する。この場合の金型は従来とは異
なり、精細なリード31を切断する必要がないので精度
は低いもので十分である。次に、アウタリード31bと
実装基板7の電極パッド7a(所定位置)とを位置合わ
せした後、図3(a)乃至図3(c)に示したように、
パルスヒート方式のヒータチップ5でアウタリード31
bを加圧しながら加熱し、両者間ではんだ付けによるO
LBを行う。このはんだ付け後のアウタリード31bの
切断は、ヒータチップ5でアウタリード31bを加圧し
ている状態で、外側周辺部を矢印Z方向に単に機械的に
持ち上げるだけで小断面部311に張力が加わり、破断
し、外側のベースフィルム1が切り離される。
Next, the tape carrier is set in the mold,
Cut the tie bar 1d. Unlike the conventional die, it is not necessary to cut the fine lead 31 in this case, so that the precision is low enough. Next, after aligning the outer lead 31b and the electrode pad 7a (predetermined position) of the mounting substrate 7, as shown in FIGS. 3A to 3C,
Outer lead 31 with heater chip 5 of pulse heating method
b is heated under pressure and soldered between the two
Perform LB. The cutting of the outer leads 31b after soldering is performed by simply mechanically lifting the outer peripheral portion in the direction of the arrow Z while the outer leads 31b are being pressed by the heater chip 5, and tension is applied to the small cross section 311 to break the outer leads 31b. Then, the outer base film 1 is separated.

【0022】また、この場合、ヒータチップ5で加圧し
た状態でアウタリード31bの切断が行われるので、ボ
ンディング部の剥離や電極パッド7aの剥離等は防止さ
れる。
Further, in this case, since the outer lead 31b is cut while being pressed by the heater chip 5, peeling of the bonding portion and peeling of the electrode pad 7a are prevented.

【0023】なお、第一の実施例の場合も同様である
が、第二の実施例のテープキャリアを使用したICの組
込み実装作業を考えると、金型によるリード切断は行わ
ないので、別にリードフォーミングを行う。そこで、リ
ードフォーミング用の金型を用いずにリードフォーミン
グ作業をより簡単化するために、実装基板7を図3
(a)に示すように構成した。図3(a)は図13に示
した構成に対応して示したものであるが、図示のよう
に、実装基板7は半導体チップ4が載置される部分に凹
部7bを形成し、電極パッド7aの取付け位置と比較し
て低くし、必要とするアウターリード31bのリードフ
ォーミング量の軽減化を図ったものである。これによ
り、リードフォーミングは、リードをヒータチップ5で
加圧することで自然に行われる。
Although the same applies to the case of the first embodiment, in consideration of the IC mounting and mounting work using the tape carrier of the second embodiment, the lead cutting by the mold is not carried out. Perform forming. Therefore, in order to further simplify the lead forming work without using a die for lead forming, the mounting substrate 7 is provided as shown in FIG.
It was constructed as shown in (a). FIG. 3A shows the structure shown in FIG. 13, but as shown in the figure, the mounting substrate 7 has a recess 7b formed in a portion on which the semiconductor chip 4 is mounted, and electrode pads are formed. This is intended to reduce the required lead forming amount of the outer lead 31b by lowering it compared with the mounting position of 7a. Thereby, the lead forming is naturally performed by pressing the lead with the heater chip 5.

【0024】次に、この発明によるテープキャリアの第
三の実施例を図4を参照して説明する。図4はテストパ
ッド(2)がベースフィルム1には設けられてなく、リ
ード31先端はアウタリードホール1bの外側縁から、
リード線幅D以下の約100μm外側に延びた長さ
(L)にとどめたものである。この実施例によるテープ
キャリアでは、第一及び第二の実施例と同様にILBや
ポッティングを行った後は、ICの機能テストやバーン
インテストを実施すること無く、タイバー1dの切断を
行い、次にパルスヒート加熱方式でOLBを行う。この
とき、ツールでリード31を加圧及び加熱しつつ、前記
実施例と同様に、ベースフィルム1の他方部即ち外側部
を上方に持ち上げることによって、リード線幅より短い
わずか約100μm長さのリード31は容易にベースフ
ィルム1から離脱される。
Next, a third embodiment of the tape carrier according to the present invention will be described with reference to FIG. In FIG. 4, the test pad (2) is not provided on the base film 1, and the tip of the lead 31 is from the outer edge of the outer lead hole 1b.
The length (L) of the lead wire is not more than 100 μm and is equal to or less than the width D of the lead wire. In the tape carrier according to this embodiment, after performing the ILB and potting as in the first and second embodiments, the tie bar 1d is cut without performing the IC functional test or burn-in test, and then, OLB is performed by a pulse heat heating method. At this time, while pressing and heating the lead 31 with a tool, the other part, that is, the outer part, of the base film 1 is lifted upward as in the above-described embodiment, so that the length of the lead wire is shorter than the lead wire width and is about 100 μm. 31 is easily separated from the base film 1.

【0025】この実施例のテープキャリアを採用した半
導体装置では、ILB後のIC機能テストやバーンイン
テストは実施できないので、このようなテープキャリア
に採用されるICは、製造上不良発生率が低く安定した
性能が得られるものである。また、実装基板7への実装
方法は前述の第一及び第二の実施例と同様である。
In the semiconductor device adopting the tape carrier of this embodiment, the IC function test and burn-in test after ILB cannot be carried out. Therefore, the IC adopted in such a tape carrier has a low defect occurrence rate in manufacturing and is stable. The obtained performance is obtained. The mounting method on the mounting board 7 is the same as in the first and second embodiments described above.

【0026】なお、上記第一乃至第三の実施例におい
て、実装基板7に装着した後のテープキャリアのリード
切断部分を、従来のテープキャリアを示した図9上に示
せば、いずれも点線Cの位置となる。従って、実装基板
7への装着後に不要なテープキャリアの部分を切離すに
は、外側の部分即ち、IC接続側とは反対側の他方部
に、持ち上げるだけのわずかな引っ張り応力を加えるだ
けで、点線Cの部分から切断又は剥離による切り離しが
可能となる。
In the first to third embodiments, if the lead cut portion of the tape carrier after being mounted on the mounting substrate 7 is shown in FIG. Position. Therefore, in order to separate the unnecessary tape carrier part after mounting on the mounting board 7, a slight tensile stress for lifting is applied to the outer part, that is, the other part opposite to the IC connection side. It becomes possible to cut or peel off from the portion of the dotted line C.

【0027】以上のように、上記実施例によれば、テー
プキャリアの金型による切断は、ダイバー1d部分のみ
であり切断精度や品質はそれほど要求されないないか
ら、従来のようにリード切断用の高精度金型を使用する
必要がない利点が得られる。
As described above, according to the above-described embodiment, the tape carrier is cut by the die only at the diver 1d and the cutting accuracy and quality are not so required. The advantage is that there is no need to use precision molds.

【0028】なお、アウタリード31bのリード幅は前
述の通りであるが、リード間のピッチは0.3mmであ
る。一方インナード31aのピッチは80μmで、リー
ド幅は35μmに形成されている。即ち、図9及び図1
2に示した従来の構成と同様に、インナーリード31a
からアウタリード31bへはサポートリング1c上のリ
ード部分でリード幅とピッチが広がっている。また、リ
ード31には錫めっきが施されているが、錫めっきのほ
かには金めっきや、はんだめっき等が施される。更に、
実装基板7の電極パッド7aにはクリームはんだが印刷
により供給されている。勿論、電極パッド7aに金めっ
きを施しても良い。
The lead width of the outer leads 31b is as described above, but the pitch between the leads is 0.3 mm. On the other hand, the pitch of the inners 31a is 80 μm and the lead width is 35 μm. That is, FIG. 9 and FIG.
Similar to the conventional configuration shown in FIG. 2, the inner lead 31a
From the outer lead 31b to the outer lead 31b, the lead width and pitch are widened at the lead portion on the support ring 1c. Further, although the lead 31 is tin-plated, in addition to tin-plating, gold-plating, solder-plating or the like is also applied. Furthermore,
Cream solder is supplied to the electrode pads 7a of the mounting substrate 7 by printing. Of course, the electrode pad 7a may be gold-plated.

【0029】次に、この発明によるテープキャリアの第
四の実施例を図5を参照して説明する。上記第一及び第
三の実施例と同様に、ベースフィルム1上のリード31
の一部に機械的張力に弱い小断面部311を設けたり
(図5(a),(b))、またベースフィルム1上のリ
ード31の長さをリード線幅D以下の長さ(K)だけに
とどめ(図5(c))、弱い張力でも切断、あるいはベ
ースフィルムからの剥離が可能となるように構成されて
いる。
Next, a fourth embodiment of the tape carrier according to the present invention will be described with reference to FIG. The leads 31 on the base film 1 are similar to the first and third embodiments.
A small cross-section portion 311 which is weak against mechanical tension is provided in a part of (Fig. 5 (a), (b)), or the length of the lead 31 on the base film 1 is set to a length (K ) Only (FIG. 5 (c)) and can be cut or peeled from the base film even with a weak tension.

【0030】この第四の実施例によるテープキャリアを
使用して、ICを実装基板7に搭載する場合は、図6に
示したように、搭載する半導体チップ4をフェースダウ
ンで接続するフリップTAB(Tape Automa
ted Bonding)とした。この場合、電極パッ
ド7aが半導体チップ4に接近した位置にあるので、リ
ードフォーミング量が軽減され、上記図3に示したよう
な特殊な形状の基板を使用する必要がない利点がある。
図7にこの実施例によるテープキャリアの平面図を示
す。図9に示した従来のテープキャリアと比較するに、
デバイスホール1aは存在するがアウタリードホール1
bが無く構成が簡単である。この実施例でも、図8に示
すようにILB及びポッティングを行う。この実装構成
ではサポートリング(1c)及びこれをベースフィルム
1と連結するタイバー(1d)が無いので、タイバー
(1d)切断用金型は必要としない。ポッティングを行
った後は、アウタリード31bを実装基板7の電極パッ
ド7aに接合した状態で、外側部分のベースフィルム1
を上方に持ち上げることにより、張力が加わりアウタリ
ード31bは図7の点線Cで示す位置から切断または剥
離により切り離される。
When the IC is mounted on the mounting substrate 7 using the tape carrier according to the fourth embodiment, as shown in FIG. 6, the flip TAB (which connects the mounted semiconductor chips 4 face down) is used. Tape Automa
ted Bonding). In this case, since the electrode pad 7a is located close to the semiconductor chip 4, the lead forming amount is reduced, and there is an advantage that it is not necessary to use a substrate having a special shape as shown in FIG.
FIG. 7 shows a plan view of the tape carrier according to this embodiment. Compared with the conventional tape carrier shown in FIG. 9,
Device hole 1a exists, but outer lead hole 1
The structure is simple without b. Also in this embodiment, ILB and potting are performed as shown in FIG. In this mounting structure, since the support ring (1c) and the tie bar (1d) for connecting the support ring (1c) and the base film 1 are not provided, a mold for cutting the tie bar (1d) is not required. After potting, the outer lead 31b is bonded to the electrode pad 7a of the mounting substrate 7, and the base film 1 of the outer portion is
Is lifted up, tension is applied, and the outer lead 31b is separated from the position shown by the dotted line C in FIG. 7 by cutting or peeling.

【0031】なお、上記のように、この発明のテープキ
ャリアに半導体チップを組込み接続するILBの方法と
して、錫や金のめっきを施したインナリード31aを半
導体チップ4上の電極バンプ4aに熱圧着して接合する
と説明したが、超音波接合によりインナリード31aを
1本ずつ電極バンプ4aに接続しても良い。また、実装
基板7の電極パッド7aへのOLBについても、はんだ
付けのほかに金めっきを施したアウタリード31bを同
じく金めっきした電極パッド7aに熱圧着する方法やさ
らには超音波接合を行っても良い。
As described above, as an ILB method for incorporating and connecting a semiconductor chip in the tape carrier of the present invention, the inner lead 31a plated with tin or gold is thermocompression bonded to the electrode bump 4a on the semiconductor chip 4. However, the inner leads 31a may be connected to the electrode bumps 4a one by one by ultrasonic bonding. Also, regarding the OLB to the electrode pad 7a of the mounting substrate 7, in addition to soldering, a method of thermocompression bonding the outer lead 31b plated with gold to the electrode pad 7a also plated with gold, or ultrasonic bonding is also performed. good.

【0032】また、上記各実施例でリード31は略放射
状に形成されていると説明したが、必ずしも、四方に広
がるパターンに限らず左右のみ、あるいはいずれか一方
にのみ広がるパターンでも良い。更に、上記各実施例に
おいて、ベースフィルム1の中央部に形成されるデバイ
スホール1aの数は、説明上1個のみの場合を示してい
るが、複数個設け外側のリードを複数のICに接続した
いわゆるマルチチップTABの実装としても良い。
In addition, although the leads 31 are described as being formed substantially radially in each of the above-mentioned embodiments, the leads 31 are not limited to a pattern that spreads in all directions, and may be a pattern that spreads only in the left and right, or in either one. Furthermore, in each of the above embodiments, the number of device holes 1a formed in the central portion of the base film 1 is shown to be only one for the sake of explanation, but a plurality of device holes are provided to connect the outer leads to a plurality of ICs. The so-called multi-chip TAB may be mounted.

【0033】以上のように、この発明によるテープキャ
リアは、これを使用して半導体装置を製造するに際し、
アウタリードを金型で切断する必要が無いので、簡単な
製造設備と簡単な工程が実現できる。特に、フリップT
ABに適用した場合は、金型を全く必要としないので著
しい効果が得られる。
As described above, when the tape carrier according to the present invention is used to manufacture a semiconductor device,
Since it is not necessary to cut the outer leads with a mold, simple manufacturing equipment and simple processes can be realized. Especially flip T
When applied to AB, a remarkable effect is obtained because no mold is required.

【0034】また、この発明によれば、リード切断前に
OLBを行うので位置決めが確実であり、OLBの精度
が向上する。
Further, according to the present invention, since the OLB is performed before cutting the lead, the positioning is reliable and the accuracy of the OLB is improved.

【0035】[0035]

【発明の効果】以上のように、この発明によるテープキ
ャリアは、IC接続後の基板への装着作業が容易かつ確
実になるものであり、実用上の効果大である。
As described above, the tape carrier according to the present invention makes it easy and reliable to mount the tape carrier on the substrate after connecting the ICs, and has a great practical effect.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明によるテープキャリアの第一の実施例
を説明する要部拡大平面図である。
FIG. 1 is an enlarged plan view of an essential part for explaining a first embodiment of a tape carrier according to the present invention.

【図2】この発明によるテープキャリアの第二の実施例
を説明する要部拡大平面図である。
FIG. 2 is an enlarged plan view of an essential part for explaining a second embodiment of the tape carrier according to the present invention.

【図3】図1及び図2に示すテープキャリアに半導体チ
ップを接続し、実装基板に装着する状態を示す断面図で
ある。
FIG. 3 is a cross-sectional view showing a state in which a semiconductor chip is connected to the tape carrier shown in FIGS. 1 and 2 and mounted on a mounting board.

【図4】この発明によるテープキャリアの第三の実施例
を説明する要部拡大平面図である。
FIG. 4 is an enlarged plan view of an essential part for explaining a third embodiment of the tape carrier according to the present invention.

【図5】この発明によるテープキャリアの第四の実施例
を説明する要部拡大平面図である。
FIG. 5 is an enlarged plan view of an essential part for explaining a fourth embodiment of the tape carrier according to the present invention.

【図6】図5に示すテープキャリアに半導体チップを接
続し、実装基板に装着する状態を示す断面図である。
6 is a cross-sectional view showing a state in which a semiconductor chip is connected to the tape carrier shown in FIG. 5 and mounted on a mounting board.

【図7】図5(a)及び図5(b)で説明したテープキ
ャリアの平面図である。
FIG. 7 is a plan view of the tape carrier described in FIGS. 5 (a) and 5 (b).

【図8】図7に示すテープキャリアに半導体チップを接
続し、実装基板に装着する状態を示す断面図である。
8 is a cross-sectional view showing a state in which a semiconductor chip is connected to the tape carrier shown in FIG. 7 and mounted on a mounting board.

【図9】従来のテープキャリアを示す平面図である。FIG. 9 is a plan view showing a conventional tape carrier.

【図10】図9に示すテープキャリアに半導体チップを
接続し、実装基板に装着する状態を示す一部断面拡大図
である。
10 is a partially enlarged cross-sectional view showing a state in which a semiconductor chip is connected to the tape carrier shown in FIG. 9 and mounted on a mounting board.

【図11】図9に示すテープキャリアに半導体チップを
接続された状態を示す一部断面拡大図である。
11 is an enlarged partial cross-sectional view showing a state in which a semiconductor chip is connected to the tape carrier shown in FIG.

【図12】図9に示すテープキャリアに半導体チップを
接続した状態を示す平面図である。
12 is a plan view showing a state in which a semiconductor chip is connected to the tape carrier shown in FIG.

【図13】図12に示すテープキャリアに接続の半導体
チップが装置基板に接続搭載される状態を示す一部断面
図である。
13 is a partial cross-sectional view showing a state in which a semiconductor chip connected to the tape carrier shown in FIG. 12 is connected and mounted on a device substrate.

【符号の説明】[Explanation of symbols]

1 ベースフィルム 1a デバイスホール 1b アウタリードホール 1c サポートリング 1d タイバー 2 テストパット 3、31 リード 3a、31a インナリード 3b、31b アウタリード 311 小断面部 4 半導体チップ 4a 電極バンプ 5 ヒータチップ 6 樹脂 7 実装基板 7a 電極パッド 1 Base Film 1a Device Hole 1b Outer Lead Hole 1c Support Ring 1d Tie Bar 2 Test Pad 3, 31 Lead 3a, 31a Inner Lead 3b, 31b Outer Lead 311 Small Cross Section 4 Semiconductor Chip 4a Electrode Bump 5 Heater Chip 6 Resin 7 Mounting Substrate 7a Electrode pad

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 ベースフィルムに設けられたデバイスホ
ールとその周辺部に設けられたアウタリードホールと、
前記ベースフィルムの一方の面には前記デバイスホール
側からアウタリードホールを横断して配線された複数の
リードとを有するフィルム状のテープキャリアにおい
て、前記リードにはアウタリードホールの前記デバイス
ホールと反対側の縁部近傍にその幅方向横断面積が他の
部分よりも小となる部分を形成したことを特徴とするテ
ープキャリア。
1. A device hole provided in a base film and an outer lead hole provided in a peripheral portion thereof,
A film-shaped tape carrier having a plurality of leads wired from one side of the base film across the outer lead holes from the device hole side, wherein the leads are opposite to the device holes of the outer lead holes. A tape carrier, characterized in that a portion whose cross-sectional area in the width direction is smaller than other portions is formed in the vicinity of the side edge portion.
【請求項2】 前記リードに形成した幅方向横断面積が
他の部分よりも小となる部分は、リード線幅を狭めて構
成したことを特徴とする請求項1記載のテープキャリ
ア。
2. The tape carrier according to claim 1, wherein the lead wire width is narrowed at a portion of the lead having a cross-sectional area in the width direction smaller than that of the other portion.
【請求項3】 前記リードに形成した幅方向横断面積が
他の部分よりも小となる部分は、リードに凹部状の穴又
は貫通孔を形成して構成したことを特徴とする請求項1
記載のテープキャリア。
3. The portion of the lead having a smaller cross-sectional area in the width direction than the other portion is formed by forming a recessed hole or a through hole in the lead.
The tape carrier as described.
【請求項4】 ベースフィルムに設けられたデバイスホ
ールとその周辺部に設けられたアウタリードホールと、
前記ベースフィルムの一方の面には前記デバイスホール
側からアウタリードホールを横断して配線された複数の
リードとを有するフィルム状のテープキャリアにおい
て、前記アウタリードホールの前記デバイスホールと反
対側の縁部から形成される前記リードの長さをリード線
幅以下としたことを特徴とするテープキャリア。
4. A device hole provided in the base film and an outer lead hole provided in the periphery thereof,
In a film-shaped tape carrier having a plurality of leads wired from one side of the base film across the outer lead hole from the device hole side, an edge of the outer lead hole opposite to the device hole. A tape carrier characterized in that the length of the lead formed from the portion is set to be equal to or less than the lead wire width.
【請求項5】 ベースフィルムに設けられたデバイスホ
ールと、前記ベースフィルムの一方の面には前記デバイ
スホール側から配線された複数のリードとを有するフィ
ルム状のテープキャリアにおいて、前記リードはベース
フィルムの一方の面上においてその幅方向横断面積が他
の部分よりも小となる部分を形成したことを特徴とする
テープキャリア。
5. A film-shaped tape carrier having a device hole formed in a base film and a plurality of leads wired from the device hole side on one surface of the base film, wherein the leads are the base film. A tape carrier, wherein a portion having a cross-sectional area in the width direction smaller than that of the other portion is formed on one surface of the tape carrier.
【請求項6】 前記リードに形成した幅方向横断面積が
他の部分よりも小となる部分は、リード線幅を狭めて構
成したことを特徴とする請求項5記載のテープキャリ
ア。
6. The tape carrier according to claim 5, wherein the lead wire width is narrowed at a portion of the lead having a cross-sectional area in the width direction smaller than that of the other portion.
【請求項7】 前記リードに形成した幅方向横断面積が
他の部分よりも小となる部分は、リードに凹部状の穴又
は貫通孔を形成して構成したことを特徴とする請求項5
記載のテープキャリア。
7. A portion of the lead having a cross-sectional area in the width direction smaller than that of the other portion is formed by forming a recessed hole or a through hole in the lead.
The tape carrier as described.
【請求項8】 ベースフィルムに設けられたデバイスホ
ールと、前記ベースフィルムの一方の面には前記デバイ
スホール側から配線された複数のリードとを有するフィ
ルム状のテープキャリアにおいて、前記リードの前記デ
バイスホール縁部のベースフィルム上に形成された箇所
の長さをリード線幅以下としたことを特徴とするテープ
キャリア。
8. A film-shaped tape carrier having a device hole provided in a base film and a plurality of leads arranged on one surface of the base film from the device hole side, wherein the device of the lead is provided. A tape carrier, characterized in that the length of the hole edge portion formed on the base film is equal to or less than the lead wire width.
【請求項9】 テープキャリアに形成されたデバイスホ
ールに突出して形成されたリードの一端部をデバイスホ
ールに配置された半導体チップの各電極バンプに接続す
る第一の工程と、この第一の工程の後に前記リードの他
端部を実装基板の所定位置に接続する第二の工程と、こ
の第二の工程で実装基板と接続された前記テープキャリ
アは、前記所定位置に接続された箇所に張力を加えて前
記実装基板から所定位置近傍で分離される第三の工程と
を有することを特徴とする半導体チップの実装方法。
9. A first step of connecting one end of a lead formed so as to project into a device hole formed in a tape carrier to each electrode bump of a semiconductor chip arranged in the device hole, and the first step. After the second step of connecting the other end of the lead to a predetermined position of the mounting board, the tape carrier connected to the mounting board in the second step is tensioned at the position connected to the predetermined position. And a third step of separating from the mounting substrate in the vicinity of a predetermined position.
【請求項10】 前記テープキャリアは請求項1乃至請
求項8記載のテープキャリアの内、いずれか1のテープ
キャリアを用いたことを特徴とする請求項9記載の半導
体チップの実装方法。
10. The method for mounting a semiconductor chip according to claim 9, wherein the tape carrier is any one of the tape carriers according to any one of claims 1 to 8.
JP7185712A 1995-07-21 1995-07-21 Tape carrier and semiconductor chip mounting method using the same Pending JPH0936184A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7185712A JPH0936184A (en) 1995-07-21 1995-07-21 Tape carrier and semiconductor chip mounting method using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7185712A JPH0936184A (en) 1995-07-21 1995-07-21 Tape carrier and semiconductor chip mounting method using the same

Publications (1)

Publication Number Publication Date
JPH0936184A true JPH0936184A (en) 1997-02-07

Family

ID=16175539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7185712A Pending JPH0936184A (en) 1995-07-21 1995-07-21 Tape carrier and semiconductor chip mounting method using the same

Country Status (1)

Country Link
JP (1) JPH0936184A (en)

Similar Documents

Publication Publication Date Title
US5474957A (en) Process of mounting tape automated bonded semiconductor chip on printed circuit board through bumps
JP2916915B2 (en) Method of manufacturing ball grid array semiconductor package
US6593648B2 (en) Semiconductor device and method of making the same, circuit board and electronic equipment
JP2007141970A (en) Semiconductor device and manufacturing method thereof
JPH0697237A (en) Semiconductor device and manufacture thereof
JP3645511B2 (en) Manufacturing method of semiconductor device
KR20060101385A (en) Semiconductor device and manufacturing method thereof
JP2626621B2 (en) Method for manufacturing semiconductor device
JP2569400B2 (en) Method for manufacturing resin-encapsulated semiconductor device
EP1605738B1 (en) Method for production of semiconductor package
JPH07226418A (en) Chip carrier semiconductor device and manufacturing method thereof
JPH0362935A (en) Mounting method for film carrier type semiconductor device
US20030010812A1 (en) Bonding tool capable of bonding inner leads of tab tapes to electrode pads in high quality and high productivity and bonding method
JP2882130B2 (en) Method for manufacturing semiconductor device
JP2000012621A (en) Semiconductor device and method of manufacturing the same
JP2555878B2 (en) Method of manufacturing film carrier tape
JP3067364B2 (en) Semiconductor device with metal bump electrode
JP2707744B2 (en) Method for mounting semiconductor device using film carrier
JPH0685003A (en) Semiconductor device and its production
JPH05283473A (en) Film carrier semiconductor device and manufacture thereof
JP2555916B2 (en) Film carrier semiconductor device
JPH0613428A (en) Method for manufacturing semiconductor device
JPH0547848A (en) Semiconductor device
JPH05235108A (en) Manufacture of film carrier tape
JP2001077273A (en) Lead frame and method of manufacturing resin-encapsulated semiconductor device using the same