JPH0936287A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH0936287A JPH0936287A JP7207649A JP20764995A JPH0936287A JP H0936287 A JPH0936287 A JP H0936287A JP 7207649 A JP7207649 A JP 7207649A JP 20764995 A JP20764995 A JP 20764995A JP H0936287 A JPH0936287 A JP H0936287A
- Authority
- JP
- Japan
- Prior art keywords
- heat
- chip
- semiconductor chip
- semiconductor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】デバイス動作時に発生した半導体チップの熱を
放熱する場合に、チップ両面にヒートシンクを結合する
ことにより、その放熱効率を向上する。 【解決手段】チップ表面にデバイスを形成しない面を設
計し、その部分にヒートシンク３を結合し、チップ裏面
についても、ヒートシンク４を結合する。これにより、
デバイス動作時に発生した熱はチップ両面に結合したヒ
ートシンク３、４から放熱され放熱効率が向上する。
放熱する場合に、チップ両面にヒートシンクを結合する
ことにより、その放熱効率を向上する。 【解決手段】チップ表面にデバイスを形成しない面を設
計し、その部分にヒートシンク３を結合し、チップ裏面
についても、ヒートシンク４を結合する。これにより、
デバイス動作時に発生した熱はチップ両面に結合したヒ
ートシンク３、４から放熱され放熱効率が向上する。
Description
【０００１】
【発明の属する技術分野】本発明は、デバイス動作時に
発生した半導体チップの熱を放熱させる半導体装置およ
びその製造方法に関する。
発生した半導体チップの熱を放熱させる半導体装置およ
びその製造方法に関する。
【０００２】
【従来の技術】ＬＳＩの高集積化・高速化の開発が進む
にあたり、デバイスを安定した状態で動作させるために
は、半導体チップ上で発生した熱を効率良く放熱させ、
温度を下げることが必要となる。
にあたり、デバイスを安定した状態で動作させるために
は、半導体チップ上で発生した熱を効率良く放熱させ、
温度を下げることが必要となる。
【０００３】従来の半導体装置として、例えば特開平４
−２０７０５９号公報には、図３に示すように、ジャン
クションパターンが存在して発熱量の大きい半導体チッ
プ３１の上面側の熱を絶縁性樹脂３３を介してリッド３
６（ふた）に伝達させ、リッド３６から直接外部に放熱
させる構成が提案されている。
−２０７０５９号公報には、図３に示すように、ジャン
クションパターンが存在して発熱量の大きい半導体チッ
プ３１の上面側の熱を絶縁性樹脂３３を介してリッド３
６（ふた）に伝達させ、リッド３６から直接外部に放熱
させる構成が提案されている。
【０００４】
【発明が解決しようとする課題】この従来の半導体装置
では、半導体チップ３１上で発生した熱を絶縁性樹脂３
３を介して間接的にリッド３６に伝達させて放熱してい
るため、その放熱効率も低下し、また絶縁性樹脂の種類
によって、放熱効率が大きく左右されるという問題があ
った。
では、半導体チップ３１上で発生した熱を絶縁性樹脂３
３を介して間接的にリッド３６に伝達させて放熱してい
るため、その放熱効率も低下し、また絶縁性樹脂の種類
によって、放熱効率が大きく左右されるという問題があ
った。
【０００５】従って、本発明は、前記問題点を解消し、
デバイス動作時に発生した半導体チップの熱を放熱する
に際して、チップ両面にヒートシンクを結合することに
より放熱効率を向上する半導体装置およびその製造方法
を提供することを目的とする。
デバイス動作時に発生した半導体チップの熱を放熱する
に際して、チップ両面にヒートシンクを結合することに
より放熱効率を向上する半導体装置およびその製造方法
を提供することを目的とする。
【０００６】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、デバイス動作時に発生した半導体チップ
の熱を放熱させる半導体装置であって、前記半導体チッ
プ表面の一部と、前記半導体チップの裏面とにヒートシ
ンクをそれぞれ結合し、前記半導体チップの表面の前記
ヒートシンクが結合されている領域にはデバイスが形成
されないことを特徴とする半導体装置を提供する。
め、本発明は、デバイス動作時に発生した半導体チップ
の熱を放熱させる半導体装置であって、前記半導体チッ
プ表面の一部と、前記半導体チップの裏面とにヒートシ
ンクをそれぞれ結合し、前記半導体チップの表面の前記
ヒートシンクが結合されている領域にはデバイスが形成
されないことを特徴とする半導体装置を提供する。
【０００７】また、本発明は、(a)半導体チップの表面
にデバイスが形成されない所定の領域（「デバイス未形
成領域」という）を設ける工程と、(b)前記デバイス未
形成領域上に第１のヒートシンクを結合する工程と、
(c)前記半導体チップの裏面にも第２のヒートシンクを
結合する工程と、を有することを特徴とする半導体装置
の製造方法を提供する。
にデバイスが形成されない所定の領域（「デバイス未形
成領域」という）を設ける工程と、(b)前記デバイス未
形成領域上に第１のヒートシンクを結合する工程と、
(c)前記半導体チップの裏面にも第２のヒートシンクを
結合する工程と、を有することを特徴とする半導体装置
の製造方法を提供する。
【０００８】
【作用】上記構成のもと、本発明によれば、ヒートシン
クは絶縁性樹脂を介さずにチップ表面の一部と裏面に結
合しているため、チップの発熱は、この両面のヒートシ
ンクから外部に直接的に放熱されることになり、前記従
来例よりも遙かに優れた放熱効率が確保される。
クは絶縁性樹脂を介さずにチップ表面の一部と裏面に結
合しているため、チップの発熱は、この両面のヒートシ
ンクから外部に直接的に放熱されることになり、前記従
来例よりも遙かに優れた放熱効率が確保される。
【０００９】
【発明の実施の形態】図面を参照して、本発明の実施の
形態を以下に説明する。
形態を以下に説明する。
【００１０】図１は、本発明の一実施形態の半導体装置
の断面図である。また、図２（Ａ）、図２（Ｂ）は、図
１に示した半導体装置のヒートシンク結合前およびヒー
トシンク結合後の状態をそれぞれ説明するための平面図
である。
の断面図である。また、図２（Ａ）、図２（Ｂ）は、図
１に示した半導体装置のヒートシンク結合前およびヒー
トシンク結合後の状態をそれぞれ説明するための平面図
である。
【００１１】本実施形態に係る半導体装置の製造に当
り、まず半導体チップ（「チップ」ともいう）１にデバ
イス形成面６およびデバイス未形成面７を設計する（図
２（Ａ）参照）。
り、まず半導体チップ（「チップ」ともいう）１にデバ
イス形成面６およびデバイス未形成面７を設計する（図
２（Ａ）参照）。
【００１２】その後、ワイヤー５をチップ１上にボンデ
ィングした後、チップ１と熱膨張係数が等しいＡｕＳｉ
共晶合金や、Ｐｂ−Ｓｎ系半田等のボンディング層２を
用い、デバイス未形成面７上にチップ１と熱膨張係数が
等しいＳｉＣやＡｌ・Ｎ等から成る第１のヒートシンク
３を接合する。
ィングした後、チップ１と熱膨張係数が等しいＡｕＳｉ
共晶合金や、Ｐｂ−Ｓｎ系半田等のボンディング層２を
用い、デバイス未形成面７上にチップ１と熱膨張係数が
等しいＳｉＣやＡｌ・Ｎ等から成る第１のヒートシンク
３を接合する。
【００１３】そして、チップ１裏面にもチップ１の熱膨
張係数に等しいＡｕＳｉ共晶合金や、Ｐｂ−Ｓｎ系半田
等のボンディング層２′を用いてＳｉＣやＡｌ・Ｎ等か
ら成る第２のヒートシンク４を接合する（図１及び図２
（Ａ）参照）。
張係数に等しいＡｕＳｉ共晶合金や、Ｐｂ−Ｓｎ系半田
等のボンディング層２′を用いてＳｉＣやＡｌ・Ｎ等か
ら成る第２のヒートシンク４を接合する（図１及び図２
（Ａ）参照）。
【００１４】これにより、デバイス動作時に発生したチ
ップ１上の熱をチップ１の両面に結合した第１、第２の
ヒートシンク３、４より、外部に放熱できるため、前記
従来例よりも放熱効率を向上することができる。本実施
形態において、ヒートシンク３、４は、前記従来例のよ
うに絶縁性樹脂を介することなくボンディング層２を用
いて接合されるが、第１、第２のヒートシンク３、４は
チップ１の熱膨張係数と等しい部材からなりチップ１に
クラック等が入ることは回避されている。
ップ１上の熱をチップ１の両面に結合した第１、第２の
ヒートシンク３、４より、外部に放熱できるため、前記
従来例よりも放熱効率を向上することができる。本実施
形態において、ヒートシンク３、４は、前記従来例のよ
うに絶縁性樹脂を介することなくボンディング層２を用
いて接合されるが、第１、第２のヒートシンク３、４は
チップ１の熱膨張係数と等しい部材からなりチップ１に
クラック等が入ることは回避されている。
【００１５】
【発明の効果】以上説明したように、本発明は、チップ
裏面へのヒートシンクの結合に加えて、チップ表面の一
部にデバイスを形成しない面を設けたことにより、チッ
プ表面にもヒートシンクを結合したため、チップの発熱
を直接的にチップ両面に接合したヒートシンクから放熱
することができるので、放熱効率を大幅に向上するとい
う効果を有する。
裏面へのヒートシンクの結合に加えて、チップ表面の一
部にデバイスを形成しない面を設けたことにより、チッ
プ表面にもヒートシンクを結合したため、チップの発熱
を直接的にチップ両面に接合したヒートシンクから放熱
することができるので、放熱効率を大幅に向上するとい
う効果を有する。
【図１】本発明の一実施形態を示す半導体装置の断面図
である。
である。
【図２】（Ａ）図１に示したヒートシンク結合前の半導
体装置の平面図である。 （Ｂ）図１に示したヒートシンク結合後の半導体装置の
平面図である。
体装置の平面図である。 （Ｂ）図１に示したヒートシンク結合後の半導体装置の
平面図である。
【図３】従来の半導体装置の構成を示す図である。
１ チップ ２、２′ ボンディング層 ３ 第１のヒートシンク ４ 第２のヒートシンク ５ ワイヤー ６ デバイス形成面 ７ デバイス未形成面
Claims (3)
- 【請求項１】デバイス動作時に発生した半導体チップの
熱を放熱させる半導体装置であって、前記半導体チップ
表面の一部と、前記半導体チップの裏面とにヒートシン
クをそれぞれ結合し、前記半導体チップの表面の前記ヒ
ートシンクが結合される領域にはデバイスが形成されな
いことを特徴とする半導体装置。 - 【請求項２】(a)半導体チップの表面にデバイスが形成
されない所定の領域（「デバイス未形成領域」という）
を設ける工程と、 (b)前記デバイス未形成領域上に第１のヒートシンクを
結合する工程と、 (c)前記半導体チップの裏面にも第２のヒートシンクを
結合する工程と、 を有することを特徴とする半導体装置の製造方法。 - 【請求項３】前記第１、第２のヒートシンクが、前記半
導体チップと略同一の熱膨張係数を有し、且つ前記半導
体チップと略同一の熱膨張係数を有するボンディング部
材により接合されてなることを特徴とする請求項２記載
の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7207649A JPH0936287A (ja) | 1995-07-21 | 1995-07-21 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7207649A JPH0936287A (ja) | 1995-07-21 | 1995-07-21 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0936287A true JPH0936287A (ja) | 1997-02-07 |
Family
ID=16543279
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7207649A Pending JPH0936287A (ja) | 1995-07-21 | 1995-07-21 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0936287A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7903425B2 (en) | 2006-06-27 | 2011-03-08 | Lenovo (Singapore) Pte. Ltd. | Integrated circuit chip thermal solution |
-
1995
- 1995-07-21 JP JP7207649A patent/JPH0936287A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7903425B2 (en) | 2006-06-27 | 2011-03-08 | Lenovo (Singapore) Pte. Ltd. | Integrated circuit chip thermal solution |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6162659A (en) | Method for manufacturing a package structure having a heat spreader for integrated circuit chips | |
| JP3347279B2 (ja) | 半導体装置およびその製造方法 | |
| JP2000349207A (ja) | 半導体装置の実装構造及び実装方法 | |
| US5777385A (en) | Ceramic ball grid array (CBGA) package structure having a heat spreader for integrated-circuit chips | |
| JP2708309B2 (ja) | マルチチップ型半導体装置 | |
| JPH10335577A (ja) | 半導体装置及びその製造方法 | |
| JP3421137B2 (ja) | ベアチップの搭載構造及び放熱板 | |
| JP2001035977A (ja) | 半導体装置用容器 | |
| JPH06302727A (ja) | 半導体集積回路装置 | |
| JP3570672B2 (ja) | 半導体装置 | |
| JP2853692B2 (ja) | 半導体装置 | |
| CN112786456B (zh) | 半导体封装件以及相关方法 | |
| JP2853288B2 (ja) | 半導体装置 | |
| JP2004158739A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JPH1012788A (ja) | 半導体装置およびその製造方法およびその半導体装置に用いるリードフレーム | |
| JPH1065072A (ja) | 放熱電極構造 | |
| JPH0621237Y2 (ja) | セラミツクパツケ−ジ | |
| JPH07135279A (ja) | マルチチツプモジユールのパツケージング方法及びマルチチツプモジユールパツケージ | |
| JP2797269B2 (ja) | 半導体装置 | |
| JPH0797616B2 (ja) | 半導体装置の製造方法 | |
| JPS6233336Y2 (ja) | ||
| JPS60214536A (ja) | 半導体装置の製造方法 | |
| JPH07130932A (ja) | 半導体装置とその製造方法 | |
| JP2606974B2 (ja) | 半導体集積回路装置 | |
| JPH06326230A (ja) | 樹脂封止型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000328 |