JPH0621237Y2 - セラミツクパツケ−ジ - Google Patents

セラミツクパツケ−ジ

Info

Publication number
JPH0621237Y2
JPH0621237Y2 JP1987114866U JP11486687U JPH0621237Y2 JP H0621237 Y2 JPH0621237 Y2 JP H0621237Y2 JP 1987114866 U JP1987114866 U JP 1987114866U JP 11486687 U JP11486687 U JP 11486687U JP H0621237 Y2 JPH0621237 Y2 JP H0621237Y2
Authority
JP
Japan
Prior art keywords
semiconductor chip
ceramic package
present
metal pedestal
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1987114866U
Other languages
English (en)
Other versions
JPS6420727U (ja
Inventor
勇人 宇佐美
信勝 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1987114866U priority Critical patent/JPH0621237Y2/ja
Publication of JPS6420727U publication Critical patent/JPS6420727U/ja
Application granted granted Critical
Publication of JPH0621237Y2 publication Critical patent/JPH0621237Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires

Landscapes

  • Die Bonding (AREA)

Description

【考案の詳細な説明】 〔概要〕 本考案は、セラミックパッケージの構造に関し、 半導体チップをセラミックパッケージに固着するとき、
熱膨脹の差によって該チップにクラックが発生するのを
防止することを目的とし、 セラミックパッケージの基体の上に、空洞部が形成され
た半導体チップ固着用メタル台座を設けていることを特
徴としている。
〔産業上の利用分野〕
本考案はセラミックパッケージの構造に関するものであ
る。
〔従来の技術〕
第４図は従来例に係るセラミックパッケージの構造断面
図である。
１はセラミック基体，２は半導体チップ，３はボンディ
ングワイヤである。４はセラミック基体の表面に作成さ
れたAuペースト又はAuメッキであり、５は半導体チップ
２をセラミック基体１に固着するためのAu又はAuSiであ
る。
〔考案が解決しようとする問題点〕
ところで、従来例によれば、熱を加えてAu又はAuSi５を
溶融し、半導体チップ２をセラミック基体１の表面に直
接固着している。
このため、半導体チップ２とセラミック基体１との熱膨
脹係数の差により半導体チップにストレスが加わり、半
導体チップにクラックが生じる等の問題がある。
本考案はかかる従来の問題に鑑みて創作されたものであ
り、半導体チップにクラックが発生するのを防止するこ
とのできるセラミックパッケージの提供を目的とする。
〔問題点を解決するための手段〕
本考案は、第１図に示すように、セラミック基体１の上
に空洞部７を有するメタル台座６を設けており、半導体
チップ２はAuペースト又はAuメッキ４およびAu又はAuSi
５を介して該メタル部６の上に固着する構成となってい
る。
〔作用〕
半導体チップ２をメタル台座６の上に固着する際に熱を
加えてAuペースト又はAuメッキ４およびAu又はAuSi５を
溶融するが、このとき熱膨脹係数の差によってストレス
が生じる。しかし、このストレスは空洞部７を有するメ
タル台座６により効率良く吸収することができるので、
半導体チップに加わるストレスを軽減することができ
る。
〔実施例〕
次に図を参照しながら本考案の実施例について説明す
る。
第２図は本考案の実施例に係るセラミックパッケージを
説明する断面図である。図において、８はセラミック基
体，９は該セラミック基体の上に形成されたタングステ
ン（Ｗ）からなるメタライズ層，１０はその上に形成さ
れたNiメッキである。
１１は本考案のメタル台座であって、Niメッキ１２され
たコバール材によって形成されており、空洞部１５を有
している。このメタル台座はロー材（Ag又はCu）１３に
よりセラミック基体８に固着されている。また、１４は
全体に形成されたAuメッキである。
本考案の実施例によれば、半導体チップをメタル台座に
固着する際に熱を加えてAuペースト又はAuメッキ４およ
びAu又はAuSi５を溶融するが、このときの熱膨脹差によ
る該半導体チップに加わるストレスをメタル台座によっ
て効率良く吸収することができるので、半導体チップに
クラックが発生するのを防止することができる。
第３図（ａ），（ｂ）は本考案の別の実施例に係るメタ
ル台座の形状を示す図である。このような形態のメタル
台座も空洞部を備えているので、熱によるストレスを効
率良く吸収することが可能となる。
〔考案の効果〕
以上説明したように、本考案によればセラミックパッケ
ージ内に設けたメタル台座の上に半導体チップを固着す
る構成であるから、固着する際の熱によるストレスを該
メタルに台座により吸収することが可能となる。このた
め、半導体チップに加わるストレスを軽減することがで
きるので、半導体チップにクラックが発生するのを防止
することが可能となる。
【図面の簡単な説明】
第１図は本考案のセラミックパッケージを説明する断面
図、 第２図は本考案の実施例に係るセラミックパッケージを
説明する図、 第３図は本考案の別の実施例に係るメタル台座を説明す
る図、 第４図は従来例に係るセラミックパッケージを説明する
図である。 （符号の説明） １，８…セラミック基体、 ２…半導体チップ、 ３…ボンディングワイヤ、 ４…Auペースト又はAuメッキ、 ５…Au又はAuSi、 ６…メタル台座、 ７，１５…空洞部、 ９…メタライズ層（Ｗ）、 １０，１２…Niメッキ、 １１…コバール材、 １３…ロー材（Ag,Cu）、 １４…Auメッキ。

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項１】半導体チップを格納するセラミックパッケ
    ージにおいて、 セラミック基体に固着され、該セラミック基体との間に
    空洞部を備えるメタル台座と、 該メタル台座に固着された半導体チップとを有すること
    を特徴とするセラミックパッケージ。
JP1987114866U 1987-07-27 1987-07-27 セラミツクパツケ−ジ Expired - Lifetime JPH0621237Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1987114866U JPH0621237Y2 (ja) 1987-07-27 1987-07-27 セラミツクパツケ−ジ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1987114866U JPH0621237Y2 (ja) 1987-07-27 1987-07-27 セラミツクパツケ−ジ

Publications (2)

Publication Number Publication Date
JPS6420727U JPS6420727U (ja) 1989-02-01
JPH0621237Y2 true JPH0621237Y2 (ja) 1994-06-01

Family

ID=31356000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1987114866U Expired - Lifetime JPH0621237Y2 (ja) 1987-07-27 1987-07-27 セラミツクパツケ−ジ

Country Status (1)

Country Link
JP (1) JPH0621237Y2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57111050A (en) * 1980-12-26 1982-07-10 Fujitsu Ltd Semiconductor device
US4415025A (en) * 1981-08-10 1983-11-15 International Business Machines Corporation Thermal conduction element for semiconductor devices
JPS6183041U (ja) * 1984-11-07 1986-06-02

Also Published As

Publication number Publication date
JPS6420727U (ja) 1989-02-01

Similar Documents

Publication Publication Date Title
JPH06502962A (ja) ダイス固着構造
JP2527828B2 (ja) 半導体パッケ―ジ
US5150197A (en) Die attach structure and method
JP2001035977A (ja) 半導体装置用容器
JPS63120431A (ja) 電力用半導体装置
JPS62213191A (ja) 光半導体用ステム
JP2589520B2 (ja) 樹脂封止型半導体装置の製造方法
JP3036291B2 (ja) 半導体装置の実装構造
JPH0625007Y2 (ja) 多電源素子用パツケージ
JPH069508Y2 (ja) 多電源素子用パツケージ
JP2687678B2 (ja) 半導体用セラミックスパッケージ
JPS63308944A (ja) 半導体装置
JPS6233336Y2 (ja)
JP2552158Y2 (ja) リードフレーム
JPH083017Y2 (ja) 半導体装置の容器
JPH0424947A (ja) 半導体用セラミックスパッケージ
JPH0382067A (ja) 樹脂封止型半導体装置
JPH08306849A (ja) 放熱部材及び該放熱部材を備えた半導体装置
JPH0936287A (ja) 半導体装置およびその製造方法
JPH0325247U (ja)
JPH05267492A (ja) セラミックパッケージ
JPS6420727U (ja)
JPH07122668A (ja) 半導体装置及びそのパッケージ
JPS62147736A (ja) 半導体素子の搭載方法
JPH06209022A (ja) 半導体用治具及び半導体装置