JPH0936532A - 電子部品の接合方法 - Google Patents

電子部品の接合方法

Info

Publication number
JPH0936532A
JPH0936532A JP7206784A JP20678495A JPH0936532A JP H0936532 A JPH0936532 A JP H0936532A JP 7206784 A JP7206784 A JP 7206784A JP 20678495 A JP20678495 A JP 20678495A JP H0936532 A JPH0936532 A JP H0936532A
Authority
JP
Japan
Prior art keywords
solder
bonding
bonding material
electronic component
piece
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7206784A
Other languages
English (en)
Other versions
JP2870456B2 (ja
Inventor
Michihiko Yamamoto
充彦 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP7206784A priority Critical patent/JP2870456B2/ja
Publication of JPH0936532A publication Critical patent/JPH0936532A/ja
Application granted granted Critical
Publication of JP2870456B2 publication Critical patent/JP2870456B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3465Application of solder
    • H05K3/3485Application of solder paste, slurry or powder

Landscapes

  • Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 TCP(Tape Carrier Package)の複数のア
ウタリードにはんだを均一に付ける。 【解決手段】 はんだ成形部材10の上面には、平面ほ
ぼ長方形状でほぼ一定の深さの同一形状の複数の凹部1
4が一定のピッチで形成されている。これらの凹部14
には、はんだペースト20aが同一量ずつ供給されて固
化することにより、はんだ片20が成形されている。こ
れらのはんだ片20をTCPの複数のアウタリードに転
写すると、複数のアウタリードにはんだ片20を均一に
付けることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は電子部品の接合方
法に関する。
【0002】
【従来の技術】例えば、液晶表示装置では、表示パネル
を駆動するLSIチップ等の半導体チップをTAB(Ta
pe Automated Bonding)技術によりテープキャリアパッ
ケージ(Tape Carrier Package:以下、TCPという)
化して実装し、このTCPのアウタリード(一の電子部
品の接続電極)を回路基板の接合パッド(他の電子部品
の接続電極)に接合したものがある。
【0003】ところで、従来よりアウタリードと接合パ
ッドとを接続する接合方法の一つにはんだ付けがある。
この場合、はんだは予め接合パッド上面に形成されてい
る。次に、このはんだの形成方法について図8および図
9を参照して説明する。所定の大きさよりも若干大きめ
の絶縁基板2は、最終的には一点鎖線で示す切断線に沿
って切断されることにより、所定の大きさとされるよう
になっている。この絶縁基板2の一端部上面には、切断
線の内側に複数の接合パッド3が一定のピッチで配列形
成され、切断線の外側には共通リード線4が形成され、
それらの間に接続線5が形成されている。このうち接合
パッド3には引き回し線6が接続されている。そして、
接合パッド4の配列部分および共通リード線4の一端部
を除く絶縁基板2の上面にはソルダレジスト7が塗布さ
れている。この状態において、共通リード線4の一端部
をめっき電極8としてはんだの電解めっきを行うと、接
合パッド3の上面にはんだ層9が形成される。この後、
切断線に沿って切断すると、接合パッド3の上面にはん
だ層9が形成された回路基板1が得られる。
【0004】次に、このようにして得られた回路基板1
の接合パッド3に図示しないTCPのアウタリードを接
合する場合、はんだ層9上にアウタリードを位置させ、
ヒートツールによって加熱しつつ加圧すると、接合パッ
ド3にアウタリードがはんだ層9を介して接合されるこ
とになる。
【0005】
【発明が解決しようとする課題】しかしながら、この従
来の接合方法にあっては、はんだ層9を形成する際、め
っき電極8となる共通リード線4の一端部と複数の接合
パッド3との間の各配線抵抗が配線長等が異なるために
同一とならず、印加されるめっき電圧が接合パッド3ご
とに変化し、すべての接合パッド3にはんだ層9を均一
に析出させて形成することが困難である。そのため、各
接合パッド3でははんだ層9の形成量にバラツキが生
じ、過少の場合はアウタリードとの間の接合強度が不足
し、過分の場合はアウタリードとの接合に際し溶融した
過分のはんだ層9が隣接するものに接触して短絡を引き
起こし易い。特に、後者の短絡の問題は、アウタリード
を微小ピッチ化するのに弊害となっていた。この発明の
課題は、はんだ等の接合材の量等を均一にできるように
することである。
【0006】
【課題を解決するための手段】この発明は、接合材成形
部材の上面に一定ピッチで配設されている同一形状の複
数の凹部にそれぞれ接合材料を供給して接合材片を成形
し、これらの接合材片を一の電子部品に設けられている
複数の接続電極に転写し、転写された前記接合材片を介
して前記一の電子部品の接続電極を他の電子部品に設け
られている接続電極に接合するようにしたものである。
【0007】そして、この発明のように、接合材成形部
材の同一形状の複数の凹部にそれぞれ接合材料を供給し
て接合材片を成形すると、これらの接合材片の平面的形
状および量を同一とすることができ、したがってこれら
の接合材片を一の電子部品の接続電極に転写し、転写さ
れた接合材片を介して一の電子部品の接続電極を他の電
子部品の接続電極に接合すると、両接続電極を接合する
ための接合材の量等を均一にすることができる。
【0008】
【発明の実施の形態】次に、この発明の一実施形態につ
いて説明するに、まず、図1(a)に示すはんだ成形部材
(接合材成形部材)10を用意する。このはんだ成形部
材10は、基本的には、シリコン等からなる基板状の型
プレート11の上面に平面ほぼ長方形状でほぼ一定の深
さの同一形状の複数の凹部が一定のピッチで形成された
構造となっている。このはんだ成形部材10は、図2
(a)〜(d)に示す工程の順に製作される。まず、図2(a)
のように、型プレート11の上面にスピンコート法等で
フォトレジスト12を1.0〜2.0μm程度の厚さに塗布す
る。次に、図2(b)のように、フォトレジスト12をガ
ラス等のマスク13を用いて露光し、現像を行うことで
マスク13通りの形状としたフォトレジスト12aを加
工する。次に、図2(c)のように、マスク13通りに加
工されたフォトレジスト12aをマスクにして型プレー
ト11を水酸化カリウム(KOH)等のアルカリ系エッ
チング液でエッチングし、型プレート11の上面に凹部
14を形成する。この後、フォトレジスト12aを除去
する。次に、図2(d)のように、凹部14の表面と型プ
レート11の表面に熱酸化法等で酸化膜15を数千Å程
度の厚さに形成する。この酸化膜15は凹部14から成
形材を容易に離型し易くするためのものであるので、型
プレート11の材質がシリコンやガラス等のはんだとの
離型性の良いものである場合には、この酸化膜15の形
成を省略してもよい。かくして、図1(a)に示すはんだ
成形部材10が製作される。
【0009】次に、図1(b)に示すように、はんだ成形
部材10の複数の凹部14にそれぞれはんだペースト
(接合材料)20aを供給してはんだ片(接合材片)2
0を配列して成形する。このはんだ片20は、図3(a)
〜(d)に示す工程の順に成形される。まず、図3(a)のよ
うに、はんだペースト20aを型プレート11の上面に
載せ、スキージ16を一方側から他方側へ移動させて、
図3(b)のように、すべての凹部14にはんだペースト
20aを同一量ずつ供給する。次に、不活性ガス等によ
り酸素濃度が数ppm以下となった雰囲気中において、凹
部14内のはんだペースト20aを所定の温度で加熱
し、図3(c)のように、溶解はんだ20bとする。この
場合、はんだペースト20a中の金属材が溶解するとと
もに、金属材以外の他の有機物成分が蒸発するが、蒸発
しない有機物成分は溶解金属材との比重差によって分離
し表面に析出する。次に、型プレート11全体を冷却し
て凹部14内の溶解はんだ20bを冷却し固化させる
と、図3(d)のように、凹部14内にはんだ片20が形
成される。この後、はんだ片20の表面に析出した有機
物成分を洗浄して除去する。かくして、図1(b)に示す
ように、はんだ成形部材10の凹部14にはんだ片20
が成形される。
【0010】次に、図4を参照して、はんだ成形部材1
0上の複数のはんだ片20をTCP30のベースフィル
ム31端部から突出された複数のアウタリード32に転
写する場合について説明する。まず、はんだ成形部材1
0上の各はんだ片20の上面中央部に各アウタリード3
2を当接させる。次に、ヒートツール40を降下させ、
その下面をアウタリード32の上面に圧接させる。そし
て、ヒートツール40を一瞬だけ、はんだ片20の融点
よりも数十度高い程度に加熱する。すると、アウタリー
ド32と接触しているはんだ片20の上面中央部のみ
が、アウタリード32を介して加熱されることになり、
瞬間的に溶融した後、固化する。これにより、はんだ片
20の上面中央部がアウタリード32に融着される。こ
の後、ヒートツール40を上昇させ、次いでTCP30
全体を持ち上げると、アウタリード32に融着されたは
んだ片20が凹部14から剥離される。かくして、図5
に示すように、はんだ片20がアウタリード32に転写
されることになる。
【0011】ここで、はんだ片20の形状について説明
する。図1(a)においてすでに説明したように、はんだ
成形部材10の凹部14は平面ほぼ長方形状でほぼ一定
の深さとなっているので、図5に示すように、はんだ片
20の形状は厚さがほぼ一定の平面ほぼ長方形状とな
る。また、複数の凹部14は同一形状であるので、複数
のはんだ片20も同一形状となる。ところで、はんだ片
20の平面形状がほぼ長方形状となるようにしたのは、
次に図6を参照して説明する回路基板1の接合パッド3
の平面形状がほぼ長方形状であるので、この接合パッド
3の平面形状と同一かもしくはそれよりも若干小さくな
るようにしたからである。
【0012】次に、図6を参照して、TCPのアウタリ
ード32と回路基板1の接合パッド3とを接合する場合
について説明する。ただし、図6においては、説明の便
宜上、図8および図9に示された部分と同一名称部分に
同一の符号を付し、その説明を適宜省略する。まず、複
数のアウタリード32に転写された各はんだ片20を複
数の接合パッド3の各上面に重ね合わせる。この場合、
はんだ片20と接合パッド3の平面形状が共にほぼ長方
形状であるので、両者の縦横方向の各中心線が互いに一
致するように重ね合わせる。次に、ヒートツール40を
降下させて加圧するとともに加熱し、はんだ片20を溶
融させた後固化させると、図7に示すように、はんだ片
20を介してアウタリード32が接合パッド3に熱圧着
されることになる。この熱圧着工程は、例えばN22
ArH2との混合ガスによる低酸素の不活性還元ガス雰
囲気中において行うか、あるいは無洗浄タイプのフラッ
クスを使用して行う。すると、アウタリード32とはん
だ片20双方の表面酸化物が除去され、接合時の酸化を
防ぐことができる。
【0013】以上のように、この実施形態の接合方法で
は、はんだ成形部材10の同一形成の複数の凹部14に
それぞれはんだペースト20aを供給してはんだ片20
を成形しているので、これらのはんだ片20の平面的形
状および量を同一とすることができる。したがって、こ
れらのはんだ片20をTCPのアウタリード32に転写
し、転写されたはんだ片20を介してTCPのアウタリ
ード32を回路基板1の接合パッド3に接合すると、こ
の接合に供されるはんだの量等を均一にすることができ
る。この場合、はんだ片20の平面形状を接合パッド3
の平面形状と同一かもしくはそれよりも若干小さくなる
ようにすると、フィレット形状の均一なものが得られ、
バラツキのない接合強度を得ることができるばかりでな
く、短絡防止にも有効である。この結果、アウタリード
32の微小ピッチ化が可能となり、100μmピッチ以下
とすることもできる。
【0014】なお、上記実施形態では、はんだ片20の
アウタリード32への転写を加圧と加熱とによって行っ
ているが、これに限定されず、加圧のみで転写すること
も可能である。例えば、アウタリード等を電解銅箔で形
成した場合、アウタリードのベースフィルムと対向する
側の面に凹凸が形成されているので、このアウタリード
の凹凸面にはんだ片をヒートツールによる加圧のみで食
い込ませることにより(アンカーリング効果)、はんだ
片をアウタリードに転写するようにしてもよい。
【0015】また、上記実施形態では、TCPのアウタ
リード32と回路基板1の接合パッド3とを接合する場
合について説明したが、これに限定されず、例えばTC
Pのアウタリードと表示パネルの接続電極とを接合する
ようにしてもよく、また半導体チップの実装されていな
い通常のフレキシブル配線基板の接続電極と回路基板ま
たは表示パネルの接続電極とを接合するようにしてもよ
い。
【0016】
【発明の効果】以上説明したように、この発明によれ
ば、接合材成形部材の同一形状の複数の凹部にそれぞれ
接合材料を供給して接合材片を成形すると、これらの接
合材片の平面的形状および量を同一とすることができ、
したがってこれらの接合材片を一の電子部品の接続電極
に転写し、転写された接合材片を介して一の電子部品の
接続電極を他の電子部品の接続電極に接合すると、両接
続電極を接合するための接合材の量等を均一にすること
ができる。
【図面の簡単な説明】
【図1】この発明による一実施形態の電子部品の接合方
法において、(a)ははんだ成形部材を示す斜視図、
(b)はこのはんだ成形部材によって複数のはんだ片を
成形した状態を示す斜視図。
【図2】同接合方法において、(a)〜(b)ははんだ成
形部材の製作工程を順に示す断面図。
【図3】同接合方法において、(a)〜(b)ははんだ成
形部材に複数のはんだ片を成形する工程を順に示す断面
図。
【図4】同接合方法において、はんだ成形部材上のはん
だをTCPのアウタリードに転写する状態を示す斜視
図。
【図5】同接合方法において、はんだをアウタリードに
転写した状態を示す斜視図。
【図6】同接合方法において、転写されたはんだを介し
てアウタリードと回路基板の接合パッドとを接合する状
態を示す斜視図。
【図7】同接合方法において、アウタリードと接合パッ
ドとを接合した状態を示す斜視図。
【図8】従来の回路基板の接合パッドにはんだを形成す
る場合を説明するために示す平面図。
【図9】図8のX−X線に沿う断面図。
【符号の説明】
1 回路基板 3 接合パッド 10 はんだ成形部材 14 凹部 20 はんだ片 30 TCP 31 ベースフィルム 32 アウタリード

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 接合材成形部材の上面に一定ピッチで配
    設されている同一形状の複数の凹部にそれぞれ接合材料
    を供給して接合材片を成形し、これらの接合材片を一の
    電子部品に設けられている複数の接続電極に転写し、転
    写された前記接合材片を介して前記一の電子部品の接続
    電極を他の電子部品に設けられている接続電極に接合す
    ることを特徴とする電子部品の接合方法。
  2. 【請求項2】 前記接合材片ははんだであることを特徴
    とする請求項1記載の電子部品の接合方法。
  3. 【請求項3】 前記一の電子部品の接続電極はTCPの
    アウタリードであり、前記他の電子部品の接続電極は回
    路基板の接合パッドであることを特徴とする請求項1記
    載の電子部品の接合方法。
JP7206784A 1995-07-21 1995-07-21 電子部品の接合方法 Expired - Fee Related JP2870456B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7206784A JP2870456B2 (ja) 1995-07-21 1995-07-21 電子部品の接合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7206784A JP2870456B2 (ja) 1995-07-21 1995-07-21 電子部品の接合方法

Publications (2)

Publication Number Publication Date
JPH0936532A true JPH0936532A (ja) 1997-02-07
JP2870456B2 JP2870456B2 (ja) 1999-03-17

Family

ID=16529045

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7206784A Expired - Fee Related JP2870456B2 (ja) 1995-07-21 1995-07-21 電子部品の接合方法

Country Status (1)

Country Link
JP (1) JP2870456B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990070186A (ko) * 1998-02-18 1999-09-15 윤종용 테이프 캐리어 패키지
US6454159B1 (en) 1999-08-18 2002-09-24 International Business Machines Corporation Method for forming electrical connecting structure
JP2009032764A (ja) * 2007-07-25 2009-02-12 Nippon Avionics Co Ltd フレキシブルフラットケーブルの電子部品へのはんだ付け方法およびはんだ付け装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990070186A (ko) * 1998-02-18 1999-09-15 윤종용 테이프 캐리어 패키지
US6454159B1 (en) 1999-08-18 2002-09-24 International Business Machines Corporation Method for forming electrical connecting structure
JP2009032764A (ja) * 2007-07-25 2009-02-12 Nippon Avionics Co Ltd フレキシブルフラットケーブルの電子部品へのはんだ付け方法およびはんだ付け装置

Also Published As

Publication number Publication date
JP2870456B2 (ja) 1999-03-17

Similar Documents

Publication Publication Date Title
US4808769A (en) Film carrier and bonding method using the film carrier
EP1022775B1 (en) Method of fabrication of semiconductor device and mounting structure thereof
JPH07221105A (ja) 半導体装置の製造方法及び半導体装置
JPH0936532A (ja) 電子部品の接合方法
JPWO1999036958A1 (ja) 半導体装置とその製造方法ならびに半導体装置の実装構造および実装方法
JPH1197471A (ja) 半導体デバイスおよびその実装構造体並びにその製造方法
JP2004281634A (ja) 積層実装型半導体装置の製造方法
JP3813767B2 (ja) 樹脂製配線基板及びその製造方法
JP3116888B2 (ja) ハンダボール・キャリアテープ及びその製作方法
JP2003229513A (ja) 素子内蔵基板および素子内蔵基板の製造方法
JP3847260B2 (ja) Icウエハを用いたフリップチップ型icの製造方法
JP3001053B2 (ja) バンプの形成方法及び電子装置
JPH11345826A (ja) 半導体装置、半導体装置の製造方法及び半導体装置の実装方法
JP2000100875A (ja) 半導体集積回路装置およびその製造方法並びに製造装置
JP2526796B2 (ja) テ―プキャリアパッケ―ジ
JP2000294586A (ja) 半導体装置及び半導体装置の製造方法
JP3021508B2 (ja) 導電突起の形成方法
JP2867547B2 (ja) 導電突起の形成方法
JPH07212021A (ja) 半田ボール電極形成方法及びその半田ボール電極形成方法に用いる半田微細球位置決め治具
JPH11289146A (ja) 複合配線材及びその製造方法
JP3132713B2 (ja) 半導体装置
JPH05206143A (ja) 複合フィルムおよびそれを用いた転写バンプ形成方法
JPH1084181A (ja) 回路基板への端子の実装方法、および回路基板
JP2004296943A (ja) Icウエハ及びそれを用いたフリップチップ型icの製造方法
JPH11111904A (ja) 半田印刷基板の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees