JPH0943638A - 液晶表示素子 - Google Patents

Abstract

(57)【要約】 【課題】 ＴＦＴの寄生容量の影響を受けにくく、広い
視野角を有する液晶表示素子を提供することである。 【解決手段】 ＴＦＴ基板１１上に画素電極２２が形成
され、対向基板１２上に下層電極３１と付加容量電極３
８が形成され、これらの上にカラーフィルタ３３等が形
成され、カラーフィルタ３３等の上に上層電極３５ａ、
３５ｂが形成される。上層電極３５ａは下層電極３１に
接続されている。ＴＦＴ基板１１と対向基板１２の間に
液晶１３が封入されて液晶表示素子が構成される。下層
電極３１と画素電極２２との間に印加される駆動電圧
は、上層電極３５ａが配置された領域では液晶１３にそ
のまま印加され、上層電極３５ｂが配置された領域で
は、カラーフィルタ３３で降圧されて液晶１３に印加さ
れる。また、両領域の液晶容量には、個別に付加容量が
接続される。従って、ＴＦＴ２１の寄生容量による画素
電極２２の電圧降下が低減される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は広視野角の液晶表
示素子に関する。

【０００２】

【従来の技術】液晶表示素子は、薄型軽量化が可能であ
り、種々の電子機器の表示装置として使用されている。
しかし、液晶表示素子は、ＣＲＴ等に比べて視野角が狭
く、中間調表示時の視角依存性が顕著であるという欠点
を有する。例えば、ＴＮ（ツイストネマティック）液晶
セルを一対の偏光板で挟んで構成されるＴＮ液晶表示素
子においては、２値表示時には実用上十分な視野角を持
つものの、多階調表示時には視野角が狭いという欠点を
持つ。

【０００３】視野角を広くする手法として、各画素電極
を複数の部分画素電極に分割すると共に、部分画素電極
に対向する制御電極を配置することにより、液晶容量と
直列に電圧降下用の制御容量を接続する方法が提案され
ている。この方法では、各部分画素電極が液晶に印加す
る電圧が互いに異なるため、異なった配向状態の領域が
各画素内に形成され、視野角が広くなる。

【０００４】しかしこの方法は、ＴＦＴを形成する過程
で、制御電極を形成しなければならず、ＴＦＴの欠陥を
引き起こしやすくＴＦＴ基板の歩留まりを低下させる欠
点がある。

【０００５】これらの欠点を改善するために、ＴＦＴが
形成される基板と対向する基板側で、対向電極を複数に
分割し、対向電極上に形成される絶縁膜（カラーフィル
タ、オーバーコート層等）を利用して電圧を降下させる
方法が提案されている。この方法においても、分割され
た各画素の液晶に印加される電圧が互いに異なるため、
異なった配向状態の領域が各画素に形成されることにな
り、視野角が広くなる。

【０００６】また、このような液晶表示素子では、アク
ティブ素子としてのＴＦＴのソース電極に制御容量及び
液晶容量がそれぞれ接続されている。従って、液晶容量
に印加される電圧は、ゲートパルスがオフした際に、Ｔ
ＦＴのゲート・ソース間に存在する寄生容量により、画
素電極の電圧も降下する。このため、液晶に印加される
電圧も降下する。この電圧降下を小さくする方法とし
て、絶縁膜を介して画素電極に対向する付加電極を形成
することにより、付加容量（補償容量）を液晶容量に並
列に接続する方法が知られている。付加容量は一つの画
素に対して一つ形成され、分割された画素に共通に接続
される。

【０００７】

【発明が解決しようとする課題】しかし、ＴＦＴ基板に
付加電極を形成する方法は、ＴＦＴ基板に制御電極を形
成する場合と同様に、ＴＦＴの欠陥を引き起こしやす
く、ＴＦＴ基板の歩留まりを低下させる欠点がある。ま
た、分割画素に対して一つの付加容量を共通に接続する
方法では、ＴＦＴの寄生容量の影響による画素電極の電
圧降下を十分に低減することができない。

【０００８】この発明は上記実状に鑑みてなされたもの
で、歩留まり率が高く、ＴＦＴの寄生容量の影響による
画素電極の電圧降下が小さく、且つ、広い視野角を有す
る液晶表示素子を提供することを目的とする。

【０００９】

【課題を解決するための手段】上記目的を達成するた
め、この発明の第１の観点にかかる液晶表示素子は、各
画素領域に第１の電極が形成され、且つ、対応する第１
の電極に接続されたアクティブ素子が形成された第１の
基板と、前記第１の基板に対向して配置された第２の基
板と、前記第２の基板の前記第１の基板に対向する面の
各画素領域の一部に形成された第２の電極と、前記第２
の電極の上に形成された絶縁膜と、前記絶縁膜の上の各
画素領域の一部に、前記第２の電極と接続され且つ前記
代１の電極に対向して形成された第３の電極と、前記絶
縁膜の上の各画素領域の一部に、第２の電極と一部が対
向し且つ前記第１の電極と対向して形成された第４の電
極と、前記第２の基板上の各画素領域の一部に、対向す
る前記第１の電極に接続され且つ前記第４の電極に対向
して形成された第５の電極と、前記第１と第２の基板間
に封止された液晶と、を備えることを特徴とする。

【００１０】上記目的を達成するため、この発明の第２
の観点にかかる液晶表示素子は、各画素領域に第１の電
極が形成され、且つ、対応する第１の電極に接続された
アクティブ素子が形成された第１の基板と、前記第１の
基板に対向して配置された第２の基板と、前記第２の基
板の前記第１の基板に対向する面の各画素領域の一部
に、前記第１の電極と対向して形成された第２の電極
と、前記第２の電極の上に形成された第１の絶縁膜と、
前記第１の絶縁膜上の各画素領域の一部に、前記第２の
電極と接続され且つ前記第１の電極と対向して形成され
た第３の電極と、前記第１の絶縁膜上の各画素領域の一
部に、前記第２の電極と一部が対向し且つ前記第１の電
極と対向して形成された第４の電極と、前記第３及び第
４の電極の上に形成された第２の絶縁膜と、前記第２の
絶縁膜上の各画素領域の一部に前記第４の電極に対向し
て形成され、且つ対向する前記第１の電極に接続された
第５の電極と、前記第１と第２の基板間に封止された液
晶と、を備えることを特徴とする。

【００１１】上記目的を達成するため、この発明の第３
の観点にかかる液晶表示素子は、各画素領域に第１の電
極が形成され、且つ、対応する第１の電極に接続された
アクティブ素子が形成された第１の基板と、前記第１の
基板に対向して配置された第２の基板と、前記第２の基
板の前記第１の基板に対向する面の各画素領域の一部に
形成された第２の電極と、前記第２の電極の上に形成さ
れた絶縁膜と、前記絶縁膜上の各画素領域の一部に前記
第１の電極と対向して形成された第３の電極と、前記絶
縁膜の上に第２の電極と一部が対向し且つ前記第１の電
極と対向して形成された第４の電極と、前記第２の基板
上の各画素領域の一部に、対向する前記第１の電極に接
続され且つ前記第４の電極と対向して形成された第５の
電極と、前記第１と第２の基板間に封止された液晶と、
を備えることを特徴とする。

【００１２】上記目的を達成するため、この発明の第４
の観点にかかる液晶表示素子は、各画素領域に第１の電
極が形成され、且つ、対応する第１の電極に接続された
アクティブ素子が形成された第１の基板と、前記第１の
基板に対向して配置された第２の基板と、前記第２の基
板の前記第１の基板に対向する面の各画素領域に形成さ
れ、対向する前記第１の電極に接続された第２の電極
と、前記第２の電極の上に形成された第１の絶縁膜と、
前記第１の絶縁膜上の各画素領域の一部に形成され、前
記第１と第２の電極に対向して形成された第３の電極
と、前記第３の電極の上に形成された第２の絶縁膜と、
前記第２の絶縁膜上の各画素領域の一部に形成され、前
記第１乃至第３の電極に対向する第４の電極と、前記第
１と第２の基板間に封止された液晶と、を備えることを
特徴とする。

【００１３】この発明の第１〜第４の観点にかかる液晶
表示素子によれば、各画素内に駆動電圧がほぼそのまま
印加される領域と、絶縁膜により降圧されて印加される
領域が形成される。従って、視野角が広くなる。また、
駆動電圧がほぼそのまま印加される領域と、絶縁膜によ
り降圧されて印加される領域に、それぞれ、独立して付
加容量が形成されるので、アクティブ素子の寄生容量の
影響を低減することができる。さらに、アクティブ素子
が形成された第１の基板側の構成が簡単なので、液晶表
示素子を比較的容易に歩留まりよく製造することができ
る。

【００１４】

【発明の実施の形態】以下、この発明の実施形態を、Ｔ
ＦＴ液晶表示素子を例に図面を参照して説明する。 （第１実施形態）図１は第１実施形態にかかるＴＮ液晶
表示素子の断面構造を示し、図２はＴＦＴ基板の平面構
造を示し、図３は対向基板の平面構造を示す。

【００１５】図１に示すように、この液晶表示素子は、
シール材ＳＣにより接合された一対の透明基板１１、１
２と、一対の透明基板１１、１２間に封止されたＴＮ
（ツイストネマティック）液晶１３とより構成される液
晶セル１６と、液晶セル１６を挟んで配置された偏光板
１４、１５と、より構成される。

【００１６】透明基板１１、１２はガラス等から構成さ
れる。下側の透明基板（以下、ＴＦＴ基板）１１には、
図１及び図２に示すように、アクティブ素子としてのＴ
ＦＴ（薄膜トランジスタ）２１と画素電極２２とがマト
リクス状に配置され、これらの上に配向膜２３が配置さ
れている。

【００１７】各ＴＦＴ２１のソース電極は対応する画素
電極２２に接続され、各行のＴＦＴ２１のゲート電極は
対応するゲートラインＧＬに接続され、各列のＴＦＴ２
１のドレイン電極は対応するデータラインＤＬに接続さ
れている。画素電極２２は、ＩＴＯ（インジウムとスズ
の酸化物）等からなる透明導電膜から形成され、ＴＦＴ
２１を介して信号電圧（書き込み電圧）が印加される。

【００１８】他方の透明基板（以下、対向基板）１２に
は図３（Ａ）に示すように、複数の画素電極２２に対向
するストライプ状の下層電極（対向電極）３１と各画素
領域で画素電極２２に対向する付加容量電極３８が形成
されている。下層電極３１及び付加容量電極３８は厚さ
０．０８±０．０２μｍ程度のＩＴＯから形成されてい
る。下層電極３１は互いに接続されて共通電圧（コモン
電圧）Ｖcomが供給される電極端子３７に接続されてい
る。付加容量電極３８はＴＦＴ基板１１上に形成されて
いる各画素電極２２にそれぞれ接続されている。また、
対向基板１２上のＴＦＴ２１と対向する部分及び画素電
極２２間の部分と対向する部分には、光遮蔽性のブラッ
クマスク３２が配置されている。

【００１９】下層電極３１及び付加容量電極３８上の各
画素領域には、ＲＧＢ各色のカラーフィルタ３３（３３
Ｒ、３３Ｇ、３３Ｂ）が配置されている。カラーフィル
タ３３は、厚さ１μｍ程度のアクリル系樹脂等から構成
され、顔料により、Ｒ、Ｇ、Ｂのいずれかに着色されて
いる。カラーフィルタ３３の配置は、ストライプ、斜め
モザイク、三角型モザイク等のいずれの手法でもよい。
カラーフィルタ３３（３３Ｒ、３３Ｇ、３３Ｂ）の上に
は、基板全面に、オーバーコート層（保護層）３４が配
置されている。オーバーコート層３４は、厚さ１μｍ程
度のアクリル系樹脂、ＳｉＯ2等から構成される。

【００２０】オーバーコート層３４の上には、図３
（Ｂ）に示すように、複数の画素電極２２と対向するス
トライプ状の上層電極３５ａ、３５ｂがそれぞれ形成さ
れている。上層電極３５ａ、３５ｂは、厚さ０．０８±
０．０２μｍ程度の厚さのＩＴＯより構成され、それぞ
れは電極の端部で接続されている。上層電極３５ａは下
層電極３１と接続されており、共通電圧Ｖcomが印加さ
れる。上層電極３５ｂは一部が下層電極３１と対向する
ように配置されている。

【００２１】上層電極３５ａ、３５ｂ及びオーバーコー
ト層３４の上には、ポリイミド等からなる配向膜３６が
形成されている。図１で下側の配向膜２３には、図４の
破線で示す方向（０°の方向）にラビング等の配向処理
が施され、上側の配向膜３６には、図４の実線で示す方
向（９０°の方向）に配向処理が施されている。

【００２２】液晶１３はカイラル剤が添加されたネマテ
ィック液晶から構成され、配向処理に従ってＴＦＴ基板
１１から対向基板１２に向けて時計回り方向に９０°
（０°〜−９０°）ツイストして配向している。

【００２３】下側（光入射側）の偏光板１４は、その透
過軸が下側の配向膜２３に施された配向処理の方向に垂
直（９０°）になるように設定され、上側（光出射側）
の偏光板１５は、その透過軸が下側の偏光板１４の透過
軸に垂直となるように設定されている。

【００２４】次に、上記構成の液晶表示素子の作用を図
５及び図６を参照して説明する。図５に１画素の断面を
拡大して示す。図示するように、各画素は上層電極３５
ａが形成された領域（以下、通常画素）Ａ1と上層電極
３５ｂが形成された領域（以下、電圧降下画素）Ａ2に
分割されている。なお、上層電極３５ａと３５ｂの面積
比、即ち、通常画素Ａ1と電圧降下画素Ａ2の面積比は
７：３〜５：５の範囲になるように構成されている。

【００２５】このような構成において、図５に示すよう
に、画素電極２２と上層電極３５ａとの間の容量を第１
液晶容量ＣLC1、画素電極２２と上層電極３５ｂとの間
の容量を第２液晶容量ＣLC2、上層電極３５ａと付加容
量電極３８との間の容量を第１付加容量ＣS1、上層電極
３５ｂと下層電極３１との間の容量を制御容量ＣCF、上
層電極３５ｂと付加容量電極３８との間の容量を第２付
加容量ＣS2とすると、各画素の等価回路は図６に示すよ
うになる。

【００２６】電極端子３７と画素電極２２との間に印加
される駆動電圧をＶ0とすると、第１液晶容量ＣLC1に印
加される電圧ＶLC1と第２液晶容量ＣLC2に印加される電
圧ＶLC2は数１と数２で表される。

【００２７】

【数１】ＶLC1＝Ｖ0

【数２】ＶLC2＝Ｖ0×ＣCF／（ＣCF＋ＣLC2＋ＣS2）

【００２８】数１及び数２に示すように、通常画素Ａ1
の液晶１３には、駆動電圧Ｖ0がほぼそのまま印加さ
れ、電圧降下画素Ａ2の液晶１３には、駆動電圧Ｖ0が分
圧されて印加される。従って、各画素内に、印加電圧の
異なる領域、即ち、配向状態の異なる領域が形成され、
これらの光学特性が平均化されるため、視野角が広くな
る。

【００２９】電圧降下画素Ａ2の液晶１３に印加される
電圧ＶLC2は、上層電極３５ｂと下層電極３１の対向部
分の面積、カラーフィルタ３３及びオーバーコート層３
４の厚さ、付加容量電極３８の面積等を変更することに
より、任意に変更、調整することができる。従って、実
験などにより、最適な電圧ＶLC2が得られる条件を予め
求めておき、条件に従ってそれぞれを配置または形成す
る。

【００３０】また、第１液晶容量ＣLC1には第１付加容
量ＣS1が並列に接続されており、第２液晶容量ＣLC2に
は第２付加容量ＣS2が並列に接続されている。従って、
ＴＦＴ２１のゲート・ソース間容量Ｃgsによるゲートパ
ルスのオフに伴う画素電極２２の電圧の降下が緩和され
る。

【００３１】図７に図１〜図５の構成の液晶表示素子に
８階調表示を行わせる際の透過率−視野角特性を示す。
この特性は通常画素Ａ1と電圧降下画素Ａ2の面積比を
１：１として得られたものである。また比較のため、従
来の画素を分割しない構造での液晶表示素子の透過率−
視野角特性を図８に示す。図７、図８の横軸は視角角度
を示し、０゜〜５０゜は上方向の角度を、０゜〜−５０
゜は下方向の角度を示す。縦軸は透過率を示す。電圧Ｖ
１〜Ｖ８は、８階調表示を行う場合の各印加電圧を示
す。Ｖ１は明を表示する電圧を示し、Ｖ８は暗を表示す
る電圧を示し、Ｖ２〜Ｖ７の電圧は電圧Ｖ８を７等分し
た値である。

【００３２】図８の特性においては、下方向の３０゜〜
５０゜の視角では電圧Ｖ８に対する透過率が、電圧Ｖ３
〜Ｖ７に対する透過率よりも大きくなっており、表示階
調が反転している。

【００３３】これに対し、図７の特性においては、下方
向の視角３０゜〜５０゜では電圧Ｖ８に対する透過率
が、電圧Ｖ３〜Ｖ７に対する透過率よりも低く、表示階
調の反転は起こっていない。即ち、この実施形態におい
ては、視野角が拡大している。

【００３４】このように、この実施形態では、対向基板
１２側でカラーフィルタ３３及びオーバーコート層３４
を利用して制御容量ＣFCと付加容量ＣS1とＣS2を形成す
る。従って、ＴＦＴ２１のゲート・ソース間の寄生容量
等による画素電極２２の電圧の降下が小さく、且つ、広
い視野角を有する液晶表示素子が実現できる。また、対
向基板１２側に制御容量及び付加容量形成用の電極を構
成しているので、これらの電極を製造する過程でＴＦＴ
を破壊する事態を防止でき、液晶表示素子の製造歩留ま
りを向上させることができる。

【００３５】（第２実施形態）図９にこの発明の第２実
施形態の液晶表示素子の１画素分の断面を拡大して示
す。この実施形態の構成では、対向基板１２上に下層電
極３１が形成され、下層電極３１の上にカラーフィルタ
３３及びオーバーコート層３４からなる第１の絶縁膜が
形成されている。オーバーコート層３４の上には画素を
２分割する上層電極３５ａ及び３５ｂが面積比が７：３
〜５：５になるように形成されている。上層電極３５ａ
は下層電極３１よりも小さいサイズで形成され、下層電
極３１と端部で接続されている。上層電極３５ｂは一部
が下層電極３１と対向するように形成されている。上層
電極３５ａ及び３５ｂの上には第２の絶縁膜３９が形成
され、第２の絶縁膜３９の上の各画素領域には、付加容
量電極３８が上層電極３５ｂの一部に対向して形成され
ている。付加容量電極３８は対向する画素電極２２に接
続されている。

【００３６】このような構成の液晶表示素子の等価回路
は、図６に示した第１実施形態の等価回路と同一にな
る。

【００３７】従って、この実施形態によっても、ＴＦＴ
２１のゲート・ソース間容量の影響が小さく、且つ、広
い視野角を有する液晶表示素子が実現できる。また、液
晶表示素子の製造歩留まりを向上させることができる。

【００３８】（第３実施形態）図１０にこの発明の第３
実施形態の液晶表示素子の１画素の断面を拡大して示
す。この実施形態の構成は、上層電極３５ａと下層電極
３１が接続されておらず、駆動電圧Ｖ0が上層電極３５
ａと画素電極２２との間に印加される点以外は、第１実
施形態の構成と同一である。図１０の構成において、上
層電極３５ａと画素電極２２との間の容量をＣLC1、上
層電極３５ｂと画素電極２２との間の容量をＣLC2、上
層電極３５ａと下層電極３１との間の容量をＣCF1、上
層電極３５ａと付加容量電極３８との間の容量をＣS1、
上層電極３５ｂと下層電極３１との間の容量をＣCF2、
上層電極３５ｂと付加容量電極３８との間の容量をＣS2
とすると、この構成の液晶表示素子の等価回路は図１１
に示すようになる。このような構成において、通常画素
Ａ1の液晶１３に印加される電圧は数３で表され、電圧
降下画素Ａ2の液晶１３に印加される電圧は数４で表さ
れる。

【００３９】

【数３】ＶLC1＝Ｖ0

【数４】ＶLC2＝ＶLC1×ＣCF／（ＣCF＋ＣLC2＋ＣS2）

【００４０】即ち、通常画素Ａ1の液晶１３には、駆動
電圧Ｖ0がほぼそのまま印加され、電圧降下画素Ａ2の液
晶１３には駆動電圧Ｖ0を分圧した電圧が印加される。
従って、各画素内に配向状態の異なる領域が形成され、
これらの光学特性が平均化されるため、視野角が広くな
る。

【００４１】また、通常画素Ａ1の液晶容量（第１液晶
容量）ＣLC1に第１付加容量ＣS1が並列接続され、電圧
降下画素Ａ2の液晶容量（第２液晶容量）ＣLC2に第２付
加容量ＣS2が並列に接続されているので、ＴＦＴ２１の
ゲート・ソース間容量の影響を抑えることができる。

【００４２】（第４実施形態）図１２にこの発明の第４
実施形態の液晶表示素子の１画素分の断面を拡大して示
す。この実施形態では、対向基板１２上の各画素領域の
全体には付加容量電極３８（下層電極）が形成されてい
る。付加容量電極３８は対向する画素電極２２に接続さ
れている。付加容量電極３８の上には絶縁膜３９が形成
され、絶縁膜３９の上に付加容量電極３８より小さい面
積の中層電極４０が形成されている。中層電極４０には
液晶表示素子の共通電圧Ｖcomが印加される。中層電極
４０の上には各画素領域にカラーフィルタ３３が形成さ
れ、さらにその上にはオーバーコート層３４が形成され
ている。オーバーコート層３４の上には、付加容量電極
３８と対向し、且つ中層電極４０と一部が対向する上層
電極３５が形成されている。

【００４３】各画素は、上層電極３５が配置された領域
（電圧降下画素）Ａ2と、その他の領域（通常画素）Ａ1
に分割されている。通常画素Ａ1と電圧降下画素Ａ2の面
積比は５：５〜７：３程度に形成されている。中層電極
４０と、オーバーコート層３４と配向膜３６との境界点
（以下、Ｋ１点）との間の第１制御容量をＣCF1、Ｋ１
点と画素電極２２との間の第１液晶容量をＣLC1、中層
電極４０と付加容量電極３８との間の第１付加容量をＣ
S1、中層電極４０と上層電極３５との間の第２制御容量
をＣCF2、上層電極３５と画素電極２２との間の第２液
晶容量をＣLC2、上層電極３５と付加容量電極３８との
間の第２付加容量をＣS2とし、中層電極４０と画素電極
２２との間に液晶表示素子の駆動電圧Ｖ0が印加される
とすると、各画素の等価回路は図１３に示すようにな
る。

【００４４】図１３より、通常画素Ａ1の液晶１３に印
加される電圧ＶLC1と電圧降下画素Ａ2の液晶１３に印加
される電圧ＶLC2はそれぞれ数５、数６で表される。

【００４５】

【数５】ＶLC1＝Ｖ0×ＣCF1／（ＣCF1＋ＣLC1）

【数６】ＶLC2＝Ｖ0×ＣCF2／（ＣCF2＋ＣLC2＋ＣS2）

【００４６】即ち、通常画素Ａ1の液晶１３には駆動電
圧Ｖ0が第１制御容量ＣCF1と第１液晶容量ＣLC1とによ
り分圧されて印加され、電圧降下画素Ａ2の液晶１３に
は、駆動電圧Ｖ0が第２制御容量ＣCF2と、第２液晶容量
ＣLC2に第２付加容量ＣS2が並列接続された合成容量と
に分圧されて印加される。

【００４７】従って、各容量の値を適切に設定すること
により、通常画素Ａ1と電圧降下画素Ａ2に異なった電圧
を印加して視野角を広くすることができる。また、第１
液晶容量ＣLC1と第２液晶容量ＣLC2とにそれぞれ補償容
量が接続されているので、さらにＴＦＴ２１の寄生容量
の影響をそれぞれ適切に低減できる。

【００４８】電圧ＶLC1は第１制御容量ＣCF1の大きさ、
即ちカラーフィルタ３３及びオーバーコート層３４の厚
さを変更することにより、任意に変更、調整することが
できる。また、電圧ＶLC2は第２制御容量ＣCF2及び付加
容量ＣS2の大きさ、即ちカラーフィルタ３３とオーバー
コート層３４の厚さ、又は中層電極４０と上層電極３５
との対向部分の面積、及び絶縁膜３９とカラーフィルタ
３３とオーバーコート層３４の厚さ、又は付加容量電極
３８と上層電極３５との対向部分の面積、をそれぞれ変
更することにより、任意に変更、調整することができ
る。従って、第１実施形態と同様に、実験などにより最
適な電圧ＶLC1及びＶLC2が得られる条件を予め求めてお
き、条件に従ってそれぞれを配置または形成する。

【００４９】この発明は上記実施形態に限定されず、種
々の変形及び応用が可能である。例えば、上記実施形態
によれば、各画素を２分割したが、３、４、６分割等し
て構成してもよい。

【００５０】また、対向基板１２上に構成される下層電
極３１、付加容量電極３８、中層電極４０、上層電極３
５ａ、３５ｂ、カラーフィルタ３３、オーバーコート層
３４、絶縁膜３９の配置位置等は適宜変更してもよい。
また、構成に応じて省略、付け足ししてもよい。また、
付加容量電極３８は金属で構成してもよく、さらに、ブ
ラックマスク３２を利用して構成してもよい。

【００５１】また、上記実施形態においては、カラーフ
ィルタを用いたカラー液晶表示素子にこの発明を適用し
たが、白黒階調表示の液晶表示素子にも同様に適用可能
である。この場合、カラーフィルタの代わりに比誘電率
が３．０乃至４．０の絶縁膜を１．０乃至２．０μｍに
形成し、その上に上層電極３５ａ、３５ｂを形成する。
このような構成とすることにより、視野角が広いモノク
ローム型ＴＮ液晶表示素子を得ることができる。

【００５２】配向膜２３、３６に施す配向処理の方向、
液晶１３のツイスト角、及び偏光板１４、１５の透過軸
の配置は上記実施形態に限定されず、任意に変更可能で
ある。例えば、液晶１３のツイスト角を１８０゜〜２７
０゜程度としてもよい。また、光入射側の偏光板１４の
透過軸を下配向膜２３の配向処理と平行としてもよい。
また、光出射側の偏光板１５の透過軸を下偏光板１４の
透過軸と平行としてもよい。

【００５３】上記実施形態においては、ＴＦＴ液晶表示
素子を例にこの発明を説明したが、この発明は、ＭＩＭ
をアクティブ素子とする液晶表示素子にも適用可能であ
る。また、アクティブ素子を使用しないパッシブマトリ
クス方式の液晶表示素子にも適用可能である。また、透
過型液晶表示素子に限らず、反射膜を備えた反射型液晶
表示素子にも適用可能である。

【００５４】

【発明の効果】以上説明したように、アクティブ素子の
寄生容量の影響を受けにくく、且つ、広視野角な液晶表
示素子を提供することができる。また、制御容量及び付
加容量を第２基板側の絶縁膜で構成するため、第１基板
側に形成されたアクティブ素子を製造過程で破壊する欠
点を低減して、歩留まり率の高い液晶表示素子を提供す
ることができる。

【図面の簡単な説明】

【図１】この発明の実施形態にかかるカラーＴＮ型液晶
表示素子の構成を示す断面図である。

【図２】ＴＦＴ基板の構成を示す平面図である。

【図３】対向基板の電極の構成を示す平面図である。

【図４】配向処理の方向と液晶分子のツイスト方向の定
義を示す図である。

【図５】この発明にかかる第１実施形態の液晶表示素子
の１画素分の構成を示す断面図である。

【図６】第１実施形態の液晶表示素子の１画素分の等価
回路を示す図である。

【図７】第１実施形態の液晶表示素子の視角と透過率の
関係を示す図である。

【図８】従来構造の液晶表示素子の視角と透過率の関係
を示す図である。

【図９】この発明にかかる第２実施形態の液晶表示素子
の１画素分の構成を示す断面図である。

【図１０】この発明にかかる第３実施形態の液晶表示素
子の１画素分の構成を示す断面図である。

【図１１】第３実施形態の液晶表示素子の１画素分の等
価回路を示す図である。

【図１２】この発明にかかる第４実施形態の液晶表示素
子の１画素分の構成を示す断面図である。

【図１３】第４実施形態の液晶表示素子の１画素分の等
価回路を示す図である。

【符号の説明】

１１・・・ＴＦＴ基板、１２・・・対向基板、１３・・・液晶、
１４・・・偏光板、１５・・・偏光板、１６・・・液晶セル、２
１・・・ＴＦＴ、２２・・・画素電極、２３・・・配向膜、３１・
・・下層電極、３２・・・ブラックマスク、３３・・・カラーフ
ィルタ、３４・・・オーバーコート層、３５、３５ａ、３
５ｂ・・・上層電極、３６・・・配向膜、３７・・・電極端子、
３８・・・付加容量電極、３９・・・絶縁膜、４０・・・中層電
極、ＳＣ・・・シール材、ＧＬ・・・ゲートライン、ＤＬ・・・
データライン、Ａ1・・・通常画素、Ａ2・・・電圧降下画素

Claims (6)

【特許請求の範囲】
1. 【請求項１】各画素領域に第１の電極が形成され、且
   つ、対応する第１の電極に接続されたアクティブ素子が
   形成された第１の基板と、 前記第１の基板に対向して配置された第２の基板と、 前記第２の基板の前記第１の基板に対向する面の各画素
   領域の一部に形成された第２の電極と、 前記第２の電極の上に形成された絶縁膜と、 前記絶縁膜の上の各画素領域の一部に、前記第２の電極
   と接続され且つ前記第１の電極に対向して形成された第
   ３の電極と、 前記絶縁膜の上の各画素領域の一部に、第２の電極と一
   部が対向し且つ前記第１の電極と対向して形成された第
   ４の電極と、 前記第２の基板上の各画素領域の一部に、対向する前記
   第１の電極に接続され且つ前記第３の電極及び第４の電
   極に対向して形成された第５の電極と、 前記第１と第２の基板間に封止された液晶と、を備える
   ことを特徴とする液晶表示素子。
2. 【請求項２】各画素領域に第１の電極が形成され、且
   つ、対応する第１の電極に接続されたアクティブ素子が
   形成された第１の基板と、 前記第１の基板に対向して配置された第２の基板と、 前記第２の基板の前記第１の基板に対向する面の各画素
   領域の一部に、前記第１の電極と対向して形成された第
   ２の電極と、 前記第２の電極の上に形成された第１の絶縁膜と、 前記第１の絶縁膜上の各画素領域の一部に、前記第２の
   電極と接続され且つ前記第１の電極と対向して形成され
   た第３の電極と、 前記第１の絶縁膜上の各画素領域の一部に、前記第２の
   電極と一部が対向し且つ前記第１の電極と対向して形成
   された第４の電極と、 前記第３及び第４の電極の上に形成された第２の絶縁膜
   と、 前記第２の絶縁膜上の各画素領域の一部に前記第３の電
   極及び第４の電極に対向して形成され、且つ対向する前
   記第１の電極に接続された第５の電極と、 前記第１と第２の基板間に封止された液晶と、 を備えることを特徴とする液晶表示素子。
3. 【請求項３】各画素領域に第１の電極が形成され、且
   つ、対応する第１の電極に接続されたアクティブ素子が
   形成された第１の基板と、 前記第１の基板に対向して配置された第２の基板と、 前記第２の基板の前記第１の基板に対向する面の各画素
   領域の一部に形成された第２の電極と、 前記第２の電極の上に形成された絶縁膜と、 前記絶縁膜上の各画素領域の一部に前記第１の電極と対
   向して形成された第３の電極と、 前記絶縁膜の上に前記第２の電極と一部が対向し且つ前
   記第１の電極と対向して形成された第４の電極と、 前記第２の基板上の各画素領域の一部に、対向する前記
   第１の電極に接続され且つ前記第３の電極及び第４の電
   極と対向して形成された第５の電極と、 前記第１と第２の基板間に封止された液晶と、を備える
   ことを特徴とする液晶表示素子。
4. 【請求項４】各画素領域に第１の電極が形成され、且
   つ、対応する第１の電極に接続されたアクティブ素子が
   形成された第１の基板と、 前記第１の基板に対向して配置された第２の基板と、 前記第２の基板の前記第１の基板に対向する面の各画素
   領域に形成され、対向する前記第１の電極に接続された
   第２の電極と、 前記第２の電極の上に形成された第１の絶縁膜と、 前記第１の絶縁膜上の各画素領域の一部に形成され、前
   記第１と第２の電極に対向して形成された第３の電極
   と、 前記第３の電極の上に形成された第２の絶縁膜と、 前記第２の絶縁膜上の各画素領域の一部に形成され、前
   記第１乃至第３の電極に対向する第４の電極と、 前記第１と第２の基板間に封止された液晶と、を備える
   ことを特徴とする液晶表示素子。
5. 【請求項５】前記絶縁膜及び前記第１の絶縁膜及び前記
   第２の絶縁膜はそれぞれカラーフィルタとオーバーコー
   ト層の少なくとも一方より構成されることを特徴とする
   請求項１乃至４のいずれか１つに記載の液晶表示素子。
6. 【請求項６】前記絶縁膜及び前記第１の絶縁膜及び前記
   第２の絶縁膜はそれぞれ比誘電率が３．０乃至４．０で
   厚さが１．０乃至２．０μｍに構成されていることを特
   徴とする請求項１乃至５のいずれか１つに記載の液晶表
   示素子。