JPH0944535A - レイアウト編集方法 - Google Patents

レイアウト編集方法

Info

Publication number
JPH0944535A
JPH0944535A JP7198770A JP19877095A JPH0944535A JP H0944535 A JPH0944535 A JP H0944535A JP 7198770 A JP7198770 A JP 7198770A JP 19877095 A JP19877095 A JP 19877095A JP H0944535 A JPH0944535 A JP H0944535A
Authority
JP
Japan
Prior art keywords
design
check
layer data
cell
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7198770A
Other languages
English (en)
Inventor
Hajime Boushiya
一 紡車
Kazutaka Ueno
和孝 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Design Corp
Mitsubishi Electric Corp
Mitsubishi Electric Semiconductor Systems Corp
Original Assignee
Renesas Design Corp
Mitsubishi Electric Corp
Mitsubishi Electric Semiconductor Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Design Corp, Mitsubishi Electric Corp, Mitsubishi Electric Semiconductor Systems Corp filed Critical Renesas Design Corp
Priority to JP7198770A priority Critical patent/JPH0944535A/ja
Publication of JPH0944535A publication Critical patent/JPH0944535A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 他の設計用セルに配置された設計用レイヤデ
ータとの間でもDRCチェックが可能で、DRCエラー
を確実に発見することができるレイアウト編集方法を得
る。 【構成】 すべての設計用セル1〜3内の設計用レイヤ
データ4〜7のそれぞれに対応したDRCチェック用レ
イヤデータ11〜14を、最上位階層の設計用セル内に
用意されたDRCチェック用レイヤ10上に階層を区別
することなく配置し、データの入力や修正に応じてDR
Cチェック用レイヤ上に生成あるいは修正されたDRC
チェック用レイヤデータ15と、DRCチェック用レイ
ヤ上の他のDRCチェック用レイヤデータ11〜14と
の間でDRCチェックを行う。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、設計用レイヤデータ
の間でデザインルールチェック(以下、DRCチェック
という)を行って、電子回路のレイアウト設計を支援す
るレイアウト編集方法に関するものである。
【0002】
【従来の技術】図5は従来のレイアウト編集方法におけ
るレイアウト図の階層構造を示す説明図であり、図6は
新たなデータの入力時におけるDRCチェックの流れを
説明するためのレイアウト図である。図において、1は
最上位階層の設計用セルであり、2はこの設計用セル1
内に配置された下位階層の設計用セル、3は同じく設計
用セル1内に配置された下位階層の設計用セルである。
4は設計用セル2内にすでに配置されている設計用レイ
ヤデータ、5は設計用セル3内にすでに配置されている
設計用レイヤデータであり、6は設計用セル1内にすで
に配置されている設計用レイヤデータである。7はデー
タ入力により設計用セル1内に新たに生成、配置された
設計用レイヤデータであり、8は同じく設計用セル3内
に新たに生成、配置された設計用レイヤデータである。
【0003】次に動作について説明する。なお、ここで
はDRCチェックによって、新たに入力されたデータと
すでに入力済のデータとの間隔のチェックが行われるも
のとする。新たなデータの入力前には、図6(a)に示
すようにすでに入力済のデータによって、設計用セル1
内には設計用レイヤデータ6が、設計用セル2内には設
計用レイヤデータ4が、設計用セル3内には設計用レイ
ヤデータ5がそれぞれ配置されている。そのような場合
に設計用セル1への新たなデータの入力が行われると、
同図(b)に示すように、設計用レイヤデータ7が設計
用セル1内に新たに生成、配置される。また同様に、設
計用セル3内への新たなデータの入力が行われると、同
図(b)に示すように、設計用レイヤデータ8が設計用
セル3内に新たに生成、配置される。
【0004】ここで、最上位階層の設計用セル1が持っ
ている情報は、設計用レイヤデータ6および7の実レイ
アウトデータと、下位階層の設計用セル2および設計用
セル3のセル配置情報(配置座標、配置角度、セルの大
きさ等)のみであり、設計用セル2および設計用セル3
内の設計用レイヤデータ4、5および8の実レイアウト
データを含んではいない。また、設計用セル2の持って
いる情報は設計用レイヤデータ4の実レイアウトデータ
のみであり、設計用セル3内の持っている情報は設計用
レイヤデータ5および8の実レイアウトデータのみであ
る。そのため、設計用セル1内に新たに配置された設計
用レイヤデータ7は、設計用セル1内の設計用レイヤデ
ータ6との間においてはDRCチェックを行うことがで
きるが、他のセル2、3内の設計用レイヤデータ4、5
との間ではDRCチェックを行うことができない。同様
に、設計用セル3内に新たに配置された設計用レイヤデ
ータ8は、設計用セル3内の設計用レイヤデータ5との
間のDRCチェックは可能であるが、他のセル1、2内
の設計用レイヤデータ4、6との間ではDRCチェック
を行うことができない。
【0005】従って、図6(b)に矢印で示したよう
に、設計用セル1内に新たに配置された設計用レイヤデ
ータ7は、設計用セル1内の設計用レイヤデータ6との
間でのみ間隔のチェックが行われ、間隔のエラーがあっ
た場合には、当該設計用レイヤデータ6と7の間にエラ
ー表示が行われる。また、設計用セル3内に新たなに配
置された設計用レイヤデータ8も同様に、設計用セル3
内の設計用レイヤデータ5との間でのみ間隔のチェック
が行われ、間隔のエラーがあった場合には、当該設計用
レイヤデータ5と8の間にエラー表示が行われる。
【0006】なお、このような従来のレイアウト編集方
法に関連のある技術が記載されている文献としては、例
えば特開平6−177247号公報、あるいは特開平3
−1711648号公報などがある。
【0007】
【発明が解決しようとする課題】従来のレイアウト編集
方法は以上のように構成されているので、DRCチェッ
クは同一の設計用セル内の設計用レイヤデータ間でのみ
可能で、他の設計用セル内の設計用レイヤデータとの間
では不可能であり、図6に示した例では、設計用レイヤ
データ7は設計用レイヤデータ6との間で、設計用レイ
ヤデータ8は設計用レイヤデータ5との間でのみDRC
チェックが行われ、設計用レイヤデータ7と設計用レイ
ヤデータ4、5および8の間や、設計用レイヤデータ8
と設計用レイヤデータ4、6および7の間などではDR
Cチェックは行われないため、十分なDRCチェックを
行うことができず、確実なDRCエラーの発見が困難に
なるという問題点があった。
【0008】この発明は上記のような問題点を解消する
ためになされたもので、他の設計用セルに配置された設
計用レイヤデータとの間でもDRCチェックを可能と
し、DRCエラーを確実に発見することができるレイア
ウト編集方法を得ることを目的とする。
【0009】
【課題を解決するための手段】請求項1の発明に係るレ
イアウト編集方法は、すでに入力されて各階層の設計用
セル内に配置されている設計用レイヤデータのそれぞれ
に対応したDRCチェック用レイヤデータを生成して、
それを最上位階層の設計用セル内に設計用レイヤとは別
に用意したDRCチェック用レイヤ上に階層を区別する
ことなく配置しておき、各階層の設計用セルのいずれか
に対するデータの入力あるいはデータの修正があると、
DRCチェック用レイヤ上でそれに応じたDRCチェッ
ク用レイヤデータの生成あるいは修正を行い、この生成
または修正されたDRCチェック用レイヤデータと、D
RCチェック用レイヤ上の他のDRCチェック用レイヤ
データとの間でDRCチェックを行うようにしたもので
ある。
【0010】請求項2の発明に係るレイアウト編集方法
は、コマンドが入力された場合に、DRCチェック用レ
イヤ上に配置されている各DRCチェック用レイヤデー
タ間でDRCチェックを行うようにしたものである。
【0011】請求項3の発明に係るレイアウト編集方法
は、すでに入力されて各階層の設計用セル内に配置され
ている設計用レイヤデータと同等の設計用レイヤデータ
を、最上位階層の設計用セルとは別に設けられたDRC
チェック用セル上にも階層を区別することなく配置して
おき、各階層の設計用セルのいずれかに対するデータの
入力あるいはデータの修正があると、DRCチェック用
セル上でもそれに応じた設計用レイヤデータの生成ある
いは修正を行い、この生成または修正された設計用レイ
ヤデータと、DRCチェック用セル上の他の設計用レイ
ヤデータとの間でDRCチェックを行うようにしたもの
である。
【0012】請求項4の発明に係るレイアウト編集方法
は、コマンドが入力された場合に、DRCチェック用セ
ル上に配置されている各設計用レイヤデータ間でDRC
チェックを行うようにしたものである。
【0013】請求項5の発明に係るレイアウト編集方法
は、コマンドの入力によってDRCチェック用レイヤ上
のDRCチェック用レイヤデータの相互間、またはDR
Cチェック用セル上の設計用レイヤデータの相互間でD
RCチェックを行う場合に、あらかじめDRCチェック
を行うチェック範囲を指定しておき、そのチェック範囲
内にあるDRCチェック用レイヤデータあるいは設計用
レイヤデータの間でのみ、DRCチェックを行うように
したものである。
【0014】
【作用】請求項1の発明におけるレイアウト編集方法
は、各階層の設計用セルのいずれかに対するデータの入
力あるいはデータの修正があった場合、各階層の設計用
セル内にすでに配置されている設計用レイヤデータのそ
れぞれに対応したDRCチェック用レイヤデータが階層
を区別することなく配置されている、最上位階層の設計
用セル内の設計用レイヤとは別に用意されたDRCチェ
ック用レイヤ上において、それに対応したDRCチェッ
ク用レイヤデータの生成あるいは修正を行い、この生成
または修正されたDRCチェック用レイヤデータと、D
RCチェック用レイヤ上の他のDRCチェック用レイヤ
データとの間のDRCチェックを、そのDRCチェック
用レイヤ上において行うことにより、ある設計用セルで
設計用レイヤデータが生成または修正された場合に、当
該設計用レイヤデータと他の設計用セルに配置されてい
る設計用レイヤデータとの間でも、リアルタイムにDR
Cチェックが行えるようにし、確実にDRCエラーの発
見ができるレイアウト編集方法を実現する。
【0015】請求項2の発明におけるレイアウト編集方
法は、コマンドの入力によって、DRCチェック用レイ
ヤ上に配置された各DRCチェック用レイヤデータ相互
のDRCチェックを行うことにより、階層を問わず、す
べての設計用セル内の設計用レイヤデータ間における相
互のDRCチェックを可能とし、確実にDRCエラーの
発見ができるレイアウト編集方法を実現する。
【0016】請求項3の発明におけるレイアウト編集方
法は、各階層の設計用セルのいずれかに対するデータの
入力あるいはデータの修正があった場合、各階層の設計
用セル内にすでに配置されている設計用レイヤデータの
それぞれと同じ設計用レイヤデータが階層を区別するこ
となく配置されている、最上位階層の設計用セル内とは
別に設けられたDRCチェック用セル上において、それ
に対応した設計用レイヤデータの生成あるいは修正を行
い、この生成または修正された設計用レイヤデータと、
DRCチェック用セル上の他の設計用レイヤデータとの
間のDRCチェックを、そのDRCチェック用セル上に
おいて行うことにより、ある設計用セルで設計用レイヤ
データが生成または修正された場合に、当該設計用レイ
ヤデータと他の設計用セルに配置されている設計用レイ
ヤデータとの間でも、リアルタイムにDRCチェックが
行えるようにし、確実にDRCエラーの発見ができるレ
イアウト編集方法を実現する。
【0017】請求項4の発明におけるレイアウト編集方
法は、コマンドの入力によって、DRCチェック用セル
上に配置された設計用レイヤデータ相互のDRCチェッ
クを行うことにより、階層を問わず、すべての設計用セ
ル内の設計用レイヤデータ間における相互のDRCチェ
ックを可能とし、確実にDRCエラーの発見ができるレ
イアウト編集方法を実現する。
【0018】請求項5の発明におけるレイアウト編集方
法は、コマンドの入力によってDRCチェックを行う場
合に、DRCチェック用レイヤまたはDRCチェック用
セル上にDRCチェックを行うチェック範囲の指定を行
い、当該チェック範囲内にあるDRCチェック用レイヤ
データ間、または設計用レイヤデータ間においてのみD
RCチェックを行うようにすることにより、実行される
DRCチェックの回数を削減して、より高速なDRCチ
ェックが可能なレイアウト編集方法を実現する。
【0019】
【実施例】
実施例1.以下、この発明の一実施例を図について説明
する。図1はこの発明の実施例1によるレイアウト編集
方法による新たなデータの入力時におけるDRCチェッ
クの流れを説明するためのレイアウト図である。図にお
いて、1は最上位階層の設計用セル、2、3は下位階層
の設計用セル、4〜8は設計用レイヤデータであり、図
6に同一符号を付した従来のそれらと同一、もしくは相
当部分であるため詳細な説明は省略する。なお、この場
合には、設計用レイヤデータ4〜7は設計用セル1〜3
内にすでに配置されているものであり、データ入力によ
って設計用レイヤデータ8が設計用セル3内に新たに生
成、配置されるものとする。
【0020】また、9は最上位階層の設計用セル1の設
計用レイヤであり、10はこの設計用レイヤとは別に最
上位階層の設計用セル1内に用意されたDRCチェック
用レイヤである。11は設計用セル2内にすでに配置さ
れている設計用レイヤデータ4に対応してDRCチェッ
ク用レイヤ10内に生成、配置されたDRCチェック用
レイヤデータ、12は設計用セル3内にすでに配置され
ている設計用レイヤデータ5に対応してDRCチェック
用レイヤ10内に生成、配置されたDRCチェック用レ
イヤデータであり、13は設計用セル1内にすでに配置
されている設計用レイヤデータ6に対応してDRCチェ
ック用レイヤ10内に生成、配置されたDRCチェック
用レイヤデータ、14は同じく設計用レイヤデータ7に
対応してDRCチェック用レイヤ10内に生成、配置さ
れたDRCチェック用レイヤデータである。15は設計
用セル3に対してデータの入力があった場合に、設計用
セル3に生成、配置される設計用レイヤデータ8に対応
して、デザインルールチェック用レイヤ10上に新たに
生成、配置されたデザインルールチェック用レイヤデー
タである。なお、デザインルールチェック用レイヤ10
上には、各階層の設計用セル1〜3内に配置された設計
用レイヤデータ4〜8のそれぞれに対応して生成された
DRCチェック用レイヤデータ11〜15が、階層を区
別することなく配置されるものである。
【0021】次に動作について説明する。なおこの場合
も、DRCチェックによって、新たに入力したデータと
すでに入力済のデータとの間隔のチェックが行われるも
のであるものとする。新たなデータの入力前には、図1
(a)に示すように、設計用セル1内には設計用レイヤ
データ6および7が、設計用セル2内には設計用レイヤ
データ4が、設計用セル3内には設計用レイヤデータ5
がそれぞれ配置され、設計用セル1のDRCチェック用
レイヤ10には各設計用レイヤデータ4〜7のそれぞれ
に対応したDRCチェック用レイヤデータ11〜14
が、階層を区別することなく配置されている。そのよう
な場合に設計用セル3内に新たなデータの入力が行われ
ると、同図(b)に示すように、設計用レイヤデータ8
が設計用セル3内に新たに配置され、それに対応したD
RCチェック用レイヤデータ15が生成されてDRCチ
ェック用レイヤ10内に配置される。
【0022】このように、最上位階層の設計用セル1上
に用意されたDRCチェック用レイヤ10には、すべて
の設計用セル1〜3の設計用レイヤデータ4〜8のそれ
ぞれに対応したDRCチェック用レイヤデータ11〜1
5が、階層を区別することなく配置されているため、D
RCチェック用レイヤ10はすべての設計用レイヤデー
タ4〜8の実レイアウトデータを持つことになる。その
ため、このようにDRCチェック用レイヤ10に新たに
配置されたDRCチェック用レイアウトデータ15は、
他のすべてのDRCチェック用レイヤデータ11〜14
との間でDRCチェックを行うことが可能となる。従っ
て、図1(b)に矢印で示したように、DRCチェック
用レイヤ10内に新たに配置されたDRCチェック用レ
イヤデータ15は、DRCチェック用レイヤデータ11
との間、DRCチェック用レイヤデータ12との間、D
RCチェック用レイヤデータ13との間、およびDRC
チェック用レイヤデータ14との間で、それぞれ間隔チ
ェックが行われ、間隔にエラーがあった場合には、設計
用レイヤデータ8と設計用レイヤデータ4〜7の該当す
るものとの間にエラー表示が行われる。これによって、
新たに入力されたデータとすでに入力済のデータとの間
でのDRCチェック(間隔チェック)を行ったことにな
る。
【0023】なお、設計用セル1〜3内にすでに配置さ
れている設計用レイヤデータ4〜7について修正が行わ
れた場合にも同様にしてDRCチェックが行われる。
今、例えば設計用セル2内の設計用レイヤデータ4の修
正が行われた場合、設計用レイヤデータ4の修正時にD
RCチェック用レイヤデータ11についてもそれと同じ
修正が行われる。そして、この修正されたDRCチェッ
ク用レイヤデータ11とDRCチェック用レイヤ10上
の他のDRCチェック用レイヤデータ12〜14との間
で、それぞれの間隔チェックが行われる。間隔エラーが
あれば、設計用レイヤデータ4と設計用レイヤデータ5
〜7の該当するものとの間にエラー表示が行われる。こ
れによって、修正されたデータと他のデータとの間での
DRCチェック(間隔チェック)を行ったことになる。
【0024】このように、設計用レイヤデータの入力あ
るいは修正→最上位階層の設計用セル1内のDRCチェ
ック用レイヤ10へのDRCチェック用レイヤデータの
生成あるいは修正→DRCチェック用レイヤ10上での
DRCチェック用レイヤデータのDRCチェックを繰り
返して行うことにより、同一階層および異なった階層の
設計用セル内の設計用レイヤデータ間でのDRCチェッ
クをリアルタイムに行うことができる。
【0025】ここで、上記説明では、DRCチェックに
よって各設計用レイヤデータ間の間隔をチェックする場
合について述べたが、他のデザインルールのチェックに
ついても同様にDRCチェックができることはいうまで
もない。
【0026】また、データの入力や修正が行われていな
いときに、コマンドの入力によって同一階層および異な
った階層の設計用セル内の設計用レイヤデータ間でのD
RCチェックが指示された場合には、次のようにして各
設計用レイヤデータ間のDRCチェックが行われる。こ
こで、図2はそのようなコマンド入力時におけるDRC
チェックの流れを説明するためのレイアウト図で、各部
には図1の相当部分と同一符号を付してその説明を省略
する。
【0027】前述のように、設計用セル1内には設計用
レイヤデータ6および7が、設計用セル2内には設計用
レイヤデータ4が、設計用セル3内には設計用レイヤデ
ータ5がそれぞれ配置され、設計用セル1のDRCチェ
ック用レイヤ10には各設計用レイヤデータ4〜7のそ
れぞれに対応したDRCチェック用レイヤデータ11〜
14が、階層を区別することなく配置されている。ここ
で、コマンドの入力によって同一階層および異なった階
層の設計用セル内の設計用レイヤデータ間でのDRCチ
ェックが指示されると、図2に矢印で示すように、DR
Cチェック用レイヤデータ11と12の間、DRCチェ
ック用レイヤデータ11と13の間、DRCチェック用
レイヤデータ11と14の間、DRCチェック用レイヤ
データ12と13の間、DRCチェック用レイヤデータ
12と14の間、およびDRCチェック用レイヤデータ
13と14の間において、それぞれDRCチェックが行
われる。チェックの結果、DRCエラーが検出された場
合には、該当するDRCチェック用レイヤデータの間に
エラー表示を行う。これによって、同一階層および異な
った階層の設計用セル内の設計用レイヤデータ間でのD
RCチェックを、随時行うことが可能となる。
【0028】なお、上記データの入力や修正が行われる
ときに実施されるDRCチェックでは、入力あるいは修
正されたデータのみが、すでに入力済の他のデータとの
DRCチェックの対象となるが、コマンド入力にて実施
されるDRCチェックでは、各階層の設計用セルに配置
されているすべてのデータが他のデータとのDRCチェ
ックの対象となる。そのため、データ数に対するDRC
チェックの回数は次の表1で示す通りとなる。すなわ
ち、データ数が2個であれば、上記データの入力あるい
は修正時のDRCチェックの場合であっても、コマンド
入力時のDRCチェックの場合であっても、そのDRC
チェック回数はともに1回であるが、データ数が100
0個になると、そのDRCチェック回数は、データの入
力あるいは修正時のDRCチェックでは999回に、コ
マンド入力時のDRCチェックでは499500回にな
る。このように、データ数が増えてくると、コマンド入
力時のDRCチェックではチェック回数の増加に伴って
実行時間が長くかかる恐れがでてくる。
【0029】
【表1】
【0030】実施例2.図3はこの発明の実施例2によ
るレイアウト編集方法による新たなデータの入力時にお
けるDRCチェックの流れを説明するためのレイアウト
図であり、相当部分には図1と同一符号を付してその説
明を省略する。図において、16は最上位階層の設計用
セル1とは別に設けられたDRCチェック用セルであ
る。17はこのDRCチェック用セル16内に配置され
た、設計用セル2内にすでに配置されている設計用レイ
ヤデータ4と同じ設計用レイヤデータ、18は同じくD
RCチェック用セル16内に配置された、設計用セル3
内にすでに配置されている設計用レイヤデータ5と同じ
設計用レイヤデータであり、19はDRCチェック用セ
ル16内に配置された、設計用セル1内にすでに配置さ
れている設計用レイヤデータ6と同じ設計用レイヤデー
タ、20はDRCチェック用セル16内に配置された、
設計用レイヤデータ7と同じ設計用レイヤデータであ
る。21は設計用セル3に対してデータの入力があった
場合にDRCチェック用セル16内に配置される、設計
用セル3に新たに生成、配置された設計用レイヤデータ
8と同じ設計用レイヤデータである。なお、デザインル
ールチェック用セル16上には、各階層の設計用セル1
〜3内に配置された設計用レイヤデータ4〜8のそれぞ
れと同等の設計用レイヤデータ17〜21が、階層を区
別することなく配置されるものである。
【0031】次に動作について説明する。なおこの場合
も、DRCチェックによって新たに入力したデータとす
でに入力済のデータとの間隔のチェックが行われるもの
とする。新たなデータの入力前には、図3(a)に示す
ように、設計用セル1内には設計用レイヤデータ6およ
び7が、設計用セル2内には設計用レイヤデータ4が、
設計用セル3内には設計用レイヤデータ5がそれぞれ配
置され、DRCチェック用セル16には各設計用レイヤ
データ4〜7のそれぞれと同等の設計用レイヤデータ1
7〜20が、階層を区別することなく配置されている。
そのような場合に設計用セル3内に新たなデータが入力
されると、同図(b)に示すように、設計用レイヤデー
タ8が設計用セル3内に新たに配置され、それとともに
当該設計用データ8と同等の設計用レイヤデータ21が
DRCチェック用セル16内にも配置される。
【0032】このように、最上位階層の設計用セル1と
は別に設けられたDRCチェック用セル16には、すべ
ての設計用セル1〜3の設計用レイヤデータ4〜8のそ
れぞれと同じ設計用レイヤデータ17〜21が、階層を
区別することなく配置されているため、DRCチェック
用セル16はすべての設計用レイヤデータ4〜8の実レ
イアウトデータを持つことになる。そのため、このよう
にDRCチェック用セル16に新たに配置された設計用
レイアウトデータ21は、DRCチェック用セル16上
の他のすべての設計用レイヤデータ17〜20との間で
DRCチェックを行うことが可能となる。従って、図3
(b)に矢印で示したように、DRCチェック用セル1
6内に新たに配置された設計用レイヤデータ21は、設
計用レイヤデータ17との間、設計用レイヤデータ18
との間、設計用レイヤデータ19との間、および設計用
レイヤデータ20との間で、それぞれ間隔チェックが行
われ、間隔にエラーがあった場合には、設計用レイヤデ
ータ8と設計用レイヤデータ4〜7の該当するものとの
間にエラー表示が行われる。これによって、新たに入力
されたデータとすでに入力済のデータとの間でのDRC
チェック(間隔チェック)を行ったことになる。なお、
設計用レイヤデータが修正された場合のDRCチェック
についても、実施例1の場合と同様にして行われる。
【0033】このように、設計用レイヤデータの入力あ
るいは修正→DRCチェック用セル16内での設計用レ
イヤデータの生成あるいは修正→DRCチェック用セル
16上での設計用レイヤデータのDRCチェックを繰り
返して行うことにより、同一階層および異なった階層の
設計用セル内の設計用レイヤデータ間でのDRCチェッ
クをリアルタイムに行うことができる。
【0034】ここで、上記説明では、DRCチェックに
よって各設計用レイヤデータ間の間隔をチェックする場
合について述べたが、他のデザインルールのチェックに
ついても同様にDRCチェックができることは、実施例
1の場合と同様である。
【0035】また、データの入力や修正を行わない場合
にコマンドを入力して、設計用レイヤデータ17と1
8、設計用レイヤデータ17と19、設計用レイヤデー
タ17と20、設計用レイヤデータ18と19、設計用
レイヤデータ18と20、および設計用レイヤデータ1
9と20の間のDRCチェックを、DRCチェック用セ
ル16上で行うことができるのは実施例1の場合と同様
である。これによって、設計用レイヤデータ4〜7の相
互間でDRCチェックを行うことができる。このように
して、同一階層および異なった階層の設計用セル内の設
計用レイヤデータ間でのDRCチェックを、随時行うこ
とが可能となる。
【0036】実施例3.図4はこの発明の実施例3によ
るレイアウト編集方法によるコマンドの入力時における
DRCチェックの流れを説明するためのレイアウト図で
あり、相当部分には図1と同一符号を付してその説明を
省略する。図において、22は最上位階層の設計セル1
内に用意されたDRCチェック用レイヤ10上に指定さ
れた、DRCチェックが行われるチェック範囲であり、
23は当該チェック範囲22を規定する四角形の1つの
頂点、24は当該四角形の前記頂点23と対角をなす位
置の頂点である。
【0037】次に動作について説明する。実施例1の場
合と同様に、設計用セル1内に配置された設計用レイヤ
データ6および7に対応したDRCチェック用レイヤデ
ータ13および14、設計用セル2内に配置された設計
用レイヤデータ4に対応したDRCチェック用レイヤデ
ータ11、設計用セル3内に配置された設計用レイヤデ
ータ5に対応したDRCチェック用レイヤデータ12
が、設計用セル1のDRCチェック用レイヤ10上に階
層を区別することなく配置されている。ここでコマンド
を入力した後、DRCチェックを行うデータを囲むチェ
ック範囲22を指定する。このチェック範囲22の指定
方法として、例えば2点入力による方法がある。すなわ
ち、DRCチェックを行いたいデータを囲む四角形を、
その四角形の1つの頂点23と当該頂点23と対角をな
す頂点24を入力することによって作成し、当該四角形
をチェック範囲22として指定する。
【0038】図示のように、設計用セル3内の設計用レ
イヤデータ5と設計用セル1内の設計用レイヤデータ6
に対応したDRCチェック用レイヤデータ12および1
3を囲んだチェック範囲22が指定されると、DRCチ
ェック用レイヤ10上の当該DRCチェック用レイヤデ
ータ12と13との間でのみ、DRCチェックを行う。
その結果、DRCエラーが検出された場合には、設計用
レイヤデータ5と6の間にDRCエラーの表示を行う。
これにより、指定したチェック範囲22に含まれる設計
用レイヤデータ5と6との間のDRCチェックを行った
ことになる。このように、コマンド入力後、DRCチェ
ックを行うチェック範囲22を指定することで、同一階
層または異なる階層の設計用セル内の、指定されたチェ
ック範囲22内にある設計用レイヤデータの相互間につ
いてのみ、DRCチェックを行うことが可能となる。
【0039】ここで、例えば設計用レイヤデータに対応
したDRCチェック用レイヤデータが、DRCチェック
用レイヤ10上に1000個ある設計用レイヤデータが
ある場合、コマンド入力によってそれらすべてのデータ
の相互間でDRCチェックを行えば、そのDRCチェッ
ク回数は表1に示すように499500回となる。しか
しながら、チェック範囲22によって1000個あるD
RCチェック用レイヤデータ中の100個を指定し、そ
れら相互のDRCチェックを行う場合には、そのDRC
チェック回数は表1に示されているように4950回に
減少する。このように、チェック範囲22を指定して、
そのチェック範囲22内のDRCチェック用レイヤデー
タの相互でDRCチェックを行うことにより、データ数
の増加に伴って実行時間が著しく長くなるのを防止する
ことができる。
【0040】なお、上記説明では実施例1の場合と同様
に、最上位階層の設計セル1内に用意されたDRCチェ
ック用レイヤ10上でDRCチェック用レイヤデータ間
のDRCチェックをするものについて述べたが、実施例
2で説明した、最上位階層の設計セル1とは別に設けた
DRCチェック用セル16上で設計用レイヤデータ間の
DRCチェックをするものに適用できることはいうまで
もない。
【0041】
【発明の効果】以上のように、請求項1の発明によれ
ば、すでに入力されて各階層の設計用セル内に配置され
ている設計用レイヤデータのそれぞれに対応したDRC
チェック用レイヤデータを、最上位階層の設計用セル内
に設計用レイヤとは別に用意したDRCチェック用レイ
ヤ上に階層を区別することなく配置しておき、各階層の
設計用セルのいずれかにデータの入力やデータの修正が
あったとき、DRCチェック用レイヤ上にてそれに応じ
たDRCチェック用レイヤデータの生成あるいは修正を
行い、生成または修正されたDRCチェック用レイヤデ
ータと、DRCチェック用レイヤ上の他のDRCチェッ
ク用レイヤデータとの間でDRCチェックを行うように
構成したので、ある設計用セルにおいて設計用レイヤデ
ータが新たに生成または修正された場合に、当該設計用
レイヤデータと他の設計用セルに配置されている設計用
レイヤデータとの間においても、DRCチェック用レイ
ヤ上に階層を区別することなく配置されているDRCチ
ェック用レイヤデータを用いて、リアルタイムでそのD
RCチェックを行うことが可能になり、DRCエラーを
確実に発見することができる高品質なレイアウト編集方
法が得られる効果がある。
【0042】請求項2の発明によれば、コマンドが入力
された場合に、DRCチェック用レイヤ上の各DRCチ
ェック用レイヤデータ間でDRCチェックを行うように
構成したので、同一階層または異なった階層の設計用セ
ル内の設計用レイヤデータ相互間でのDRCチェック
を、DRCチェック用レイヤ上で随時行うことが可能と
なり、DRCエラーを確実に発見することができる高品
質なレイアウト編集方法が得られる効果がある。
【0043】請求項3の発明によれば、すでに入力され
て各階層の設計用セル内に配置されている設計用レイヤ
データと同等の設計用レイヤデータを、最上位階層の設
計用セルとは別に設けられたDRCチェック用セル上に
階層を区別することなく配置しておき、各階層の設計用
セルのいずれかにデータの入力やデータの修正があった
とき、DRCチェック用セル上でもそれに応じた設計用
レイヤデータの生成あるいは修正を行い、生成または修
正された設計用レイヤデータと、DRCチェック用セル
上の他の設計用レイヤデータとの間でDRCチェックを
行うように構成したので、ある設計用セルにおいて設計
用レイヤデータが新たに生成または修正された場合に、
当該設計用レイヤデータと他の設計用セルに配置されて
いる設計用レイヤデータとの間においても、DRCチェ
ック用セル上に階層を区別することなく配置されている
設計用レイヤデータを用いて、リアルタイムでそのDR
Cチェックを行うことが可能になり、DRCエラーを確
実に発見することができる高品質なレイアウト編集方法
が得られる効果がある。
【0044】請求項4の発明によれば、コマンドが入力
された場合に、DRCチェック用セル上の各設計用レイ
ヤデータ間でDRCチェックを行うように構成したの
で、同一階層または異なった階層の設計用セル内の設計
用レイヤデータ相互間でのDRCチェックを、DRCチ
ェック用セル上で随時行うことが可能となり、DRCエ
ラーを確実に発見することができる高品質なレイアウト
編集方法が得られる効果がある。
【0045】請求項5の発明によれば、コマンドの入力
によってDRCチェック用レイヤデータまたはDRCチ
ェック用セル上の各設計用レイヤデータの相互でDRC
チェックを行う場合に、DRCチェックを行うチェック
範囲を指定して、そのチェック範囲内にあるデータの相
互間でのみDRCチェックを行うように構成したので、
コマンドの入力によってDRCチェックを行う場合で
も、実行されるDRCチェックの回数の増大を抑制する
ことができ、コマンド入力によるDRCチェックをより
高速に行うことが可能なレイアウト編集方法が得られる
効果がある。
【図面の簡単な説明】
【図1】 この発明の実施例1によるレイアウト編集方
法におけるデータ入力時のDRCチェックの流れを説明
するためのレイアウト図である。
【図2】 上記実施例におけるコマンド入力時のDRC
チェックの流れを説明するためのレイアウト図である。
【図3】 この発明の実施例2によるレイアウト編集方
法におけるデータ入力時のDRCチェックの流れを説明
するためのレイアウト図である。
【図4】 この発明の実施例3によるレイアウト編集方
法におけるコマンド入力時のDRCチェックの流れを説
明するためのレイアウト図である。
【図5】 従来のレイアウト編集方法におけるレイアウ
ト図の階層構成を示す説明図である。
【図6】 従来のレイアウト編集方法におけるデータ入
力時のDRCチェックの流れを説明するためのレイアウ
ト図である。
【符号の説明】
1 最上位階層の設計用セル、2、3 下位階層の設計
用セル、4〜8 設計用レイヤデータ、9 設計用レイ
ヤ、10 DRCチェック用レイヤ、11〜15 DR
Cチェック用レイヤデータ、16 DRCチェック用セ
ル、17〜21設計用レイヤデータ、22 チェック範
囲、23、24 チェック範囲の四角形の頂点。

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 データ入力、修正作業のためにオープン
    している最上位階層の設計用セルと、前記最上位階層の
    設計用セル内に配置された下位階層の設計用セルを有
    し、前記各設計用セル内の設計用レイヤデータについて
    デザインルールのチェックを行って電子回路のレイアウ
    ト設計を支援するレイアウト編集方法において、前記最
    上位階層の設計用セル内に、設計用レイヤとは別にデザ
    インルールチェック用レイヤを持たせ、前記最上位階層
    の設計用セルおよび前記下位階層の設計用セル内の、前
    記設計用レイヤデータのそれぞれに対応したデザインル
    ールチェック用レイヤデータを生成して、それを前記デ
    ザインルールチェック用レイヤ上に階層を区別すること
    なく配置し、前記各階層の設計用セルのいずれかに対し
    て、データの入力あるいはデータの修正があった場合、
    それに対応したデザインルールチェック用レイヤデータ
    を前記デザインルールチェック用レイヤ上に新たに生成
    し、あるいは前記デザインルールチェック用レイヤ上の
    該当するデザインルールチェック用レイヤデータを修正
    して、当該生成もしくは修正されたデザインルールチェ
    ック用レイヤデータと、前記デザインルールチェック用
    レイヤ上の他のデザインルールチェック用レイヤデータ
    との間で、デザインルールチェックを行うことを特徴と
    するレイアウト編集方法。
  2. 【請求項2】 コマンドの入力によって、前記デザイン
    ルールチェック用レイヤ上に階層を区別することなく配
    置されているデザインルールチェック用レイヤデータの
    相互で、デザインルールのチェックを行うことを特徴と
    する請求項1に記載のレイアウト編集方法。
  3. 【請求項3】 データ入力、修正作業のためにオープン
    している最上位階層の設計用セルと、前記最上位階層の
    設計用セル内に配置された下位階層の設計用セルを有
    し、前記各設計用セル内の設計用レイヤデータについて
    デザインルールのチェックを行って電子回路のレイアウ
    ト設計を支援するレイアウト編集方法において、前記最
    上位階層の設計用セルとは別にデザインルールチェック
    用セルを設け、前記最上位階層の設計用セルおよび前記
    下位階層の設計用セル内の、前記設計用レイヤデータの
    それぞれと同じ設計用レイヤデータを、前記デザインル
    ールチェック用セル上に階層を区別することなく配置
    し、前記各階層の設計用セルのいずれかに対して、デー
    タの入力あるいはデータの修正があった場合に、該当す
    る設計用セル内に生成されるものと同じ設計用レイヤデ
    ータを前記デザインルールチェック用セル上に新たに生
    成し、あるいは前記デザインルールチェック用セル上の
    該当する設計用レイヤデータを修正して、当該生成もし
    くは修正された設計用レイヤデータと、前記デザインル
    ールチェック用セル上の他の設計用レイヤデータとの間
    で、デザインルールのチェックを行うことを特徴とする
    レイアウト編集方法。
  4. 【請求項4】 コマンドの入力によって、前記デザイン
    ルールチェック用セル上に階層を区別することなく配置
    されている設計用レイヤデータの相互で、デザインルー
    ルのチェックを行うことを特徴とする請求項3に記載の
    レイアウト編集方法。
  5. 【請求項5】 前記デザインルールチェック用レイヤま
    たは前記デザインルールチェック用セル上に、デザイン
    ルールチェックを行うチェック範囲の指定を行い、前記
    チェック範囲内にあるデザインルールチェック用レイヤ
    データまたは設計用レイヤデータの間でのみ、デザイン
    ルールのチェックを行うことを特徴とする請求項2また
    は請求項4に記載のレイアウト編集方法。
JP7198770A 1995-08-03 1995-08-03 レイアウト編集方法 Pending JPH0944535A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7198770A JPH0944535A (ja) 1995-08-03 1995-08-03 レイアウト編集方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7198770A JPH0944535A (ja) 1995-08-03 1995-08-03 レイアウト編集方法

Publications (1)

Publication Number Publication Date
JPH0944535A true JPH0944535A (ja) 1997-02-14

Family

ID=16396648

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7198770A Pending JPH0944535A (ja) 1995-08-03 1995-08-03 レイアウト編集方法

Country Status (1)

Country Link
JP (1) JPH0944535A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0928012A3 (en) * 1997-12-12 1999-07-14 Lsi Logic Corporation Optical proximity correction method and apparatus
CN102760651A (zh) * 2012-07-26 2012-10-31 上海宏力半导体制造有限公司 版图逻辑运算方法以及集成电路制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0928012A3 (en) * 1997-12-12 1999-07-14 Lsi Logic Corporation Optical proximity correction method and apparatus
CN102760651A (zh) * 2012-07-26 2012-10-31 上海宏力半导体制造有限公司 版图逻辑运算方法以及集成电路制造方法
CN102760651B (zh) * 2012-07-26 2017-04-26 上海华虹宏力半导体制造有限公司 版图逻辑运算方法以及集成电路制造方法

Similar Documents

Publication Publication Date Title
KR102253129B1 (ko) 더블 패터닝 공정을 위한 디자인 레이아웃 디콤포지션 방법
US6772401B2 (en) Correction of spacing violations between design geometries and wide class objects of dummy geometries
US6480993B1 (en) Accurate layout modeling for centerline-based detail routing
US5681674A (en) Method of designing mask pattern or direct depicting pattern on a wafer for forming a semiconductor integrated circuit and design rule confirmation method
KR970063709A (ko) 레이아웃 입력장치 및 방법과 레이아웃 검증장치 및 방법
KR910010693A (ko) 복수의 개별집적회로를 단일 집적회로화 하는 방법
JPH0944535A (ja) レイアウト編集方法
JP2621506B2 (ja) トリム・データ生成方法
JPH0379743B2 (ja)
US6526540B1 (en) Flip chip trace library generator
KR102948190B1 (ko) 집적 회로의 레이아웃 생성 방법
JP2000207438A (ja) プリント配線板設計支援装置
JPH04205382A (ja) 導体パターン相互間のクリアランスをチェックする方法
JPH04344979A (ja) パターンレイアウト検証装置
JP4071546B2 (ja) 半導体装置の回路設計支援装置およびレイアウト変更方法
JP4119504B2 (ja) 配線禁止領域設定方法
JPH04151774A (ja) 多層プリント配線板の未配線区間配線方法
JPH039474A (ja) コンピュータ援用による隣接パターン間のオーバラップ自動作成方法
JPH01165141A (ja) 完全パラメータ化可能回路の製造方法
JPH03227047A (ja) レイアウト作成方法
JPH065704A (ja) Lsi設計のレイアウト検証方法
JPH0470974A (ja) Lsiレイアウトパターン設計用cad装置
Shigehiro et al. A Recycling Scheme for Layout Patterns Used in an Old Fabrication Technology
JPH04299843A (ja) 半導体集積回路のマスクレイアウト方法
JPH10294377A (ja) 半導体装置の自動レイアウト設計方法および装置