JPH0945014A - 記録・再生用エラー訂正装置 - Google Patents

記録・再生用エラー訂正装置

Info

Publication number
JPH0945014A
JPH0945014A JP21286795A JP21286795A JPH0945014A JP H0945014 A JPH0945014 A JP H0945014A JP 21286795 A JP21286795 A JP 21286795A JP 21286795 A JP21286795 A JP 21286795A JP H0945014 A JPH0945014 A JP H0945014A
Authority
JP
Japan
Prior art keywords
error
correction
series
error correction
recording
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21286795A
Other languages
English (en)
Inventor
Taku Umezono
卓 梅園
Izumi Miyashita
泉 宮下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP21286795A priority Critical patent/JPH0945014A/ja
Publication of JPH0945014A publication Critical patent/JPH0945014A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Error Detection And Correction (AREA)

Abstract

(57)【要約】 【課題】 2重のリードソロモン符号を用い、MDのよ
うにC2系列エラー訂正時に最大4個までのイレージャ
訂正を行う場合にエラー訂正装置を記録系、再生系で共
用し、コスト低減を図る。 【解決手段】 ステップS124において記録モードか
再生モードかを判定し、再生モードの場合にはステップ
S125〜S139においてエラーを検出してC2エラ
ー訂正を行い、特にステップS133において2ワード
エラーでない場合には最大4ワードのイレージャ処理を
行う(ステップS136)。記録モードの場合にはC2
エラー訂正時におけるエラーの位置検出動作をパリティ
の位置設定動作(ステップS140)に置き換えてパリ
ティ計算を行い、最大4イレージャ訂正を行う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、2重のリードソロ
モン符号を採用したエラー訂正装置に関し、特にMD
(ミニディスク)に記録されたオーディオ信号を再生し
たり、かかるMDへの記録を行う際に好適なエラー訂正
装置に関する。
【0002】
【従来の技術】一般に、MDでは、主としてランダムエ
ラー訂正用のC1系列と、主としてバーストエラー訂正
用のC2系列の2重のリードソロモン(RS)符号がク
ロスインターリーブされている。また、MDのC1系列
はW0〜W31までの32ワードで構成され、C2系列
はW0〜W27までの28ワードで構成されている。さ
らに、MDのパリティはC1、C2系列ともに4ワード
であり、記録モード時及び再生時のC2系列のイレージ
ャ訂正は最大4イレージャ訂正までである。
【0003】MD再生時のエラー訂正ではC1系列の訂
正を最初に行い、このC1訂正では1エラー訂正、2エ
ラー訂正及び3個以上のエラーの検出を行い、表1に示
すように訂正状況を示すポインタとして「エラー訂正な
し」、「1エラー訂正」、「2エラー訂正」、「3エラ
ー以上、訂正しない」を示すC1フラグ(C1F=F
0,F1,F2)をセットし、このC1フラグC1Fは
C2訂正においてエラーの位置を示す情報として用いら
れる。
【0004】
【表1】
【0005】C2訂正では上記C1訂正によりエラー位
置が判っている場合、すなわち、C2系列における28
ワードW0〜W27の内、どのワードがエラーであるか
が判っている場合にエラーを訂正する、いわゆるイレー
ジャ訂正を行う。ここで、C2系列の28ワードW0〜
W27はC1系列においてもいずれかのブロックに属し
ているので、イレージャ訂正ではC2系列の各ワードに
ついてそのワードが属しているC1系列のブロックのC
1フラグC1Fを読み出し、1エラー訂正、2エラー訂
正及び3個以上のエラーの検出を行う。続いて、C1フ
ラグC1Fの位置をエラーの位置とみなして4ワードま
でのイレージャ訂正を行い、訂正不能な場合には補間フ
ラグをセットする。
【0006】また、記録時にはC1、C2の各系列につ
いて所定のフローに従ってパリティ計算が行われる。こ
の動作は、前述の再生時のエラー訂正とは異なるので、
記録部と再生部を有する記録・再生装置ではハード的に
もソフト的にも、記録系と再生系は別個に独立してい
た。
【0007】
【発明が解決しようとする課題】かかる従来のMD用の
記録・再生用エラー訂正装置では記録部と再生部とにお
けるリードソロモン符号を用いたエラー訂正処理が各々
独立して行われているため、ハードウェア・ソフトウェ
アともに別々に用意されている。このため、部品点数が
多く、スペースを要するとともに部品コスト、組立コス
ト、ソフトウェア作成コストなどが高くなっていた。
【0008】従って、本発明は例えばMDのようにC2
系列エラー訂正時に最大4個までのイレージャ訂正を行
う場合に、部品数を減少させ、省スペース化が可能であ
り、製造諸コストを低減させることのできる記録・再生
用エラー訂正装置を提供することを目的とする。
【0009】
【課題を解決するための手段】本発明は上記目的を達成
するために、記録時におけるエラー訂正処理と再生時に
おけるエラー訂正処理の手順中、共通しているところは
同一のソフトウェアのプログラムを実行し、互いに異な
るところでは必要に応じてジャンプするようにし、記録
時は再生時におけるエラーの位置検出動作をパリティの
位置検出動作に置き代えてパリティ計算を行うととも
に、C2系列エラー訂正時に最大4個までのイレージャ
訂正を行うようにしている。
【0010】すなわち本発明によれば、C1系列とC2
系列の2重のリードソロモン符号を採用した記録・再生
用エラー訂正装置であって、記録モードか再生モードか
を判別するモード判別手段と、前記モード判別手段によ
り再生モードと判別されたときはエラーの位置を検出し
てエラー訂正を行う手段と、前記モード判別手段により
記録モードと判別されたときは前記エラー訂正を行う手
段におけるエラーの位置検出動作をパリティの位置設定
動作に置き代えてパリティ計算を行う手段とを有し、前
記エラー訂正を行う手段が、前記C1系列の各ブロック
のエラーを訂正するとともに、ブロック毎にエラーフラ
グを記憶するC1系列エラー訂正手段と、前記C1系列
エラー訂正手段により記憶されているC2系列の各ワー
ドに対応するエラーフラグを読み出して前記C2系列の
各ブロックのエラーを訂正するC2系列エラー訂正手段
とを有する記録・再生用エラー訂正装置が提供される。
【0011】
【発明の実施の形態】以下、図面を参照して本発明の記
録・再生用エラー訂正装置の実施の形態をその実施例に
よって説明する。図1は本発明に係る誤り訂正装置の一
実施例を示すブロック図、図2はリードソロモン符号の
C1系列を訂正するルーチンを説明するためのフローチ
ャート、図3はリードソロモン符号のC2系列を訂正す
るルーチンを説明するためのフローチャートである。
【0012】先ず、図1に示す回路を概略的に説明する
と、回路2〜20が入力端子1から入力する信号の誤り
を訂正するように構成され、また、この誤り訂正回路を
構成する部分2〜20は、回路2〜8を含むシンドロー
ム演算ブロック22と、回路9〜14を含むラッチブロ
ック23及び回路15〜20を含む訂正ブロック26に
より大別される。また、このブロック22、23および
26はアドレスブロック24と、インストラクションブ
ロック25により制御される。
【0013】エラーフラグ検出回路2は、再生時にC2
系列のイレージャ訂正のためのC1エラーフラグ評価を
行う回路であり、C2系列の各ワードに対応したC1エ
ラーフラグを読み出し、C1の2ワードエラーおよび3
ワード以上エラーの位置と数を検出する。また、この回
路2はエラーフラグの読み出しのためのRAMアドレス
を生成し、出力する。
【0014】パリティロケーション設定回路3は、記録
時にイレージャ訂正を使ってパリティを計算するために
パリティの位置をC1、C2の各系列に合わせてロケー
ション選択回路4に出力する。ロケーション選択回路4
は、再生モード時にエラーフラグ位置検出回路2からの
エラーの位置を選択し、記録モード時にパリティロケー
ション設定回路3からのパリティの位置を選択し、レジ
スタ出力選択回路9、11に出力する。
【0015】シンドロームチェック回路5は、入力端子
1より入力されるRAM(図示省略)からのデータを受
け取って後述するようにC1系列では4個のシンドロー
ムS0〜S3を演算し、C2系列では4個のシンドロー
ムSq0〜Sq3を演算してシンドローム選択回路6に
出力する。シンドローム選択回路6はシンドローム選択
回路6からのシンドローム、レジスタ19または16か
らの出力を選択し、指数に変換するためのテーブルのα
−i変換ROM7に出力する。
【0016】シンドローム格納レジスタ8には、α−i
変換ROM7によりα−i変換されたシンドロームが格
納され、このレジスタ8はまた、格納されたシンドロー
ムが全て「00」の場合にフラグ「1」を出力する。レ
ジスタ出力選択回路9、11は、シンドローム格納レジ
スタ8に格納されたシンドローム、ロケーション選択回
路4により選択されたデータ及びレジスタ14に格納さ
れたデータを選択して加算回路12に出力し、また、訂
正データシンボルアドレスラッチ回路10は、エラー訂
正を実行するときに演算により得られたエラー位置を記
憶し、RAMアドレス出力回路24に出力する。
【0017】加算回路12はレジスタ出力選択回路9、
11により選択されたデータを加算するが、この加算は
αの指数部の加算であるので、インストラクションでは
乗算となる。レジスタ入出選択回路13は、加算回路1
2の出力またはROM7によりα−i変換されたシンド
ロームを選択して後段のレジスタ14に記憶させる。な
お、このレジスタ14は演算途中のデータを一時記憶し
てレジスタ出力選択回路9、11に出力するために用い
られる。
【0018】i−α変換回路15は加算回路12の出力
をi−α変換し、このデータは排他的論理和回路17に
より、レジスタ19に格納されたデータと加算されて再
度レジスタ19に格納される。レジスタ16は、2ワー
ド訂正時にZ2 +Z+X=0の解「Z」を求めるために
「X」の値を入力すると「Z」の値に変換して記憶して
出力する。訂正データ出力回路20は、i−α変換回路
15からのデータとデータバス上の誤りデータとから排
他的論理和回路18により得られる訂正データをデータ
バス上に出力する。
【0019】RAMアドレス出力回路24は、C1系列
のRAMアドレス(C1RAMAD)と、C1系列のエ
ラーフラグのRAMアドレス(C1FLGAD)と、C
2系列のRAMアドレス(C2RAMAD)と、C2系
列のエラーフラグのRAMアドレス(C2FLGAD)
と、各系列のエラーフラグデータ(ERFLGBUF)
を生成して出力する。
【0020】次に、インストラクション回路25を詳細
に説明すると、先ず、クロック発生器(CLOCKGE
N)は各入力信号から、この装置内部で使用される各種
クロックを生成する。インストラクションカウンタ(I
NSTCNT)はC1、C2のシンドローム演算及びC
1エラーフラグ評価インストラクション用の10ビット
カウンタであり、このカウンタの出力がインストラクシ
ョンROM(INSTROM)25aのアドレスとな
る。このインストラクションの1ステップは、クロック
の立ち上がりから立ち上がりまでであり、クロックによ
りカウントアップする。また、このインストラクション
のジャンプは、下記の飛び先アドレスをこのカウンタに
ロードすることにより行われる。
【0021】インストラクションROM25aはインス
トラクションカウンタ(INSTCNT)から出力され
るカウント値をアドレスとして16ビットデータを出力
し、このデータがインストラクションの各ステップにお
ける処理動作を決定する。インストラクションセレクタ
(INSTSEL)はインストラクションROM25a
から出力される16ビットデータを処理の種類(シンド
ローム演算、エラーフラグ処理など)に応じて出力先を
振り分ける。この出力はクロックのタイミングで出力さ
れる。また、このセレクタはRAMアクセス時にインス
トラクションを止める信号を出力する。
【0022】ロードアドレス発生器(LOADAD)は
インストラクションカウンタ(INSTCNT)から出
力されるカウント値をラッチしたデータを読み取り、こ
のデータがジャンプを行うアドレスの場合に各入力条件
に従って飛び先アドレスを決定してインストラクション
カウンタ(INSTCNT)に出力する。
【0023】ここで、シンドローム演算と訂正処理のイ
ンストラクションが同時に進行しているが、RAMには
同時にアクセスすることができないので、インストラク
ションコントローラ(INSTCONT)がアドレスを
監視し、RAMアクセスが衝突しないようにインストラ
クションカウンタ(INSTCNT)をコントロールし
ている。また、シンドローム演算と訂正処理を同時に行
うが、訂正処理されている系列は、同時に行われるシン
ドローム演算の1系列前のシンドロームであるので、フ
ラグコントローラ(FLGCONT)がシンドローム演
算に関する情報およびフラグを記憶し、この情報および
フラグが訂正処理に用いられる。
【0024】次に、図2及び図3におけるエラー訂正処
理と消失(イレージャ)訂正処理について説明する。 1.エラー訂正 エラー訂正とは、受信したデータに対してシンドローム
演算(以下、シンドロームチェックと言う。)を行い、
その結果に基づいてデータの位置と値を訂正することで
ある。この場合、1個の誤りデータには2個の未知数
(位置と値)が存在し、また、C1、C2系列ともにパ
リティが4個であるので2ワードまでのエラー訂正が可
能である。ここで、MDにおけるC1系列のシンドロー
ムS0〜S3と、C2系列のシンドロームSq0〜Sq
3はそれぞれ次式(数1、数2)のように演算される。
【0025】
【数1】
【0026】
【数2】
【0027】以下、1ワード及び2ワードエラー訂正に
ついて説明する。 1−1.1エラー訂正 エラーが1個の場合、シンドローチェックの結果(S0
〜S3)は、Eiをエラーの大きさとし、Xiをエラー
の位置とすると、次のようになる。 S0= Ei S1=Xi *Ei S2=Xi2 *Ei S3=Xi3 *Ei
【0028】上記S0〜S3を用いてEi及びXiを求
めると、 Xi=S1/S0 Ei=S0 誤った受信データの値をDi、正しいデータ値をWiと
すると
【0029】
【数3】
【0030】訂正処理はメモリアドレスXiのデータD
iを読み出し、Eiを加算した結果をメモリアドレスX
iに書き込むことにより終了する。 1−2.2エラー訂正 エラーが2個の場合のシンドロームは、Ei、Ejをエ
ラーの大きさ、Xi、Xjをエラーの位置として
【0031】
【数4】
【0032】となる。この4個の連立方程式を解くこと
によって4個の未知数を求める方法もあるが、ここでは
位置の根の方程式を導入して処理ステップを減少してい
る。先ず、エラーの位置の和と積を定義する。
【0033】
【数5】
【0034】このXi、Xjは次の方程式F(Y)の根
となる。
【0035】
【数6】
【0036】この式を展開すると、
【0037】
【数7】
【0038】この形式ではテーブルの参照が不可能であ
るので、変数をY=C1*Zと変形すると、前記式は
【0039】
【数8】
【0040】C2/C12 とZとの対照ROM7により
Zを求めて Xi=C1*Z Xj=C2/Xi としてXi、Xjを求めることができる。また、C1、
C2はシンドロームS0〜S3の関数で与えられる。
【0041】
【数9】
【0042】実際の訂正作業ではC1、C2を求め、そ
の結果を対照ROM7に参照し、参照結果にC1を乗じ
てXiを求める。エラーの大きさEi、Ejは
【0043】
【数10】
【0044】以上の演算結果を基にメモリのデータを書
き直すことにより2ワードのエラー訂正が完了する。
【0045】2.イレージャ訂正 イレージャ訂正はエラーの位置が予め判っていて、エラ
ーの値だけを求める訂正方法であり、MDではC2系列
のパリティの数が4個であるので、最大4ワードのイレ
ージャ訂正を行うことができる。イレージャ訂正につい
て詳細に説明すると、今、4個のエラーを仮定し、これ
らのエラーの位置をX1、X2、X3、X4とし、以下
の計算を行う。
【0046】
【数11】
【0047】エラーの位置X1〜X4に対応するエラー
の値をY1、Y2、Y3、Y4とする。T3は以下の式
で定義する。
【0048】
【数12】
【0049】Y4は次式で与えられる。 Y4=T3/I4 これで、先ず4番目のデータが訂正できたことになる。
次いで、Y3を求めるためにシンドロームを修正し、シ
ンドロームからY4を消去する。
【0050】
【数13】
【0051】この修正されたシンドロームよりT2、Y
3を求める。
【0052】
【数14】
【0053】同様な処理をY2についても行う。
【0054】
【数15】
【0055】最後にY1の演算を行う。
【0056】
【数16】
【0057】以上により4ワードのイレージャ訂正が完
了する。次に、図2を参照してC1訂正処理について説
明する。C1訂正処理がスタートすると(ステップS1
01)、先ず、前述した式(数1)によりシンドローム
S0〜S3を演算し(ステップS102)、次いで、シ
ンドロームS0〜S3をα→i変換してレジスタ8に格
納する。
【0058】ステップS102の後に、現在の動作モー
ドが記録モードか否かを判断する(ステップ103)。
この判断は、対象となるMD記録・再生機の操作スイッ
チにより、記録モードとされているときに所定のフラグ
をたてておき、このフラグを見ることによりなされる。
記録モードでない場合は、再生モードとみなす。すなわ
ち、記録、再生以外の巻き戻しなどのモードについて
も、すべて再生モードとして取り扱う。以下ステップS
103で再生モードと判断された場合について先に説明
する。
【0059】再生モードの場合、シンドロームS0〜S
3が全て「0」か否かを判別し(ステップ104)、Y
ESの場合にはC1エラーフラグF0、F1、F2にと
もに「0」を書き込み(ステップS105)、次いで全
ブロックが終了した場合には図3に示すC2訂正処理へ
進む(ステップS118)。他方、ステップS104に
おいてシンドロームS0〜S3が全て「0」でない場合
には、先ず、次式
【0060】
【数17】
【0061】に基づいて1ワードエラーを検出するため
の変形シンドロームσ1〜σ3を演算し(ステップS1
06)、1ワードエラーか否かを判別する(ステップS
107)。1ワードエラーの場合には前述した1ワード
訂正を行って訂正データを書き込み(ステップS10
8)、次いで表1にも基づいてC1エラーフラグF0に
「1」を書き込む(ステップS109)。次いで、全ブ
ロックが終了した場合には図3に示すC2訂正処理へ進
む(ステップS118)。
【0062】他方、ステップS107において1ワード
エラーでない場合には、2ワードエラーを検出するため
のX1、X2、φ1〜φ4を演算し(ステップS11
0)、次いで、2ワードエラーか否かを判別する(ステ
ップS111)。そして、2ワードエラーの場合には前
述したように2ワード訂正を行って訂正データXi 、X
j を書き込み(ステップS112)、次いで表1に示す
ようにC1エラーフラグF1に「1」を書き込む(ステ
ップS112)。次いで、全ブロックが終了した場合に
は図3に示すC2訂正処理へ進む(ステップS11
8)。
【0063】また、ステップS111において2ワード
エラーでない場合には表1に示すようにC1エラーフラ
グF2に「1」を書き込み(ステップS114)、次い
で全ブロックが終了した場合には図3に示すC2訂正処
理へ進む(ステップS118)。
【0064】ステップS103において記録モードと判
断された場合は、パリティの位置(S28〜S31)を
ロードし(ステップS115)、前演算を行って(ステ
ップS116)4イレージャ訂正を行う(ステップS1
17)。次いで全ブロックが終了した場合には図3に示
すC2訂正処理へ進む(ステップS118)。
【0065】次に、図3を参照してC2訂正処理につい
て説明する。このC2訂正処理は、1エラー訂正、2エ
ラー訂正及び3個以上のエラー検出を行う。また、C1
フラグの位置をエラーの位置とみなして最大4ワードま
でのイレージャ訂正を行う。
【0066】先ず、C1フラグを読み出す(ステップS
122)。ここで、F0、F1のC1フラグはC1訂正
においてそれぞれ1エラー訂正、2エラー訂正が行われ
たことを示し、F2のC1フラグは3個以上のエラーを
検出したことを示すが、C1訂正では3以上のエラーを
2エラーとして誤訂正する確率が高い。そこで、C2訂
正ではF1、F2フラグの数及び位置に着目して訂正を
行う。次いで前述したシンドロームSq0〜Sq3を算
出し(ステップS122)、シンドロームSq0〜Sq
3をα→i変換してレジスタ8に格納する。
【0067】次いで、C1のときと同様に、記録モード
か否かを判断し(ステップS124)、再生モードのと
きにはステップS125以下に進む。ステップS125
以下ではシンドロームSq0〜Sq3が全て「0」か否
かを判別することによりエラー数が「0」か否かを判別
し(ステップS125)、「0」の場合にはC2エラー
フラグF0、F1、F2にともに「0」を書き込み(ス
テップS126)、C2訂正処理を終了する(ステップ
S127)。
【0068】他方、ステップS125においてシンドロ
ームSq0〜Sq3が全て「0」でない場合には、1ワ
ードエラーを検出するための変形シンドロームσ1〜σ
3を演算し(ステップS128)、次いで、1ワードエ
ラーか否かを判別する(ステップS129)。そして、
1ワードエラーの場合には1ワード訂正を行って訂正デ
ータを書き込み(ステップS130)、次いでC2エラ
ーフラグF0、F1、F2にともに「0」を書き込み
(ステップS131)C2訂正処理を終了する(ステッ
プS127)。
【0069】他方、ステップS129において1ワード
エラーでない場合には、2ワードエラーを検出するため
の変形シンドロームX1、X2、φ1〜φ4を演算し
(ステップS132)、次いで、2ワードエラーか否か
を判別する(ステップ133)。そして、2ワードエラ
ーの場合には2ワード訂正を行って訂正データXi、Xj
を書き込み(ステップS134)、次いでC2エラーフ
ラグF0、F1、F2にともに「0」を書き込み(ステ
ップS135)C2訂正処理を終了する(ステップS1
27)。
【0070】また、ステップS133において2ワード
エラーでない場合には最大4のイレージャ処理を行い
(ステップS136)、次いで訂正可能な場合にはC2
エラーフラグF0、F1、F2にともに「0」を書き込
み(ステップS137→S138)、C2訂正処理を終
了する(ステップS127)。また、ステップS137
において訂正可能でない場合にはC2エラーフラグF
0、F1、F2にそれぞれ「0」、「1」、「1」又は
全てに「1」を書き込み(ステップS138)、C2訂
正処理を終了する(ステップS127)。
【0071】ステップS124において記録モードのと
きは、パリティの位置をロードし(ステップS14
0)、前演算を行って(ステップS141)、4イレー
ジャ訂正を行いパリティ計算を行う(ステップS14
2)。
【0072】上記のように、記録モードのときに再生モ
ードと異なる処理を行うのは、記録時にはC1、C2系
列のパリティを計算しなくてはならないからである。パ
リティの位置はあらかじめ分かっているので、イレージ
ャ訂正を応用してエラー訂正の代りにパリティ計算を行
う。前述のように再生時においてはエラーの位置は分か
らないのでC1訂正によってエラーフラグを書き込み、
C2訂正時にそれを読み出すことでエラーの位置を検出
していたが、記録時はパリティの位置が分かっているの
で、C1系列においてもイレージャ訂正を使ってパリテ
ィ計算を行うことができるのである。
【0073】
【発明の効果】以上説明したように本発明によれば、リ
ードソロモン符号を用いたエラー訂正装置において、記
録系と再生系の処理を一部兼用できるように、再生モー
ドにおけるC1フラグの読み出しステップに代えて、記
録モードではパリティの位置のロードを行い、C1、C
2ともに4イレージャ訂正を行うことにより、パリティ
計算を実現している。したがって記録系、再生系でハー
ドウェアと一部のプログラムを共有でき、同じソフトウ
ェアに記録のサブルーチンを持たせておき、モード切り
替えによってプログラムのジャンプアドレスを切り替え
ることで記録ルーチンを実行することができる。
【図面の簡単な説明】
【図1】本発明に係る記録・再生用エラー訂正装置の一
実施例を示すブロック図である。
【図2】リードソロモン符号のC1系列を訂正するルー
チンを説明するためのフローチャートである。
【図3】リードソロモン符号のC2系列を訂正するルー
チンを説明するためのフローチャートである。
【符号の説明】
2 フラグロケーション回路 22 シンドローム演算ブロック 23 ラッチブロック 24 アドレスブロック 25 インストラクションブロック 26 訂正ブロック
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成7年12月25日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正内容】
【書類名】 明細書
【発明の名称】 記録・再生用エラー訂正装置
【特許請求の範囲】
【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、2重のリードソロ
モン符号を採用したエラー訂正装置に関し、特にMD
(ミニディスク)に記録されたオーディオ信号を再生し
たり、かかるMDへの記録を行う際に好適なエラー訂正
装置に関する。
【0002】
【従来の技術】一般に、MDでは、主としてランダムエ
ラー訂正用のC1系列と、主としてバーストエラー訂正
用のC2系列の2重のリードソロモン(RS)符号がク
ロスインターリーブされている。また、MDのC1系列
はW0〜W31までの32ワードで構成され、C2系列
はW0〜W27までの28ワードで構成されている。さ
らに、MDのパリティはC1、C2系列ともに4ワード
であり、記録モード時及び再生時のC2系列のイレージ
ャ訂正は最大4イレージャ訂正までである。
【0003】MD再生時のエラー訂正ではC1系列の訂
正を最初に行い、このC1訂正では1エラー訂正、2エ
ラー訂正及び3個以上のエラーの検出を行い、表1に示
すように訂正状況を示すポインタとして「エラー訂正な
し」、「1エラー訂正」、「2エラー訂正」、「3エラ
ー以上、訂正しない」を示すC1フラグ(C1F=F
0,F1,F2)をセットし、このC1フラグC1Fは
C2訂正においてエラーの位置を示す情報として用いら
れる。
【0004】
【表1】
【0005】C2訂正では上記C1訂正によりエラー位
置が判っている場合、すなわち、C2系列における28
ワードW0〜W27の内、どのワードがエラーであるか
が判っている場合にエラーを訂正する、いわゆるイレー
ジャ訂正を行う。ここで、C2系列の28ワードW0〜
W27はC1系列においてもいずれかのブロックに属し
ているので、イレージャ訂正ではC2系列の各ワードに
ついてそのワードが属しているC1系列のブロックのC
1フラグC1Fを読み出し、1エラー訂正、2エラー訂
正及び3個以上のエラーの検出を行う。続いて、C1フ
ラグC1Fの位置をエラーの位置とみなして4ワードま
でのイレージャ訂正を行い、訂正不能な場合には補間フ
ラグをセットする。
【0006】また、記録時にはC1、C2の各系列につ
いて所定のフローに従ってパリティ計算が行われる。こ
の動作は、前述の再生時のエラー訂正とは異なるので、
記録部と再生部を有する記録・再生装置ではハード的に
もソフト的にも、記録系と再生系は別個に独立してい
た。
【0007】
【発明が解決しようとする課題】かかる従来のMD用の
記録・再生用エラー訂正装置では記録部と再生部とにお
けるリードソロモン符号を用いたエラー訂正処理が各々
独立して行われているため、ハードウェア・ソフトウェ
アともに別々に用意されている。このため、部品点数が
多く、スペースを要するとともに部品コスト、組立コス
ト、ソフトウェア作成コストなどが高くなっていた。
【0008】従って、本発明は例えばMDのようにC2
系列エラー訂正時に最大4個までのイレージャ訂正を行
う場合に、部品数を減少させ、省スペース化が可能であ
り、製造諸コストを低減させることのできる記録・再生
用エラー訂正装置を提供することを目的とする。
【0009】
【課題を解決するための手段】本発明は上記目的を達成
するために、記録時におけるエラー訂正処理と再生時に
おけるエラー訂正処理の手順中、共通しているところは
同一のソフトウェアのプログラムを実行し、互いに異な
るところでは必要に応じてジャンプするようにし、記録
時は再生時におけるエラーの位置検出動作をパリティの
位置設定動作に置き代えてパリティ計算を行うととも
に、C2系列エラー訂正時に最大4個までのイレージャ
訂正を行うようにしている。
【0010】すなわち本発明によれば、C1系列とC2
系列の2重のリードソロモン符号を採用した記録・再生
用エラー訂正装置であって、記録モードか再生モードか
を判別するモード判別手段と、前記モード判別手段によ
り再生モードと判別されたときはエラーの位置を検出し
てエラー訂正を行う手段と、前記モード判別手段により
記録モードと判別されたときは前記エラー訂正を行う手
段におけるエラーの位置検出動作をパリティの位置設定
動作に置き代えてパリティ計算を行う手段とを有し、前
記エラー訂正を行う手段が、前記C1系列の各ブロック
のエラーを訂正するとともに、ブロック毎にエラーフラ
グを記憶するC1系列エラー訂正手段と、前記C1系列
エラー訂正手段により記憶されているC2系列の各ワー
ドに対応するエラーフラグを読み出して前記C2系列の
各ブロックのエラーを訂正するC2系列エラー訂正手段
とを有する記録・再生用エラー訂正装置が提供される。
【0011】
【発明の実施の形態】以下、図面を参照して本発明の記
録・再生用エラー訂正装置の実施の形態をその実施例に
よって説明する。図1は本発明に係る誤り訂正装置の一
実施例を示すブロック図、図2はリードソロモン符号の
C1系列を訂正するルーチンを説明するためのフローチ
ャート、図3はリードソロモン符号のC2系列を訂正す
るルーチンを説明するためのフローチャートである。
【0012】先ず、図1に示す回路を概略的に説明する
と、回路2〜20が入出力端子1から入力する信号の誤
りを訂正するように構成され、また、この誤り訂正回路
を構成する部分2〜20は、回路2〜8を含むシンドロ
ーム演算ブロック22と、回路9〜14を含むラッチブ
ロック23及び回路15〜20を含む訂正ブロック26
により大別される。また、このブロック22、23およ
び26はアドレスブロック24と、インストラクション
ブロック25により制御される。
【0013】エラーフラグ検出回路2は、再生時にC2
系列のイレージャ訂正のためのC1エラーフラグ評価を
行う回路であり、C2系列の各ワードに対応したC1エ
ラーフラグを読み出し、C1の2ワードエラーおよび3
ワード以上エラーの位置と数を検出する。また、この回
路2はエラーフラグの読み出しのためのRAMアドレス
を生成し、出力する。
【0014】パリティロケーション設定回路3は、記録
時にイレージャ訂正を使ってパリティを計算するために
パリティの位置をC1、C2の各系列に合わせてロケー
ション選択回路4に出力する。ロケーション選択回路4
は、再生モード時にエラーフラグ位置検出回路2からの
エラーの位置を選択し、記録モード時にパリティロケー
ション設定回路3からのパリティの位置を選択し、レジ
スタ出力選択回路9、11に出力する。
【0015】シンドロームチェック回路5は、入出力端
子1より入力されるRAM(図示省略)からのデータを
受け取って後述するようにC1系列では4個のシンドロ
ームS0〜S3を演算し、C2系列では4個のシンドロ
ームSq0〜Sq3を演算してシンドローム選択回路6
に出力する。シンドローム選択回路6はシンドローム選
択回路6からのシンドローム、レジスタ19または16
からの出力を選択し、指数に変換するためのテーブルの
α−i変換ROM7に出力する。
【0016】シンドローム格納レジスタ8には、α−i
変換ROM7によりα−i変換されたシンドロームが格
納され、このレジスタ8はまた、格納されたシンドロー
ムが全て「00」の場合にフラグ「1」を出力する。レ
ジスタ出力選択回路9、11は、シンドローム格納レジ
スタ8に格納されたシンドローム、ロケーション選択回
路4により選択されたデータ及びレジスタ14に格納さ
れたデータを選択して加算回路12に出力し、また、訂
正データシンボルアドレスラッチ回路10は、エラー訂
正を実行するときに演算により得られたエラー位置を記
憶し、RAMアドレス出力回路24に出力する。
【0017】加算回路12はレジスタ出力選択回路9、
11により選択されたデータを加算するが、この加算は
αの指数部の加算であるので、インストラクションでは
乗算となる。レジスタ入出選択回路13は、加算回路1
2の出力またはROM7によりα−i変換されたシンド
ロームを選択して後段のレジスタ14に記憶させる。な
お、このレジスタ14は演算途中のデータを一時記憶し
てレジスタ出力選択回路9、11に出力するために用い
られる。
【0018】i−α変換回路15は加算回路12の出力
をi−α変換し、このデータは排他的論理和回路17に
より、レジスタ19に格納されたデータと加算されて再
度レジスタ19に格納される。レジスタ16は、2ワー
ド訂正時にZ2 +Z+X=0の解「Z」を求めるために
「X」の値を入力すると「Z」の値に変換して記憶して
出力する。訂正データ出力回路20は、i−α変換回路
15からのデータとデータバス上の誤りデータとから排
他的論理和回路18により得られる訂正データをデータ
バス上に出力し入出力端子1から出力する。
【0019】RAMアドレス出力回路24は、C1系列
のRAMアドレス(C1RAMAD)と、C1系列のエ
ラーフラグのRAMアドレス(C1FLGAD)と、C
2系列のRAMアドレス(C2RAMAD)と、C2系
列のエラーフラグのRAMアドレス(C2FLGAD)
と、各系列のエラーフラグデータ(ERFLGBUF)
を生成して出力する。
【0020】次に、インストラクション回路25を詳細
に説明すると、先ず、クロック発生器(CLOCKGE
N)は各入力信号から、この装置内部で使用される各種
クロックを生成する。インストラクションカウンタ(I
NSTCNT)はC1、C2のシンドローム演算及びC
1エラーフラグ評価インストラクション用の10ビット
カウンタであり、このカウンタの出力がインストラクシ
ョンROM(INSTROM)25aのアドレスとな
る。このインストラクションの1ステップは、クロック
の立ち上がりから立ち上がりまでであり、クロックによ
りカウントアップする。また、このインストラクション
のジャンプは、下記の飛び先アドレスをこのカウンタに
ロードすることにより行われる。
【0021】インストラクションROM25aはインス
トラクションカウンタ(INSTCNT)から出力され
るカウント値をアドレスとして16ビットデータを出力
し、このデータがインストラクションの各ステップにお
ける処理動作を決定する。インストラクションセレクタ
(INSTSEL)はインストラクションROM25a
から出力される16ビットデータを処理の種類(シンド
ローム演算、エラーフラグ処理など)に応じて出力先を
振り分ける。この出力はクロックのタイミングで出力さ
れる。また、このセレクタはRAMアクセス時にインス
トラクションを止める信号を出力する。
【0022】ロードアドレス発生器(LOADAD)は
インストラクションカウンタ(INSTCNT)から出
力されるカウント値をラッチしたデータを読み取り、こ
のデータがジャンプを行うアドレスの場合に各入力条件
に従って飛び先アドレスを決定してインストラクション
カウンタ(INSTCNT)に出力する。
【0023】ここで、シンドローム演算と訂正処理のイ
ンストラクションが同時に進行しているが、RAMには
同時にアクセスすることができないので、インストラク
ションコントローラ(INSTCONT)がアドレスを
監視し、RAMアクセスが衝突しないようにインストラ
クションカウンタ(INSTCNT)をコントロールし
ている。また、シンドローム演算と訂正処理を同時に行
うが、訂正処理されている系列は、同時に行われるシン
ドローム演算の1系列前のシンドロームであるので、フ
ラグコントローラ(FLGCONT)がシンドローム演
算に関する情報およびフラグを記憶し、この情報および
フラグが訂正処理に用いられる。
【0024】次に、図2及び図3におけるエラー訂正処
理と消失(イレージャ)訂正処理について説明する。 1.エラー訂正 エラー訂正とは、受信したデータに対してシンドローム
演算(以下、シンドロームチェックと言う。)を行い、
その結果に基づいてデータの位置と値を訂正することで
ある。この場合、1個の誤りデータには2個の未知数
(位置と値)が存在し、また、C1、C2系列ともにパ
リティが4個であるので2ワードまでのエラー訂正が可
能である。ここで、MDにおけるC1系列のシンドロー
ムS0〜S3と、C2系列のシンドロームSq0〜Sq
3はそれぞれ次式(数1、数2)のように演算される。
【0025】
【数1】
【0026】
【数2】
【0027】以下、1ワード及び2ワードエラー訂正に
ついて説明する。 1−1.1エラー訂正 エラーが1個の場合、シンドローチェックの結果(S0
〜S3)は、Eiをエラーの大きさとし、Xiをエラー
の位置とすると、次のようになる。 S0= Ei S1=Xi *Ei S2=Xi2 *Ei S3=Xi3 *Ei
【0028】上記S0〜S3を用いてEi及びXiを求
めると、 Xi=S1/S0 Ei=S0 誤った受信データの値をDi、正しいデータ値をWiと
すると
【0029】
【数3】
【0030】訂正処理はメモリアドレスXiのデータD
iを読み出し、Eiを加算した結果をメモリアドレスX
iに書き込むことにより終了する。 1−2.2エラー訂正 エラーが2個の場合のシンドロームは、Ei、Ejをエ
ラーの大きさ、Xi、Xjをエラーの位置として
【0031】
【数4】
【0032】となる。この4個の連立方程式を解くこと
によって4個の未知数を求める方法もあるが、ここでは
位置の根の方程式を導入して処理ステップを減少してい
る。先ず、エラーの位置の和と積を定義する。
【0033】
【数5】
【0034】このXi、Xjは次の方程式F(Y)の根
となる。
【0035】
【数6】
【0036】この式を展開すると、
【0037】
【数7】
【0038】この形式ではテーブルの参照が不可能であ
るので、変数をY=C1*Zと変形すると、前記式は
【0039】
【数8】
【0040】C2/C12 とZとの対照ROM7により
Zを求めて Xi=C1*Z Xj=C2/Xi としてXi、Xjを求めることができる。また、C1、
C2はシンドロームS0〜S3の関数で与えられる。
【0041】
【数9】
【0042】実際の訂正作業ではC1、C2を求め、そ
の結果を対照ROM7に参照し、参照結果にC1を乗じ
てXiを求める。エラーの大きさEi、Ejは
【0043】
【数10】
【0044】以上の演算結果を基にメモリのデータを書
き直すことにより2ワードのエラー訂正が完了する。
【0045】2.イレージャ訂正 イレージャ訂正はエラーの位置が予め判っていて、エラ
ーの値だけを求める訂正方法であり、MDではC2系列
のパリティの数が4個であるので、最大4ワードのイレ
ージャ訂正を行うことができる。イレージャ訂正につい
て詳細に説明すると、今、4個のエラーを仮定し、これ
らのエラーの位置をX1、X2、X3、X4とし、以下
の計算を行う。
【0046】
【数11】
【0047】エラーの位置X1〜X4に対応するエラー
の値をY1、Y2、Y3、Y4とする。T3は以下の式
で定義する。
【0048】
【数12】
【0049】Y4は次式で与えられる。 Y4=T3/I4 これで、先ず4番目のデータが訂正できたことになる。
次いで、Y3を求めるためにシンドロームを修正し、シ
ンドロームからY4を消去する。
【0050】
【数13】
【0051】この修正されたシンドロームよりT2、Y
3を求める。
【0052】
【数14】
【0053】同様な処理をY2についても行う。
【0054】
【数15】
【0055】最後にY1の演算を行う。
【0056】
【数16】
【0057】以上により4ワードのイレージャ訂正が完
了する。次に、図2を参照してC1訂正処理について説
明する。C1訂正処理がスタートすると(ステップS1
01)、先ず、前述した式(数1)によりシンドローム
S0〜S3を演算し(ステップS102)、次いで、シ
ンドロームS0〜S3をα→i変換してレジスタ8に格
納する。
【0058】ステップS102の後に、現在の動作モー
ドが記録モードか否かを判断する(ステップ103)。
この判断は、対象となるMD記録・再生機の操作スイッ
チにより、記録モードとされているときに所定のフラグ
をたてておき、このフラグを見ることによりなされる。
記録モードでない場合は、再生モードとみなす。すなわ
ち、記録、再生以外の巻き戻しなどのモードについて
も、すべて再生モードとして取り扱う。以下ステップS
103で再生モードと判断された場合について先に説明
する。
【0059】再生モードの場合、シンドロームS0〜S
3が全て「0」か否かを判別し(ステップ104)、Y
ESの場合にはC1エラーフラグF0、F1、F2にと
もに「0」を書き込み(ステップS105)、次いで図
3に示すC2訂正処理へ進む(ステップS118)。他
方、ステップS104においてシンドロームS0〜S3
が全て「0」でない場合には、先ず、次式
【0060】
【数17】
【0061】に基づいて1ワードエラーを検出するため
の変形シンドロームσ1〜σ3を演算し(ステップS1
06)、1ワードエラーか否かを判別する(ステップS
107)。1ワードエラーの場合には前述した1ワード
訂正を行って訂正データを書き込み(ステップS10
8)、次いで表1にも基づいてC1エラーフラグF0に
「1」を書き込む(ステップS109)。次いで、図3
に示すC2訂正処理へ進む(ステップS118)。
【0062】他方、ステップS107において1ワード
エラーでない場合には、2ワードエラーを検出するため
のX1、X2、φ1、φ2を数18で示す式に従って演
算し(ステップS110)、次いで、2ワードエラーか
否かを判別する(ステップS111)。
【0063】
【数18】
【0064】そして、2ワードエラーの場合には前述し
たように2ワード訂正を行って訂正データを書き込み
(ステップS112)、次いで表1に示すようにC1エ
ラーフラグF1に「1」を書き込む(ステップS11
3)。次いで、図3に示すC2訂正処理へ進む(ステッ
プS118)。
【0065】また、ステップS111において2ワード
エラーでない場合には表1に示すようにC1エラーフラ
グF2に「1」を書き込み(ステップS114)、次い
で図3に示すC2訂正処理へ進む(ステップS11
8)。
【0066】ステップS103において記録モードと判
断された場合は、パリティの位置(S28〜S31)を
ロードし(ステップS115)、前演算を行って(ステ
ップS116)4イレージャ訂正を行う(ステップS1
17)。次いで図3に示すC2訂正処理へ進む(ステッ
プS118)。
【0067】次に、図3を参照してC2訂正処理につい
て説明する。このC2訂正処理は、1エラー訂正、2エ
ラー訂正及び3個以上のエラー検出を行う。また、C1
フラグの位置をエラーの位置とみなして最大4ワードま
でのイレージャ訂正を行う。
【0068】先ず、C1フラグを読み出す(ステップS
122)。ここで、F0、F1のC1フラグはC1訂正
においてそれぞれ1エラー訂正、2エラー訂正が行われ
たことを示し、F2のC1フラグは3個以上のエラーを
検出したことを示すが、C1訂正では3以上のエラーを
2エラーとして誤訂正する確率が高い。そこで、C2訂
正ではF1、F2フラグの数及び位置に着目して訂正を
行う。次いで前述したシンドロームSq0〜Sq3を算
出し(ステップS123)、シンドロームSq0〜Sq
3をα→i変換してレジスタ8に格納する。
【0069】次いで、C1のときと同様に、記録モード
か否かを判断し(ステップS124)、再生モードのと
きにはステップS125以下に進む。ステップS125
以下ではシンドロームSq0〜Sq3が全て「0」か否
かを判別することによりエラー数が「0」か否かを判別
し(ステップS125)、「0」の場合にはC2エラー
フラグF0、F1、F2にともに「0」を書き込み(ス
テップS126)、C2訂正処理を終了する(ステップ
S127)。
【0070】他方、ステップS125においてシンドロ
ームSq0〜Sq3が全て「0」でない場合には、1ワ
ードエラーを検出するための変形シンドロームσ1〜σ
3を演算し(ステップS128)、次いで、1ワードエ
ラーか否かを判別する(ステップS129)。そして、
1ワードエラーの場合には1ワード訂正を行って訂正デ
ータを書き込み(ステップS130)、次いでC2エラ
ーフラグF0、F1、F2にともに「0」を書き込み
(ステップS131)C2訂正処理を終了する(ステッ
プS127)。
【0071】他方、ステップS129において1ワード
エラーでない場合には、2ワードエラーを検出するため
の変形シンドロームX1、X2、φ1、φ2を演算し
(ステップS132)、次いで、2ワードエラーか否か
を判別する(ステップ133)。そして、2ワードエラ
ーの場合には2ワード訂正を行って訂正データを書き込
み(ステップS134)、次いでC2エラーフラグF
0、F1、F2にともに「0」を書き込み(ステップS
135)C2訂正処理を終了する(ステップS12
7)。
【0072】また、ステップS133において2ワード
エラーでない場合には最大4のイレージャ訂正を行い
(ステップS136)、次いで訂正可能な場合にはC2
エラーフラグF0、F1、F2にともに「0」を書き込
み(ステップS137→S138)、C2訂正処理を終
了する(ステップS127)。また、ステップS137
において訂正可能でない場合にはC2エラーフラグF
0、F1、F2にそれぞれ「0」、「1」、「1」又は
全てに「1」を書き込み(ステップS139)、C2訂
正処理を終了する(ステップS127)。
【0073】ステップS124において記録モードのと
きは、パリティの位置をロードし(ステップS14
0)、前演算を行って(ステップS141)、4イレー
ジャ訂正を行いパリティ計算を行う(ステップS14
2)。
【0074】上記のように、記録モードのときに再生モ
ードと異なる処理を行うのは、記録時にはC1、C2系
列のパリティを計算しなくてはならないからである。パ
リティの位置はあらかじめ分かっているので、イレージ
ャ訂正を応用してエラー訂正の代りにパリティ計算を行
う。前述のように再生時においてはエラーの位置は分か
らないのでC1訂正によってエラーフラグを書き込み、
C2訂正時にそれを読み出すことでエラーの位置を検出
していたが、記録時はパリティの位置が分かっているの
で、C1系列においてもイレージャ訂正を使ってパリテ
ィ計算を行うことができるのである。
【0075】
【発明の効果】以上説明したように本発明によれば、リ
ードソロモン符号を用いたエラー訂正装置において、記
録系と再生系の処理を一部兼用できるように、再生モー
ドにおけるC1フラグの読み出しステップに代えて、記
録モードではパリティの位置のロードを行い、C1、C
2ともに4イレージャ訂正を行うことにより、パリティ
計算を実現している。したがって記録系、再生系でハー
ドウェアと一部のプログラムを共有でき、同じソフトウ
ェアに記録のサブルーチンを持たせておき、モード切り
替えによってプログラムのジャンプアドレスを切り替え
ることで記録ルーチンを実行することができる。
【図面の簡単な説明】
【図1】本発明に係る記録・再生用エラー訂正装置の一
実施例を示すブロック図である。
【図2】リードソロモン符号のC1系列を訂正するルー
チンを説明するためのフローチャートである。
【図3】リードソロモン符号のC2系列を訂正するルー
チンを説明するためのフローチャートである。
【符号の説明】 2 フラグロケーション回路 22 シンドローム演算ブロック 23 ラッチブロック 24 アドレスブロック 25 インストラクションブロック 26 訂正ブロック
【手続補正2】
【補正対象書類名】図面
【補正対象項目名】図1
【補正方法】変更
【補正内容】
【図1】
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H03M 13/00 H03M 13/00

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 C1系列とC2系列の2重のリードソロ
    モン符号を採用した記録・再生用エラー訂正装置であっ
    て、 記録モードか再生モードかを判別するモード判別手段
    と、前記モード判別手段により再生モードと判別された
    ときはエラーの位置を検出してエラー訂正を行う手段
    と、 前記モード判別手段により記録モードと判別されたとき
    は前記エラー訂正を行う手段におけるエラーの位置検出
    動作をパリティの位置設定動作に置き代えてパリティ計
    算を行う手段とを有し、前記エラー訂正を行う手段が、 前記C1系列の各ブロックのエラーを訂正するととも
    に、ブロック毎にエラーフラグを記憶するC1系列エラ
    ー訂正手段と、 前記C1系列エラー訂正手段により記憶されているC2
    系列の各ワードに対応するエラーフラグを読み出して前
    記C2系列の各ブロックのエラーを訂正するC2系列エ
    ラー訂正手段とを有する記録・再生用エラー訂正装置。
JP21286795A 1995-07-28 1995-07-28 記録・再生用エラー訂正装置 Pending JPH0945014A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21286795A JPH0945014A (ja) 1995-07-28 1995-07-28 記録・再生用エラー訂正装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21286795A JPH0945014A (ja) 1995-07-28 1995-07-28 記録・再生用エラー訂正装置

Publications (1)

Publication Number Publication Date
JPH0945014A true JPH0945014A (ja) 1997-02-14

Family

ID=16629602

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21286795A Pending JPH0945014A (ja) 1995-07-28 1995-07-28 記録・再生用エラー訂正装置

Country Status (1)

Country Link
JP (1) JPH0945014A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8968615B2 (en) 2004-09-02 2015-03-03 Eastman Chemical Company Low melting polyester polymers

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8968615B2 (en) 2004-09-02 2015-03-03 Eastman Chemical Company Low melting polyester polymers

Similar Documents

Publication Publication Date Title
TWI421679B (zh) 錯誤校正裝置及方法
EP0198702A2 (en) Methods of correcting errors in digital data
JP3260421B2 (ja) Cd−rom再生装置
EP0296828A2 (en) Method and apparatus for decoding reed-solomon code
JPH0945014A (ja) 記録・再生用エラー訂正装置
JP2605966B2 (ja) 誤り訂正回路
EP0629052A1 (en) Method of and circuit for correcting errors
US7421570B2 (en) Method for managing a microprocessor stack for saving contextual data
JPH0963208A (ja) エラー訂正装置
KR940000900B1 (ko) Cd롬 드라이브의 에러 정정방법
US6690630B1 (en) Compact disc decoder and method for correcting address errors in header data based on an input error flag
JPH07123013A (ja) エラー訂正装置
JPH0793913A (ja) 誤り訂正装置
JP3880144B2 (ja) 誤り訂正方法
KR100425083B1 (ko) 이종 광 디스크 에러정정 회로
JP3271685B2 (ja) パトロール方式を採用した記憶装置
JPH07106985A (ja) 誤り訂正装置
JP2907114B2 (ja) Eepromの1ビット誤り訂正方法とその装置
JPH07160520A (ja) エラー訂正装置
JP3257237B2 (ja) エラー訂正装置
KR100936033B1 (ko) 광 기록/재생 기기의 주소 정보의 효율적인 검출/정정방법 및 장치
JPH07244927A (ja) Cd−romデコーダ
JPS59110098A (ja) デ−タ記憶装置の誤り訂正装置
JPH0520215A (ja) 情報処理装置
JPH10107648A (ja) 誤り訂正処理回路

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010925