JPH0945225A

JPH0945225A - 画像形成装置

Info

Publication number: JPH0945225A
Application number: JP21142395A
Authority: JP
Inventors: Shinichi Kawate; 信一河手; Yoshikazu Sakano; 嘉和坂野; Toshihiko Takeda; 俊彦武田; Hidetoshi Suzuki; 英俊鱸; Ichiro Nomura; 一郎野村; Kazuhiro Mitsumichi; 和宏三道
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1995-07-28
Filing date: 1995-07-28
Publication date: 1997-02-14

Abstract

(57)【要約】【課題】電子放出素子間の配線抵抗によって生じる電
圧降下により各電子放出素子に印加される電圧のばらつ
きを補償して、各電子放出素子から放出される電子ビー
ム量が均一で、高品位な画像が得られる画像形成装置を
得る。【解決手段】電極間に電子放出部が形成された導電性
膜を有する電子放出素子が複数電気的に並列に接続され
た電子源を用いた画像形成装置において、電子放出素子
の導電性膜の内、電子放出部を除いた領域に抵抗補正膜
を形成し、電極と電子放出部との間の抵抗値を、各電子
放出素子の配線位置に応じて異ならせる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数の電子放出素
子を電気的に接続した電子源を用いた画像形成装置に関
し、具体的には、平板型ＣＲＴや蛍光表示管等に適用可
能な画像形成装置の高品位化技術に関する。

【０００２】

【従来の技術】従来、電子放出素子には大別して熱電子
放出素子と冷陰極電子放出素子の２種類が知られてい
る。冷陰極電子放出素子には電界放出型（ＦＥ型）、金
属／絶縁層／金属型（ＭＩＭ型）や表面伝導型電子放出
素子等が有る。

【０００３】表面伝導型電子放出素子の例としては、
Ｍ．Ｉ．Ｅｌｉｎｓｏｎ，ＲａｄｉｏＥｎｇ．
ＥｌｅｃｔｒｏｎＰｈｙｓ．，１０，１２９０（１
９６５）等に開示されたものがある。

【０００４】上記表面伝導型電子放出素子は、基板上に
形成された小面積の薄膜に、膜面に平行に電流を流すこ
とにより、電子放出が生ずる現象を利用するものであ
る。この表面伝導型電子放出素子としては、前記エリン
ソン等によるＳｎＯ₂ 薄膜を用いたもの、Ａｕ薄膜によ
るもの［Ｇ．Ｄｉｔｔｍｅｒ：“ＴｈｉｎＳｏｌｉｄ
Ｆｉｌｍｓ”，９，３１７（１９７２）］、Ｉｎ₂ Ｏ
₃ ／ＳｎＯ₂ 薄膜によるもの［Ｍ．Ｈａｒｔｗｅｌｌ
ａｎｄＣ．Ｇ．Ｆｏｎｓｔａｄ：“ＩＥＥＥＴｒ
ａｎｓ．ＥＤＣｏｎｆ．”，５１９（１９７
５）］、カーボン薄膜によるもの［荒木久他：真空、
第２６巻、第１号、２２頁（１９８３）］等が報告され
ている。

【０００５】これらの表面伝導型電子放出素子の典型的
な素子構成を図９に模式的に示す。同図において１は基
板、４及び５は電気的接続を得るための電極、３は電子
放出材料で形成される導電性膜、２は電子放出部であ
る。従来、これらの表面伝導型電子放出素子において
は、電子放出を行う前に導電性膜３を予め通電フォーミ
ングと呼ばれる通電処理によって電子放出部２を形成す
るのが一般的であった。即ち、前記電極４，５間に電圧
を印加することにより、導電性膜３に通電し、これによ
り発生するジュール熱で導電性膜３を局所的に破壊、変
形もしくは変質せしめ、電気的に高抵抗な状態にした電
子放出部２を形成することにより電子放出機能を得てい
る。尚、電気的に高抵抗な状態とは、導電性膜３の一部
に亀裂を有し、かつ亀裂内がいわゆる島構造を有する不
連続状態膜を言う。従来、表面伝導型電子放出素子は上
述の高抵抗不連続膜に電極４，５により電圧を印加し、
素子表面に電流を流すことにより、上述微粒子より電子
を放出せしめるものである。

【０００６】また、本出願人は、特開平１−２７９５４
２号公報において、電極間に微粒子膜を配置し、これに
通電処理を施すことにより、内部に島状構造を有する亀
裂部すなわち電子放出部を形成した新規な表面伝導型電
子放出素子を技術開示した。この電子放出素子は、
（１）高い電子放出効率が得られる。（２）構造が簡単
であるため、製造が容易である。（３）同一基板上に多
数の素子を配列形成できる。等の利点を有する素子であ
る。

【０００７】上述したように表面伝導型電子放出素子
は、構造が単純で製造も容易であることから、大面積に
亙って多数配列形成できる利点がある。そこで、この特
徴を活かすための種々の応用が研究されている。例えば
表示装置等の画像形成装置への利用が挙げられる。

【０００８】従来、多数の表面伝導型電子放出素子を配
列形成した例としては、並列に表面伝導型電子放出素子
を配列し、個々の表面伝導型電子放出素子の両端（両素
子電極）を配線（共通配線とも呼ぶ）にて夫々結線した
行を多数行配列（梯型配置とも呼ぶ）した電子源が挙げ
られる（特開昭６４−３１３３２号公報、同１−２８３
７４９号公報、同２−２５７５５２号公報）。また、特
に表示装置においては、液晶を用いた表示装置と同様の
平板型表示装置とすることが可能で、しかもバックライ
トが不要な自発光型の表示装置として、表面伝導型電子
放出素子を多数配置した電子源と、この電子源からの電
子線の照射により可視光を発光する蛍光体とを組み合わ
せた表示装置が提案されている（アメリカ特許第５０６
６８８３号明細書）。

【０００９】

【発明が解決しようとする課題】ところで、これらの電
子放出素子を画像形成装置に応用した場合、一般には、
基板上に多数の電子放出素子を配列し、各素子間を薄膜
もしくは厚膜の電極で電気的に配線し、マルチ電子線源
として用いていたが、配線抵抗で生じる電圧降下のため
に各素子ごとに印加される電圧がばらついてしまうとい
う現象が起きている。その結果、各電子放出素子から放
出される電子線の電流量にばらつきが生じ、形成される
画像に濃度むらが起きるという問題が発生していた。

【００１０】図１０及び図１１はこの問題をより詳しく
説明するための図で両図とも（ａ）は電子放出素子と配
線抵抗及び電源を含む等価回路図であり、（ｂ）は各電
子放出素子の正極と負極の電位を示す図、（ｃ）は各電
子放出素子の正負極間に印加される電圧を示す図であ
る。

【００１１】図１０（ａ）は、並列接続されたＮ個の表
面伝導型電子放出素子Ｄ₁ 〜Ｄ_N と電源Ｖ_E とを接続し
た回路を示すもので、電源の正極と電子放出素子Ｄ₁ の
正極を、また電源の負極と電子放出素子Ｄ_N の負極を接
続したものである。また、各電子放出素子を並列に結ぶ
共通配線は、図に示すように隣接する電子放出素子間で
ｒの抵抗成分を有するものとする（画像形成装置では、
電子線のターゲットとなる画素は、通常等ピッチで配列
されている。従って、電子放出素子も空間的に等間隔を
もって配列されており、これらを結ぶ配線は幅や膜厚が
製造上ばらつかない限り、電子放出素子間で等しい抵抗
を持つ。）。

【００１２】また、電子放出素子Ｄ₁ 〜Ｄ_N は、ほぼ等
しい抵抗値Ｒｄを各々有するものとする。

【００１３】図１０（ａ）の回路において、各電子放出
素子の正極及び負極の電位を示したのが図１０（ｂ）で
ある。図の横軸はＤ₁ 〜Ｄ_N の素子番号を示し、縦軸は
電位を示す。●印は各電子放出素子の正極電位を、■印
は負極電位を表しており、電位分布の傾向を見易くする
ため、便宜的に●印（■印）を実線で結んでいる。

【００１４】本図から明らかなように、配線抵抗ｒによ
る電圧降下は、一様に起こるわけではなく、正極側の場
合は電子放出素子Ｄ₁ に近い程急峻であり、逆に負極側
では、Ｄ_N に近い程急峻になっている。これは、正極側
では、Ｄ₁ に近い程配線抵抗ｒを流れる電流が大きく、
また負極側では、逆にＤ_N に近い程大きな電流が流れる
ためである。

【００１５】また、各電子放出素子の正負極間に印加さ
れる電圧を示したのが、図１０（ｃ）である。縦軸は印
加電圧を各々示し、図１０（ｂ）と同様傾向を見易くす
るために、便宜的に○を実線で結んでいる。

【００１６】本図から明らかなように、図１０（ａ）の
ような回路の場合には、両端の電子放出素子（Ｄ₁ 及び
Ｄ_N ）に近い程大きな電圧が印加され、中央部付近の電
子放出素子では印加電圧が小さくなる。従って、各電子
放出素子から放出される電子線は、両端の電子放出素子
程放出電流が大きくなり、画像形成装置に応用した場
合、極めて不都合であった（例えば、両端に近い部分の
画像は濃度が濃く、中央部付近の濃度は淡くなってしま
う。）。

【００１７】一方、図１１に示すのは、並列接続された
素子列の片面（本図では電子放出素子Ｄ₁ 側）に電源の
正負極を接続した場合である。このような回路の場合に
は、正極側の電位、負極側の電位は図１１（ｂ）に示し
たようになる。従って、各電子放出素子に印加される電
圧は、同図（ｃ）に示すようにＤ₁ に近い程大きなもの
となり、画像形成装置として応用するには極めて不都合
であった。

【００１８】以上二つの例で示したような電子放出素子
毎の印加電圧のばらつきの程度は、並列接続される電子
放出素子の総数Ｎや、素子抵抗Ｒｄと配線抵抗ｒの比
（＝Ｒｄ／ｒ）や、あるいは電源の接続位置により異な
るが、一般にはＮが大きい程、Ｒｄ／ｒが小さい程ばら
つきは顕著となり、また図１０よりも図１１の接続方法
の方が、電子放出素子に印加される電圧のばらつきが大
きい。

【００１９】例えば、図１０の接続方法で素子抵抗Ｒｄ
＝１ｋΩ、ｒ＝１０ｍΩの場合、Ｎ＝１００であれば、
印加電圧の最も大きな電子放出素子と最も小さな電子放
出素子を比較すると、Ｖｍａｘ：Ｖｍｉｎ＝１０２：１
００程度であるが、Ｎ＝１０００であれば、Ｖｍａｘ：
Ｖｍｉｎ＝４７２：１００と、ばらつきの割合は大きく
なる。

【００２０】また、Ｎ＝１０００、Ｒｄ＝１ｋΩ、ｒ＝
１ｍΩの場合には、Ｖｍａｘ：Ｖｍｉｎ＝１２７：１０
０程度であるが、ｒ＝１０ｍΩの配線抵抗の場合には、
Ｖｍａｘ：Ｖｍｉｎ＝４７２：１００程度というように
ばらつきの程度は大きくなる。

【００２１】以上説明したように、特性の等しい電子放
出素子を複数個並列に接続した場合には、配線抵抗によ
り生ずる電圧降下のため、各電子放出素子に実効的に印
加される電圧は電子放出素子毎にばらついてしまい、電
子ビームの放出量が不均一となり、画像形成装置として
応用する場合に不都合であった。

【００２２】特に、画素数の多い（すなわちＮの大き
い）大容量表示装置を実現しようとする場合には、上記
ばらつきの割合は顕著となり、画像の濃度むらが大きな
問題となっていた。

【００２３】本発明は、電子放出素子間の配線抵抗によ
る電圧降下に起因する上記問題を解決し、各電子放出素
子から放出される電子ビーム量を均一にして、高品位な
画像が得られる画像形成装置を得ることを目的とする。

【００２４】

【課題を解決するための手段】上記目的を達成すべく成
された本発明の構成は以下の通りである。

【００２５】即ち、本発明は、電極間に電子放出部が形
成された導電性膜を有する電子放出素子が複数電気的に
接続された電子源を用いた画像形成装置において、前記
電子放出素子の導電性膜の内、電子放出部を除いた領域
に抵抗補正膜を形成し、前記電極と前記電子放出部との
間の抵抗値を素子毎に変化させたことを特徴とする画像
形成装置に関する。

【００２６】上記本発明において、前記複数の電子放出
素子の電極と電子放出部との間の抵抗値の設定は、具体
的には、例えば前記並列接続された電子放出素子列の正
極側とり出し電極が該素子列の正極側電極の一端に配置
され、負極側とり出し電極が該素子列の負極側電極の他
の一端に配置される場合には、該素子列中央部に位置す
る電子放出素子の前記電極と前記電子放出部との間の抵
抗値を、該素子列端部に位置する電子放出素子の前記電
極と前記電子放出部との間の抵抗値よりも小さくするも
のである。また、前記並列接続された電子放出素子列の
正極側と負極側のとり出し電極が、該素子列の同一端の
正極側電極と負極側電極に夫々配置される場合には、該
素子列の電子放出素子の前記電極と前記電子放出部との
間の抵抗値を、該とり出し電極から遠くなるに従って小
さくするものである。

【００２７】本発明によれば、複数接続された電子放出
素子の夫々に所望の抵抗補正膜を付加することで、各電
子放出素子の電極と電子放出部との間の抵抗値を素子毎
に変えることにより、各素子の電極間に印加される電圧
がばらついても、実効的に各素子の電子放出部に印加さ
れる電圧を一定となるように補正できるものである。こ
れにより、各電子放出素子から放出される電子ビーム量
が均一になる。

【００２８】

【発明の実施の形態】上記のように、本発明は、電子放
出素子を複数個備えた電子源を用いた画像形成装置の新
規な構成に係るもので、以下に更に説明する。

【００２９】本発明に係る電子放出素子は、先述したよ
うな表面伝導型電子放出素子と称されるもので、先ず、
この表面伝導型電子放出素子の構成について説明する。

【００３０】図１（ａ），（ｂ）は、本発明に係る表面
伝導型電子放出素子の基本的な構成を示す図であり、図
中、１は基板、２は電子放出部、３は導電性膜、４と５
は電極（素子電極）、６は抵抗補正膜である。

【００３１】基板１としては、例えば石英ガラス、Ｎａ
等の不純物含有量を減少させたガラス、青板ガラス、青
板ガラスにスパッタ法等によりＳｉＯ₂ を積層した積層
体、アルミナ等のセラミックス等が挙げられる。

【００３２】対向する素子電極４，５の材料としては、
一般的導体材料が用いられ、例えばＮｉ、Ｃｒ、Ａｕ、
Ｍｏ、Ｗ、Ｐｔ、Ｔｉ、Ａｌ、Ｃｕ、Ｐｄ等の金属ある
いは合金及びＰｄ、Ａｇ、Ａｕ、ＲｕＯ₂ 、Ｐｄ−Ａｇ
等の金属あるいは金属酸化物とガラス等から構成される
印刷導体、Ｉｎ₂ Ｏ₃ −ＳｎＯ₂ 等の透明導電体及びポ
リシリコン等の半導体導体材料等から適宜選択される。

【００３３】素子電極間隔Ｌ、素子電極長さＷ、導電性
膜３の形状等は、応用される形態等によって設計され
る。

【００３４】素子電極間隔Ｌは、数百オングストローム
から数百マイクロメートルであることが好ましく、より
好ましくは、素子電極４，５間に印加する電圧等によ
り、数マイクロメートルから数十マイクロメートルであ
る。

【００３５】素子電極長さＷは、電極の抵抗値や電子放
出特性を考慮すると、好ましくは数マイクロメートルか
ら数百マイクロメートルであり、また素子電極厚ｄは、
数百オングストロームから数マイクロメートルである。

【００３６】尚、図１に示される電子放出素子は、基板
１上に、素子電極４，５、導電性膜３の順に積層された
ものとなっているが、基板１上に、導電性膜３、素子電
極４，５の順に積層したものとしてもよい。

【００３７】導電性膜３は、良好な電子放出特性を得る
ためには、微粒子で構成された微粒子膜であることが特
に好ましく、その膜厚は、素子電極４，５へのステップ
カバレージ、素子電極４，５間の抵抗値及び後述するフ
ォーミング条件等によって適宜選択される。この導電性
膜３の膜厚は、好ましくは数オングストロームから数千
オングストロームで、特に好ましくは１０オングストロ
ームから５００オングストロームであり、その抵抗値
は、１０の３乗から１０の７乗オーム／□のシート抵抗
値である。

【００３８】上記微粒子膜とは、複数の微粒子が集合し
た膜であり、その微細構造として、微粒子が個々に分散
配置した状態のみならず、微粒子が互いに隣接、あるい
は重なり合った状態（いくつかの微粒子が集合し、全体
として島状構造を形成している場合も含む）の膜をさ
す。

【００３９】なお、本明細書では頻繁に「微粒子」とい
う言葉を用いるので、その意味について説明する。

【００４０】小さな粒子を「微粒子」と呼び、これより
も小さなものを「超微粒子」と呼ぶ。「超微粒子」より
もさらに小さく、原子の数が数百個程度以下のものを
「クラスター」と呼ぶことは広く行われている。

【００４１】しかしながら、それぞれの境は厳密なもの
ではなく、どの様な性質に注目して分類するかにより変
化する。また「微粒子」と「超微粒子」を一括して「微
粒子」と呼ぶ場合もあり、本明細書中での記述はこれに
沿ったものである。

【００４２】例えば、「実験物理学講座１４表面・微
粒子」（木下是雄編、共立出版１９８６年９月１日発
行）では、「本稿で微粒子と言うときにはその直径がだ
いたい２〜３μｍ程度から１０ｎｍ程度までとし、特に
超微粒子というときは粒径が１０ｎｍ程度から２〜３ｎ
ｍ程度までを意味することにする。両者を一括して単に
微粒子と書くこともあってけっして厳密なものではな
く、だいたいの目安である。粒子を構成する原子の数が
２個から数十〜数百個程度の場合はクラスターと呼
ぶ。」（１９５ページ２２〜２６行目）と記述されて
いる。

【００４３】付言すると、新技術開発事業団の“林・超
微粒子プロジェクト”での「超微粒子」の定義は、粒径
の下限はさらに小さく、次のようなものであった。

【００４４】「創造科学技術推進制度の“超微粒子プロ
ジェクト”（１９８１〜１９８６）では、粒子の大きさ
（径）がおよそ１〜１００ｎｍの範囲のものを“超微粒
子”(ultra fine particle) と呼ぶことにした。すると
１個の超微粒子はおよそ１００〜１０⁸ 個くらいの原子
の集合体という事になる。原子の尺度でみれば超微粒子
は大〜巨大粒子である。」（「超微粒子−創造科学技
術」林主税、上田良二、田崎明編；三田出版１９８
８年２ページ１〜４行目）／「超微粒子よりさらに小
さいもの、すなわち原子が数個〜数百個で構成される１
個の粒子は、ふつうクラスターと呼ばれる」（同書２ペ
ージ１２〜１３行目）。

【００４５】上記のような一般的な呼び方をふまえて、
本明細書において「微粒子」とは多数の原子・分子の集
合体で、粒径の下限は数Å〜１０Å程度、上限は数μｍ
程度のものを指すこととする。

【００４６】導電性膜３を構成する材料としては、例え
ばＰｄ，Ｐｔ，Ｒｕ，Ａｇ，Ａｕ，Ｔｉ，Ｉｎ，Ｃｕ，
Ｃｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔａ，Ｗ，Ｐｂ等の金属、Ｐ
ｄＯ，ＳｎＯ₂ ，Ｉｎ₂ Ｏ₃ ，ＰｂＯ，Ｓｂ₂ Ｏ₃ 等の
酸化物、ＨｆＢ₂ ，ＺｒＢ₂，ＬａＢ₆ ，ＣｅＢ₆ ，Ｙ
Ｂ₄ ，ＧｄＢ₄ 等の硼化物、ＴｉＣ，ＺｒＣ，ＨｆＣ，
ＴａＣ，ＳｉＣ，ＷＣなどの炭化物、ＴｉＮ，ＺｒＮ，
ＨｆＮ等の窒化物、Ｓｉ，Ｇｅ等の半導体、カーボン等
が挙げられる。

【００４７】電子放出部２は、例えば、導電性膜の一部
に形成された亀裂であり、電子放出はこの亀裂付近から
行われる。この亀裂は、導電性膜３の膜厚、膜質、材料
及び後述する通電フォーミング条件等の製法に依存して
形成される。従って、電子放出部２の位置及び形状は図
１に示されるような位置及び形状に特定されるものでは
ない。

【００４８】亀裂内部には、数オングストロームから数
百オングストロームの粒径の導電性微粒子を有すること
もある。この導電性微粒子は、導電性膜３を構成する材
料の元素の一部、あるいは総てと同様のものである。ま
た、電子放出部２及びその近傍の導電性膜３は炭素を主
成分とする膜を有することが望ましい。

【００４９】表面伝導型電子放出素子の製法としては様
々な方法が考えられるが、その一例を図２ないし図４に
基づいて説明する。尚、図２において図１と同じ符号は
同じ部材を示すものである。

【００５０】１）基板１を洗剤、純水及び有機溶剤によ
り十分に洗浄した後、真空蒸着法、スパッタ法等により
素子電極材料を堆積させた後、フォトリソグラフィー技
術により基板１の面上に素子電極４，５を形成する（図
２（ａ））。

【００５１】２）素子電極４，５を設けた基板１上に有
機金属溶液を塗布して放置することにより、素子電極４
と素子電極５間を連絡して有機金属膜を形成する。尚、
有機金属溶液とは、前述の導電性膜３の構成材料の金属
を主元素とする有機化合物の溶液である。この後、有機
金属膜を加熱焼成処理し、リフトオフ、エッチング等に
よりパターニングされた導電性膜３を形成する（図２
（ｂ））。

【００５２】尚、ここでは、有機金属溶液の塗布法によ
り説明したが、これに限ることなく、例えば真空蒸着
法、スパッタ法、化学的気相堆積法、分散塗布法、ディ
ッピング法、スピンナー法等によって有機金属膜を形成
することもできる。

【００５３】３）続いて、フォーミングと呼ばれる通電
処理を施す。素子電極４，５間に不図示の電源より通電
すると、導電性膜３の部位に構造の変化した電子放出部
２が形成される（図２（ｃ））。この通電処理により導
電性膜３を局所的に破壊、変形もしくは変質せしめ、構
造の変化した部位が電子放出部２である。

【００５４】フォーミングの電圧波形の例を図３に示
す。

【００５５】電圧波形は、特にパルス波形が好ましく、
パルス波高値を定電圧とした電圧パルスを連続的に印加
する場合（図３（ａ））と、パルス波高値を増加させな
がら電圧パルスを印加する場合（図３（ｂ））とがあ
る。

【００５６】まず、パルス波高値を定電圧とした場合に
ついて図３（ａ）で説明する。

【００５７】図３（ａ）におけるＴ１及びＴ２は電圧波
形のパルス幅とパルス間隔であり、例えば、Ｔ１を１マ
イクロ秒〜１０ミリ秒、Ｔ２を１０マイクロ秒〜１００
ミリ秒とし、波高値（フォーミング時のピーク電圧）を
前述した表面伝導型電子放出素子の形態に応じて適宜選
択して、適当な真空度の真空雰囲気下で、数秒から数十
分印加する。尚、印加する電圧波形は、図示される三角
波に限定されるものではなく、矩形波等の所望の波形を
用いることができる。

【００５８】次に、パルス波高値を増加させながら電圧
パルスを印加する場合について図３（ｂ）で説明する。

【００５９】図３（ｂ）におけるＴ１及びＴ２は図３
（ａ）と同様であり、波高値（フォーミング時のピーク
電圧）を、例えば０．１Ｖステップ程度ずつ増加させ、
図３（ａ）の説明と同様の適当な真空雰囲気下で印加す
る。

【００６０】尚、パルス間隔Ｔ２中に、導電性膜３を局
所的に破壊、変形もしくは変質させない程度の電圧、例
えば０．１Ｖ程度の電圧で素子電流を測定して抵抗値を
求め、例えば１Ｍオーム以上の抵抗を示したときにフォ
ーミングを終了することが好ましい。

【００６１】上記フォーミング工程からそれ以降の工程
は、図４に示されるような測定評価系内で行うことがで
きる。この測定評価系について説明する。

【００６２】図４において、図１と同じ符号は同じ部材
を示す。また、５１は素子に素子電圧Ｖｆを印加するた
めの電源、５０は素子電極４，５間の導電性膜３を流れ
る素子電流Ｉｆを測定するための電流計、５４は電子放
出部２より放出される放出電流Ｉｅを捕捉するためのア
ノード電極、５３はアノード電極５４に電圧を印加する
ための高圧電源、５２は電子放出部２より放出される放
出電流Ｉｅを測定するための電流計、５５は真空装置、
５６は排気ポンプである。

【００６３】電子放出素子及びアノード電極５４等は真
空装置５５内に設置され、この真空装置５５には不図示
の真空計等の必要な機器が具備されていて、所望の真空
下で電子放出素子の測定評価ができるようになってい
る。

【００６４】排気ポンプ５６は、ターボポンプ、ロータ
リーポンプ等からなる通常の高真空装置系と、イオンポ
ンプ等からなる超高真空装置系とから構成されている。
また、真空装置５５全体及び電子放出素子の基板１は、
ヒーターにより２００℃程度まで加熱できるようになっ
ている。尚、この測定評価系は、後述するような表示パ
ネルの組み立て段階において、表示パネル及びその内部
を真空装置５５及びその内部として構成することで、フ
ォーミング工程及び後述するそれ以後の工程における測
定評価及び処理に応用されるものである。

【００６５】４）次に、導電性膜３の内、電子放出部２
を除く所望の領域上に抵抗補正膜６を形成する。

【００６６】上記抵抗補正膜６の材料は特に限定される
ものではないが、導電率の高いものが望ましく、例えば
Ａｇ，Ａｌ，Ａｕ，Ｃｒ，Ｃｕ，Ｆｅ，Ｎｉ，Ｐｔ，Ｔ
ｉ，Ｗが挙げられる。また、これらの合金であってもか
まわない。

【００６７】上記抵抗補正膜６の形成方法としては、例
えば真空蒸着法等が挙げられる。真空蒸着法には、スパ
ッタ法、電子ビーム法、抵抗加熱法、イオンプレーティ
ング法等があるが、いずれの方法を用いてもよい。

【００６８】５）このようにして作製した電子放出素子
を、フォーミング工程での真空度より高い真空度の真空
雰囲気下で動作駆動する、安定化工程を施すことが好ま
しい。より好ましくは、この高い真空度の真空雰囲気下
で、８０〜１５０℃の加熱の後、動作駆動する。これに
よって素子電流Ｉｆ、放出電流Ｉｅが安定する。

【００６９】尚、フォーミング工程の真空度より高い真
空度の真空雰囲気とは、例えば約１０の−６乗ｔｏｒｒ
以上の真空度を有する真空雰囲気であり、より好ましく
は超高真空系である。

【００７０】以上のようにして得られる表面伝導型電子
放出素子の基本特性について、以下に説明する。

【００７１】以下に述べる表面伝導型電子放出素子の基
本特性は、図４の測定評価系のアノード電極５４の電圧
を１ｋＶ〜１０ｋＶとし、アノード電極５４と表面伝導
型電子放出素子の距離Ｈを２〜８ｍｍとして、通常測定
を行う。

【００７２】表面伝導型電子放出素子の放出電流Ｉｅと
素子電圧Ｖｆとの関係の一例を図５に示す。

【００７３】図５から明らかなように、表面伝導型電子
放出素子は、放出電流Ｉｅに対する次の３つの特徴的特
性を有する。

【００７４】まず第１に、表面伝導型電子放出素子はあ
る電圧（しきい値電圧と呼ぶ：図５においては８Ｖ程
度）を超える素子電圧Ｖｆを印加すると急激に放出電流
Ｉｅが増加し、一方しきい値電圧以下では放出電流Ｉｅ
が殆ど検出されない。即ち、放出電流Ｉｅに対する明確
なしきい値電圧を持った非線形素子である。

【００７５】第２に、放出電流Ｉｅが素子電圧Ｖｆに対
して単調増加する特性（ＭＩ特性と呼ぶ）を有するた
め、放出電流Ｉｅは素子電圧Ｖｆで制御できる。

【００７６】第３に、アノード電極５４（図４参照）に
補足される放出電荷は、素子電圧Ｖｆを印加する時間に
依存する。即ち、アノード電極５４に捕捉される電荷量
は、素子電圧Ｖｆを印加する時間により制御できる。

【００７７】上記素子電圧Ｖｆとは、素子電極４，５間
に印加される電圧であり、先述したように電子放出素子
間の配線抵抗による電圧降下によって素子毎にこの印加
電圧にばらつきが生じると、同一形態で同一の電子放出
特性を有する複数の素子間で放出電流量にばらつきが生
じる。

【００７８】そこで、本発明においては、電子放出素子
の導電性膜３の内、電子放出部２を除く領域に抵抗補正
膜６を設け、素子電極と電子放出部との間の抵抗値Ｒｆ
を素子毎に調整することにより、上記のような複数の電
子放出素子の素子電極間への印加電圧のばらつきを補償
して実質的に各電子放出素子の電子放出部に印加される
電圧を均一にするものである。

【００７９】具体的には、抵抗補正膜６の抵抗値が小さ
いほど電子放出部に印加される電圧が大きくなることか
ら、例えば、図１０で示した様に中央部の素子印加電圧
が低く両端部で高い場合であれば、中央部の素子ほど抵
抗補正膜の抵抗値を小さくし、両端部にいくに従って大
きくすることにより、電子放出量のばらつきを低減でき
る。また、図１１で示した様にとり出し電極側に近い素
子ほど素子印加電圧が高くなる場合であれば、とり出し
電極側から遠ざかるにつれて抵抗補正膜の抵抗値を小さ
くすることにより、電子放出量のばらつきを低減でき
る。

【００８０】次に、上記表面伝導型電子放出素子を複数
配列した電子源及びこれを用いた本発明の画像形成装置
の一例について図６及び図７を用いて説明する。

【００８１】図６において、１は基板、１０４は表面伝
導型電子放出素子、３０４は表面伝導型電子放出素子１
０４を接続する共通配線で１０本設けられており、各々
外部端子Ｄ１〜Ｄ１０を有している。

【００８２】表面伝導型電子放出素子１０４は、基板１
上に並列に複数個配置されている。これを素子列と呼
ぶ。かかる素子列中の各素子に形成される前記抵抗補正
膜の抵抗値は、先述したように、配線電極による電圧降
下に起因する各素子の放出電流のばらつきを補償するよ
うに設定される。そしてこの素子列が複数行配置されて
電子源を構成している。

【００８３】各素子列の共通配線３０４（例えば外部端
子Ｄ１とＤ２の共通配線３０４）間に適宜の駆動電圧を
印加することで、各素子行を独立に駆動することが可能
である。即ち、電子ビームを放出させたい素子列にはし
きい値電圧を超える電圧を印加し、電子ビームを放出さ
せたくない素子列にはしきい値電圧以下の電圧を印加す
るようにすればよい。このような駆動電圧の印加は、各
素子列間に位置する共通配線Ｄ２〜Ｄ９について、夫々
相隣接する共通配線３０４、即ち夫々相隣接する外部端
子Ｄ２とＤ３，Ｄ４とＤ５，Ｄ６とＤ７，Ｄ８とＤ９の
共通配線３０４を一体の同一配線としても行うことがで
きる。

【００８４】図７は、上記電子源を備えた表示パネル３
０１の構造を示す図である。

【００８５】図７中３０２はグリッド電極、３０３は電
子が通過するための開口、Ｄ１〜Ｄｍは各表面伝導型電
子放出素子に電圧を印加するための外部端子、Ｇ１〜Ｇ
ｎはグリッド電極３０２に接続された外部端子である。
また、各素子行間の共通配線３０４は一体の同一配線と
して基板１上に形成されている。

【００８６】図７において、１１１はリアプレート、１
１２は支持枠、１１６はフェースプレート、１１８は外
囲器である。

【００８７】基板１とフェースプレート１１６の間に
は、グリッド電極３０２が設けられている。このグリッ
ド電極３０２は、表面伝導型電子放出素子１０４から放
出された電子ビームを変調することができるもので、梯
型配置の素子列と直行して設けられたストライプ状の電
極に、電子ビームを通過させるために、各表面伝導型電
子放出素子１０４に対応して１個ずつ円形の開口３０３
を設けたものとなっている。

【００８８】グリッド電極３０２の形状や配置位置は、
必ずしも図７に示すようなものでなければならないもの
ではなく、開口３０３をメッシュ状に多数設けることも
あり、またグリッド電極３０２を、例えば表面伝導型電
子放出素子１０４の周囲や近傍に設けてもよい。

【００８９】外部端子Ｄ１〜Ｄｍ及びＧ１〜Ｇｎは不図
示の駆動回路に接続されている。そして、素子行を１列
ずつ順次駆動（走査）して行くのと同期してグリッド電
極３０２の列に画像１ライン分の変調信号を印加するこ
とにより、各電子ビームの蛍光膜１１４への照射を制御
し、画像を１ラインずつ表示することができる。

【００９０】本発明の画像形成装置は、先述したよう
に、配線電極の電圧降下によって生じる各素子への印加
電圧を補償するように各素子の抵抗補正膜の抵抗値を設
定するため、各素子から放出される電子ビーム量が均一
となり、高品位な画像表示が得られるものである。

【００９１】また、本発明の画像形成装置は、テレビジ
ョン放送の表示装置のみならず、テレビ会議システム、
コンピューター等の表示装置として好適なものであり、
更には、感光ドラムとで構成した光プリンターの露光装
置としても用いることができるものである。

【００９２】

【実施例】以下に、実施例を挙げて本発明を更に詳述す
る。

【００９３】［実施例１］本実施例では、図８（ａ）の
等価回路図に示すように複数の電子放出素子が並列接続
された素子列を複数列有する電子源を用いて画像形成装
置を構成した例を説明する。尚、図８（ａ）において、
Ｄ₁ ，Ｄ₂ ，Ｄ₃ ，・・・，Ｄ_n は電子放出素子であ
り、この各電子放出素子の抵抗要素として、電子放出部
の抵抗をＲ_e1〜Ｒ_enで、正極側素子電極と電子放出部間
の抵抗をＲ⁺ _f1 〜Ｒ⁺ _fn で、負極側素子電極と電子放出
部間の抵抗をＲ^- _f1 〜Ｒ^- _fn で示している。また、ｒは
配線抵抗を示している。

【００９４】先ず、実際に電子放出素子を作製する前
に、典型的な表面伝導型電子放出素子の特性をもとに、
１０００素子並列接続されたときの配線抵抗による電圧
降下を見積もった。配線抵抗ｒ＝１ｍΩ，電子放出部の
抵抗Ｒ_e を６００Ω，素子電極と電子放出部間の抵抗Ｒ
_f ＝Ｒ⁺ _f＝Ｒ^- _f1 ＝２００Ωとして、実際に電子放出素
子に印加される電圧は、両端部分が最大Ｖｆ_max ，中央
部分が最小Ｖｆ_min とすると、その比Ｖｆ_max ：Ｖｆ
_min ≒１．３：１となった。この結果は、図８（ａ）の
配線接続において電源電圧を印加したときに、中央部分
の電子放出素子（Ｄ₅₀₀ 及びＤ₅₀₁ ）には、両端部の電
子放出素子（Ｄ₁ 及びＤ₁₀₀₀）の１／１．３≒０．７７
倍の電圧が実効的に印加されることを示している。この
ことから、両端の電子放出素子の素子電極に１８Ｖ印加
されるときには、中央の電子放出素子の素子電極には１
３．９Ｖ印加される。

【００９５】上記の様な場合に、各素子の電子放出部に
印加される電圧を一定にするには、Ｒ⁺ _f＝Ｒ^- _f1 ＝Ｒ_f
として、Ｒ_f1＝Ｒ_f1000 ＝２００Ωが最大で、Ｒ_f2＝Ｒ
_f999＝１９９．５Ω、Ｒ_f3＝Ｒ_f998＝１９９．０Ω、Ｒ
_f4＝Ｒ_f997＝１９８．５Ωと徐々に小さくし、中央のＲ
_f500＝Ｒ_f501＝８４．６Ωが最小になるようにすればよ
い。このＲ_f を各素子毎にプロットしたものが図８
（ｂ）である。

【００９６】各素子において、Ｒ_f を上記の値にするた
めには、前述の抵抗補正膜６（図１参照）の材料或は膜
厚を適宜設定し、両端部から中央部にいくに従って抵抗
補正膜の抵抗値を徐々に小さくしていけばよい。

【００９７】以下、製造手順を説明する。尚、本実施例
で作製した電子放出素子は図１に示される形態のもので
ある。

【００９８】１）絶縁性基板１として石英基板を用い、
これを有機溶剤により充分に洗浄後、該基板１の面上に
電子ビーム法によりＮｉを堆積して電極４，５を形成し
た。電極間隔Ｌを３μｍ，電極幅Ｗを４００μｍ，その
厚さを０．１μｍとした。

【００９９】２）次に、基板１上に有機パラジウム化合
物を含む有機溶剤（奥野製薬（株）製：キャタペースト
ＣＣＰ）をスピンナーにより回転塗布し、空気中で２５
０℃にて１０分間の焼成を行い、主として酸化パラジウ
ムの微粒子からなる微粒子膜を形成した。そして、この
微粒子膜を通常のフォトリソグラフィー技術を用いてパ
ターンニングを行い、幅３００μｍ、長さ２００μｍの
複数の導電性膜３を形成した。

【０１００】３）次に、導電性膜３に通電処理、すなわ
ち素子電極４，５間に図３に示したようなパルス電圧を
印加して、フォーミング処理を行い、各導電性膜３に電
子放出部２を形成した。

【０１０１】４）次に、抵抗補正膜を形成する部分を除
いてフォトレジストで覆った後、素子電極と電子放出部
の間の抵抗が前記値となるように、電子放出部２を除く
導電性膜３の領域上に、真空蒸着法のスパッタ法により
Ａｕを両端の素子から中央部の素子に向かうに従ってよ
り厚く形成した。その後、上記フォトレジストを除去し
て、所定の領域に所定の厚さを有する複数の抵抗補正膜
６を形成した。

【０１０２】５）次に、配線電極３０４として電子ビー
ム法によりＡｌ膜を形成した。配線幅を６００μｍ、厚
さを５０μｍとして形成したところ、配線抵抗ｒは約１
ｍΩであった。

【０１０３】６）次に、基板１上に５ｍｍ厚のガラスス
ペーサーを設け、スペーサー上に一様に蛍光体を塗布し
た蛍光体基板を設けた後、全体を図４の測定評価系内に
収容して１×１０の−６乗ｔｏｒｒ程度の真空度に保持
し、加速電圧１ｋＶで電子放出実験を行った。電源の接
続方法は、図８（ａ）に示したように、配線のＤ₁ 側を
電源正極、配線のＤ₁₀₀₀側をアース側とし、電源電圧１
７Ｖを印加し、動作させたところ、各電子放出部に対応
した輝点が観察され、各輝点の輝度は目視でほぼ均一で
あった。また、各輝度のばらつきをスポット輝度計を用
いて測定したところ、ばらつきは５％以内であった。ま
た、放出電流の揺らぎ量を低減させる効果があった。

【０１０４】［実施例２］本実施例の画像形成装置に用
いた電子源は、前記抵抗補正膜としてＰｔを真空蒸着法
によって、電子放出部２を除く導電性膜３の領域上に、
両端の素子から中央部の素子に向かうに従ってより厚く
形成し、実施例１と同じ抵抗値となるようにした以外
は、実施例１と同様にして作製した。

【０１０５】実施例１と同様にして電子放出実験を行っ
たところ、実施例１と同様の結果を得た。

【０１０６】［実施例３］図１１（ａ）の回路図と同様
に並列接続された表面伝導型電子放出素子の複数列を同
一基板上に形成し、図６に示したような電子源基板を得
た。

【０１０７】尚、本実施例では、抵抗補正膜としてＰｔ
を真空蒸着法によって、電子放出部２を除く導電性膜３
の領域上に、とり出し電極側から遠ざかるにつれて厚く
形成し、抵抗補正膜の抵抗値を徐々に小さくした。

【０１０８】この電子源基板を用いて図７に示したよう
な画像形成装置パネルを作製した。尚、外囲器１１８内
は１×１０^-6ｔｏｒｒ程度に真空排気されている。

【０１０９】本パネルの外部端子Ｄ１〜Ｄｍの内、正極
側電極から引き出された奇数番目の端子（Ｄ１，Ｄ３，
・・・）を電源の正極側に、負極側電極から引き出され
た偶数番目の端子（Ｄ２，Ｄ４，・・・）をアースに接
続して、電源電圧１７Ｖ、加速電圧１ｋＶでパネルを駆
動したところ、各電子放出部に対応した輝点が観察さ
れ、各輝点の輝度は目視でほぼ均一であった。また、各
輝度のばらつきは５％以内であった。

【０１１０】［実施例４］図１２は、前述の表面伝導型
電子放出素子を電子源として用いたディスプレイパネル
（図７参照）に、例えばテレビジョン放送を初めとする
種々の画像情報源より提供される画像情報を表示できる
ように構成した本発明の画像形成装置の一例を示す図で
ある。

【０１１１】図中２０１はディスプレイパネル、１００
１はディスプレイパネルの駆動回路、１００２はディス
プレイコントローラ、１００３はマルチプレクサ、１０
０４はデコーダ、１００５は入出力インターフェース回
路、１００６はＣＰＵ、１００７は画像生成回路、１０
０８及び１００９及び１０１０は画像メモリーインター
フェース回路、１０１１は画像入力インターフェース回
路、１０１２及び１０１３はＴＶ信号受信回路、１０１
４は入力部である。

【０１１２】尚、本画像形成装置は、例えばテレビジョ
ン信号のように、映像情報と音声情報の両方を含む信号
を受信する場合には当然映像の表示と同時に音声を再生
するものであるが、本発明の特徴と直接関係しない音声
情報の受信、分離、再生、処理、記憶等に関する回路や
スピーカー等については説明を省略する。

【０１１３】以下、画像信号の流れに沿って各部の機能
を説明する。

【０１１４】まず、ＴＶ信号受信回路１０１３は、例え
ば電波や空間光通信等のような無線伝送系を用いて伝送
されるＴＶ信号を受信するための回路である。

【０１１５】受信するＴＶ信号の方式は特に限られるも
のではなく、例えばＮＴＳＣ方式、ＰＡＬ方式、ＳＥＣ
ＡＭ方式等、いずれの方式でもよい。また、これらより
更に多数の走査線よりなるＴＶ信号、例えばＭＵＳＥ方
式を初めとする所謂高品位ＴＶは、大面積化や大画素数
化に適した前記ディスプレイパネルの利点を生かすのに
好適な信号源である。

【０１１６】ＴＶ信号受信回路１０１３で受信されたＴ
Ｖ信号は、デコーダ１００４に出力される。

【０１１７】ＴＶ信号受信回路１０１２は、例えば同軸
ケーブルや光ファイバー等のような有線伝送系を用いて
伝送されるＴＶ信号を受信するための回路である。前記
ＴＶ信号受信回路１０１３と同様に、受信するＴＶ信号
の方式は特に限られるものではなく、また本回路で受信
されたＴＶ信号もデコーダ１００４に出力される。

【０１１８】画像入力インターフェース回路１０１１
は、例えばＴＶカメラや画像読み取りスキャナーなどの
画像入力装置から供給される画像信号を取り込むための
回路で、取り込まれた画像信号はデコーダ１００４に出
力される。

【０１１９】画像メモリーインターフェース回路１０１
０は、ビデオテープレコーダー（以下ＶＴＲと略す）に
記憶されている画像信号を取り込むための回路で、取り
込まれた画像信号はデコーダ１００４に出力される。

【０１２０】画像メモリーインターフェース回路１００
９は、ビデオディスクに記憶されている画像信号を取り
込むための回路で、取り込まれた画像信号はデコーダ１
００４に出力される。

【０１２１】画像メモリーインターフェース回路１００
８は、静止画ディスクのように、静止画像データを記憶
している装置から画像信号を取り込むための回路で、取
り込まれた静止画像データはデコーダ１００４に入力さ
れる。

【０１２２】入出力インターフェース回路１００５は、
本表示装置と、外部のコンピュータもしくはコンピュー
タネットワークもしくはプリンターなどの出力装置とを
接続するための回路である。画像データや文字・図形情
報の入出力を行うのは勿論のこと、場合によっては本画
像形成装置の備えるＣＰＵ１００６と外部との間で制御
信号や数値データの入出力などを行うことも可能であ
る。

【０１２３】画像生成回路１００７は、前記入出力イン
ターフェース回路１００５を介して外部から入力される
画像データや文字・図形情報や、あるいはＣＰＵ１００
６より出力される画像データや文字・図形情報に基づ
き、表示用画像データを生成するための回路である。本
回路の内部には、例えば画像データや文字・図形情報を
蓄積するための書き換え可能メモリーや、文字コードに
対応する画像パターンが記憶されている読み出し専用メ
モリーや、画像処理を行うためのプロセッサー等を初め
として、画像の生成に必要な回路が組み込まれている。

【０１２４】本回路により生成された表示用画像データ
は、デコーダ１００４に出力されるが、場合によっては
前記入出力インターフェース回路１００５を介して外部
のコンピュータネットワークやプリンターに出力するこ
とも可能である。

【０１２５】ＣＰＵ１００６は、主として本表示装置の
動作制御や、表示画像の生成や選択や編集に関わる作業
を行う。

【０１２６】例えば、マルチプレクサ１００３に制御信
号を出力し、ディスプレイパネルに表示する画像信号を
適宜選択したり組み合わせたりする。その際には表示す
る画像信号に応じてディスプレイパネルコントローラ１
００２に対して制御信号を発生し、画面表示周波数や走
査方法（例えばインターレースかノンインターレース
か）や一画面の走査線の数など表示装置の動作を適宜制
御する。また、前記画像生成回路１００７に対して画像
データや文字・図形情報を直接出力したり、あるいは前
記入出力インターフェース回路１００５を介して外部の
コンピュータやメモリーをアクセスして画像データや文
字・図形情報を入力する。

【０１２７】尚、ＣＰＵ１００６は、これ以外の目的の
作業にも関わるものであってよい。例えば、パーソナル
コンピュータやワードプロセッサ等のように、情報を生
成したり処理する機能に直接関わってもよい。あるいは
前述したように、入出力インターフェース回路１００５
を介して外部のコンピュータネットワークと接続し、例
えば数値計算等の作業を外部機器と協同して行ってもよ
い。

【０１２８】入力部１０１４は、前記ＣＰＵ１００６に
使用者が命令やプログラム、あるいはデータなどを入力
するためのものであり、例えばキーボードやマウスの
他、ジョイスティック、バーコードリーダー、音声認識
装置等の多様な入力機器を用いることが可能である。

【０１２９】デコーダ１００４は、前記１００７ないし
１０１３より入力される種々の画像信号を３原色信号、
又は輝度信号とＩ信号、Ｑ信号に逆変換するための回路
である。尚、図中に点線で示すように、デコーダ１００
４は内部に画像メモリーを備えるのが望ましい。これ
は、例えばＭＵＳＥ方式を初めとして、逆変換するに際
して画像メモリーを必要とするようなテレビ信号を扱う
ためである。

【０１３０】画像メモリーを備える事により、静止画の
表示が容易になる。あるいは前記画像生成回路１００７
及びＣＰＵ１００６と協同して、画像の間引き、補間、
拡大、縮小、合成を初めとする画像処理や編集が容易に
なるという利点が得られる。

【０１３１】マルチプレクサ１００３は、前記ＣＰＵ１
００６より入力される制御信号に基づき、表示画像を適
宜選択するものである。即ち、マルチプレクサ１００３
はデコーダ１００４から入力される逆変換された画像信
号の内から所望の画像信号を選択して駆動回路１００１
に出力する。その場合には、一画面表示時間内で画像信
号を切り換えて選択することにより、所謂多画面テレビ
のように、一画面を複数の領域に分けて領域によって異
なる画像を表示することも可能である。

【０１３２】ディスプレイパネルコントローラ１００２
は、前記ＣＰＵ１００６より入力される制御信号に基づ
き、駆動回路１００１の動作を制御するための回路であ
る。

【０１３３】ディスプレイパネルの基本的な動作に関わ
るものとして、例えばディスプレイパネルの駆動用電源
（図示せず）の動作シーケンスを制御するための信号を
駆動回路１００１に対して出力する。ディスプレイパネ
ルの駆動方法に関わるものとして、例えば画面表示周波
数や走査方法（例えばインターレースかノンインターレ
ースか）を制御するための信号を駆動回路１００１に対
して出力する。また、場合によっては、表示画像の輝度
やコントラストや色調やシャープネスといった画質の調
整に関わる制御信号を駆動回路１００１に対して出力す
る場合もある。

【０１３４】駆動回路１００１は、ディスプレイパネル
２０１に印加する駆動信号を発生するための回路であ
り、前記マルチプレクサ１００３から入力される画像信
号と、前記ディスプレイパネルコントローラ１００２よ
り入力される制御信号に基づいて動作するものである。

【０１３５】以上、各部の機能を説明したが、図１２に
例示した構成により、本画像形成装置においては多様な
画像情報源より入力される画像情報をディスプレイパネ
ル２０１に表示することが可能である。即ち、テレビジ
ョン放送を初めとする各種の画像信号は、デコーダ１０
０４におて逆変換された後、マルチプレクサ１００３に
おいて適宜選択され、駆動回路１００１に入力される。
一方、デイスプレイコントローラ１００２は、表示する
画像信号に応じて駆動回路１００１の動作を制御するた
めの制御信号を発生する。駆動回路１００１は、上記画
像信号と制御信号に基づいてディスプレイパネル２０１
に駆動信号を印加する。これにより、ディスプレイパネ
ル２０１において画像が表示される。これらの一連の動
作は、ＣＰＵ１００６により統括的に制御される。

【０１３６】本画像形成装置においては、前記デコーダ
１００４に内蔵する画像メモリや、画像生成回路１００
７及び情報の中から選択したものを表示するだけでな
く、表示する画像情報に対して、例えば拡大、縮小、回
転、移動、エッジ強調、間引き、補間、色変換、画像の
縦横比変換等を初めとする画像処理や、合成、消去、接
続、入れ換え、嵌め込み等を初めとする画像編集を行う
ことも可能である。また、本実施例の説明では特に触れ
なかったが、上記画像処理や画像編集と同様に、音声情
報に関しても処理や編集を行なうための専用回路を設け
てもよい。

【０１３７】従って、本画像形成装置は、テレビジョン
放送の表示機器、テレビ会議の端末機器、静止画像及び
動画像を扱う画像編集機器、コンピュータの端末機器、
ワードプロセッサを初めとする事務用端末機器、ゲーム
機などの機能を一台で兼ね備えることが可能で、産業用
あるいは民生用として極めて応用範囲が広い。

【０１３８】尚、図１２は、表面伝導型電子放出素子を
電子ビーム源とする表示パネルを用いた画像形成装置と
する場合の構成の一例を示したに過ぎず、本発明の画像
形成装置がこれのみに限定されるものでないことは言う
までもない。

【０１３９】例えば図１２の構成要素の内、使用目的上
必要のない機能に関わる回路は省いても差し支えない。
また、これとは逆に、使用目的によっては更に構成要素
を追加してもよい。例えば、本表示装置をテレビ電話機
として応用する場合には、テレビカメラ、音声マイク、
照明機、モデムを含む送受信回路等を構成要素に追加す
るのが好適である。

【０１４０】本画像形成装置においては、とりわけ表面
伝導型電子放出素子を電子源としているので、デイスプ
レイパネルの薄形化が容易であり、画像形成装置の奥行
きを小さくすることができる。それに加えて、表面伝導
型電子放出素子を電子ビーム源とする表示パネルは大画
面化が容易で輝度が高く視野角特性にも優れるため、画
像形成装置は臨場感にあふれ、迫力に富んだ画像を視認
性良く表示することが可能である。

【０１４１】

【発明の効果】以上説明したように、本発明によれば、
電子放出素子間の配線抵抗によって生じる電圧降下に起
因する各素子への印加電圧のばらつきを補償するよう
に、電子放出部を除く導電性膜の領域上に素子毎に抵抗
値の異なる抵抗補正膜を形成したため、各電子放出素子
から放出される電子ビーム量が均一となり、高品位な画
像表示が可能な画像形成装置が得られるものである。

【図面の簡単な説明】

【図１】本発明に係る表面伝導型電子放出素子の一例を
模式的に示した平面図及び縦断面図である。

【図２】図１の表面伝導型電子放出素子の製造方法を説
明するための図である。

【図３】フォーミング波形の例を示す図である。

【図４】表面伝導型電子放出素子の測定評価系の一例を
示す概略的構成図である。

【図５】表面伝導型電子放出素子の放出電流Ｉｅと素子
電圧Ｖｆとの関係を示す図である。

【図６】複数の電子放出素子が梯状に並列接続された本
発明に係る電子源の一例を示す概略的平面図である。

【図７】図６の電子源を用いた本発明の画像形成装置に
用いる表示パネルの一例を示す概略的構成図である。

【図８】実施例１の画像形成装置に用いた電子源の等価
回路及び素子毎の抵抗補正膜の膜厚を示す図である。

【図９】従来の表面伝導型電子放出素子の構成図であ
る。

【図１０】複数の電子放出素子を並列接続した場合の等
価回路、電位、印加電圧を示す説明図である。

【図１１】複数の電子放出素子を並列接続した場合の等
価回路、電位、印加電圧を示す説明図である。

【図１２】実施例４に係る画像形成装置を示すブロック
図である。

【符号の説明】

１基板２電子放出部３導電性膜４，５素子電極６抵抗補正膜５０素子電流Ｉｆを測定するための電流計５１電源５２放出電流Ｉｅを測定するための電流計５３高圧電源５４アノード電極５５真空装置５６排気ポンプ３０１表示パネル３０２グリッド電極３０３開口３０４共通配線（配線電極）１００１駆動回路１００２ディスプレイコントローラ１００３マルチプレクサ１００４デコーダ１００５入出力インターフェース回路１００６ＣＰＵ１００７画像生成回路１００８画像メモリーインターフェース回路１００９画像メモリーインターフェース回路１０１０画像メモリーインターフェース回路１０１１画像入力インターフェース回路１０１２ＴＶ信号受信回路１０１３ＴＶ信号受信回路１０１４入力部

───────────────────────────────────────────────────── フロントページの続き (72)発明者鱸英俊東京都大田区下丸子３丁目30番２号キヤノン株式会社内 (72)発明者野村一郎東京都大田区下丸子３丁目30番２号キヤノン株式会社内 (72)発明者三道和宏東京都大田区下丸子３丁目30番２号キヤノン株式会社内

Claims

【特許請求の範囲】

【請求項１】電極間に電子放出部が形成された導電性
膜を有する電子放出素子が複数電気的に接続された電子
源を用いた画像形成装置において、前記電子放出素子の
導電性膜の内、電子放出部を除いた領域に抵抗補正膜を
形成し、前記電極と前記電子放出部との間の抵抗値を素
子毎に変化させたことを特徴とする画像形成装置。
【請求項２】前記複数の電子放出素子が並列に接続さ
れており、前記並列接続された電子放出素子列の正極側
とり出し電極が該素子列の正極側電極の一端に配置さ
れ、負極側とり出し電極が該素子列の負極側電極の他の
一端に配置されており、該素子列中央部に位置する電子
放出素子の前記電極と前記電子放出部との間の抵抗値
が、該素子列端部に位置する電子放出素子の前記電極と
前記電子放出部との間の抵抗値よりも小さいことを特徴
とする請求項１に記載の画像形成装置。
【請求項３】前記複数の電子放出素子が並列に接続さ
れており、前記並列接続された電子放出素子列の正極側
と負極側のとり出し電極が、該素子列の同一端の正極側
電極と負極側電極に夫々配置されており、該素子列の電
子放出素子の前記電極と前記電子放出部との間の抵抗値
が、該とり出し電極から遠くなるに従って小さくなって
いることを特徴とする請求項１に記載の画像形成装置。