JPH0945580A - チップコンデンサ、電子複合部品、およびこれらの製造方法 - Google Patents
チップコンデンサ、電子複合部品、およびこれらの製造方法Info
- Publication number
- JPH0945580A JPH0945580A JP19163795A JP19163795A JPH0945580A JP H0945580 A JPH0945580 A JP H0945580A JP 19163795 A JP19163795 A JP 19163795A JP 19163795 A JP19163795 A JP 19163795A JP H0945580 A JPH0945580 A JP H0945580A
- Authority
- JP
- Japan
- Prior art keywords
- chip capacitor
- conductor
- conductor patterns
- pair
- composite component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【課題】 経済的に製造でき、導体層間の誘電体層の損
傷なしで極めて小さい容量でもその値をトリミングする
ことができるチップコンデンサ、キャパシタンスを含む
電子複合部品、およびこれらの製造方法を提供すること
である。 【解決手段】 本発明のチップコンデンサは、誘導体基
板６１上に１対の導体パターン６３（１）および６１
（２）が配置され、基板の両側端面に形成された両端子
電極６５（１）および６５（２）とそれぞれ接続されて
いる。これら１対の導体パターンの間にはパッシベーシ
ョン膜６７が形成されており、これら１対の導体パター
ンは、導体パターンの形成面に垂直な方向に互いに重な
らないように形成されている。
傷なしで極めて小さい容量でもその値をトリミングする
ことができるチップコンデンサ、キャパシタンスを含む
電子複合部品、およびこれらの製造方法を提供すること
である。 【解決手段】 本発明のチップコンデンサは、誘導体基
板６１上に１対の導体パターン６３（１）および６１
（２）が配置され、基板の両側端面に形成された両端子
電極６５（１）および６５（２）とそれぞれ接続されて
いる。これら１対の導体パターンの間にはパッシベーシ
ョン膜６７が形成されており、これら１対の導体パター
ンは、導体パターンの形成面に垂直な方向に互いに重な
らないように形成されている。
Description
【０００１】
【発明の属する技術分野】本発明は、電子機器に供せら
れるチップ部品、特に、高周波回路等に有効に機能する
高精度で経済的なチップコンデンサ、キャパシタンスを
含む電子複合部品、およびこれらの製造方法に関する。
れるチップ部品、特に、高周波回路等に有効に機能する
高精度で経済的なチップコンデンサ、キャパシタンスを
含む電子複合部品、およびこれらの製造方法に関する。
【０００２】
【従来の技術】近年の電子機器の小形化に伴い、図６
（Ａ）〜（Ｉ）および図７に示すような構造を有する小
形・薄形のチップコンデンサや、図８（Ａ）〜（Ｏ）お
よび図９に示すキャパシタンスを含む電子複合部品が多
用されている。
（Ａ）〜（Ｉ）および図７に示すような構造を有する小
形・薄形のチップコンデンサや、図８（Ａ）〜（Ｏ）お
よび図９に示すキャパシタンスを含む電子複合部品が多
用されている。
【０００３】従来のチップコンデンサは、厚膜技術また
は薄膜技術によって、図６（Ａ）〜（Ｉ）の各工程を経
て、図７に示すものが得られる。この従来のチップコン
デンサは、基板１１（誘電体または膜を＋記号を複数付
して示す）上で誘電体膜積層１５を介して対向導体１３
（１）と１７（１）（導体の面であることを断面図で使
う斜線のうち右上がり斜線を複数付して表わす）との間
に静電容量を得るように積層体を形成し、かつ対向導体
１３（１）および１７（１）の両端部は露出させられ、
それぞれ基板の両側端部に施した膜状電極端子２３
（１）および２３（２）と接続している。
は薄膜技術によって、図６（Ａ）〜（Ｉ）の各工程を経
て、図７に示すものが得られる。この従来のチップコン
デンサは、基板１１（誘電体または膜を＋記号を複数付
して示す）上で誘電体膜積層１５を介して対向導体１３
（１）と１７（１）（導体の面であることを断面図で使
う斜線のうち右上がり斜線を複数付して表わす）との間
に静電容量を得るように積層体を形成し、かつ対向導体
１３（１）および１７（１）の両端部は露出させられ、
それぞれ基板の両側端部に施した膜状電極端子２３
（１）および２３（２）と接続している。
【０００４】また、図８（Ａ）〜（Ｏ）および図９を参
照すると、従来のキャパシタンスを含む電子複合部品は
小形・薄形で例えば図５で示されるＬＣ等価回路を持っ
ており、図８の各工程を経て、図９に示すものが得られ
る。詳しく述べると、図８（Ａ）〜（Ｊ）において、こ
の従来のキャパシタンスを含む電子複合部品は、誘電体
層３１の上で対向導電体３３（１）と３７（１）との間
にキャパシタンスを得るように積層体を形成し、更に、
図８（Ｊ）および図９に示すように、対向導体３３
（１）および３７（１）の側端部に接触してスパイラル
導体４３（縦線を並べて示す）の第１および第２の端部
４３（１）、４３（２）を設け、誘導体層３１の側端部
のこの第１の端部４３（１）から延在し巻き始めから巻
き終わり４３（３）までインダクタンスを得る。次に図
８（Ｋ）では、その巻き終わり端部４３（３）を除いて
絶縁磁性体層４５を形成する。その後、図８（Ｌ）〜
（０）では、スパイラル導体４３のための引き出し導体
４７（横線を並べて表わす）を形成し、積層体側端部４
７（１）および４７（２）を露出させ膜状電極端子５１
（１）および５１（２）を施して互いに接続している。
照すると、従来のキャパシタンスを含む電子複合部品は
小形・薄形で例えば図５で示されるＬＣ等価回路を持っ
ており、図８の各工程を経て、図９に示すものが得られ
る。詳しく述べると、図８（Ａ）〜（Ｊ）において、こ
の従来のキャパシタンスを含む電子複合部品は、誘電体
層３１の上で対向導電体３３（１）と３７（１）との間
にキャパシタンスを得るように積層体を形成し、更に、
図８（Ｊ）および図９に示すように、対向導体３３
（１）および３７（１）の側端部に接触してスパイラル
導体４３（縦線を並べて示す）の第１および第２の端部
４３（１）、４３（２）を設け、誘導体層３１の側端部
のこの第１の端部４３（１）から延在し巻き始めから巻
き終わり４３（３）までインダクタンスを得る。次に図
８（Ｋ）では、その巻き終わり端部４３（３）を除いて
絶縁磁性体層４５を形成する。その後、図８（Ｌ）〜
（０）では、スパイラル導体４３のための引き出し導体
４７（横線を並べて表わす）を形成し、積層体側端部４
７（１）および４７（２）を露出させ膜状電極端子５１
（１）および５１（２）を施して互いに接続している。
【０００５】ところで、チップコンデンサでは、高周波
用途の場合にはキャパシタンスの容量値が数ＰＦ以下の
極めて小さい値であり、しかも同調回路やマッチング回
路等に用いられる関係上、容量公差を極力小さくする必
要がある。そのため、従来のチップコンデンサでは、小
さな容量を形成するために誘電体層３１の厚みを増大し
たり誘電率を低減したりしている。
用途の場合にはキャパシタンスの容量値が数ＰＦ以下の
極めて小さい値であり、しかも同調回路やマッチング回
路等に用いられる関係上、容量公差を極力小さくする必
要がある。そのため、従来のチップコンデンサでは、小
さな容量を形成するために誘電体層３１の厚みを増大し
たり誘電率を低減したりしている。
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
チップコンデンサでは、その場合でもプロセス内で一貫
して形成する積層体の膜厚や誘電率のバラツキが上述し
た容量公差のバラツキと直結するため、高精度の高周波
用途の場合には経済的に製造することが困難であった。
チップコンデンサでは、その場合でもプロセス内で一貫
して形成する積層体の膜厚や誘電率のバラツキが上述し
た容量公差のバラツキと直結するため、高精度の高周波
用途の場合には経済的に製造することが困難であった。
【０００７】加えて、従来のチップコンデンサでは、機
器によっては用いるコンデンサのうち一部を回路動作の
最適点に固定するため、容量値をトリミングする要求が
しばしばあるものの、従来のチップコンデンサでは、レ
ーザ等による導体膜のトリミング時に導体が層を成すよ
うに配置されているため、導体層間の誘電体層の損傷を
もたらし対応は殆ど不可能である。
器によっては用いるコンデンサのうち一部を回路動作の
最適点に固定するため、容量値をトリミングする要求が
しばしばあるものの、従来のチップコンデンサでは、レ
ーザ等による導体膜のトリミング時に導体が層を成すよ
うに配置されているため、導体層間の誘電体層の損傷を
もたらし対応は殆ど不可能である。
【０００８】一方、キャパシタンスを含む電子複合部品
（ＬＣ複合部品）でも同様で、高周波用途の場合にはキ
ャパシタンスの容量値をｐＦ以下にするだけでなくイン
ダクタンスの値も数ｎＨ以下のように極めて小さい値に
する必要がある。そのため、キャパシタンスを含む電子
複合部品は、従来のチップコンデンサの場合と同様に、
経済的に製造することが困難であり、ＬＣ積の値をトリ
ミングする要求がしばしばあるがその対応は殆ど不可能
である。
（ＬＣ複合部品）でも同様で、高周波用途の場合にはキ
ャパシタンスの容量値をｐＦ以下にするだけでなくイン
ダクタンスの値も数ｎＨ以下のように極めて小さい値に
する必要がある。そのため、キャパシタンスを含む電子
複合部品は、従来のチップコンデンサの場合と同様に、
経済的に製造することが困難であり、ＬＣ積の値をトリ
ミングする要求がしばしばあるがその対応は殆ど不可能
である。
【０００９】そこで、本発明の技術的課題は、経済的に
製造でき、導体層間の誘電体層の損傷なしで容量値をト
リミングすることができるチップコンデンサ、キャパシ
タンスを含む電子複合部品、およびこれらの製造方法を
提供することである。
製造でき、導体層間の誘電体層の損傷なしで容量値をト
リミングすることができるチップコンデンサ、キャパシ
タンスを含む電子複合部品、およびこれらの製造方法を
提供することである。
【００１０】
【課題を解決するための手段】本発明によれば、誘導体
基板上に少なくとも１対の導体パターンを配置するとと
もに、これら１対の導体パターンの端部の内２つの端部
を基板の両側端面に形成された両端子電極とそれぞれ接
続して所望の電気特性を得るようにしたチップコンデン
サにおいて、前記１対の導体パターンが前記導体パター
ンの形成面に垂直な方向に互いに重ならないように形成
されたことを特徴とするチップコンデンサが得られる。
基板上に少なくとも１対の導体パターンを配置するとと
もに、これら１対の導体パターンの端部の内２つの端部
を基板の両側端面に形成された両端子電極とそれぞれ接
続して所望の電気特性を得るようにしたチップコンデン
サにおいて、前記１対の導体パターンが前記導体パター
ンの形成面に垂直な方向に互いに重ならないように形成
されたことを特徴とするチップコンデンサが得られる。
【００１１】また、誘導体基板上に少なくとも１対の導
体パターンを配置するとともに、これら１対の導体パタ
ーンの端部の内２つの端部を基板の両側端面に形成され
た両端子電極とそれぞれ接続して所望の電気特性を得る
ようにしたキャパシタンスを含む電子複合部品におい
て、前記１対の導体パターンが前記導体パターンの形成
面に垂直な方向に互いに重ならないように形成されたこ
とを特徴とするキャパシタンスを含む電子複合部品が得
られる。
体パターンを配置するとともに、これら１対の導体パタ
ーンの端部の内２つの端部を基板の両側端面に形成され
た両端子電極とそれぞれ接続して所望の電気特性を得る
ようにしたキャパシタンスを含む電子複合部品におい
て、前記１対の導体パターンが前記導体パターンの形成
面に垂直な方向に互いに重ならないように形成されたこ
とを特徴とするキャパシタンスを含む電子複合部品が得
られる。
【００１２】
【作用】チップコンデンサを製造する場合、１対の導体
パターンは導体パターンの形成面に垂直な方向に互いに
重なり合っていない。従って、これら１対の導体パター
ンの間には光透過性の絶縁保護膜が形成されている。チ
ップコンデンサを機器に実装した後であっても、外部か
ら絶縁保護膜を介してレーザー光を透過させ導体パター
ンのトリミングが行うことができる。このとき、導体パ
ターンの下に異極導体が存在しないため層間絶縁劣化の
問題も発生しない。絶縁保護膜が高誘電率膜で構成され
た場合には、上述のレーザートリミングが可能となるの
みならず、近接する他の部品等との容量カップリングの
影響も大きく低減される。
パターンは導体パターンの形成面に垂直な方向に互いに
重なり合っていない。従って、これら１対の導体パター
ンの間には光透過性の絶縁保護膜が形成されている。チ
ップコンデンサを機器に実装した後であっても、外部か
ら絶縁保護膜を介してレーザー光を透過させ導体パター
ンのトリミングが行うことができる。このとき、導体パ
ターンの下に異極導体が存在しないため層間絶縁劣化の
問題も発生しない。絶縁保護膜が高誘電率膜で構成され
た場合には、上述のレーザートリミングが可能となるの
みならず、近接する他の部品等との容量カップリングの
影響も大きく低減される。
【００１３】一方、キャパシタンスを含む電子複合部品
を製造する場合も、同様で、１対の導体パターンは導体
パターンの形成面に垂直な方向に互いに重なり合ってい
ない。そのため、これら１対の導体パターンの間には光
透過性の絶縁保護膜が形成されている。このキャパシタ
ンスを含む電子複合部品を機器に実装した後であって
も、外部から絶縁保護膜を介してレーザー光を透過させ
導体パターンのトリミングを行うことができる。このと
き、導体パターンの下に異極導体が存在しないため層間
絶縁劣化の問題も発生しない。絶縁保護膜が高誘電率膜
で構成された場合には、上述のレーザートリミングが可
能となるのみならず、近接する他の部品等との容量カッ
プリングの影響も大きく低減される。
を製造する場合も、同様で、１対の導体パターンは導体
パターンの形成面に垂直な方向に互いに重なり合ってい
ない。そのため、これら１対の導体パターンの間には光
透過性の絶縁保護膜が形成されている。このキャパシタ
ンスを含む電子複合部品を機器に実装した後であって
も、外部から絶縁保護膜を介してレーザー光を透過させ
導体パターンのトリミングを行うことができる。このと
き、導体パターンの下に異極導体が存在しないため層間
絶縁劣化の問題も発生しない。絶縁保護膜が高誘電率膜
で構成された場合には、上述のレーザートリミングが可
能となるのみならず、近接する他の部品等との容量カッ
プリングの影響も大きく低減される。
【００１４】
【発明の実施の形態】以下に、本発明の一実施例による
チップコンデンサを用いて説明する。
チップコンデンサを用いて説明する。
【００１５】図１（Ａ）〜（Ｃ）および図２を参照する
と、本発明の一実施例によるチップコンデンサは、誘導
体基板特にシリコン基板（図示せず）上のまたは誘導体
層６１の上面に導体層６３を蒸着法等で形成して、次い
でその上面に感光性レジストを塗布した後、フォトリソ
グラフィ技術によって感光・現像して１対の導体パター
ン６３（１）および６３（２）をこれら導体パターンの
形成面に垂直な方向に互いに重ならないように等角写像
法的に容量を形成している。更に、図１（Ｄ）におい
て、ＳｉＯ２またはポリイミド樹脂の光透過性のパシベ
ーション膜６７をスパッタリングまたはスピンコート等
の手段で成膜するとともに、導体パターン６３（１）お
よび６３（２）の端部のみが露出するようにパシベーシ
ョン膜６７を同様の現像・エッチングした後、個々のチ
ップに切断する。最後に、図２を参照すれば、導体ペー
ストを用いて露出した導体パターン６３（１）および６
３（２）の端部が誘導体基板６１の側端面に電気的・機
械的に接続されるように膜状電極端子６５（１）および
６５（２）を塗布・キュアして、Ｎｉ半田メッキを施し
て最終的なチップコンデンサを形成・完成する。
と、本発明の一実施例によるチップコンデンサは、誘導
体基板特にシリコン基板（図示せず）上のまたは誘導体
層６１の上面に導体層６３を蒸着法等で形成して、次い
でその上面に感光性レジストを塗布した後、フォトリソ
グラフィ技術によって感光・現像して１対の導体パター
ン６３（１）および６３（２）をこれら導体パターンの
形成面に垂直な方向に互いに重ならないように等角写像
法的に容量を形成している。更に、図１（Ｄ）におい
て、ＳｉＯ２またはポリイミド樹脂の光透過性のパシベ
ーション膜６７をスパッタリングまたはスピンコート等
の手段で成膜するとともに、導体パターン６３（１）お
よび６３（２）の端部のみが露出するようにパシベーシ
ョン膜６７を同様の現像・エッチングした後、個々のチ
ップに切断する。最後に、図２を参照すれば、導体ペー
ストを用いて露出した導体パターン６３（１）および６
３（２）の端部が誘導体基板６１の側端面に電気的・機
械的に接続されるように膜状電極端子６５（１）および
６５（２）を塗布・キュアして、Ｎｉ半田メッキを施し
て最終的なチップコンデンサを形成・完成する。
【００１６】本発明のチップコンデンサは、１対の導体
パターン６３（１）および６３（２）の図１（Ｃ）にお
ける上下の寸法および厚さとこれら対向部との距離と誘
導体基板６１およびパシベーション膜６７の誘電率とで
決まるから、簡素な構成で前述したとおり従来のものよ
り、微小な容量を高精度に形成できる。
パターン６３（１）および６３（２）の図１（Ｃ）にお
ける上下の寸法および厚さとこれら対向部との距離と誘
導体基板６１およびパシベーション膜６７の誘電率とで
決まるから、簡素な構成で前述したとおり従来のものよ
り、微小な容量を高精度に形成できる。
【００１７】また、光透過性のパシベーション膜６７が
Ｔａ２Ｏ５等の高誘電膜で構成されても良い。この場
合、高精度かつレーザトリミング対応ができる。加えて
チップコンデンサに近接する他の部品等との容量カップ
リングの影響を大きく低減できる。
Ｔａ２Ｏ５等の高誘電膜で構成されても良い。この場
合、高精度かつレーザトリミング対応ができる。加えて
チップコンデンサに近接する他の部品等との容量カップ
リングの影響を大きく低減できる。
【００１８】図３（Ａ）〜（Ｈ）を参照して、本発明の
一実施例による電子複合部品（ＬＣ複合部品）の製造工
程を説明する。
一実施例による電子複合部品（ＬＣ複合部品）の製造工
程を説明する。
【００１９】本発明の一実施例による電子複合部品は、
誘導体基板特にシリコン基板（図示せず）のまたは誘導
体層６９の上面に導体層７１を蒸着法等で形成して、そ
の上面に感光性レジストを塗布した後、フォトリソグラ
フィ技術によって感光・現像してキャパシタンスを得る
ための１対の導体パターン７１（１）および７１（２）
が導体層７１の形成面に垂直な方向に互いに重ならない
ように形成する。図１（Ｃ）に示すように両端部が上方
に延ばしてある。これら両端部の左側のものから延在す
るようにスパイラル導体７１（３）が誘導体基板６９の
巻き始めから巻き終わり７１（３Ａ）までインダクタン
スを与える。更に、図３（Ｄ）において、ＳｉＯ２また
はポリイミド樹脂の光透過性のパシベーション膜７３を
スパッタリングまたはスピンコート等の手段で成膜する
とともに、図３（Ｅ）に示すように導体パターン７１
（１）および７１（２）の両側端部とスパイラル導体７
１の巻き終わり７１（３Ａ）とが露出するようにパシベ
ーション膜７３を同様に現象・エッチングした後、個々
のチップに切断する。
誘導体基板特にシリコン基板（図示せず）のまたは誘導
体層６９の上面に導体層７１を蒸着法等で形成して、そ
の上面に感光性レジストを塗布した後、フォトリソグラ
フィ技術によって感光・現像してキャパシタンスを得る
ための１対の導体パターン７１（１）および７１（２）
が導体層７１の形成面に垂直な方向に互いに重ならない
ように形成する。図１（Ｃ）に示すように両端部が上方
に延ばしてある。これら両端部の左側のものから延在す
るようにスパイラル導体７１（３）が誘導体基板６９の
巻き始めから巻き終わり７１（３Ａ）までインダクタン
スを与える。更に、図３（Ｄ）において、ＳｉＯ２また
はポリイミド樹脂の光透過性のパシベーション膜７３を
スパッタリングまたはスピンコート等の手段で成膜する
とともに、図３（Ｅ）に示すように導体パターン７１
（１）および７１（２）の両側端部とスパイラル導体７
１の巻き終わり７１（３Ａ）とが露出するようにパシベ
ーション膜７３を同様に現象・エッチングした後、個々
のチップに切断する。
【００２０】詳しくは図３（Ｆ）〜（Ｇ）において、導
体７７の成膜後、図１（Ｇ）に示す両端部が上方に延び
るとともに、これら両端部の右側のもののから左方向に
引き出し導体７７（１）が延びるように形成される。そ
の後、この引き出し導体７７（１）と露出したパシベー
ション膜７３とを覆うようにパシベーション膜８１を成
膜する。最後に、図４を参照すれば、露出した導体パタ
ーン７１（１）および７１（２）の端部が誘導体基板６
９の側端面に導体ペーストを用いて電気的・機械的に接
続されるように膜状電極端子８３（１）および８３
（２）を塗布・キュアして、Ｎｉ半田メッキを施して最
終的なＬＣ複合部品を形成・完成する。
体７７の成膜後、図１（Ｇ）に示す両端部が上方に延び
るとともに、これら両端部の右側のもののから左方向に
引き出し導体７７（１）が延びるように形成される。そ
の後、この引き出し導体７７（１）と露出したパシベー
ション膜７３とを覆うようにパシベーション膜８１を成
膜する。最後に、図４を参照すれば、露出した導体パタ
ーン７１（１）および７１（２）の端部が誘導体基板６
９の側端面に導体ペーストを用いて電気的・機械的に接
続されるように膜状電極端子８３（１）および８３
（２）を塗布・キュアして、Ｎｉ半田メッキを施して最
終的なＬＣ複合部品を形成・完成する。
【００２１】本発明の電子複合部品は、簡素な構成で前
述したとおり従来のものより、微小な容量を高精度に形
成できる。
述したとおり従来のものより、微小な容量を高精度に形
成できる。
【００２２】また、光透過性のパシベーション膜７３が
Ｔａ２Ｏ５等の高誘電膜で構成されても良い。この場
合、高精度かつレーザトリミング対応できる。加えてチ
ップコンデンサに近接する他の部品等との容量カップリ
ングの影響を大きく低減できる。
Ｔａ２Ｏ５等の高誘電膜で構成されても良い。この場
合、高精度かつレーザトリミング対応できる。加えてチ
ップコンデンサに近接する他の部品等との容量カップリ
ングの影響を大きく低減できる。
【００２３】以上、説明した本発明の一実施例によるチ
ップコンデンサおよび電子複合部品では、１対の導体パ
ターン６３（１）および６３（２）、７１（１）および
７１（２）が、どちらも同一平面上に構成されている
が、段差を持つようにして構成しても良いのは言うまで
もない。
ップコンデンサおよび電子複合部品では、１対の導体パ
ターン６３（１）および６３（２）、７１（１）および
７１（２）が、どちらも同一平面上に構成されている
が、段差を持つようにして構成しても良いのは言うまで
もない。
【００２４】
【発明の効果】以上説明した如く、本発明によれば、チ
ップコンデンサを製造する場合、１対の導体パターンは
導体パターンの形成面に垂直な方向に互いに重なり合っ
ておらず、これら１対の導体パターンの間には絶縁保護
膜が形成されているので、チップコンデンサを機器に実
装した後であっても、外部から絶縁保護膜を介してレー
ザー光を透過させ導体パターンのトリミングが行うこと
ができる。このとき、導体パターンの下に異極導体が存
在しないため層間絶縁劣化の問題も発生しない。絶縁保
護膜が高誘電率膜で構成された場合には、上述のレーザ
ートリミングが可能となるのみならず、近接する他の部
品等との容量カップリングの影響も大きく低減される。
キャパシタンスを含む電子複合部品を製造する場合も、
同様の効果を奏する。
ップコンデンサを製造する場合、１対の導体パターンは
導体パターンの形成面に垂直な方向に互いに重なり合っ
ておらず、これら１対の導体パターンの間には絶縁保護
膜が形成されているので、チップコンデンサを機器に実
装した後であっても、外部から絶縁保護膜を介してレー
ザー光を透過させ導体パターンのトリミングが行うこと
ができる。このとき、導体パターンの下に異極導体が存
在しないため層間絶縁劣化の問題も発生しない。絶縁保
護膜が高誘電率膜で構成された場合には、上述のレーザ
ートリミングが可能となるのみならず、近接する他の部
品等との容量カップリングの影響も大きく低減される。
キャパシタンスを含む電子複合部品を製造する場合も、
同様の効果を奏する。
【図１】（Ａ）〜（Ｅ）は、本発明の一実施例によるチ
ップコンデンサの製造工程を説明するための図である。
ップコンデンサの製造工程を説明するための図である。
【図２】本発明の一実施例によるチップコンデンサの縦
断面図である。
断面図である。
【図３】（Ａ）〜（Ｈ）は、本発明の一実施例による電
子複合部品の製造工程を説明するための図である。
子複合部品の製造工程を説明するための図である。
【図４】本発明の一実施例による電子複合部品の縦断面
図である。
図である。
【図５】図４の電子複合部品と等価な電気回路図であ
る。
る。
【図６】従来のチップコンデンサの製造工程を説明する
ための図である。
ための図である。
【図７】図６の従来のチップコンデンサの縦断面図であ
る。
る。
【図８】従来のキャパシタンスを含む電子複合部品の製
造工程を説明するための図である。
造工程を説明するための図である。
【図９】図８の従来のキャパシタンスを含む電子複合部
品の縦断面図である。
品の縦断面図である。
６１、６９ 誘導体基板または誘導体層 ６３、７１ 導体層 ６３（１）および６３（２）、７１（１）および７１
（２） １対の導体パターン ６７、７３、８１ パシベーション膜 ８３（１）および８３（２） 膜状電極端子
（２） １対の導体パターン ６７、７３、８１ パシベーション膜 ８３（１）および８３（２） 膜状電極端子
Claims (8)
- 【請求項１】 誘導体基板上に少なくとも１対の導体パ
ターンを配置するとともに、これら１対の導体パターン
の端部の内２つの端部を基板の両側端面に形成された両
端子電極とそれぞれ接続して所望の電気特性を得るよう
にしたチップコンデンサにおいて、前記１対の導体パタ
ーンが前記導体パターンの形成面に垂直な方向に互いに
重ならないように形成されたことを特徴とするチップコ
ンデンサ。 - 【請求項２】 請求項１に記載のチップコンデンサにお
いて、前記端部を除いて導体パターンを覆うように光透
過性の絶縁保護膜を設けたことを特徴とするチップコン
デンサ。 - 【請求項３】 請求項２に記載のチップコンデンサにお
いて、前記絶縁保護膜は誘電体材料を含むことを特徴と
するチップコンデンサ。 - 【請求項４】 請求項２または３に記載のチップコンデ
ンサの外部から前記絶縁保護膜を介してレーザー光を透
過させ前記導体パターンのトリミングを行う容量調整工
程を備えることを特徴とするチップコンデンサの製造方
法。 - 【請求項５】 誘導体基板上に少なくとも１対の導体パ
ターンを配置するとともに、これら１対の導体パターン
の端部の内２つの端部を基板の両側端面に形成された両
端子電極とそれぞれ接続して所望の電気特性を得るよう
にした電子複合部品において、前記１対の導体パターン
が前記導体パターンの形成面に垂直な方向に互いに重な
らないように形成されたことを特徴とする電子複合部
品。 - 【請求項６】 請求項５に記載の電子複合部品におい
て、前記端部を除いて導体パターンを覆うように光透過
性の絶縁保護膜を設けたことを特徴とする電子複合部
品。 - 【請求項７】 請求項６に記載の電子複合部品におい
て、前記絶縁保護膜は誘電体材料を含むことを特徴とす
る電子複合部品。 - 【請求項８】 請求項６または７に記載の電子複合部品
の外部から前記絶縁保護膜を介してレーザー光を透過さ
せ前記導体パターンのトリミングを行う容量調整工程を
備えることを特徴とする電子複合部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19163795A JPH0945580A (ja) | 1995-07-27 | 1995-07-27 | チップコンデンサ、電子複合部品、およびこれらの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19163795A JPH0945580A (ja) | 1995-07-27 | 1995-07-27 | チップコンデンサ、電子複合部品、およびこれらの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0945580A true JPH0945580A (ja) | 1997-02-14 |
Family
ID=16277974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19163795A Withdrawn JPH0945580A (ja) | 1995-07-27 | 1995-07-27 | チップコンデンサ、電子複合部品、およびこれらの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0945580A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007220985A (ja) * | 2006-02-17 | 2007-08-30 | Tdk Corp | 薄膜デバイス |
-
1995
- 1995-07-27 JP JP19163795A patent/JPH0945580A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007220985A (ja) * | 2006-02-17 | 2007-08-30 | Tdk Corp | 薄膜デバイス |
| US7489036B2 (en) | 2006-02-17 | 2009-02-10 | Tdk Corporation | Thin-film device |
| TWI407547B (zh) * | 2006-02-17 | 2013-09-01 | Tdk Corp | 薄膜元件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8058951B2 (en) | Sheet-like composite electronic component and method for manufacturing same | |
| KR100737188B1 (ko) | 전자 부품 및 그 제조 방법 | |
| US5652693A (en) | Substrate with thin film capacitor and insulating plug | |
| US7635639B2 (en) | Method for the interconnection of active and passive components and resulting thin heterogeneous component | |
| CN115036110B (zh) | 电感部件 | |
| US5915188A (en) | Integrated inductor and capacitor on a substrate and method for fabricating same | |
| EP4163941A1 (en) | Multilayer wiring board and module comprising multilayer wiring board | |
| CN1363139A (zh) | 电子装置 | |
| JPH10190321A (ja) | 誘電体絶縁膜を備えた結合素子 | |
| KR100395182B1 (ko) | 수동소자를갖는박막구조체를구비하는전자부품 | |
| EP0596721B1 (en) | Noise filter | |
| CN117747587A (zh) | 封装载板及其制作方法、半导体器件及半导体组件 | |
| US6903917B2 (en) | Substrate-embedded capacitor, production method thereof, and circuit board | |
| US11527605B2 (en) | Method for fabricating metal-oxide-metal capacitor | |
| TWI669997B (zh) | 線路板結構及其製作方法 | |
| US6236102B1 (en) | Chip type thin film capacitor, and manufacturing method therefor | |
| JPH06181119A (ja) | Ｌｃ複合部品 | |
| US9640477B1 (en) | Semiconductor package and method of producing the semiconductor package | |
| JPH0945580A (ja) | チップコンデンサ、電子複合部品、およびこれらの製造方法 | |
| CN110087392B (zh) | 线路板结构及其制作方法 | |
| JPH05291044A (ja) | 積層型コイル | |
| KR20010075974A (ko) | 반도체 집적회로 공정에 의한 인덕터 및 제조 방법 | |
| JP2001291615A (ja) | ３端子型可変インダクタンス素子 | |
| JPH07245228A (ja) | 表面実装型電子部品の製造方法 | |
| JPH1079469A (ja) | 薄膜素子、薄膜ｌｃフィルタ素子、薄膜ｌｃフィルタ部品及び薄膜素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021001 |