JPH0945637A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0945637A JPH0945637A JP7211113A JP21111395A JPH0945637A JP H0945637 A JPH0945637 A JP H0945637A JP 7211113 A JP7211113 A JP 7211113A JP 21111395 A JP21111395 A JP 21111395A JP H0945637 A JPH0945637 A JP H0945637A
- Authority
- JP
- Japan
- Prior art keywords
- process pattern
- semiconductor device
- semiconductor wafer
- adhesive member
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000000034 method Methods 0.000 claims abstract description 46
- 239000000463 material Substances 0.000 claims abstract description 15
- 239000000853 adhesive Substances 0.000 claims abstract description 13
- 230000001070 adhesive effect Effects 0.000 claims abstract description 13
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 6
- 229920005591 polysilicon Polymers 0.000 claims abstract description 6
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 6
- 239000003870 refractory metal Substances 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052751 metal Inorganic materials 0.000 abstract description 4
- 239000002184 metal Substances 0.000 abstract description 4
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052719 titanium Inorganic materials 0.000 abstract description 3
- 239000010936 titanium Substances 0.000 abstract description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052750 molybdenum Inorganic materials 0.000 abstract description 2
- 239000011733 molybdenum Substances 0.000 abstract description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052721 tungsten Inorganic materials 0.000 abstract description 2
- 239000010937 tungsten Substances 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 2
- 230000007547 defect Effects 0.000 description 3
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Dicing (AREA)
Abstract
(57)【要約】
【目的】 ダイシングライン内のプロセスパターンを切
断する際の、プロセスパターンの切断残滓の発生を防止
する。 【構成】 ダイシングライン内に、アルミニウム等の塑
性材料からなるプロセスパターンが形成されている半導
体装置の製造方法であって、プロセスパターンと半導体
ウエハ表面との間に、プロセスパターンを半導体ウエハ
表面に接着させるポリシリコンや高融点金属シリサイド
等の脆性材料からなる接着部材を設ける。
断する際の、プロセスパターンの切断残滓の発生を防止
する。 【構成】 ダイシングライン内に、アルミニウム等の塑
性材料からなるプロセスパターンが形成されている半導
体装置の製造方法であって、プロセスパターンと半導体
ウエハ表面との間に、プロセスパターンを半導体ウエハ
表面に接着させるポリシリコンや高融点金属シリサイド
等の脆性材料からなる接着部材を設ける。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に半導体装置が形成された半導体ウエハのダ
イシングライン内にプロセスパターンが形成されている
半導体装置の製造方法に関する。
に関し、特に半導体装置が形成された半導体ウエハのダ
イシングライン内にプロセスパターンが形成されている
半導体装置の製造方法に関する。
【０００２】
【従来の技術】一般に半導体装置の製造工程において、
図２に示すように半導体装置１が形成された半導体ウエ
ハのダイシングライン２内に、半導体装置の製造工程に
おいて、例えば位置合わせマーク、位置ズレを測定する
ためのバーニアパターン、その他寸法や半導体装置の特
性をモニターするためのテストパターンおよびその電極
等のプロセスパターン３が形成されている。
図２に示すように半導体装置１が形成された半導体ウエ
ハのダイシングライン２内に、半導体装置の製造工程に
おいて、例えば位置合わせマーク、位置ズレを測定する
ためのバーニアパターン、その他寸法や半導体装置の特
性をモニターするためのテストパターンおよびその電極
等のプロセスパターン３が形成されている。
【０００３】このようなダイシングライン２内にプロセ
スパターン３を有するシリコンあるいはＧａＡｓ等の化
合物半導体ウエハは、ウエハ表面に半導体装置１を形成
した後、ラッピング工程およびダイシング工程を経て、
チップ化される。ダイシング工程では、ダイシングライ
ン２に沿って、ダイサーの刃が通り、プロセスパターン
を切断する。図２において、４がダイサーの刃が通るラ
インである。
スパターン３を有するシリコンあるいはＧａＡｓ等の化
合物半導体ウエハは、ウエハ表面に半導体装置１を形成
した後、ラッピング工程およびダイシング工程を経て、
チップ化される。ダイシング工程では、ダイシングライ
ン２に沿って、ダイサーの刃が通り、プロセスパターン
を切断する。図２において、４がダイサーの刃が通るラ
インである。
【０００４】図３にプロセスパターン３の断面図を示
す。図に示すようにプロセスパターン３は、半導体ウエ
ハ５およびその上に形成されたシリコン酸化膜等の絶縁
膜６を介して形成されている。このような構造のプロセ
スパターンがダイシング工程において、切断された際の
断面図を図４に示す。シリコン酸化膜等の絶縁膜６と接
着性が悪く、塑性を呈する材料からなるプロセスパター
ン３は、その断面に切断残滓が付着する。例えば、プロ
セスパターンがアルミニウムからなる場合、アルミニウ
ムは絶縁膜６と接着性が悪く、変形しやすいため、髭状
の残滓７が残る。このような現象は、絶縁膜上のみに限
らず、半導体ウエハ５上に直接アルミニウムのプロセス
パターン６が形成されている場合も同じである。この残
滓のあるチップを組み立てると、髭状の残滓７がボンデ
ィングされたワイヤに接触し、ショートを起こし、特性
不良の発生する原因となっている。また特に、近年フリ
ップチップ化に伴い、上記残滓７の高さがバンプ電極の
高さと等しくなり、特性不良を発生させる原因となり、
半導体装置の信頼性を低下させるという問題があった。
す。図に示すようにプロセスパターン３は、半導体ウエ
ハ５およびその上に形成されたシリコン酸化膜等の絶縁
膜６を介して形成されている。このような構造のプロセ
スパターンがダイシング工程において、切断された際の
断面図を図４に示す。シリコン酸化膜等の絶縁膜６と接
着性が悪く、塑性を呈する材料からなるプロセスパター
ン３は、その断面に切断残滓が付着する。例えば、プロ
セスパターンがアルミニウムからなる場合、アルミニウ
ムは絶縁膜６と接着性が悪く、変形しやすいため、髭状
の残滓７が残る。このような現象は、絶縁膜上のみに限
らず、半導体ウエハ５上に直接アルミニウムのプロセス
パターン６が形成されている場合も同じである。この残
滓のあるチップを組み立てると、髭状の残滓７がボンデ
ィングされたワイヤに接触し、ショートを起こし、特性
不良の発生する原因となっている。また特に、近年フリ
ップチップ化に伴い、上記残滓７の高さがバンプ電極の
高さと等しくなり、特性不良を発生させる原因となり、
半導体装置の信頼性を低下させるという問題があった。
【０００５】
【発明が解決しようとする課題】以上説明したように従
来は、ダイシング工程において、ダイシングライン内の
プロセスパターンを切断する際、特性不良の原因となる
切断残滓が発生するという問題があった。本発明は、こ
の残滓の発生を防止し、信頼性を向上させる半導体装置
の製造方法を提供することを目的とする。
来は、ダイシング工程において、ダイシングライン内の
プロセスパターンを切断する際、特性不良の原因となる
切断残滓が発生するという問題があった。本発明は、こ
の残滓の発生を防止し、信頼性を向上させる半導体装置
の製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明は上記目的を達成
するため、半導体装置が形成された半導体ウエハのダイ
シングライン内に、塑性材料からなるプロセスパターン
が形成されている半導体装置において、前記プロセスパ
ターンを半導体ウエハ表面に接着させる脆性材料からな
る接着部材を設けたことを特徴とするものである。
するため、半導体装置が形成された半導体ウエハのダイ
シングライン内に、塑性材料からなるプロセスパターン
が形成されている半導体装置において、前記プロセスパ
ターンを半導体ウエハ表面に接着させる脆性材料からな
る接着部材を設けたことを特徴とするものである。
【０００７】また好ましくは、前記プロセスパターンが
アルミニウムからなるとき、前記接着部材をポリシリコ
ンあるいは高融点金属シリサイドからなることを特徴と
するものである。
アルミニウムからなるとき、前記接着部材をポリシリコ
ンあるいは高融点金属シリサイドからなることを特徴と
するものである。
【０００８】
【実施例】以下、本発明の一実施例について説明する。
図１は本発明のプロセスパターンの断面図である。半導
体ウエハ５上にシリコン酸化膜等の絶縁膜６が形成さ
れ、さらにその上に接着部材８を介してプロセスパター
ン３が形成されている。
図１は本発明のプロセスパターンの断面図である。半導
体ウエハ５上にシリコン酸化膜等の絶縁膜６が形成さ
れ、さらにその上に接着部材８を介してプロセスパター
ン３が形成されている。
【０００９】接着部材８は、プロセスパターン３と絶縁
膜６の接着性を向上させる材料からなり、かつプロセス
パターン３の材料と比較して脆い材料を選択する。ま
た、絶縁膜６が無い構造、即ち半導体ウエハ５とプロセ
スパターン３とが直接接触する構造であっても良い。
膜６の接着性を向上させる材料からなり、かつプロセス
パターン３の材料と比較して脆い材料を選択する。ま
た、絶縁膜６が無い構造、即ち半導体ウエハ５とプロセ
スパターン３とが直接接触する構造であっても良い。
【００１０】具体的には、プロセスパターンが塑性を呈
する材料であるアルミニウムからなる場合には、接着部
材としてアルミニウムより脆性を呈する材料であるポリ
シリコンやチタン、モリブデン、タングステン等の高融
点金属のシリサイドを採用することができる。また、チ
タンタングステンを採用することもできる。これらは、
特別な製造工程を採ることなく、通常の半導体装置の製
造工程において形成することができる。例えば、ポリシ
リコンあるいは高融点金属シリサイドは、ゲート電極と
同時に形成することができ、チタンタングステンは、コ
ンタクトバリアメタルと同時に形成することができる。
する材料であるアルミニウムからなる場合には、接着部
材としてアルミニウムより脆性を呈する材料であるポリ
シリコンやチタン、モリブデン、タングステン等の高融
点金属のシリサイドを採用することができる。また、チ
タンタングステンを採用することもできる。これらは、
特別な製造工程を採ることなく、通常の半導体装置の製
造工程において形成することができる。例えば、ポリシ
リコンあるいは高融点金属シリサイドは、ゲート電極と
同時に形成することができ、チタンタングステンは、コ
ンタクトバリアメタルと同時に形成することができる。
【００１１】プロセスパターンと接着部材は、アルミニ
ウムとポリシリコン、高融点金属シリサイドあるいはチ
タンタングステンに限らず、プロセスパターンと半導体
ウエハ表面との接着性を向上させ、かつ接着部材の脆性
破壊に伴い、プロセスパターンの変形を防止し、切断す
る組み合わせを採用することができる。例えば、プロセ
スパターン材料として金、接着部材としてチタン、クロ
ム等の金属膜あるいはこれら金属膜と絶縁膜との組み合
わせ等を採用することができる。
ウムとポリシリコン、高融点金属シリサイドあるいはチ
タンタングステンに限らず、プロセスパターンと半導体
ウエハ表面との接着性を向上させ、かつ接着部材の脆性
破壊に伴い、プロセスパターンの変形を防止し、切断す
る組み合わせを採用することができる。例えば、プロセ
スパターン材料として金、接着部材としてチタン、クロ
ム等の金属膜あるいはこれら金属膜と絶縁膜との組み合
わせ等を採用することができる。
【００１２】このような本発明のプロセスパターンをダ
イサーにより切断すると、従来のような髭状の残滓の形
成が見られなかった。したがって、ダイシング工程後、
組立の際、ワイヤと接触する等の特性不良が発生するこ
とはない。また、フリップチップにおいても、同様に、
特性不良の発生はみられず、半導体装置の信頼性を向上
させることができる。なお、プロセスパターンの形状
は、図２に示す正方形に限らず、プロセスパターン内に
スリットを設けた構造でも良い。
イサーにより切断すると、従来のような髭状の残滓の形
成が見られなかった。したがって、ダイシング工程後、
組立の際、ワイヤと接触する等の特性不良が発生するこ
とはない。また、フリップチップにおいても、同様に、
特性不良の発生はみられず、半導体装置の信頼性を向上
させることができる。なお、プロセスパターンの形状
は、図２に示す正方形に限らず、プロセスパターン内に
スリットを設けた構造でも良い。
【００１３】
【発明の効果】以上説明したように本発明によれば、ダ
イシングライン内にプロセスパターンが形成されている
半導体装置において、ダイシング工程でプロセスパター
ンを切断しても、ショート等の特性不良の原因となる残
滓の発生を防止することができた。これにより、半導体
装置の信頼性を向上させることができた。
イシングライン内にプロセスパターンが形成されている
半導体装置において、ダイシング工程でプロセスパター
ンを切断しても、ショート等の特性不良の原因となる残
滓の発生を防止することができた。これにより、半導体
装置の信頼性を向上させることができた。
【図１】本発明のプロセスパターンの断面図である。
【図２】従来のダイシングラインの平面図である。
【図３】従来のプロセスパターンの断面図である。
【図４】従来のダイシングラインのダイシング後の断面
図である。
図である。
１ 半導体装置 ２ ダイシングライン ３ プロセスパターン ４ ダイサーの刃が通るライン ５ 半導体ウエハ ６ 絶縁膜 ７ 髭状の残滓 ８ 接着部材
Claims (2)
- 【請求項１】 半導体装置が形成された半導体ウエハの
ダイシングライン内に、塑性材料からなるプロセスパタ
ーンが形成されている半導体装置において、前記プロセ
スパターンを半導体ウエハ表面に接着させる脆性材料か
らなる接着部材を設けたことを特徴とする半導体装置の
製造方法。 - 【請求項２】 請求項１記載の半導体装置の製造方法に
おいて、前記プロセスパターンがアルミニウムからな
り、前記接着部材がポリシリコンあるいは高融点金属シ
リサイドからなることを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7211113A JPH0945637A (ja) | 1995-07-27 | 1995-07-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7211113A JPH0945637A (ja) | 1995-07-27 | 1995-07-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0945637A true JPH0945637A (ja) | 1997-02-14 |
Family
ID=16600630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7211113A Pending JPH0945637A (ja) | 1995-07-27 | 1995-07-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0945637A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007061124A1 (en) * | 2005-11-24 | 2007-05-31 | Ricoh Company, Ltd. | Semiconductor wafer including semiconductor chips divided by scribe line and process-monitor electrode pads formed on scribe line |
| JP2007189111A (ja) * | 2006-01-13 | 2007-07-26 | Ricoh Co Ltd | 半導体ウエハ |
-
1995
- 1995-07-27 JP JP7211113A patent/JPH0945637A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007061124A1 (en) * | 2005-11-24 | 2007-05-31 | Ricoh Company, Ltd. | Semiconductor wafer including semiconductor chips divided by scribe line and process-monitor electrode pads formed on scribe line |
| KR100881109B1 (ko) * | 2005-11-24 | 2009-02-02 | 가부시키가이샤 리코 | 스크라이브 라인에 의해 분할된 반도체 칩 및 스크라이브 라인 상에 형성된 공정-모니터 전극 패드를 포함하는 반도체 웨이퍼 |
| US8067819B2 (en) | 2005-11-24 | 2011-11-29 | Ricoh Company, Ltd. | Semiconductor wafer including semiconductor chips divided by scribe line and process-monitor electrode pads formed on scribe line |
| JP2007189111A (ja) * | 2006-01-13 | 2007-07-26 | Ricoh Co Ltd | 半導体ウエハ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4628590A (en) | Method of manufacture of a semiconductor device | |
| KR100241573B1 (ko) | 반도체 웨이퍼 | |
| US4188636A (en) | Semiconductor device having bump terminal electrodes | |
| US7638411B2 (en) | Semiconductor wafer, semiconductor chip and dicing method of a semiconductor wafer | |
| KR0178134B1 (ko) | 불연속 절연층 영역을 갖는 반도체 집적회로 소자 및 그 제조방법 | |
| US9397054B2 (en) | Semiconductor structure with an interconnect level having a conductive pad and metallic structure such as a base of a crackstop | |
| CN103311212B (zh) | 半导体装置 | |
| US5041897A (en) | Semiconductor device | |
| US5034345A (en) | Method of fabricating a bump electrode for an integrated circuit device | |
| US4112196A (en) | Beam lead arrangement for microelectronic devices | |
| US6368943B1 (en) | Semiconductor method of manufacture | |
| US7339267B2 (en) | Semiconductor package and method for forming the same | |
| JPH0945637A (ja) | 半導体装置の製造方法 | |
| JP2001060567A (ja) | 半導体装置の製造方法 | |
| US8013452B2 (en) | Wire-bonded semiconductor component with reinforced inner connection metallization | |
| JP2001308036A (ja) | 半導体装置の製造方法 | |
| JPH0758112A (ja) | 半導体装置 | |
| JPH11204525A (ja) | 半導体装置の製造方法 | |
| KR100236713B1 (ko) | 반도체장치의 범프(Bump) 형성방법 | |
| KR100336576B1 (ko) | 웨이퍼 레벨 패키지 | |
| JP2001060568A (ja) | 半導体装置の製造方法 | |
| JPH0479333A (ja) | 半導体集積回路 | |
| KR100249539B1 (ko) | 반도체 칩 및 그 제조방법 | |
| JPS59224153A (ja) | 半導体装置の製造法 | |
| JPH03241744A (ja) | 半導体装置の製造方法 |