JPH11204525A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH11204525A JPH11204525A JP10006016A JP601698A JPH11204525A JP H11204525 A JPH11204525 A JP H11204525A JP 10006016 A JP10006016 A JP 10006016A JP 601698 A JP601698 A JP 601698A JP H11204525 A JPH11204525 A JP H11204525A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- metal
- pad
- scribe region
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5366—Shapes of wire connectors the bond wires having kinks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/59—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/934—Cross-sectional shape, i.e. in side view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/981—Auxiliary members, e.g. spacers
- H10W72/983—Reinforcing structures, e.g. collars
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Dicing (AREA)
Abstract
(57)【要約】
【課題】半導体基板をダイシングする際に金属がめくれ
上がってバリとなることのないスクライブ領域の構造を
実現する。 【解決手段】スクライブ領域に形成されるモニタートラ
ンジスタの回路からの引き出し電極を形成する金属配線
パッドの部分の保護絶縁膜の開口から露出する金属配線
をエッチングする。 【効果】スクライブ領域の金属がバリとなってめくれ上
がり、ボンディングワイヤーや実装のためのリードと短
絡して電気的な不良を発生させることを解消する。
上がってバリとなることのないスクライブ領域の構造を
実現する。 【解決手段】スクライブ領域に形成されるモニタートラ
ンジスタの回路からの引き出し電極を形成する金属配線
パッドの部分の保護絶縁膜の開口から露出する金属配線
をエッチングする。 【効果】スクライブ領域の金属がバリとなってめくれ上
がり、ボンディングワイヤーや実装のためのリードと短
絡して電気的な不良を発生させることを解消する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法、特にスクライブ領域の構造に関する。
法、特にスクライブ領域の構造に関する。
【０００２】
【従来の技術】半導体装置のスクライブ領域の構造には
従来から特開平０１−１８６６５２号公報のように図３
に示すようなスクライブ領域に形成されるモニタートラ
ンジスタ（以下「ＴＥＧ」と呼ぶ）の回路からの引き出
し電極を形成する金属配線パッド部分（以下「パッド」
と呼ぶ）にスリットを形成したり、特開昭６２−２９９
０８のように図３に示すようなＴＥＧのパッド部分の保
護絶縁膜を開口しないような構造が用いられている。
従来から特開平０１−１８６６５２号公報のように図３
に示すようなスクライブ領域に形成されるモニタートラ
ンジスタ（以下「ＴＥＧ」と呼ぶ）の回路からの引き出
し電極を形成する金属配線パッド部分（以下「パッド」
と呼ぶ）にスリットを形成したり、特開昭６２−２９９
０８のように図３に示すようなＴＥＧのパッド部分の保
護絶縁膜を開口しないような構造が用いられている。
【０００３】
【発明が解決しようとする課題】従来、図４に示すよう
に半導体基板上のスクライブ領域上で保護絶縁膜が開口
され金属が露出した部分では、半導体基板をダイシング
する際に金属がめくれ上がってバリとなり、ボンディン
グワイヤーや実装のためのリードと短絡し電気的な不良
を発生させることが起きる。本発明の目的は半導体基板
をダイシングする際に金属がめくれ上がってバリとなる
ことのないスクライブ領域の構造を実現することにあ
る。
に半導体基板上のスクライブ領域上で保護絶縁膜が開口
され金属が露出した部分では、半導体基板をダイシング
する際に金属がめくれ上がってバリとなり、ボンディン
グワイヤーや実装のためのリードと短絡し電気的な不良
を発生させることが起きる。本発明の目的は半導体基板
をダイシングする際に金属がめくれ上がってバリとなる
ことのないスクライブ領域の構造を実現することにあ
る。
【０００４】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の半導体装置の製造方法は、半導体基板上
のスクライブ領域に形成されるモニタートランジスタの
回路からの引き出し電極を形成する金属配線パッドの部
分の保護絶縁膜の開口から露出する金属配線をエッチン
グすることを特徴とする。
めに、本発明の半導体装置の製造方法は、半導体基板上
のスクライブ領域に形成されるモニタートランジスタの
回路からの引き出し電極を形成する金属配線パッドの部
分の保護絶縁膜の開口から露出する金属配線をエッチン
グすることを特徴とする。
【０００５】
【作用】以上説明した本発明の半導体装置の製造方法に
よれば、半導体基板上のスクライブ領域に形成されるＴ
ＥＧのパッドの保護絶縁膜の開口から露出する部分をエ
ッチングで取り除くことによって、半導体基板をダイシ
ングする際に金属がめくれ上がってバリとなることのな
いスクライブ領域の構造を実現することができる。
よれば、半導体基板上のスクライブ領域に形成されるＴ
ＥＧのパッドの保護絶縁膜の開口から露出する部分をエ
ッチングで取り除くことによって、半導体基板をダイシ
ングする際に金属がめくれ上がってバリとなることのな
いスクライブ領域の構造を実現することができる。
【０００６】
【発明の実施の形態】本発明の半導体装置の製造方法の
一実施例について図面を参照にして説明する。図１にお
いて１０１はＴＥＧの金属配線パッド、１０２はＴＥＧ
のパッド部の保護絶縁膜の開口、１０３は実素子の金属
配線パッド、１０４は実素子のパッド部の保護絶縁膜の
開口、１０５はスクライブ領域を示す。スクライブ領域
にＴＥＧを形成する場合、半導体基板上に形成された半
導体装置の電気的特性を測定するためにＴＥＧのパッド
部分の保護絶縁膜を開口することが必要になる。これに
よって図４に示す従来例のようにスクライブ領域で保護
絶縁膜から露出した金属４０１のように半導体基板のダ
イシング時に切り口に沿ってめくれ上がり、ボンディン
グワイヤーや実装のためのリード４０７と短絡し電気的
な不良の原因となる。この対策として図３に示す従来例
のようにパッド３０１にスリット３０６を入れることが
行われることがあるが、実装のために実素子領域のパッ
ド上にバンプを形成する場合には本来バンプが形成され
てはならないスクライブ領域にメッキが成長するという
問題を引き起こす。これはバンプ形成のメッキを行う際
に本来バンプが形成されてはならないスクライブ領域は
レジストで覆われていなければならないが、レジストの
粘度が高いためにスリット３０６にレジストが入り込ま
ず気泡を形成することになり、その気泡がベークの際に
はじけてレジストに欠陥を生じるためである。このよう
な問題のために実装のために実素子領域のパッド上にバ
ンプを形成する場合のスクライブ領域のＴＥＧのパッド
にはスリット３０６を入れることができない。この場
合、図２に示すようにスクライブ領域のＴＥＧのパッド
が露出しないような構造をとればダイシング時のバリ発
生の問題は起こらないが、半導体基板上に形成された半
導体装置の電気的特性を測定するために最低限必要な数
のＴＥＧについてはパッド部分の保護絶縁膜を開口する
ことが必要になり、この部分ではダイシング時のバリ発
生の問題が避けられない。これに対して本発明では図１
のように半導体基板上に形成された半導体装置の電気的
特性を測定するために保護絶縁膜を開口した部分１０２
のＴＥＧのパッド金属１０１をエッチングすることによ
ってダイシング時のバリ発生の問題を解決することが可
能となる。
一実施例について図面を参照にして説明する。図１にお
いて１０１はＴＥＧの金属配線パッド、１０２はＴＥＧ
のパッド部の保護絶縁膜の開口、１０３は実素子の金属
配線パッド、１０４は実素子のパッド部の保護絶縁膜の
開口、１０５はスクライブ領域を示す。スクライブ領域
にＴＥＧを形成する場合、半導体基板上に形成された半
導体装置の電気的特性を測定するためにＴＥＧのパッド
部分の保護絶縁膜を開口することが必要になる。これに
よって図４に示す従来例のようにスクライブ領域で保護
絶縁膜から露出した金属４０１のように半導体基板のダ
イシング時に切り口に沿ってめくれ上がり、ボンディン
グワイヤーや実装のためのリード４０７と短絡し電気的
な不良の原因となる。この対策として図３に示す従来例
のようにパッド３０１にスリット３０６を入れることが
行われることがあるが、実装のために実素子領域のパッ
ド上にバンプを形成する場合には本来バンプが形成され
てはならないスクライブ領域にメッキが成長するという
問題を引き起こす。これはバンプ形成のメッキを行う際
に本来バンプが形成されてはならないスクライブ領域は
レジストで覆われていなければならないが、レジストの
粘度が高いためにスリット３０６にレジストが入り込ま
ず気泡を形成することになり、その気泡がベークの際に
はじけてレジストに欠陥を生じるためである。このよう
な問題のために実装のために実素子領域のパッド上にバ
ンプを形成する場合のスクライブ領域のＴＥＧのパッド
にはスリット３０６を入れることができない。この場
合、図２に示すようにスクライブ領域のＴＥＧのパッド
が露出しないような構造をとればダイシング時のバリ発
生の問題は起こらないが、半導体基板上に形成された半
導体装置の電気的特性を測定するために最低限必要な数
のＴＥＧについてはパッド部分の保護絶縁膜を開口する
ことが必要になり、この部分ではダイシング時のバリ発
生の問題が避けられない。これに対して本発明では図１
のように半導体基板上に形成された半導体装置の電気的
特性を測定するために保護絶縁膜を開口した部分１０２
のＴＥＧのパッド金属１０１をエッチングすることによ
ってダイシング時のバリ発生の問題を解決することが可
能となる。
【０００７】
【発明の効果】以上説明した本発明の半導体装置の製造
方法によれば、半導体基板をダイシングする際にスクラ
イブ領域上で金属がめくれ上がってバリとなり、ボンデ
ィングワイヤーや実装のためのリードと短絡して電気的
な不良を発生させることを防止することができるもので
ある。
方法によれば、半導体基板をダイシングする際にスクラ
イブ領域上で金属がめくれ上がってバリとなり、ボンデ
ィングワイヤーや実装のためのリードと短絡して電気的
な不良を発生させることを防止することができるもので
ある。
【図１】本発明の半導体装置の一実施例を示す断面図。
【図２】従来の半導体装置の実施例を示す断面図。
【図３】従来の半導体装置の実施例を示す平面図。
【図４】従来の半導体装置の実施例を示す断面図。
１０１、２０１、３０１、４０１ ＴＥＧの金属配線パ
ッド １０２ ＴＥＧのパッド部の保護絶縁膜の開口 １０３、２０３、４０３ 実素子の金属配線パッド １０４、２０４ 実素子のパッド部の保護絶縁膜の開口 １０５、２０５、３０５、４０５ スクライブ領域 ３０６ パッド部のスリット ４０７ ボンディングワイヤー
ッド １０２ ＴＥＧのパッド部の保護絶縁膜の開口 １０３、２０３、４０３ 実素子の金属配線パッド １０４、２０４ 実素子のパッド部の保護絶縁膜の開口 １０５、２０５、３０５、４０５ スクライブ領域 ３０６ パッド部のスリット ４０７ ボンディングワイヤー
Claims (1)
- 【請求項１】半導体基板上のスクライブ領域に形成され
るモニタートランジスタの回路からの引き出し電極を形
成する金属配線パッドの部分の保護絶縁膜の開口から露
出する金属配線をエッチングすることを特徴とする半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10006016A JPH11204525A (ja) | 1998-01-14 | 1998-01-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10006016A JPH11204525A (ja) | 1998-01-14 | 1998-01-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11204525A true JPH11204525A (ja) | 1999-07-30 |
Family
ID=11626911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10006016A Withdrawn JPH11204525A (ja) | 1998-01-14 | 1998-01-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11204525A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6426556B1 (en) * | 2001-01-16 | 2002-07-30 | Megic Corporation | Reliable metal bumps on top of I/O pads with test probe marks |
| US6511897B2 (en) | 2001-02-13 | 2003-01-28 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device as well as reticle and wafer used therein |
| JP2006516824A (ja) * | 2003-01-27 | 2006-07-06 | フリースケール セミコンダクター インコーポレイテッド | ウエハ・スクライブ領域の金属低減 |
| KR100699384B1 (ko) | 2004-09-29 | 2007-03-26 | 산요덴키가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
| US8901733B2 (en) | 2001-02-15 | 2014-12-02 | Qualcomm Incorporated | Reliable metal bumps on top of I/O pads after removal of test probe marks |
-
1998
- 1998-01-14 JP JP10006016A patent/JPH11204525A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6426556B1 (en) * | 2001-01-16 | 2002-07-30 | Megic Corporation | Reliable metal bumps on top of I/O pads with test probe marks |
| US6511897B2 (en) | 2001-02-13 | 2003-01-28 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device as well as reticle and wafer used therein |
| US8901733B2 (en) | 2001-02-15 | 2014-12-02 | Qualcomm Incorporated | Reliable metal bumps on top of I/O pads after removal of test probe marks |
| JP2006516824A (ja) * | 2003-01-27 | 2006-07-06 | フリースケール セミコンダクター インコーポレイテッド | ウエハ・スクライブ領域の金属低減 |
| KR100699384B1 (ko) | 2004-09-29 | 2007-03-26 | 산요덴키가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
| US7256420B2 (en) | 2004-09-29 | 2007-08-14 | Sanyo Electric Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US7820548B2 (en) | 2004-09-29 | 2010-10-26 | Sanyo Electric Co., Ltd. | Semiconductor device and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4628590A (en) | Method of manufacture of a semiconductor device | |
| JP3848080B2 (ja) | 半導体装置の製造方法 | |
| CN103311212B (zh) | 半导体装置 | |
| JPH08242046A (ja) | 温度ヒューズ付き半導体装置の構造 | |
| JP2003318344A (ja) | 半導体装置 | |
| JP2006210438A (ja) | 半導体装置およびその製造方法 | |
| JPH10154670A (ja) | 半導体装置の製造方法 | |
| JP2830351B2 (ja) | 半導体装置の接続方法 | |
| JP2005026582A (ja) | 半導体装置及びその半導体装置の製造方法 | |
| JPH11261010A (ja) | 半導体装置及びその製造方法 | |
| JPH11261010A5 (ja) | ||
| JP2001060567A (ja) | 半導体装置の製造方法 | |
| US11538775B2 (en) | Semiconductor device and method of manufacturing a semiconductor device | |
| JP2005032983A (ja) | 半導体装置およびその製造方法 | |
| KR20040074897A (ko) | 반도체 장치 | |
| JP3019065B2 (ja) | 半導体装置の接続方法 | |
| JP3848350B2 (ja) | 半導体装置 | |
| JP2001077142A (ja) | 半導体装置及びその製造方法 | |
| JPH10173015A (ja) | 半導体装置およびその製造方法 | |
| JP2001060568A (ja) | 半導体装置の製造方法 | |
| JP2002373909A (ja) | 半導体回路装置及びその製造方法 | |
| JP2008085043A (ja) | 半導体ウェハ、半導体チップおよび半導体チップの製造方法。 | |
| JP3856426B2 (ja) | 半導体装置及びその製造方法 | |
| JP4196954B2 (ja) | 半導体装置 | |
| JP3514149B2 (ja) | 突起電極形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050405 |