JPH0945675A - Semiconductor integrated circuit device and manufacturing method thereof - Google Patents

Semiconductor integrated circuit device and manufacturing method thereof

Info

Publication number
JPH0945675A
JPH0945675A JP7191344A JP19134495A JPH0945675A JP H0945675 A JPH0945675 A JP H0945675A JP 7191344 A JP7191344 A JP 7191344A JP 19134495 A JP19134495 A JP 19134495A JP H0945675 A JPH0945675 A JP H0945675A
Authority
JP
Japan
Prior art keywords
silicon oxide
oxide film
region
semiconductor
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7191344A
Other languages
Japanese (ja)
Inventor
Katsuyuki Asaka
勝征 朝香
Daisuke Okada
大介 岡田
Osamu Sato
佐藤  修
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP7191344A priority Critical patent/JPH0945675A/en
Publication of JPH0945675A publication Critical patent/JPH0945675A/en
Pending legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Bipolar Transistors (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】 【目的】 電気特性の優れた半導体集積回路装置および
それを簡単に製造できる半導体集積回路装置の製造方法
を提供する。 【構成】 n型半導体領域3の表面における半導体素子
形成領域およびフィールド絶縁膜形成領域の選択的な複
数の領域に表面酸化用マスク膜となる窒化シリコン膜を
形成する工程と、窒化シリコン膜をマスクとして、n型
半導体領域3の熱酸化処理を行い、n型半導体領域3の
表面にフィールド酸化シリコン膜6を形成することによ
り、フィールド酸化シリコン膜6の端部に形成される凸
部と類似の凸部をフィールド酸化シリコン膜6の内部に
複数個形成する工程と、n型半導体領域3の素子形成領
域に半導体素子を形成する工程を有するものとする。
(57) [Abstract] [PROBLEMS] To provide a semiconductor integrated circuit device having excellent electric characteristics and a method for manufacturing the semiconductor integrated circuit device which can be easily manufactured. A step of forming a silicon nitride film to be a mask film for surface oxidation in a plurality of selective regions of a semiconductor element forming region and a field insulating film forming region on the surface of the n-type semiconductor region 3, and a mask of the silicon nitride film As a result, thermal oxidation treatment of the n-type semiconductor region 3 is performed, and the field silicon oxide film 6 is formed on the surface of the n-type semiconductor region 3. It includes a step of forming a plurality of convex portions inside the field silicon oxide film 6 and a step of forming a semiconductor element in the element forming region of the n-type semiconductor region 3.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体集積回路装置お
よびその製造方法に関し、特に、電気特性の優れた半導
体集積回路装置の製造方法に適用して有効な技術に関す
るものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor integrated circuit device and a method of manufacturing the same, and more particularly to a technique effective when applied to a method of manufacturing a semiconductor integrated circuit device having excellent electric characteristics.

【0002】[0002]

【従来の技術】本発明者が検討した半導体集積回路装置
の製造方法において、半導体領域の選択的な領域に素子
分離用絶縁膜であるLOCOS(Local Oxidation of S
ilicon)構造のフィールド絶縁膜である酸化シリコン膜
を熱酸化処理により形成した後、半導体領域の活性領域
にnpnトランジスタなどのバイポーラトランジスタを
形成している。
2. Description of the Related Art In a method of manufacturing a semiconductor integrated circuit device studied by the present inventor, a LOCOS (Local Oxidation of SOT) which is an insulating film for element isolation is selectively formed in a semiconductor region.
After forming a silicon oxide film which is a field insulating film having an (ilicon) structure by a thermal oxidation process, a bipolar transistor such as an npn transistor is formed in an active region of a semiconductor region.

【0003】なお、バイポーラトランジスタの製造技術
について記載されている文献としては、例えば特開昭5
8−43573号公報に記載されているものがある。
Documents describing the manufacturing technology of bipolar transistors include, for example, Japanese Patent Laid-Open No.
There is one described in Japanese Patent Publication No. 8-43573.

【0004】[0004]

【発明が解決しようとする課題】ところが、前述した半
導体集積回路装置の製造技術においては、以下に述べる
ような問題点があることを本発明者は見い出した。
However, the inventor of the present invention has found that the above-mentioned manufacturing technique of the semiconductor integrated circuit device has the following problems.

【0005】すなわち、半導体集積回路装置の製造歩留
りを向上するために、電気特性の悪化したnpnトラン
ジスタを解析した結果、コレクタ−エミッタ間耐圧の低
下が発生していることを見い出した。
That is, in order to improve the manufacturing yield of the semiconductor integrated circuit device, as a result of analyzing the npn transistor having deteriorated electric characteristics, it was found that the breakdown voltage between the collector and the emitter was lowered.

【0006】半導体集積回路装置におけるnpnトラン
ジスタのコレクタ−エミッタ間耐圧の低下の原因を解析
した結果、半導体集積回路装置の製造工程である酸化シ
リコン膜をCVD(Chemical Vapor Deposition)法によ
り形成するなどのウエハ処理において、重金属の汚染が
発生し、特に鉄(Fe)がLOCOS構造の酸化シリコ
ン膜の端部に集中していることにより、その鉄汚染によ
り半導体集積回路装置におけるnpnトランジスタのコ
レクタ−エミッタ間耐圧の低下が発生していることを見
い出した。
As a result of analyzing the cause of the decrease in the collector-emitter breakdown voltage of the npn transistor in the semiconductor integrated circuit device, a silicon oxide film which is a manufacturing process of the semiconductor integrated circuit device is formed by a CVD (Chemical Vapor Deposition) method. During wafer processing, heavy metal contamination occurs, and particularly iron (Fe) is concentrated at the end of the silicon oxide film of the LOCOS structure. Due to the iron contamination, between the collector and emitter of the npn transistor in the semiconductor integrated circuit device. It was found that the breakdown voltage had dropped.

【0007】本発明の目的は、電気特性の優れた半導体
集積回路装置を提供することにある。
An object of the present invention is to provide a semiconductor integrated circuit device having excellent electric characteristics.

【0008】本発明の他の目的は、電気特性の優れた半
導体集積回路装置を簡単に製造できる半導体集積回路装
置の製造方法を提供することにある。
Another object of the present invention is to provide a method of manufacturing a semiconductor integrated circuit device which can easily manufacture a semiconductor integrated circuit device having excellent electric characteristics.

【0009】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

【0010】[0010]

【課題を解決するための手段】本発明において開示され
る発明のうち、代表的なものの概要を説明すれば、以下
の通りである。
The typical ones of the inventions disclosed in the present invention will be outlined below.

【0011】本発明の半導体集積回路装置の製造方法
は、半導体基板などの半導体領域の表面における半導体
素子形成領域およびフィールド絶縁膜形成領域の選択的
な複数の領域に表面酸化用マスク膜を形成する工程と、
表面酸化用マスク膜をマスクとして、半導体領域の熱酸
化処理を行い、半導体領域の表面にフィールド絶縁膜と
なる酸化シリコン膜を形成することにより、酸化シリコ
ン膜の端部に形成される凸部と類似の凸部を酸化シリコ
ン膜の内部に複数個形成する工程と、半導体領域の半導
体素子形成領域に半導体素子を形成する工程を有するも
のである。
According to the method of manufacturing a semiconductor integrated circuit device of the present invention, a surface oxidation mask film is formed in a plurality of selective regions of a semiconductor element forming region and a field insulating film forming region on the surface of a semiconductor region such as a semiconductor substrate. Process,
Thermal oxidation treatment of the semiconductor region is performed by using the surface oxidation mask film as a mask, and a silicon oxide film serving as a field insulating film is formed on the surface of the semiconductor region, thereby forming a convex portion formed at an end portion of the silicon oxide film. It has a step of forming a plurality of similar convex portions inside a silicon oxide film and a step of forming a semiconductor element in a semiconductor element forming region of a semiconductor region.

【0012】[0012]

【作用】[Action]

(1)前記した本発明の半導体集積回路装置の製造方法
によれば、表面酸化用マスク膜をマスクとして、半導体
領域の熱酸化処理を行い、半導体領域の表面にフィール
ド絶縁膜となる酸化シリコン膜を形成することにより、
酸化シリコン膜の端部に形成される凸部と類似の凸部を
酸化シリコン膜の内部に複数個形成する工程を有するこ
とにより、フィールド絶縁膜となる酸化シリコン膜の端
部および内部に複数個の凸部が形成されるので、この複
数の凸部の酸化シリコン膜に製造工程において重金属汚
染として酸化シリコン膜に添加される鉄を複数個の凸部
に分散させることができる。
(1) According to the above-described method for manufacturing a semiconductor integrated circuit device of the present invention, the surface oxidation mask film is used as a mask to thermally oxidize the semiconductor region, and a silicon oxide film serving as a field insulating film is formed on the surface of the semiconductor region. By forming
By having a step of forming a plurality of protrusions similar to the protrusions formed on the end portion of the silicon oxide film inside the silicon oxide film, a plurality of protrusions are formed on the end portion and inside the silicon oxide film to be the field insulating film. Since the protrusions are formed, iron added to the silicon oxide film as heavy metal contamination in the manufacturing process can be dispersed in the plurality of protrusions of the silicon oxide film.

【0013】図9は、本発明者の検討結果を示すグラフ
図であり、半導体集積回路装置におけるnpnトランジ
スタのコレクタ−エミッタ間耐圧不良が原因となってい
る製造歩留りとフィールド絶縁膜となる酸化シリコン膜
の端部の凸部における鉄濃度との関係を示すグラフ図で
ある。
FIG. 9 is a graph showing the results of the study by the present inventor. The manufacturing yield and the silicon oxide serving as a field insulating film due to the collector-emitter breakdown voltage defect of the npn transistor in the semiconductor integrated circuit device. It is a graph which shows the relationship with the iron concentration in the convex part of the edge part of a film | membrane.

【0014】図9からも明らかなように、フィールド絶
縁膜となる酸化シリコン膜の端部の凸部の鉄濃度が低い
ほど半導体集積回路装置におけるnpnトランジスタの
コレクタ−エミッタ間耐圧不良が原因となっている製造
歩留りが高くなることを本発明者は見い出した。
As is clear from FIG. 9, the lower the iron concentration in the convex portion at the end of the silicon oxide film which becomes the field insulating film, the lower the collector-emitter breakdown voltage of the npn transistor in the semiconductor integrated circuit device. The present inventor has found that the manufacturing yield is increased.

【0015】また、図10は、本発明者の検討結果を示
すグラフ図であり、半導体集積回路装置を製造する半導
体領域を有するウエハにおける中心、オリフラ側および
オリフラ側と反対の位置にあるトップ側におけるフィー
ルド絶縁膜となる酸化シリコン膜の端部の凸部とそれら
の各位置における鉄濃度との関係を示すグラフ図であ
る。
FIG. 10 is a graph showing the results of the study conducted by the present inventor. The center side, the orientation flat side, and the top side of the wafer opposite to the orientation flat side in a wafer having a semiconductor region for manufacturing a semiconductor integrated circuit device. FIG. 6 is a graph showing the relationship between the protrusions at the ends of the silicon oxide film serving as the field insulating film and the iron concentration at each position.

【0016】図10からも明らかなように、ウエハの位
置により鉄濃度は異なり、ウエハにおける中心よりもオ
リフラ側およびトップ側におけるフィールド絶縁膜とな
る酸化シリコン膜の端部の凸部における鉄濃度が高いこ
とを本発明者は見い出した。
As is clear from FIG. 10, the iron concentration differs depending on the position of the wafer, and the iron concentration in the convex portion at the end of the silicon oxide film which becomes the field insulating film on the orientation flat side and the top side of the center of the wafer is different. The inventor has found that it is high.

【0017】前記した本発明の半導体集積回路装置の製
造方法は、前述した本発明者の検討結果を考慮したもの
であり、半導体素子の周辺のフィールド絶縁膜である酸
化シリコン膜における凸部に存在する鉄が少量のものと
なることにより、この鉄により例えばnpnトランジス
タのコレクタ−エミッタ間耐圧などの半導体素子の電気
特性を劣化させることがなくなり、電気特性の優れた半
導体素子を製作することができると共に高製造歩留りを
もって半導体集積回路装置を製作することができる。
The above-described method for manufacturing a semiconductor integrated circuit device of the present invention takes into consideration the results of the study conducted by the present inventor, and is present in the convex portion of the silicon oxide film which is the field insulating film around the semiconductor element. By using a small amount of iron, the iron does not deteriorate the electrical characteristics of the semiconductor element such as the collector-emitter breakdown voltage of the npn transistor, and a semiconductor element having excellent electrical characteristics can be manufactured. At the same time, a semiconductor integrated circuit device can be manufactured with a high manufacturing yield.

【0018】(2)前記した本発明の半導体集積回路装
置の製造方法によれば、半導体基板などの半導体領域の
表面における半導体素子形成領域およびフィールド絶縁
膜形成領域の選択的な複数の領域に表面酸化用マスク膜
を形成した後に、表面酸化用マスク膜をマスクとして、
半導体領域の熱酸化処理を行い、半導体領域の表面にフ
ィールド絶縁膜となる酸化シリコン膜を形成する際に、
酸化シリコン膜の端部に形成される凸部と類似の凸部を
酸化シリコン膜の内部に複数個形成する工程を有するこ
とにより、フィールド絶縁膜となる酸化シリコン膜を形
成する際に内部に複数個の凸部が形成されるので、簡単
な製造工程を用いて酸化シリコン膜に複数の凸部を形成
することができる。
(2) According to the method for manufacturing a semiconductor integrated circuit device of the present invention described above, the surface is formed in a plurality of selective regions of the semiconductor element forming region and the field insulating film forming region on the surface of the semiconductor region such as a semiconductor substrate. After forming the oxidation mask film, using the surface oxidation mask film as a mask,
When performing thermal oxidation treatment on the semiconductor region and forming a silicon oxide film to be a field insulating film on the surface of the semiconductor region,
By having a step of forming a plurality of protrusions similar to the protrusions formed at the end portion of the silicon oxide film inside the silicon oxide film, a plurality of protrusions are formed inside when forming the silicon oxide film to be the field insulating film. Since the individual protrusions are formed, it is possible to form a plurality of protrusions on the silicon oxide film using a simple manufacturing process.

【0019】その結果、半導体集積回路装置の製造工程
が簡単になると共に製造工程数も最小限にすることがで
きる。
As a result, the manufacturing process of the semiconductor integrated circuit device can be simplified and the number of manufacturing processes can be minimized.

【0020】[0020]

【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。なお、実施例を説明するための全図におい
て同一機能を有するものは同一の符号を付し、重複説明
は省略する。
Embodiments of the present invention will be described below in detail with reference to the drawings. In all the drawings for explaining the embodiments, those having the same function are designated by the same reference numerals, and a duplicate description will be omitted.

【0021】(実施例1)図1〜図5は、本発明の一実
施例である半導体集積回路装置の製造工程を示す概略断
面図である。図1〜図5を用いて、本発明の半導体集積
回路装置の製造方法について説明する。
(Embodiment 1) FIGS. 1 to 5 are schematic sectional views showing a manufacturing process of a semiconductor integrated circuit device according to an embodiment of the present invention. A method of manufacturing a semiconductor integrated circuit device according to the present invention will be described with reference to FIGS.

【0022】まず、図1に示すように、例えばp型のシ
リコン単結晶からなる半導体基板1の表面に埋め込み領
域となる高不純物濃度のn型半導体領域2を形成した後
その上部に、エピタキシャル成長法によりn型半導体領
域3を形成する。これらの製造工程は、先行技術を用い
て行うことができる。なお、図示を省略しているが、n
型半導体領域3の選択的な領域にpn接合による素子分
離用のp型半導体領域が形成されている。
First, as shown in FIG. 1, an n-type semiconductor region 2 having a high impurity concentration to be a buried region is formed on the surface of a semiconductor substrate 1 made of, for example, p-type silicon single crystal, and then an epitaxial growth method is performed on the n-type semiconductor region 2. Thus, the n-type semiconductor region 3 is formed. These manufacturing steps can be performed using prior art. Although not shown, n
A p-type semiconductor region for element isolation by a pn junction is formed in a selective region of the type semiconductor region 3.

【0023】次に、n型半導体領域3の表面に酸化シリ
コン膜(図示を省略)を形成した後、表面酸化用マスク
膜となる例えば窒化シリコン膜4を形成した後、フォト
リソグラフィ技術と選択エッチング技術とを用いて窒化
シリコン膜4の選択的な領域を取り除いて、素子分離用
絶縁膜であるフィールド酸化シリコン膜を形成する際の
表面酸化用マスク膜となる窒化シリコン膜4のパターン
を形成する。
Next, after forming a silicon oxide film (not shown) on the surface of the n-type semiconductor region 3, for example, a silicon nitride film 4 serving as a surface oxidation mask film is formed, and then a photolithography technique and selective etching are performed. A selective region of the silicon nitride film 4 is removed by using a technique to form a pattern of the silicon nitride film 4 which serves as a surface oxidation mask film when forming a field silicon oxide film which is an element isolation insulating film. .

【0024】前述した酸化シリコン膜は窒化シリコン膜
4とn型半導体領域3との間のストレスを緩和するため
に形成するものであり、薄膜のパッド酸化膜(pad oxid
e)として機能させるものである。
The above-mentioned silicon oxide film is formed to relieve the stress between the silicon nitride film 4 and the n-type semiconductor region 3, and is a thin pad oxide film (pad oxid film).
It is intended to function as e).

【0025】次に、図2に示すように、窒化シリコン膜
4をマスクにして、表面が露出しているn型半導体領域
3をエッチングし、複数の溝5を所定の間隔で形成す
る。
Then, as shown in FIG. 2, using the silicon nitride film 4 as a mask, the n-type semiconductor region 3 whose surface is exposed is etched to form a plurality of grooves 5 at predetermined intervals.

【0026】次に、図3に示すように、窒化シリコン膜
4をマスクとして使用して、熱酸化処理を行い、n型半
導体領域3の表面にフィールド酸化シリコン膜6を形成
する。
Next, as shown in FIG. 3, using the silicon nitride film 4 as a mask, a thermal oxidation process is performed to form a field silicon oxide film 6 on the surface of the n-type semiconductor region 3.

【0027】すなわち、フィールド酸化シリコン膜6
は、LOCOS(Local Oxidation ofSilicon)技術を
用いて形成される。このとき、フィールド酸化シリコン
膜6を形成する領域にあらかじめ溝5が形成されている
ことにより、フィールド酸化シリコン膜6をn型半導体
領域3に埋め込んだ形状として、n型半導体領域3から
フィールド酸化シリコン膜6が突出している高さを低下
させることができる。
That is, the field silicon oxide film 6
Are formed using a LOCOS (Local Oxidation of Silicon) technique. At this time, since the groove 5 is formed in advance in the region where the field silicon oxide film 6 is formed, the field silicon oxide film 6 is embedded in the n-type semiconductor region 3 to form the field silicon oxide from the n-type semiconductor region 3. The protruding height of the membrane 6 can be reduced.

【0028】なお、溝5を設けることなく、窒化シリコ
ン膜4をマスクとして使用して、熱酸化処理を行い、n
型半導体領域3の表面にフィールド酸化シリコン膜6を
形成する態様とすることもできる。
It should be noted that, without providing the groove 5, the silicon nitride film 4 is used as a mask to perform thermal oxidation treatment,
The field silicon oxide film 6 may be formed on the surface of the type semiconductor region 3.

【0029】フィールド酸化シリコン膜6は、窒化シリ
コン膜4により保護されていないn型半導体領域3に厚
膜をもって形成される。
The field silicon oxide film 6 is formed as a thick film in the n-type semiconductor region 3 which is not protected by the silicon nitride film 4.

【0030】この場合の熱酸化処理により、n型半導体
領域3のシリコン原子が消費されるので、でき上がった
構造には段差が生じる。
Since the silicon oxide in the n-type semiconductor region 3 is consumed by the thermal oxidation process in this case, a step is formed in the finished structure.

【0031】また、フィールド酸化シリコン膜6が窒化
シリコン膜4の端部の下にも形成されることにより、そ
の横方向の広がりと縦方向の広がりとは同程度となるの
で、この領域にバーズビーク(bird's beak)領域が形成
される。
Further, since the field silicon oxide film 6 is formed below the end portion of the silicon nitride film 4 as well, the lateral spread and the vertical spread thereof are substantially the same, so that the bird's beak is formed in this region. A (bird's beak) area is formed.

【0032】すなわち、フィールド酸化シリコン膜6の
端部にバーズビーク(bird's beak)領域が形成されるこ
とにより、その領域に凸部が形成された状態となる。
That is, a bird's beak region is formed at the end of the field silicon oxide film 6 so that a convex portion is formed in that region.

【0033】本実施例の特徴は、このバーズビーク領域
の凸部を積極的に活用するものであり、フィールド酸化
シリコン膜6の各領域において特にこの凸部に重金属汚
染となる鉄が集中された状態となることにより、この凸
部をフィールド酸化シリコン膜6に複数個形成して、各
々の凸部に鉄を分散させるようにして、特に素子形成領
域の周辺のフィールド酸化シリコン膜6の端部における
凸部に存在する鉄を少なくして、素子の電気特性が悪化
する現象を低減することを行っている。
The feature of this embodiment is that the convex portion of the bird's beak region is positively utilized, and in each region of the field silicon oxide film 6, iron which becomes heavy metal contamination is concentrated especially on the convex portion. Therefore, a plurality of the protrusions are formed on the field silicon oxide film 6, and iron is dispersed in each of the protrusions, particularly in the end portion of the field silicon oxide film 6 around the element formation region. The amount of iron existing in the convex portion is reduced to reduce the phenomenon that the electric characteristics of the element are deteriorated.

【0034】具体的には、フィールド絶縁膜形成領域の
選択的な複数の領域にフィールド絶縁膜を熱酸化処理に
より形成する際のマスクとなる窒化シリコン膜4を設け
ておき、熱酸化処理によりフィールド酸化シリコン膜6
を形成する際に、そのフィールド酸化シリコン膜6の内
部に複数個のバーズビーク領域を形成して、その領域に
重金属汚染となる鉄を分散させるためにの凸部を形成す
るものである。
Specifically, the silicon nitride film 4 serving as a mask when the field insulating film is formed by the thermal oxidation process is provided in a plurality of selective regions of the field insulating film forming region, and the field is formed by the thermal oxidation process. Silicon oxide film 6
When forming the above, a plurality of bird's beak regions are formed inside the field silicon oxide film 6, and a convex portion for dispersing iron that becomes heavy metal contamination is formed in the region.

【0035】次に、図4に示すように、不要となった窒
化シリコン膜4をエッチングにより取り除く作業を行
う。
Next, as shown in FIG. 4, a work of removing the unnecessary silicon nitride film 4 by etching is performed.

【0036】次に、図5に示すように、素子形成領域に
例えばnpnトランジスタを形成する。
Next, as shown in FIG. 5, for example, an npn transistor is formed in the element forming region.

【0037】すなわち、素子形成領域にCVD法により
酸化シリコン膜7を形成した後、例えばリン(P)およ
びホウ素(B)のイオン注入とアニール処理により、コ
レクタの高不純物濃度のn型のコンタクト領域8、ベー
スの高不純物濃度のp型のコンタクト領域9、p型のベ
ース領域10を形成する。
That is, after forming the silicon oxide film 7 in the element formation region by the CVD method, for example, ion implantation of phosphorus (P) and boron (B) and an annealing treatment are performed to form an n-type contact region of the collector with a high impurity concentration. 8. A high-impurity-concentration p-type contact region 9 and a p-type base region 10 are formed.

【0038】次に、酸化シリコン膜7のエミッタ電極形
成領域を選択的に取り除いて開口部を形成し、その領域
に多結晶シリコン膜を用いてエミッタ電極11を形成し
た後、多結晶シリコン膜に添加されている例えばヒ素
(As)などのn型の不純物を拡散してn型のエミッタ
領域12を形成する。
Next, the emitter electrode forming region of the silicon oxide film 7 is selectively removed to form an opening, and the emitter electrode 11 is formed in that region using the polycrystalline silicon film, and then the polycrystalline silicon film is formed. The added n-type impurity such as arsenic (As) is diffused to form the n-type emitter region 12.

【0039】なお、前述したフィールド酸化シリコン膜
6の製造工程を用いて、npnトランジスタのコレクタ
電極の表面への引き出し領域となるコレクタのn型のコ
ンタクト領域8とベースのp型のコンタクト領域9およ
びp型のベース領域10の間にフィールド酸化シリコン
膜を形成する態様とすることができる。
By the use of the manufacturing process of the field silicon oxide film 6 described above, the n-type contact region 8 of the collector and the p-type contact region 9 of the base, which are the extraction regions to the surface of the collector electrode of the npn transistor, are formed. The field silicon oxide film may be formed between the p-type base regions 10.

【0040】次に、図示していないが、多層配線構造の
配線膜と層間絶縁膜などを形成し、半導体集積回路装置
の製造工程を完了する。
Next, although not shown, a wiring film having a multi-layer wiring structure and an interlayer insulating film are formed, and the manufacturing process of the semiconductor integrated circuit device is completed.

【0041】前述した本実施例の半導体集積回路装置の
製造方法によれば、表面酸化用マスク膜である複数個の
窒化シリコン膜4をマスクとして、n型半導体領域3の
熱酸化処理を行い、n型半導体領域3の表面にフィール
ド酸化シリコン膜6を形成することにより、フィールド
酸化シリコン膜6の端部に形成される凸部と類似の凸部
をフィールド酸化シリコン膜6の内部に複数個形成する
工程を有することにより、フィールド酸化シリコン膜6
の端部および内部に複数個の凸部が形成されるので、こ
の複数の凸部のフィールド酸化シリコン膜6に製造工程
において重金属汚染としてフィールド酸化シリコン膜6
に取り込まれる鉄を複数個の凸部に分散させることがで
きる。
According to the method for manufacturing the semiconductor integrated circuit device of the present embodiment described above, the n-type semiconductor region 3 is thermally oxidized by using the plurality of silicon nitride films 4 which are surface oxidation mask films as masks, By forming the field silicon oxide film 6 on the surface of the n-type semiconductor region 3, a plurality of projections similar to the projections formed at the ends of the field silicon oxide film 6 are formed inside the field silicon oxide film 6. By including the step of
Since a plurality of convex portions are formed at the ends and inside of the field silicon oxide film 6, the plurality of convex portions of the field silicon oxide film 6 are contaminated as heavy metal contamination in the manufacturing process.
The iron taken in can be dispersed in the plurality of convex portions.

【0042】その結果、半導体素子の周辺のフィールド
酸化シリコン膜6における凸部に存在する鉄が少量のも
のとなることにより、この鉄により例えばnpnトラン
ジスタのコレクタ−エミッタ間耐圧などの半導体素子の
電気特性を劣化させることがなくなり、電気特性の優れ
た半導体素子を製作することができると共に高製造歩留
りをもって半導体集積回路装置を製作することができ
る。
As a result, a small amount of iron is present in the convex portion of the field silicon oxide film 6 around the semiconductor element, and this iron causes the electrical characteristics of the semiconductor element such as the collector-emitter breakdown voltage of the npn transistor. It is possible to manufacture a semiconductor element having excellent electric characteristics without deteriorating the characteristics, and it is possible to manufacture a semiconductor integrated circuit device with a high manufacturing yield.

【0043】また、前述した本実施例の半導体集積回路
装置の製造方法によれば、n型半導体領域3の表面にお
ける素子形成領域およびフィールド絶縁膜形成領域の選
択的な複数の領域に表面酸化用マスク膜となる窒化シリ
コン膜4を形成した後に、表面酸化用マスク膜となる窒
化シリコン膜6をマスクとして、n型半導体領域3の熱
酸化処理を行い、n型半導体領域3の表面にフィールド
酸化シリコン膜6を形成する際に、フィールド酸化シリ
コン膜6の端部に形成される凸部と類似の凸部をフィー
ルド酸化シリコン膜6の内部に複数個形成する工程を有
することにより、フィールド酸化シリコン膜6を形成す
る際に内部に複数個の凸部が形成されるので、簡単な製
造工程を用いてフィールド酸化シリコン膜6に複数の凸
部を形成することができる。
Further, according to the method for manufacturing the semiconductor integrated circuit device of the present embodiment described above, surface oxidation is performed on a plurality of selective regions of the element forming region and the field insulating film forming region on the surface of the n-type semiconductor region 3. After the silicon nitride film 4 serving as a mask film is formed, the silicon nitride film 6 serving as a surface oxidation mask film is used as a mask to perform thermal oxidation treatment on the n-type semiconductor region 3 to perform field oxidation on the surface of the n-type semiconductor region 3. By forming a plurality of protrusions similar to the protrusions formed at the end of the field silicon oxide film 6 inside the field silicon oxide film 6 when forming the silicon film 6, Since a plurality of protrusions are formed inside when forming the film 6, it is necessary to form a plurality of protrusions on the field silicon oxide film 6 using a simple manufacturing process. It can be.

【0044】その結果、半導体集積回路装置の製造工程
が簡単になると共に製造工程数も最小限にすることがで
きる。
As a result, the manufacturing process of the semiconductor integrated circuit device can be simplified and the number of manufacturing processes can be minimized.

【0045】前述した本実施例の半導体集積回路装置の
製造方法によれば、フィールド酸化シリコン膜6のバー
ズビーク領域の凸部を積極的に活用するものであり、フ
ィールド酸化シリコン膜6の各領域において特にこの凸
部に重金属汚染となる鉄が集中的した状態となることに
より、この凸部をフィールド酸化シリコン膜6に複数個
形成して、各々の凸部に鉄を分散させるようにして、特
に素子形成領域の周辺のフィールド酸化シリコン膜6の
端部における凸部に存在する鉄を少なくして、素子の電
気特性が悪化する現象を低減することを行っている。
According to the method for manufacturing the semiconductor integrated circuit device of the present embodiment described above, the convex portion of the bird's beak region of the field silicon oxide film 6 is positively utilized, and in each region of the field silicon oxide film 6. In particular, since iron, which is a heavy metal contamination, is concentrated on the convex portions, a plurality of the convex portions are formed on the field silicon oxide film 6, and the iron is dispersed in each convex portion. The amount of iron existing in the convex portion at the end portion of the field silicon oxide film 6 around the element forming region is reduced to reduce the phenomenon that the electric characteristics of the element are deteriorated.

【0046】具体的には、フィールド絶縁膜形成領域の
選択的な複数の領域にフィールド絶縁膜を熱酸化処理に
より形成する際のマスクとなる窒化シリコン膜4を設け
ておき、熱酸化処理によりフィールド酸化シリコン膜6
を形成する際に、そのフィールド酸化シリコン膜6の内
部に複数個のバーズビーク領域を形成して、その領域に
重金属汚染となる鉄を分散させるための凸部を形成する
ものである。
Specifically, the silicon nitride film 4 serving as a mask when the field insulating film is formed by the thermal oxidation process is provided in a plurality of selective regions of the field insulating film formation region, and the field is formed by the thermal oxidation process. Silicon oxide film 6
During the formation, a plurality of bird's beak regions are formed inside the field silicon oxide film 6, and a convex portion for dispersing iron that becomes heavy metal contamination is formed in the region.

【0047】したがって、前述した本実施例の半導体集
積回路装置の製造方法は、半導体基板1の上に形成され
ているn型半導体領域3にフィールド酸化シリコン膜6
を形成するものであるが、半導体基板1またはSOI
(Silicon on Insulator)基板における半導体領域の表
面にフィールド酸化シリコン膜6を形成する態様とする
ことができる。
Therefore, according to the method of manufacturing the semiconductor integrated circuit device of this embodiment described above, the field silicon oxide film 6 is formed in the n-type semiconductor region 3 formed on the semiconductor substrate 1.
To form the semiconductor substrate 1 or the SOI.
The field silicon oxide film 6 may be formed on the surface of the semiconductor region of the (Silicon on Insulator) substrate.

【0048】また、前述した本実施例の半導体集積回路
装置の製造方法は、半導体基板1の上に形成されている
n型半導体領域3にフィールド酸化シリコン膜6を形成
し、素子形成領域にnpnトランジスタを形成するもの
であるが、n型半導体領域3、半導体基板1またはSO
I基板における半導体領域の表面にフィールド酸化シリ
コン膜6を形成した後、その半導体領域の素子形成領域
にpnpトランジスタなどのバイポーラトランジスタ、
MOSFET、CMOSFETまたはBiCMOSFE
Tなどの種々の半導体素子を形成する態様とすることが
できる。
Further, in the method of manufacturing the semiconductor integrated circuit device of this embodiment described above, the field silicon oxide film 6 is formed in the n-type semiconductor region 3 formed on the semiconductor substrate 1 and the npn is formed in the element forming region. Although forming a transistor, the n-type semiconductor region 3, the semiconductor substrate 1 or the SO
After the field silicon oxide film 6 is formed on the surface of the semiconductor region in the I substrate, a bipolar transistor such as a pnp transistor is formed in the element forming region of the semiconductor region.
MOSFET, CMOSFET or BiCMOS FE
Various semiconductor elements such as T can be formed.

【0049】本実施例の半導体集積回路装置の製造方法
によれば、半導体素子の周辺のフィールド酸化シリコン
膜6における凸部に存在する鉄が少量のものとなること
により、この鉄により種々の半導体素子の電気特性を劣
化させることがなくなり、電気特性の優れた半導体素子
を製作することができると共に簡単な製造工程により高
製造歩留りをもって半導体集積回路装置を製作すること
ができる。
According to the method of manufacturing the semiconductor integrated circuit device of the present embodiment, a small amount of iron is present in the convex portion of the field silicon oxide film 6 around the semiconductor element, so that various semiconductors are produced by this iron. The electric characteristics of the element are not deteriorated, a semiconductor element having excellent electric characteristics can be manufactured, and a semiconductor integrated circuit device can be manufactured with a high manufacturing yield by a simple manufacturing process.

【0050】(実施例2)図6は、本発明の他の実施例
である半導体集積回路装置の製造工程を示す概略断面図
である。
(Embodiment 2) FIG. 6 is a schematic sectional view showing a manufacturing process of a semiconductor integrated circuit device according to another embodiment of the present invention.

【0051】本実施例の半導体集積回路装置の製造工程
は、n型半導体領域3の表面にフィールド酸化シリコン
膜6を形成する製造工程において、半導体基板1の裏面
に複数個のバーズビーク領域を有する酸化シリコン膜1
3を形成することを特徴としている。
In the manufacturing process of the semiconductor integrated circuit device of this embodiment, in the manufacturing process of forming the field silicon oxide film 6 on the surface of the n-type semiconductor region 3, the oxidation having a plurality of bird's beak regions on the back surface of the semiconductor substrate 1 is performed. Silicon film 1
3 is formed.

【0052】酸化シリコン膜13の製造工程は、前述し
た実施例1におけるn型半導体領域3の表面にフィール
ド酸化シリコン膜6を形成する製造工程と類似の製造工
程であり、異なる点は、n型半導体領域3の素子形成領
域に窒化シリコン膜4を設けているが、半導体基板の裏
面には素子形成領域となる領域がないことにより、素子
形成領域における窒化シリコン膜4を設けることを省略
している点にある。
The manufacturing process of the silicon oxide film 13 is a manufacturing process similar to the manufacturing process of forming the field silicon oxide film 6 on the surface of the n-type semiconductor region 3 in the first embodiment described above. Although the silicon nitride film 4 is provided in the element formation region of the semiconductor region 3, the provision of the silicon nitride film 4 in the element formation region is omitted because there is no region to be the element formation region on the back surface of the semiconductor substrate. There is a point.

【0053】前述した製造工程以外は、前述した実施例
1の半導体集積回路装置の製造工程と同一であることに
より、説明を省略する。
Except for the manufacturing process described above, the manufacturing process is the same as the manufacturing process for the semiconductor integrated circuit device according to the first embodiment described above, and a description thereof will be omitted.

【0054】本実施例において、半導体基板の裏面に形
成された酸化シリコン膜13の複数のバーズビーク領域
が形成されることにより、その領域に凸部が形成された
状態となる。
In this embodiment, by forming a plurality of bird's beak regions of the silicon oxide film 13 formed on the back surface of the semiconductor substrate, convex portions are formed in those regions.

【0055】本実施例の特徴は、このバーズビーク領域
の凸部を積極的に活用するものであり、フィールド酸化
シリコン膜6および酸化シリコン膜13の各領域におい
て特にこの凸部に重金属汚染となる鉄が集中した状態と
なることにより、この凸部をフィールド酸化シリコン膜
6および酸化シリコン膜13に複数個形成して、各々の
凸部に鉄を分散させるようにして、特に素子形成領域の
周辺のフィールド酸化シリコン膜6の端部における凸部
に存在する鉄を少なくして、素子の電気特性が悪化する
現象を低減することを行っている。
The feature of this embodiment is that the convex portion of the bird's beak region is positively utilized, and in each region of the field silicon oxide film 6 and the silicon oxide film 13, iron which becomes heavy metal contamination particularly in the convex portion is formed. Are concentrated on the field silicon oxide film 6 and the silicon oxide film 13 so that iron is dispersed in each of the convex portions, particularly in the periphery of the element formation region. The amount of iron present in the convex portion at the end portion of the field silicon oxide film 6 is reduced to reduce the phenomenon that the electric characteristics of the element are deteriorated.

【0056】具体的には、フィールド絶縁膜形成領域お
よび半導体基板1の裏面の選択的な複数の領域にフィー
ルド酸化シリコン膜6および酸化シリコン膜13を熱酸
化処理により形成する際のマスクとなる窒化シリコン膜
4を設けておき、熱酸化処理によりフィールド酸化シリ
コン膜6および酸化シリコン膜13を形成する際に、そ
のフィールド酸化シリコン膜6および酸化シリコン膜1
3の内部に複数個のバーズビーク領域を形成して、その
領域に重金属汚染となる鉄を分散させるための凸部を形
成するものである。
Specifically, nitriding is used as a mask when the field silicon oxide film 6 and the silicon oxide film 13 are formed by thermal oxidation in the field insulating film forming region and a plurality of selective regions on the back surface of the semiconductor substrate 1. When the silicon film 4 is provided and the field silicon oxide film 6 and the silicon oxide film 13 are formed by thermal oxidation, the field silicon oxide film 6 and the silicon oxide film 1 are formed.
A plurality of bird's beak regions are formed in the inside of No. 3, and a convex portion for dispersing iron as heavy metal contamination is formed in the region.

【0057】前述した本実施例の半導体集積回路装置の
製造方法によれば、表面酸化用マスク膜である複数個の
窒化シリコン膜4をマスクとして、n型半導体領域3お
よび半導体基板1の裏面の熱酸化処理を行い、n型半導
体領域3の表面にフィールド酸化シリコン膜6を形成す
ると共に半導体基板1の裏面に酸化シリコン膜13を形
成することにより、フィールド酸化シリコン膜6および
酸化シリコン膜13の端部に形成される凸部と類似の凸
部をフィールド酸化シリコン膜6および酸化シリコン膜
13の内部に複数個形成する工程を有することにより、
フィールド酸化シリコン膜6および酸化シリコン膜13
の端部および内部に複数個の凸部が形成されるので、こ
の複数の凸部のフィールド酸化シリコン膜6および酸化
シリコン膜13に製造工程において重金属汚染としてフ
ィールド酸化シリコン膜6および酸化シリコン膜13に
取り込まれる鉄を複数個の凸部に分散させることができ
る。
According to the method of manufacturing the semiconductor integrated circuit device of the present embodiment described above, the n-type semiconductor region 3 and the back surface of the semiconductor substrate 1 are formed on the back surfaces of the n-type semiconductor region 3 and the semiconductor substrate 1 by using the plurality of silicon nitride films 4 as the surface oxidation mask film as a mask. By performing a thermal oxidation process to form the field silicon oxide film 6 on the surface of the n-type semiconductor region 3 and the silicon oxide film 13 on the back surface of the semiconductor substrate 1, the field silicon oxide film 6 and the silicon oxide film 13 are formed. By including a plurality of protrusions similar to the protrusions formed at the ends inside the field silicon oxide film 6 and the silicon oxide film 13,
Field silicon oxide film 6 and silicon oxide film 13
Since a plurality of protrusions are formed at the ends and inside of the field silicon oxide film 6 and the silicon oxide film 13, the field silicon oxide film 6 and the silicon oxide film 13 of these protrusions are contaminated as heavy metal contamination in the manufacturing process. The iron taken in can be dispersed in the plurality of convex portions.

【0058】その結果、半導体素子の周辺のフィールド
酸化シリコン膜6における凸部に存在する鉄が少量のも
のとなることにより、例えばnpnトランジスタのコレ
クタ−エミッタ間耐圧などの半導体素子の電気特性を劣
化させることがなくなり、電気特性の優れた半導体素子
を製作することができると共に高製造歩留りをもって半
導体集積回路装置を製作することができる。
As a result, a small amount of iron is present in the convex portion of the field silicon oxide film 6 around the semiconductor element, so that the electrical characteristics of the semiconductor element such as the collector-emitter breakdown voltage of the npn transistor are deteriorated. It is possible to manufacture a semiconductor element having excellent electric characteristics, and it is possible to manufacture a semiconductor integrated circuit device with a high manufacturing yield.

【0059】前述した本実施例の半導体集積回路装置の
製造方法によれば、半導体基板1の裏面に酸化シリコン
膜13を形成し、その酸化シリコン膜13に複数個の凸
部が形成されるので、この複数の凸部の酸化シリコン膜
13に製造工程において重金属汚染としてフィールド酸
化シリコン膜6および酸化シリコン膜13に取り込まれ
る鉄を複数個の凸部に分散させることができる。
According to the method of manufacturing the semiconductor integrated circuit device of the present embodiment described above, the silicon oxide film 13 is formed on the back surface of the semiconductor substrate 1, and the silicon oxide film 13 is formed with a plurality of protrusions. It is possible to disperse the iron taken into the field silicon oxide film 6 and the silicon oxide film 13 as heavy metal contamination in the silicon oxide film 13 of the plurality of protrusions into the plurality of protrusions in the manufacturing process.

【0060】したがって、n型半導体領域3の表面に形
成するフィールド酸化シリコン膜6の態様として、従来
のフィールド酸化シリコン膜と同様なフィールド酸化シ
リコン膜6の端部のみに凸部が形成されており、その内
部には凸部が形成されていないフィールド酸化シリコン
膜6を適用することができる。
Therefore, as a mode of the field silicon oxide film 6 formed on the surface of the n-type semiconductor region 3, the convex portions are formed only at the end portions of the field silicon oxide film 6 similar to the conventional field silicon oxide film. It is possible to apply the field silicon oxide film 6 having no convex portion formed therein.

【0061】この場合、半導体基板1の裏面に形成した
酸化シリコン膜13における複数の凸部により重金属汚
染となる鉄を分散させることができるので、フィールド
酸化シリコン膜6は従来と同様の形状として簡単な製造
工程により形成し、フィールド酸化シリコン膜6の内部
に複数の凸部を設ける必要がない態様とすることができ
る。
In this case, since iron, which is a heavy metal contamination, can be dispersed by the plurality of protrusions in the silicon oxide film 13 formed on the back surface of the semiconductor substrate 1, the field silicon oxide film 6 has a simple shape similar to the conventional one. It is possible to adopt a mode in which it is not necessary to provide a plurality of protrusions inside the field silicon oxide film 6 by forming it by various manufacturing processes.

【0062】(実施例3)図7は、本発明の他の実施例
である半導体集積回路装置の製造工程を示す概略断面図
である。
(Embodiment 3) FIG. 7 is a schematic sectional view showing a manufacturing process of a semiconductor integrated circuit device according to another embodiment of the present invention.

【0063】本実施例の半導体集積回路装置の製造工程
の特徴は、フィールド絶縁膜形成領域から離間した領域
に素子形成領域を配置することにより、素子形成領域の
周辺のフィールド酸化シリコン膜6の端部における凸部
に存在する鉄により素子の電気特性が悪化する現象を低
減することを行っている。
The feature of the manufacturing process of the semiconductor integrated circuit device of the present embodiment is that the element formation region is arranged in a region separated from the field insulating film formation region so that the end of the field silicon oxide film 6 around the element formation region is formed. The phenomenon that the electric characteristics of the element are deteriorated by the iron existing in the convex portion of the portion is reduced.

【0064】フィールド酸化シリコン膜6の製造工程
は、前述した実施例1におけるn型半導体領域3の表面
にフィールド酸化シリコン膜6を形成する製造工程と同
一の製造工程であるが、フィールド酸化シリコン膜6と
離間した領域に素子形成領域を配置していることによ
り、フィールド酸化シリコン膜6の内部に形成する凸部
を前述した実施例1におけるフィールド酸化シリコン膜
6よりも少数化した態様を適用することができる。
The manufacturing process of the field silicon oxide film 6 is the same as the manufacturing process of forming the field silicon oxide film 6 on the surface of the n-type semiconductor region 3 in the first embodiment, but the field silicon oxide film is formed. By disposing the element forming region in a region separated from 6, the number of the convex portions formed inside the field silicon oxide film 6 is smaller than that of the field silicon oxide film 6 in the first embodiment described above. be able to.

【0065】前述した製造工程以外は、前述した実施例
1の半導体集積回路装置の製造工程と同一であることに
より説明を省略する。
Except for the manufacturing steps described above, the description is omitted because it is the same as the manufacturing steps of the semiconductor integrated circuit device of the first embodiment described above.

【0066】(実施例4)図8は、本発明の他の実施例
である半導体集積回路装置の製造工程で用いるウエハを
示す平面図である。
(Embodiment 4) FIG. 8 is a plan view showing a wafer used in a manufacturing process of a semiconductor integrated circuit device which is another embodiment of the present invention.

【0067】本実施例の半導体集積回路装置の製造工程
は、ウエハ14における前述した実施例1におけるn型
半導体領域3の表面の周辺にフィールド酸化シリコン膜
6を形成する製造工程において、ウエハ14の素子形成
領域の周辺に複数個のバーズビーク領域を有する酸化シ
リコン膜17を形成することを特徴としている。
The manufacturing process of the semiconductor integrated circuit device according to the present embodiment is performed in the manufacturing process of forming the field silicon oxide film 6 around the surface of the n-type semiconductor region 3 in the first embodiment in the wafer 14 described above. The silicon oxide film 17 having a plurality of bird's beak regions is formed around the element forming region.

【0068】なお、図8において、15はウエハ14に
おけるオリフラ部を示し、16はウエハ14のトップ部
を示す。
In FIG. 8, 15 indicates the orientation flat portion of the wafer 14, and 16 indicates the top portion of the wafer 14.

【0069】酸化シリコン膜17の製造工程は、前述し
た実施例1におけるn型半導体領域3の表面にフィール
ド酸化シリコン膜6を形成する製造工程と類似の製造工
程であり、異なる点は、ウエハ14におけるn型半導体
領域3の素子形成領域の周辺にも窒化シリコン膜4を設
け、ウエハ14の周辺部には素子形成領域となる領域が
ないことにより、この領域に複数の凸部を有する酸化シ
リコン膜17を形成する点にある。
The manufacturing process of the silicon oxide film 17 is a manufacturing process similar to the manufacturing process of forming the field silicon oxide film 6 on the surface of the n-type semiconductor region 3 in the first embodiment described above. Since the silicon nitride film 4 is also provided around the element forming region of the n-type semiconductor region 3 in FIG. 1 and there is no region to be the element forming region in the peripheral portion of the wafer 14, silicon oxide having a plurality of convex portions in this region is formed. The point is to form the film 17.

【0070】前述した製造工程以外は、前述した実施例
1の半導体集積回路装置の製造工程と同一であることに
より、説明を省略する。
Except for the manufacturing process described above, the manufacturing process is the same as the manufacturing process for the semiconductor integrated circuit device according to the first embodiment described above, and a description thereof will be omitted.

【0071】本実施例において、ウエハ14の周辺部に
形成された酸化シリコン膜17に複数のバーズビーク領
域が形成されることにより、その領域に凸部が形成され
た状態となる。
In this embodiment, a plurality of bird's beak regions are formed in the silicon oxide film 17 formed on the peripheral portion of the wafer 14, so that the convex portions are formed in those regions.

【0072】本実施例の特徴は、このバーズビーク領域
の凸部を積極的に活用するものであり、フィールド酸化
シリコン膜6および酸化シリコン膜17の各領域におい
て特にこの凸部に重金属汚染となる鉄が集中した状態と
なることにより、この凸部をフィールド酸化シリコン膜
6および酸化シリコン膜17に複数個形成して、各々の
凸部に鉄を分散させるようにし、特に素子形成領域の周
辺のフィールド酸化シリコン膜6の端部における凸部に
存在する鉄を少なくして、素子の電気特性が悪化する現
象を低減することを行っている。
The feature of the present embodiment is that the convex portion of the bird's beak region is positively utilized, and in each region of the field silicon oxide film 6 and the silicon oxide film 17, iron which becomes heavy metal contamination particularly in the convex portion. Are formed in the field silicon oxide film 6 and the silicon oxide film 17, so that iron is dispersed in each of the protrusions, and especially in the field around the element formation region. Iron present in the convex portion at the end of the silicon oxide film 6 is reduced to reduce the phenomenon that the electric characteristics of the element are deteriorated.

【0073】特に、図10からも明らかなように、本実
施例の酸化シリコン膜17を設けていない従来方式にお
いて、ウエハ14の位置により鉄濃度は異なっており、
ウエハ14における中心よりもオリフラ側およびトップ
側におけるフィールド酸化シリコン膜の端部の凸部にお
ける鉄濃度が高くなる傾向があったが、本実施例の酸化
シリコン膜17を設けることにより、ウエハ14の周辺
部の鉄を分散させることができるので、鉄濃度を低減で
きる。
In particular, as is clear from FIG. 10, in the conventional method in which the silicon oxide film 17 of this embodiment is not provided, the iron concentration differs depending on the position of the wafer 14,
Although there was a tendency for the iron concentration in the protrusions at the ends of the field silicon oxide film on the orientation flat side and the top side of the wafer 14 to be higher than the center, the provision of the silicon oxide film 17 of this example provided Since the iron in the peripheral portion can be dispersed, the iron concentration can be reduced.

【0074】前述した本実施例の半導体集積回路装置の
製造方法によれば、表面酸化用マスク膜である複数個の
窒化シリコン膜4をマスクとして、ウエハ14における
n型半導体領域3の熱酸化処理を行い、n型半導体領域
3の表面にフィールド酸化シリコン膜6を形成すると共
にウエハ14の周辺部に酸化シリコン膜17を形成す
る。これにより、フィールド酸化シリコン膜6および酸
化シリコン膜17の端部に形成される凸部と類似の凸部
をフィールド酸化シリコン膜6および酸化シリコン膜1
7の内部に複数個形成する工程を有することにより、フ
ィールド酸化シリコン膜6および酸化シリコン膜17の
端部および内部に複数個の凸部が形成されるので、この
複数の凸部のフィールド酸化シリコン膜6および酸化シ
リコン膜17に製造工程において重金属汚染としてフィ
ールド酸化シリコン膜6および酸化シリコン膜17に取
り込まれる鉄を複数個の凸部に分散させることができ
る。
According to the method of manufacturing the semiconductor integrated circuit device of the present embodiment described above, the thermal oxidation treatment of the n-type semiconductor region 3 in the wafer 14 is performed by using the plurality of silicon nitride films 4 which are surface oxidation mask films as masks. Then, the field silicon oxide film 6 is formed on the surface of the n-type semiconductor region 3, and the silicon oxide film 17 is formed on the peripheral portion of the wafer 14. As a result, a convex portion similar to the convex portion formed at the end portions of the field silicon oxide film 6 and the silicon oxide film 17 is formed in the field silicon oxide film 6 and the silicon oxide film 1.
Since a plurality of convex portions are formed inside and inside the field silicon oxide film 6 and the silicon oxide film 17 by having the step of forming a plurality of convex portions in the inside of the field silicon oxide film 7. The iron taken into the field silicon oxide film 6 and the silicon oxide film 17 as heavy metal contamination in the film 6 and the silicon oxide film 17 in the manufacturing process can be dispersed in the plurality of protrusions.

【0075】その結果、半導体素子の周辺のフィールド
酸化シリコン膜6における凸部に存在する鉄が少量のも
のとなることにより、この鉄により例えばnpnトラン
ジスタのコレクタ−エミッタ間耐圧などの半導体素子の
電気特性を劣化させることがなくなり、電気特性の優れ
た半導体素子を製作することができると共に高製造歩留
りをもって半導体集積回路装置を製作することができ
る。
As a result, a small amount of iron is present in the convex portion of the field silicon oxide film 6 around the semiconductor element, and this iron causes, for example, the collector-emitter breakdown voltage of the npn transistor, and the like. It is possible to manufacture a semiconductor element having excellent electric characteristics without deteriorating the characteristics, and it is possible to manufacture a semiconductor integrated circuit device with a high manufacturing yield.

【0076】前述した本実施例の半導体集積回路装置の
製造方法によれば、ウエハ14の周辺部に酸化シリコン
膜17を形成し、その酸化シリコン膜17に複数個の凸
部が形成されるので、この複数の凸部の酸化シリコン膜
17に製造工程において重金属汚染としてフィールド酸
化シリコン膜6および酸化シリコン膜17に取り込まれ
る鉄を複数個の凸部に分散させることができる。
According to the method of manufacturing a semiconductor integrated circuit device of this embodiment described above, the silicon oxide film 17 is formed on the peripheral portion of the wafer 14, and a plurality of convex portions are formed on the silicon oxide film 17. The iron taken into the field silicon oxide film 6 and the silicon oxide film 17 as heavy metal contamination in the silicon oxide film 17 of the plurality of protrusions in the manufacturing process can be dispersed in the plurality of protrusions.

【0077】その結果、フィールド酸化シリコン膜6の
製造工程は、前述した実施例1におけるn型半導体領域
3の表面にフィールド酸化シリコン膜6を形成する製造
工程と同一の製造工程であるが、ウエハ14の周辺部に
酸化シリコン膜17を形成していることにより、フィー
ルド酸化シリコン膜6の内部に形成する凸部を前述した
実施例1におけるフィールド酸化シリコン膜6よりも少
数化した態様を適用することができる。
As a result, the manufacturing process of the field silicon oxide film 6 is the same as the manufacturing process of forming the field silicon oxide film 6 on the surface of the n-type semiconductor region 3 in the above-described first embodiment, but the wafer Since the silicon oxide film 17 is formed in the peripheral portion of 14, the number of protrusions formed inside the field silicon oxide film 6 is smaller than that of the field silicon oxide film 6 in the first embodiment described above. be able to.

【0078】また、n型半導体領域3の表面に形成する
フィールド酸化シリコン膜6の態様として、従来のフィ
ールド酸化シリコン膜と同様なフィールド酸化シリコン
膜6の端部のみに凸部が形成されており、その内部には
凸部が形成されていないフィールド酸化シリコン膜6を
適用することができる。
As a mode of the field silicon oxide film 6 formed on the surface of the n-type semiconductor region 3, a convex portion is formed only on the end portion of the field silicon oxide film 6 similar to the conventional field silicon oxide film. It is possible to apply the field silicon oxide film 6 having no convex portion formed therein.

【0079】この場合、ウエハ14の周辺部に形成した
酸化シリコン膜17における複数の凸部により重金属汚
染となる鉄を分散させることができるので、フィールド
酸化シリコン膜6は従来と同様の形状として簡単な製造
工程により形成し、フィールド酸化シリコン膜6の内部
に複数の凸部を設ける必要がない態様とすることができ
る。
In this case, since iron, which is a heavy metal contamination, can be dispersed by the plurality of protrusions in the silicon oxide film 17 formed on the peripheral portion of the wafer 14, the field silicon oxide film 6 has a simple shape similar to the conventional one. It is possible to adopt a mode in which it is not necessary to provide a plurality of protrusions inside the field silicon oxide film 6 by forming it by various manufacturing processes.

【0080】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
Although the invention made by the present inventor has been specifically described based on the embodiments, the present invention is not limited to the embodiments and various modifications can be made without departing from the scope of the invention. Needless to say.

【0081】本発明は、前記実施例1においてはバイポ
ーラ型の半導体集積回路装置の製造技術であったが、B
iMOS、BiCMOSまたはMOSあるいは他の構造
の半導体集積回路装置の製造技術に適用できる。
Although the present invention is the manufacturing technique of the bipolar type semiconductor integrated circuit device in the first embodiment, B
The present invention can be applied to a manufacturing technology of a semiconductor integrated circuit device having iMOS, BiCMOS or MOS or another structure.

【0082】[0082]

【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
The effects obtained by the typical ones of the inventions disclosed in this application will be briefly described as follows.
It is as follows.

【0083】(1)本発明の半導体集積回路装置の製造
方法によれば、複数個の表面酸化用マスク膜をマスクと
して、半導体領域の熱酸化処理を行い、半導体領域の表
面にフィールド酸化シリコン膜を形成することにより、
フィールド酸化シリコン膜の端部に形成される凸部と類
似の凸部をフィールド酸化シリコン膜の内部に複数個形
成する工程を有することにより、フィールド酸化シリコ
ン膜の端部および内部に複数個の凸部が形成されるの
で、この複数の凸部のフィールド酸化シリコン膜に製造
工程において重金属汚染としてフィールド酸化シリコン
膜に取り込まれる鉄を複数個の凸部に分散させることが
できる。
(1) According to the method of manufacturing the semiconductor integrated circuit device of the present invention, the semiconductor region is thermally oxidized by using the plurality of surface oxidation mask films as masks, and the field silicon oxide film is formed on the surface of the semiconductor region. By forming
By having a step of forming a plurality of convex portions similar to the convex portions formed at the end portion of the field silicon oxide film inside the field silicon oxide film, a plurality of convex portions are formed at the end portion and inside the field silicon oxide film. Since the portions are formed, iron that is taken into the field silicon oxide film as heavy metal contamination in the manufacturing process can be dispersed in the plurality of convex portions on the field silicon oxide film of the plurality of convex portions.

【0084】その結果、半導体素子の周辺のフィールド
酸化シリコン膜における凸部に存在する鉄が少量のもの
となることにより、この鉄により例えばnpnトランジ
スタのコレクタ−エミッタ間耐圧などの半導体素子の電
気特性を劣化させることがなくなり、電気特性の優れた
半導体素子を製作することができると共に高製造歩留り
をもって半導体集積回路装置を製作することができる。
As a result, a small amount of iron is present in the convex portion of the field silicon oxide film around the semiconductor element, and the iron causes electrical characteristics of the semiconductor element such as the collector-emitter breakdown voltage of the npn transistor. It is possible to manufacture a semiconductor element having excellent electrical characteristics and to manufacture a semiconductor integrated circuit device with a high manufacturing yield.

【0085】(2)本発明の半導体集積回路装置の製造
方法によれば、半導体領域の表面における素子形成領域
およびフィールド絶縁膜形成領域の選択的な複数の領域
に表面酸化用マスク膜を形成した後に、表面酸化用マス
ク膜をマスクとして、半導体領域の熱酸化処理を行い、
半導体領域の表面にフィールド酸化シリコン膜を形成す
る際に、フィールド酸化シリコン膜の端部に形成される
凸部と類似の凸部をフィールド酸化シリコン膜の内部に
複数個形成する工程を有することにより、フィールド酸
化シリコン膜を形成する際に内部に複数個の凸部が形成
されるので、簡単な製造工程を用いてフィールド酸化シ
リコン膜に複数の凸部を形成することができる。
(2) According to the method for manufacturing a semiconductor integrated circuit device of the present invention, the surface oxidation mask film is formed in a plurality of selective regions of the element forming region and the field insulating film forming region on the surface of the semiconductor region. After that, the surface oxidation mask film is used as a mask to perform thermal oxidation treatment of the semiconductor region,
When forming the field silicon oxide film on the surface of the semiconductor region, by having a step of forming a plurality of projections similar to the projections formed at the end of the field silicon oxide film inside the field silicon oxide film. Since a plurality of protrusions are formed inside when forming the field silicon oxide film, it is possible to form the plurality of protrusions on the field silicon oxide film using a simple manufacturing process.

【0086】その結果、半導体集積回路装置の製造工程
が簡単になると共に製造工程数も最小限にすることがで
きる。
As a result, the manufacturing process of the semiconductor integrated circuit device can be simplified and the number of manufacturing processes can be minimized.

【0087】(3)本発明の半導体集積回路装置の製造
方法によれば、複数の表面酸化用マスク膜をマスクとし
て、半導体領域および半導体基板の裏面の熱酸化処理を
行い、半導体領域の表面にフィールド酸化シリコン膜を
形成すると共に半導体基板の裏面に酸化シリコン膜を形
成することにより、フィールド酸化シリコン膜および酸
化シリコン膜の端部に形成される凸部と類似の凸部をフ
ィールド酸化シリコン膜および酸化シリコン膜の内部に
複数個形成する工程を有することにより、フィールド酸
化シリコン膜および酸化シリコン膜の端部および内部に
複数個の凸部が形成されるので、この複数の凸部のフィ
ールド酸化シリコン膜および酸化シリコン膜に製造工程
において重金属汚染としてフィールド酸化シリコン膜お
よび酸化シリコン膜に取り込まれる鉄を複数個の凸部に
分散させることができる。
(3) According to the method for manufacturing a semiconductor integrated circuit device of the present invention, thermal oxidation treatment is performed on the back surface of the semiconductor region and the semiconductor substrate by using the plurality of mask films for surface oxidation as masks, and the surface of the semiconductor region is exposed. By forming the field silicon oxide film and the silicon oxide film on the back surface of the semiconductor substrate, the field silicon oxide film and the convex portion similar to the convex portion formed at the end portion of the silicon oxide film are formed on the field silicon oxide film and the convex portion. By including a step of forming a plurality of silicon oxide films inside, a plurality of convex portions are formed at the ends and inside of the field silicon oxide film and the silicon oxide film. Field silicon oxide film and silicon oxide as heavy metal contamination in the manufacturing process on the film and silicon oxide film Iron can be dispersed to a plurality of convex portions to be taken into.

【0088】その結果、半導体素子の周辺のフィールド
酸化シリコン膜における凸部に存在する鉄が少量のもの
となることにより、例えばnpnトランジスタのコレク
タ−エミッタ間耐圧などの半導体素子の電気特性を劣化
させることがなくなり、電気特性の優れた半導体素子を
製作することができると共に高製造歩留りをもって半導
体集積回路装置を製作することができる。
As a result, a small amount of iron is present in the convex portions of the field silicon oxide film around the semiconductor element, which deteriorates the electrical characteristics of the semiconductor element such as the collector-emitter breakdown voltage of the npn transistor. It is possible to manufacture a semiconductor element having excellent electric characteristics, and also possible to manufacture a semiconductor integrated circuit device with a high manufacturing yield.

【0089】(4)本発明の半導体集積回路装置の製造
方法によれば、フィールド絶縁膜形成領域から離間した
領域に素子形成領域を配置することにより、素子形成領
域の周辺のフィールド酸化シリコン膜の端部における凸
部に存在する鉄により素子の電気特性が悪化する現象を
低減することができる。
(4) According to the method of manufacturing a semiconductor integrated circuit device of the present invention, by disposing the element forming region in a region separated from the field insulating film forming region, the field silicon oxide film around the element forming region is formed. It is possible to reduce the phenomenon that the electric characteristics of the element are deteriorated by the iron existing in the convex portion at the end portion.

【0090】(5)本発明の半導体集積回路装置の製造
方法によれば、複数個の表面酸化用マスク膜をマスクと
して、ウエハにおける半導体領域の熱酸化処理を行い、
半導体領域の表面にフィールド酸化シリコン膜を形成す
ると共にウエハの周辺部に酸化シリコン膜を形成するこ
とにより、フィールド酸化シリコン膜および酸化シリコ
ン膜の端部に形成される凸部と類似の凸部をフィールド
酸化シリコン膜および酸化シリコン膜の内部に複数個形
成する工程を有することにより、フィールド酸化シリコ
ン膜および酸化シリコン膜の端部および内部に複数個の
凸部が形成されるので、この複数の凸部のフィールド酸
化シリコン膜および酸化シリコン膜に製造工程において
重金属汚染としてフィールド酸化シリコン膜および酸化
シリコン膜に取り込まれる鉄を複数個の凸部に分散させ
ることができる。
(5) According to the method of manufacturing a semiconductor integrated circuit device of the present invention, the semiconductor region of the wafer is thermally oxidized by using the plurality of surface oxidation mask films as masks,
By forming the field silicon oxide film on the surface of the semiconductor region and forming the silicon oxide film on the peripheral portion of the wafer, a convex portion similar to the convex portion formed at the end portion of the field silicon oxide film and the silicon oxide film is formed. By including a step of forming a plurality of field silicon oxide films and the inside of the silicon oxide film, a plurality of convex portions are formed at the ends and inside of the field silicon oxide film and the silicon oxide film. The iron taken into the field silicon oxide film and the silicon oxide film as heavy metal contamination in the manufacturing process of the field silicon oxide film and the silicon oxide film can be dispersed in the plurality of protrusions.

【0091】その結果、半導体素子の周辺のフィールド
酸化シリコン膜における凸部に存在する鉄が少量のもの
となることにより、この鉄により例えばnpnトランジ
スタのコレクタ−エミッタ間耐圧などの半導体素子の電
気特性を劣化させることがなくなり、電気特性の優れた
半導体素子を製作することができると共に高製造歩留り
をもって半導体集積回路装置を製作することができる。
As a result, a small amount of iron is present in the convex portion of the field silicon oxide film around the semiconductor element, and this iron causes electrical characteristics of the semiconductor element such as the collector-emitter breakdown voltage of the npn transistor. It is possible to manufacture a semiconductor element having excellent electrical characteristics and to manufacture a semiconductor integrated circuit device with a high manufacturing yield.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例である半導体集積回路装置の
製造工程を示す断面図である。
FIG. 1 is a cross-sectional view showing a manufacturing process of a semiconductor integrated circuit device which is an embodiment of the present invention.

【図2】本発明の一実施例である半導体集積回路装置の
製造工程を示す断面図である。
FIG. 2 is a cross-sectional view showing a manufacturing process of a semiconductor integrated circuit device which is an embodiment of the present invention.

【図3】本発明の一実施例である半導体集積回路装置の
製造工程を示す断面図である。
FIG. 3 is a cross-sectional view showing a manufacturing process of a semiconductor integrated circuit device which is an embodiment of the present invention.

【図4】本発明の一実施例である半導体集積回路装置の
製造工程を示す断面図である。
FIG. 4 is a cross-sectional view showing a manufacturing process of a semiconductor integrated circuit device which is an embodiment of the present invention.

【図5】本発明の一実施例である半導体集積回路装置の
製造工程を示す断面図である。
FIG. 5 is a cross-sectional view showing a manufacturing process of a semiconductor integrated circuit device which is an embodiment of the present invention.

【図6】本発明の他の実施例である半導体集積回路装置
の製造工程を示す断面図である。
FIG. 6 is a cross-sectional view showing a manufacturing process of a semiconductor integrated circuit device which is another embodiment of the present invention.

【図7】本発明の他の実施例である半導体集積回路装置
の製造工程を示す断面図である。
FIG. 7 is a cross-sectional view showing a manufacturing process of a semiconductor integrated circuit device which is another embodiment of the present invention.

【図8】本発明の他の実施例である半導体集積回路装置
の製造工程で用いるウエハを示す平面図である。
FIG. 8 is a plan view showing a wafer used in a manufacturing process of a semiconductor integrated circuit device which is another embodiment of the present invention.

【図9】本発明者の検討結果を示すグラフ図であり、半
導体集積回路装置におけるnpnトランジスタのコレク
タ−エミッタ間耐圧不良が原因となっている製造歩留り
とフィールド絶縁膜となる酸化シリコン膜の端部の凸部
における鉄濃度との関係を示すグラフ図である。
FIG. 9 is a graph showing the results of the study by the present inventor, which shows the manufacturing yield and the edge of the silicon oxide film serving as a field insulating film due to the collector-emitter breakdown voltage failure of the npn transistor in the semiconductor integrated circuit device. FIG. 6 is a graph showing the relationship with the iron concentration in the convex portion of the portion.

【図10】本発明者の検討結果を示すグラフ図であり、
半導体集積回路装置を製造する半導体領域を有するウエ
ハにおける中心、オリフラ側およびオリフラ側と反対の
位置にあるトップ側におけるフィールド絶縁膜となる酸
化シリコン膜の端部の凸部とそれらの各位置における鉄
濃度との関係を示すグラフ図である。
FIG. 10 is a graph showing the result of examination by the present inventor,
In the center of the wafer having the semiconductor region for manufacturing the semiconductor integrated circuit device, the orientation flat side, and the projections at the end portions of the silicon oxide film serving as the field insulating film on the top side opposite to the orientation flat side and the iron at those positions It is a graph which shows the relationship with a density.

【符号の説明】[Explanation of symbols]

1 半導体基板 2 n型半導体領域 3 n型半導体領域 4 窒化シリコン膜 5 溝 6 フィールド酸化シリコン膜 7 酸化シリコン膜 8 コンタクト領域 9 コンタクト領域 10 ベース領域 11 エミッタ電極 12 エミッタ領域 13 酸化シリコン膜 14 ウエハ 15 オリフラ部 16 トップ部 17 酸化シリコン膜 1 semiconductor substrate 2 n-type semiconductor region 3 n-type semiconductor region 4 silicon nitride film 5 groove 6 field silicon oxide film 7 silicon oxide film 8 contact region 9 contact region 10 base region 11 emitter electrode 12 emitter region 13 silicon oxide film 14 wafer 15 Orientation flat part 16 Top part 17 Silicon oxide film

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板上に形成されたフィールド絶
縁膜の端部の凸部と類似の凸部が前記フィールド絶縁膜
の内部に複数個設けられていることを特徴とする半導体
集積回路装置。
1. A semiconductor integrated circuit device, wherein a plurality of protrusions similar to the protrusions at the ends of a field insulating film formed on a semiconductor substrate are provided inside the field insulating film.
【請求項2】 請求項1記載の半導体集積回路装置にお
いて、前記フィールド絶縁膜は、LOCOS構造の酸化
シリコン膜であることを特徴とする半導体集積回路装
置。
2. The semiconductor integrated circuit device according to claim 1, wherein the field insulating film is a silicon oxide film having a LOCOS structure.
【請求項3】 半導体領域の表面における半導体素子形
成領域およびフィールド絶縁膜形成領域の選択的な複数
の領域に表面酸化用マスク膜を形成する工程と、 前記表面酸化用マスク膜をマスクとして、前記半導体領
域の熱酸化処理を行い、前記半導体領域の表面にフィー
ルド絶縁膜となる酸化シリコン膜を形成することによ
り、前記酸化シリコン膜の端部に形成される凸部と類似
の凸部を前記酸化シリコン膜の内部に複数個形成する工
程と、 前記半導体領域の半導体素子形成領域に半導体素子を形
成する工程を有することを特徴とする半導体集積回路装
置の製造方法。
3. A step of forming a surface oxidation mask film in a plurality of selective regions of a semiconductor element formation region and a field insulating film formation region on a surface of a semiconductor region, and the step of using the surface oxidation mask film as a mask. By thermally oxidizing the semiconductor region and forming a silicon oxide film as a field insulating film on the surface of the semiconductor region, a convex portion similar to the convex portion formed at the end of the silicon oxide film is oxidized. A method of manufacturing a semiconductor integrated circuit device, comprising: a step of forming a plurality of layers inside a silicon film; and a step of forming a semiconductor element in a semiconductor element forming area of the semiconductor area.
【請求項4】 半導体領域の表面における半導体素子形
成領域および前記半導体領域の裏面の選択的な複数の領
域に表面酸化用マスク膜を形成する工程と、 前記表面酸化用マスク膜をマスクとして、前記半導体領
域の熱酸化処理を行い、前記半導体領域の表面にフィー
ルド絶縁膜となる酸化シリコン膜を形成すると共に、前
記半導体領域の裏面に酸化シリコン膜を形成する際にそ
の酸化シリコン膜の端部に形成される凸部と類似の凸部
をこの酸化シリコン膜の内部に複数個形成する工程と、 前記半導体領域の半導体素子形成領域に半導体素子を形
成する工程を有することを特徴とする半導体集積回路装
置の製造方法。
4. A step of forming a mask film for surface oxidation on a semiconductor element forming region on the front surface of the semiconductor region and a plurality of selective regions on the back surface of the semiconductor region; and using the mask film for surface oxidation as a mask, Thermal oxidation treatment of the semiconductor region is performed to form a silicon oxide film to be a field insulating film on the surface of the semiconductor region, and at the end of the silicon oxide film when the silicon oxide film is formed on the back surface of the semiconductor region. A semiconductor integrated circuit comprising a step of forming a plurality of convex portions similar to the convex portions to be formed inside the silicon oxide film, and a step of forming a semiconductor element in the semiconductor element forming region of the semiconductor region. Device manufacturing method.
【請求項5】 ウエハの半導体領域の表面における半導
体素子形成領域および周辺部の選択的な複数の領域に表
面酸化用マスク膜を形成する工程と、 前記表面酸化用マスク膜をマスクとして、前記半導体領
域の熱酸化処理を行い、前記半導体領域の表面にフィー
ルド絶縁膜となる酸化シリコン膜を形成すると共に、前
記ウエハの半導体領域の周辺部に酸化シリコン膜を形成
する際にその酸化シリコン膜の端部に形成される凸部と
類似の凸部をこの酸化シリコン膜の内部に複数個形成す
る工程と、 前記半導体領域の半導体素子形成領域に半導体素子を形
成する工程を有することを特徴とする半導体集積回路装
置の製造方法。
5. A step of forming a surface oxidation mask film on a semiconductor element formation region and a plurality of selective peripheral regions on a surface of a semiconductor region of a wafer, and the semiconductor using the surface oxidation mask film as a mask. A region is thermally oxidized to form a silicon oxide film to be a field insulating film on the surface of the semiconductor region, and an edge of the silicon oxide film when the silicon oxide film is formed on the peripheral portion of the semiconductor region of the wafer. A semiconductor having a step of forming a plurality of convex portions similar to the convex portions formed in the inner part of the silicon oxide film, and a step of forming a semiconductor element in the semiconductor element forming region of the semiconductor region. Manufacturing method of integrated circuit device.
【請求項6】 請求項3、4または5記載の半導体集積
回路装置の製造方法において、前記半導体素子は、フィ
ールド絶縁膜となる前記酸化シリコン膜の端部より離間
した前記半導体領域に形成されることを特徴とする半導
体集積回路装置の製造方法。
6. The method of manufacturing a semiconductor integrated circuit device according to claim 3, 4, or 5, wherein the semiconductor element is formed in the semiconductor region separated from an end portion of the silicon oxide film serving as a field insulating film. A method of manufacturing a semiconductor integrated circuit device, comprising:
JP7191344A 1995-07-27 1995-07-27 Semiconductor integrated circuit device and manufacturing method thereof Pending JPH0945675A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7191344A JPH0945675A (en) 1995-07-27 1995-07-27 Semiconductor integrated circuit device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7191344A JPH0945675A (en) 1995-07-27 1995-07-27 Semiconductor integrated circuit device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JPH0945675A true JPH0945675A (en) 1997-02-14

Family

ID=16273014

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7191344A Pending JPH0945675A (en) 1995-07-27 1995-07-27 Semiconductor integrated circuit device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JPH0945675A (en)

Similar Documents

Publication Publication Date Title
KR0139805B1 (en) Single silicon self-matching transistor and method for manufacturing same
JPH058583B2 (en)
US4962053A (en) Bipolar transistor fabrication utilizing CMOS techniques
JPH10256270A (en) Complementary bipolar transistor and method of manufacturing the same
US20030193077A1 (en) Bipolar transistor and method of fabricating the same
US5198692A (en) Semiconductor device including bipolar transistor with step impurity profile having low and high concentration emitter regions
JP2587444B2 (en) Bipolar transistor using CMOS technology and method of manufacturing the same
JPH07153839A (en) Integrated circuit with self-aligned isolation
US5065209A (en) Bipolar transistor fabrication utilizing CMOS techniques
KR100818892B1 (en) Bipolar transistor and method of manufacturing the same
US7808078B2 (en) Semiconductor device and manufacturing method thereof
EP0378164B1 (en) Bipolar transistor and method of manufacturing the same
US5925923A (en) Merged single polysilicon bipolar NPN transistor
JPH08162472A (en) Bipolar transistor, semiconductor device having bipolar transistor and manufacturing method thereof
JP3877459B2 (en) Manufacturing method of semiconductor device
JPH0945675A (en) Semiconductor integrated circuit device and manufacturing method thereof
US4469535A (en) Method of fabricating semiconductor integrated circuit devices
JP3778122B2 (en) Manufacturing method of semiconductor device
JPS6037614B2 (en) Manufacturing method of semiconductor device
JP2656125B2 (en) Method for manufacturing semiconductor integrated circuit
JP2770762B2 (en) Method for manufacturing semiconductor device
JPH05243249A (en) Manufacture of bipolar transistor
JPH0982722A (en) Transistor manufacturing method
JPH0574794A (en) Semiconductor device and manufacture thereof
JPH08321553A (en) Method for manufacturing semiconductor device