JPH0945715A - 内部リードと基板のボンディングパッドとを直接電気的に連結したマルチチップパッケージ - Google Patents
内部リードと基板のボンディングパッドとを直接電気的に連結したマルチチップパッケージInfo
- Publication number
- JPH0945715A JPH0945715A JP8196013A JP19601396A JPH0945715A JP H0945715 A JPH0945715 A JP H0945715A JP 8196013 A JP8196013 A JP 8196013A JP 19601396 A JP19601396 A JP 19601396A JP H0945715 A JPH0945715 A JP H0945715A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- chip package
- electrically connected
- bonding pad
- internal lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 内部リードを基板のボンディングパッドに直
接電気的に連結することにより、リードフレームパッド
と成形樹脂間の剥離現象を回避することができるととも
に、パッケージサイズ及びＩＬＢ工程の回数を大幅に低
減することができるマルチチップパッケージを提供す
る。 【解決手段】 上面にボンディングパッド１１４が設け
られている基板１１０と、基板１１０の上面に実装され
る複数のチップ１３０、１４０と、基板のボンディング
パッド１１４の各々に対応して整列される内部リード１
５０と、基板のボンディングパッド１１４に内部リード
１５０を電気的に連結するためのバンプ１１６とを備え
たマルチチップパッケージとし、基板１１０が内部リー
ド１５０により機械的に支持され、内部リード１５０と
基板のボンディングパッド１１４が直接電気的に連結さ
れるようにした。
接電気的に連結することにより、リードフレームパッド
と成形樹脂間の剥離現象を回避することができるととも
に、パッケージサイズ及びＩＬＢ工程の回数を大幅に低
減することができるマルチチップパッケージを提供す
る。 【解決手段】 上面にボンディングパッド１１４が設け
られている基板１１０と、基板１１０の上面に実装され
る複数のチップ１３０、１４０と、基板のボンディング
パッド１１４の各々に対応して整列される内部リード１
５０と、基板のボンディングパッド１１４に内部リード
１５０を電気的に連結するためのバンプ１１６とを備え
たマルチチップパッケージとし、基板１１０が内部リー
ド１５０により機械的に支持され、内部リード１５０と
基板のボンディングパッド１１４が直接電気的に連結さ
れるようにした。
Description
【０００１】
【発明の属する技術分野】本発明は、マルチチップパッ
ケージに関し、より詳細には、リードフレームパッドを
用いることなく、内部リードと基板のボンディングパッ
ドとを機械的、電気的に連結するとともに、リードフレ
ームパッドと成形樹脂間の界面剥離の問題を解決する、
リードフレームパッドを有しないマルチチップパッケー
ジに関する。
ケージに関し、より詳細には、リードフレームパッドを
用いることなく、内部リードと基板のボンディングパッ
ドとを機械的、電気的に連結するとともに、リードフレ
ームパッドと成形樹脂間の界面剥離の問題を解決する、
リードフレームパッドを有しないマルチチップパッケー
ジに関する。
【０００２】
【従来の技術】現在、チップ製造技術においては、高集
積、大容量のチップを製作する点に重点が置かれている
が、チップの相互接続速度及びＩ／Ｏ速度は、まだ満足
できるほどの水準には達していない。
積、大容量のチップを製作する点に重点が置かれている
が、チップの相互接続速度及びＩ／Ｏ速度は、まだ満足
できるほどの水準には達していない。
【０００３】その結果、チップの相互接続速度は、半導
体デバイスの動作速度及び性能を向上させる重要な因子
になっている。また、半導体チップのパッケージ化も半
導体デバイスの性能面において非常に重要な要素になっ
ている。
体デバイスの動作速度及び性能を向上させる重要な因子
になっている。また、半導体チップのパッケージ化も半
導体デバイスの性能面において非常に重要な要素になっ
ている。
【０００４】半導体デバイスの性能の向上は、チップ自
体の技術からよりは、むしろ、チップのパッケージ化及
び相互接続技術から、より強い制限を受けている。この
ような制限を克服するために、マルチチップパッケージ
が提案されている。将来、半導体デバイスの高性能化の
勢いに対処するために、多くの半導体デバイスにマルチ
チップパッケージが導入される見込みである。
体の技術からよりは、むしろ、チップのパッケージ化及
び相互接続技術から、より強い制限を受けている。この
ような制限を克服するために、マルチチップパッケージ
が提案されている。将来、半導体デバイスの高性能化の
勢いに対処するために、多くの半導体デバイスにマルチ
チップパッケージが導入される見込みである。
【０００５】図３は、従来のマルチチップパッケージの
断面図である。図３を参照すると、従来のマルチチップ
パッケージ１００は、複数のチップ、例えば、２つのチ
ップ３０、４０がプリント回路基板１０（以下、基板と
略す）の上面に実装されており、リードフレームパッド
２０が、導電性エポキシ接着剤（図示せず）により基板
１０の下面に接着されており、かつ、チップ４０が非導
電性エポキシ接着剤（図示せず）により基板１０の上面
に取り付けられている構造のものである。チップ４０の
上面に設けられた複数のボンディングパッド（図示せ
ず）が、基板１０の上面に設けられた各々の対応する電
気的連結端子（図示せず）に電気的に連結されることに
より、チップ４０と基板１０とが電気的に連結されるこ
とになる。また、他のフリップチップ３０は、基板１０
の上面に設けられたＡｕパッド又はＰｂパッド（図示せ
ず）に電気的に連結されている。
断面図である。図３を参照すると、従来のマルチチップ
パッケージ１００は、複数のチップ、例えば、２つのチ
ップ３０、４０がプリント回路基板１０（以下、基板と
略す）の上面に実装されており、リードフレームパッド
２０が、導電性エポキシ接着剤（図示せず）により基板
１０の下面に接着されており、かつ、チップ４０が非導
電性エポキシ接着剤（図示せず）により基板１０の上面
に取り付けられている構造のものである。チップ４０の
上面に設けられた複数のボンディングパッド（図示せ
ず）が、基板１０の上面に設けられた各々の対応する電
気的連結端子（図示せず）に電気的に連結されることに
より、チップ４０と基板１０とが電気的に連結されるこ
とになる。また、他のフリップチップ３０は、基板１０
の上面に設けられたＡｕパッド又はＰｂパッド（図示せ
ず）に電気的に連結されている。
【０００６】また、電気的連結端子（図示せず）は、配
線（図示せず）を介して基板１０の各々の対応するボン
ディングパッド（図示せず）に電気的に連結されてお
り、かつ、Ａｕパッド又はＰｂパッドも、配線（図示せ
ず）を介して基板１０の各々の対応するボンディングパ
ッドに電気的に連結されている。さらには、基板のボン
ディングパッドは、ワイヤー７０を介して各々の対応す
る内部リード５０に電気的に連結されている。また、パ
ッケージ１００は、内部リード５０と、チップ３０、４
０と、基板１０と、リードフレームパッド２０とを、成
形樹脂８０により封止することによって、これらを外部
環境から保護するようになっている。
線（図示せず）を介して基板１０の各々の対応するボン
ディングパッド（図示せず）に電気的に連結されてお
り、かつ、Ａｕパッド又はＰｂパッドも、配線（図示せ
ず）を介して基板１０の各々の対応するボンディングパ
ッドに電気的に連結されている。さらには、基板のボン
ディングパッドは、ワイヤー７０を介して各々の対応す
る内部リード５０に電気的に連結されている。また、パ
ッケージ１００は、内部リード５０と、チップ３０、４
０と、基板１０と、リードフレームパッド２０とを、成
形樹脂８０により封止することによって、これらを外部
環境から保護するようになっている。
【０００７】
【発明が解決しようとする課題】従来のマルチチップパ
ッケージには、次のような欠点がある。
ッケージには、次のような欠点がある。
【０００８】長時間の温度サイクリングのような熱的
検査の過酷な環境下においては、成形樹脂とリードフレ
ームパッド間の熱膨脹係数の差により、これらの界面に
剥離現象が起こる。このため、製造工程においては、は
んだ付け工程後、成形樹脂にクラックが生ずることがあ
る。
検査の過酷な環境下においては、成形樹脂とリードフレ
ームパッド間の熱膨脹係数の差により、これらの界面に
剥離現象が起こる。このため、製造工程においては、は
んだ付け工程後、成形樹脂にクラックが生ずることがあ
る。
【０００９】大型チップを実装するマルチチップパッ
ケージにおいては、ＩＬＢ (innerlead bonding) 工程
の回数が増えて、作業生産性が低下する。
ケージにおいては、ＩＬＢ (innerlead bonding) 工程
の回数が増えて、作業生産性が低下する。
【００１０】このようなことから、本発明の目的は、内
部リードを基板のボンディングパッドに直接電気的に連
結することにより、リードフレームパッドと成形樹脂間
の剥離現象の問題を解決するとともに、パッケージサイ
ズ及びＩＬＢ工程の回数を大幅に低減することができる
マルチチップパッケージを提供することにある。
部リードを基板のボンディングパッドに直接電気的に連
結することにより、リードフレームパッドと成形樹脂間
の剥離現象の問題を解決するとともに、パッケージサイ
ズ及びＩＬＢ工程の回数を大幅に低減することができる
マルチチップパッケージを提供することにある。
【００１１】
【課題を解決するための手段】かかる目的を達成するた
めに、本発明のマルチチップパッケージは、上面にボン
ディングパッドが設けられた基板と、基板の上面に実装
される複数のチップと、基板のボンディングパッドの各
々に対応して整列された内部リードと、基板のボンディ
ングパッドに内部リードを電気的に連結するバンプとを
備えたものとし、基板が内部リードにより機械的に支持
され、内部リードと基板のボンディングパッドとが直接
電気的に連結されるようにした。
めに、本発明のマルチチップパッケージは、上面にボン
ディングパッドが設けられた基板と、基板の上面に実装
される複数のチップと、基板のボンディングパッドの各
々に対応して整列された内部リードと、基板のボンディ
ングパッドに内部リードを電気的に連結するバンプとを
備えたものとし、基板が内部リードにより機械的に支持
され、内部リードと基板のボンディングパッドとが直接
電気的に連結されるようにした。
【００１２】前記バンプはＡｕ又はＣｕよりなることが
望ましい。前記バンプの上面には、さらにはんだ層を設
けてもよいし、下面には、さらにＵＢＭ（under bump m
etallurgy ）層を設けてもよい。また、前記内部リード
には、基板のボンディングパッドと電気的に連結される
部分にウエッティングの良好なめっき膜を設けることが
望ましい。
望ましい。前記バンプの上面には、さらにはんだ層を設
けてもよいし、下面には、さらにＵＢＭ（under bump m
etallurgy ）層を設けてもよい。また、前記内部リード
には、基板のボンディングパッドと電気的に連結される
部分にウエッティングの良好なめっき膜を設けることが
望ましい。
【００１３】
【発明の実施の形態】以下、図面を参照して本発明をよ
り詳細に説明する。
り詳細に説明する。
【００１４】図１は、本発明による内部リードと基板の
ボンディングパッドとが直接電気的に連結されたマルチ
チップパッケージの斜視図である。図２は、図１のＡ−
Ａ線の断面図である。
ボンディングパッドとが直接電気的に連結されたマルチ
チップパッケージの斜視図である。図２は、図１のＡ−
Ａ線の断面図である。
【００１５】図１及び図２を参照すると、本発明による
マルチチップパッケージ２００は、基板１１０の上面に
設けられた基板のボンディングパッド１１４と、これら
に対応する各々の内部リード１５０とが、直接電気的に
連結された以外には、図３のマルチチップパッケージ１
００と同一の構造を有する。
マルチチップパッケージ２００は、基板１１０の上面に
設けられた基板のボンディングパッド１１４と、これら
に対応する各々の内部リード１５０とが、直接電気的に
連結された以外には、図３のマルチチップパッケージ１
００と同一の構造を有する。
【００１６】基板のボンディングパッド１１４と内部リ
ード１５０との電気的な連結の詳細な構造は次の通りで
ある。基板１１０の上面には、その下部から順に、基板
のボンディングパッド１１４、ＵＢＭ(under bump meta
llurgy) 層１１５、バンプとして機能する高融点金属層
１１６、はんだ層１１７、及び内部リード１５０とが積
層されている。また、不活性化層１１３が、基板のボン
ディングパッド１１４及びＵＢＭ層１１５を取り囲むよ
うに基板１１０の上面に設けられている。内部リード１
５０には、基板のボンディングパッド１１４に電気的に
連結される部分に、ウェッティング材(wetting materia
l)としての役割をする金属めっき膜（図示せず）を設け
ることができる。高融点金属層１１６は、Ａｕ又はＰｂ
より構成することができる。
ード１５０との電気的な連結の詳細な構造は次の通りで
ある。基板１１０の上面には、その下部から順に、基板
のボンディングパッド１１４、ＵＢＭ(under bump meta
llurgy) 層１１５、バンプとして機能する高融点金属層
１１６、はんだ層１１７、及び内部リード１５０とが積
層されている。また、不活性化層１１３が、基板のボン
ディングパッド１１４及びＵＢＭ層１１５を取り囲むよ
うに基板１１０の上面に設けられている。内部リード１
５０には、基板のボンディングパッド１１４に電気的に
連結される部分に、ウェッティング材(wetting materia
l)としての役割をする金属めっき膜（図示せず）を設け
ることができる。高融点金属層１１６は、Ａｕ又はＰｂ
より構成することができる。
【００１７】このような構造は、内部リード１５０の上
面にヒーターブロック（図示せず）を配置し、所定の時
間、温度、圧力で各々の材料を電気的に連結させて作ら
れる。これにより、基板１１０と内部リード１５０との
機械的な接合が可能になる。
面にヒーターブロック（図示せず）を配置し、所定の時
間、温度、圧力で各々の材料を電気的に連結させて作ら
れる。これにより、基板１１０と内部リード１５０との
機械的な接合が可能になる。
【００１８】
【発明の効果】したがって、本発明の構造によると、次
のような利点がある。
のような利点がある。
【００１９】第一に、リードフレームパッドを用いるこ
となく、基板のボンディングパッドに内部リードを取り
付けることができる。そのため、パッケージの成形工程
時における成形樹脂とリードフレームパッド間の剥離の
問題を回避することができる。
となく、基板のボンディングパッドに内部リードを取り
付けることができる。そのため、パッケージの成形工程
時における成形樹脂とリードフレームパッド間の剥離の
問題を回避することができる。
【００２０】第二に、大型チップを実装するマルチチッ
プパッケージにおいて、すべての内部リードが基板の各
々の対応するボンディングパッドと同時に接合されるの
で、ＩＬＢ工程の回数が大幅に低減される。
プパッケージにおいて、すべての内部リードが基板の各
々の対応するボンディングパッドと同時に接合されるの
で、ＩＬＢ工程の回数が大幅に低減される。
【図１】本発明による、内部リードと基板のボンディン
グパッドとを直接電気的に連結したマルチチップパッケ
ージの斜視図である。
グパッドとを直接電気的に連結したマルチチップパッケ
ージの斜視図である。
【図２】図１のＡ−Ａ線の断面図である。
【図３】従来のマルチチップパッケージの断面図であ
る。
る。
１１０ 基板 １１２ 電気的連結端子 １１３ 不活性化層 １１４ 基板のボンディングパッド １１５ ＵＢＭ（Under Bump Metallurgy ）層 １１６ 高融点金属層 １１７ はんだ層 １３０ フリップチップ １３２ バンプ １４０ チップ １４２ ボンディングパッド １５０ 内部リード １６０ ワイヤ ２００ マルチチップパッケージ
Claims (5)
- 【請求項１】 上面にボンディングパッドが設けられた
基板と、前記基板の上面に実装される複数のチップと、
前記基板のボンディングパッドの各々に対応して整列さ
れた内部リードと、前記基板のボンディングパッドに前
記内部リードを電気的に連結するバンプとを備え、前記
基板が前記内部リードにより機械的に支持され、前記内
部リードと前記基板のボンディングパッドとが直接電気
的に連結されることを特徴とするマルチチップパッケー
ジ。 - 【請求項２】 前記バンプがＡｕ又はＣｕよりなること
を特徴とする、請求項１に記載のマルチチップパッケー
ジ。 - 【請求項３】 前記バンプの上面にはんだ層が積層され
ていることを特徴とする、請求項１に記載のマルチチッ
プパッケージ。 - 【請求項４】 前記バンプの下面にＵＢＭ（under bump
metallurgy ）層が設けられていることを特徴とする、
請求項３に記載のマルチチップパッケージ。 - 【請求項５】 前記内部リードには、前記基板のボンデ
ィングパッドと電気的に連結される部分に、ウエッティ
ングの良好なめっき膜が設けられていることを特徴とす
る、請求項１又は３に記載のマルチチップパッケージ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1995-22123 | 1995-07-25 | ||
| KR1019950022123A KR0173932B1 (ko) | 1995-07-25 | 1995-07-25 | 내부리드와 기판 본딩패드가 직접 전기적 연결된 멀티칩 패키지 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0945715A true JPH0945715A (ja) | 1997-02-14 |
| JP2713879B2 JP2713879B2 (ja) | 1998-02-16 |
Family
ID=19421555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8196013A Expired - Fee Related JP2713879B2 (ja) | 1995-07-25 | 1996-07-25 | 内部リードと基板のボンディングパッドとを直接電気的に連結したマルチチップパッケージ |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2713879B2 (ja) |
| KR (1) | KR0173932B1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002343922A (ja) * | 2001-05-18 | 2002-11-29 | Nec Kyushu Ltd | 半導体装置の製造方法 |
| JPWO2006030517A1 (ja) * | 2004-09-17 | 2008-05-08 | 富士通株式会社 | 半導体装置及びその製造方法 |
| JP2010245542A (ja) * | 2005-06-16 | 2010-10-28 | Lg Electronics Inc | 発光ダイオード |
-
1995
- 1995-07-25 KR KR1019950022123A patent/KR0173932B1/ko not_active Expired - Fee Related
-
1996
- 1996-07-25 JP JP8196013A patent/JP2713879B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002343922A (ja) * | 2001-05-18 | 2002-11-29 | Nec Kyushu Ltd | 半導体装置の製造方法 |
| JPWO2006030517A1 (ja) * | 2004-09-17 | 2008-05-08 | 富士通株式会社 | 半導体装置及びその製造方法 |
| JP4503611B2 (ja) * | 2004-09-17 | 2010-07-14 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| JP2010245542A (ja) * | 2005-06-16 | 2010-10-28 | Lg Electronics Inc | 発光ダイオード |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2713879B2 (ja) | 1998-02-16 |
| KR0173932B1 (ko) | 1999-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7205178B2 (en) | Land grid array packaged device and method of forming same | |
| US6214642B1 (en) | Area array stud bump flip chip device and assembly process | |
| JP5420505B2 (ja) | 半導体装置の製造方法 | |
| US6162664A (en) | Method for fabricating a surface mounting type semiconductor chip package | |
| US6429530B1 (en) | Miniaturized chip scale ball grid array semiconductor package | |
| KR20040004761A (ko) | 웨이퍼 단계에서 집적 회로를 형성하는 방법 | |
| JP2000188369A (ja) | 半導体装置 | |
| CN1409872A (zh) | 在晶片级上形成的集成电路封装 | |
| JPH11312780A (ja) | 半導体装置およびその製造方法 | |
| US6396155B1 (en) | Semiconductor device and method of producing the same | |
| US7091623B2 (en) | Multi-chip semiconductor package and fabrication method thereof | |
| KR101474189B1 (ko) | 집적회로 패키지 | |
| US20020003308A1 (en) | Semiconductor chip package and method for fabricating the same | |
| US6339253B1 (en) | Semiconductor package | |
| JP3339881B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2713879B2 (ja) | 内部リードと基板のボンディングパッドとを直接電気的に連結したマルチチップパッケージ | |
| JPH10335366A (ja) | 半導体装置 | |
| KR20140045248A (ko) | 집적회로 패키지 제조방법 | |
| JPH11274360A (ja) | 半導体装置及びその製造方法 | |
| US20020135059A1 (en) | Chip packaging structure | |
| JP2002299548A (ja) | 積層型半導体装置およびその製造方法 | |
| JPH08204060A (ja) | 半導体装置 | |
| JPH1022329A (ja) | 半導体装置 | |
| JP2002093828A (ja) | 半導体装置の製造方法 | |
| JPH11145319A (ja) | プラスチックｂｇａパッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071031 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081031 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091031 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |