JPH0945764A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH0945764A JPH0945764A JP7190151A JP19015195A JPH0945764A JP H0945764 A JPH0945764 A JP H0945764A JP 7190151 A JP7190151 A JP 7190151A JP 19015195 A JP19015195 A JP 19015195A JP H0945764 A JPH0945764 A JP H0945764A
- Authority
- JP
- Japan
- Prior art keywords
- opening
- refractory metal
- silicon substrate
- film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 開口部底部において、抵抗上昇・接合リーク
なく高融点金属シリサイドを形成する。 【構成】 シリコン基板１上の絶縁膜４に形成された開
口部５の内壁、底面及び絶縁膜４上にチタン６を形成す
る工程と、チタン６とシリコン基板１が反応により単結
晶化あるいは多結晶化しない温度領域で開口部５内部を
含むチタン６上に窒化チタン７とタングステン８を形成
する工程と、少なくともチタン６の一部を熱処理によっ
て単結晶化あるいは多結晶シリサイド化を行なう工程よ
りなる半導体装置の製造方法。
なく高融点金属シリサイドを形成する。 【構成】 シリコン基板１上の絶縁膜４に形成された開
口部５の内壁、底面及び絶縁膜４上にチタン６を形成す
る工程と、チタン６とシリコン基板１が反応により単結
晶化あるいは多結晶化しない温度領域で開口部５内部を
含むチタン６上に窒化チタン７とタングステン８を形成
する工程と、少なくともチタン６の一部を熱処理によっ
て単結晶化あるいは多結晶シリサイド化を行なう工程よ
りなる半導体装置の製造方法。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置のコンタク
ト電極及びその製造方法に関するものであり、特に開口
部の深さ／直径の比（以降、アスペクト比と呼ぶ）が３
以上の開口部及びアスペクト比の異なる開口部におい
て、安定して低抵抗かつ低接合リーク電流のコンタクト
特性を有する半導体装置及びその製造方法を提供するも
のである。
ト電極及びその製造方法に関するものであり、特に開口
部の深さ／直径の比（以降、アスペクト比と呼ぶ）が３
以上の開口部及びアスペクト比の異なる開口部におい
て、安定して低抵抗かつ低接合リーク電流のコンタクト
特性を有する半導体装置及びその製造方法を提供するも
のである。
【０００２】
【従来の技術】半導体装置の微細化に伴い、半導体基板
と上層配線を接続するための開口部においては、その開
口部底部の面積の減少によってその接触抵抗が増大し、
半導体装置の特性に影響するようになってきた。その対
策として、高融点金属と基板シリコンとを反応させ、開
口部底面に高融点金属シリサイドを形成することによ
り、低抵抗化を図っている（例えば、特開昭６３−８４
０２４）。この従来のコンタクト形成プロセスについ
て、図７を用いて説明する。
と上層配線を接続するための開口部においては、その開
口部底部の面積の減少によってその接触抵抗が増大し、
半導体装置の特性に影響するようになってきた。その対
策として、高融点金属と基板シリコンとを反応させ、開
口部底面に高融点金属シリサイドを形成することによ
り、低抵抗化を図っている（例えば、特開昭６３−８４
０２４）。この従来のコンタクト形成プロセスについ
て、図７を用いて説明する。
【０００３】図７において、１はシリコン基板、２はシ
リコン基板１へのＡｓ（砒素）、Ｐ（燐）、Ｂ（ボロ
ン）等のイオン注入と活性化熱処理により形成された不
純物拡散層、４はシリコン基板１上に形成された絶縁
膜、５は不純物拡散層２上の絶縁膜４に形成された開口
部、６は開口部５内を含む絶縁膜４表面に形成されたチ
タン（Ｔｉ）、７及び８はそれぞれＴｉ上に形成された
窒化チタン（ＴｉＮ）及びタングステン（Ｗ）、９はシ
リコン基板１とＴｉ６の反応によって形成された単結晶
あるいは多結晶のチタンダイシリサイド膜（ＴｉＳｉ2
膜）である。
リコン基板１へのＡｓ（砒素）、Ｐ（燐）、Ｂ（ボロ
ン）等のイオン注入と活性化熱処理により形成された不
純物拡散層、４はシリコン基板１上に形成された絶縁
膜、５は不純物拡散層２上の絶縁膜４に形成された開口
部、６は開口部５内を含む絶縁膜４表面に形成されたチ
タン（Ｔｉ）、７及び８はそれぞれＴｉ上に形成された
窒化チタン（ＴｉＮ）及びタングステン（Ｗ）、９はシ
リコン基板１とＴｉ６の反応によって形成された単結晶
あるいは多結晶のチタンダイシリサイド膜（ＴｉＳｉ2
膜）である。
【０００４】まずシリコン基板１上にＣＶＤ法によって
絶縁膜４を形成し、フォトリソグラフィ技術及びドライ
エッチング技術を用いて不純物拡散層２領域上に開口部
５を形成する（図７（ａ））。次に、図７（ｂ）に示す
ように、スパッタ法によりチタン６及び窒化チタン７を
順次堆積し、その後図７（ｃ）に示すようにランプアニ
ーラー等を用いた７００゜Ｃ程度の熱処理によって、開
口部５底部にＴｉＳｉ2９を形成する。さらに、ＣＶＤ
法によってタングステン８を堆積し、エッチバックによ
って開口部５以外の部分のタングステン８、窒化チタン
７、チタン膜６を除去し、窒化チタン７とタングステン
８による電極を形成する（図７（ｄ））。次に、アルミ
ニウム合金配線１２を形成し、高信頼性のコンタクトを
得る（図７（ｅ））。
絶縁膜４を形成し、フォトリソグラフィ技術及びドライ
エッチング技術を用いて不純物拡散層２領域上に開口部
５を形成する（図７（ａ））。次に、図７（ｂ）に示す
ように、スパッタ法によりチタン６及び窒化チタン７を
順次堆積し、その後図７（ｃ）に示すようにランプアニ
ーラー等を用いた７００゜Ｃ程度の熱処理によって、開
口部５底部にＴｉＳｉ2９を形成する。さらに、ＣＶＤ
法によってタングステン８を堆積し、エッチバックによ
って開口部５以外の部分のタングステン８、窒化チタン
７、チタン膜６を除去し、窒化チタン７とタングステン
８による電極を形成する（図７（ｄ））。次に、アルミ
ニウム合金配線１２を形成し、高信頼性のコンタクトを
得る（図７（ｅ））。
【０００５】ここでＴｉは強い還元性があるため、シリ
コン基板１上の自然酸化膜などを除去する作用がある。
通常は、アルミニウム配線形成後の４００゜Ｃ前後のシ
ンター処理によって、Ｔｉはシリコン基板と反応し、非
晶質のＴｉシリサイド（ＴｉＳｉ）を形成、同時に自然
酸化膜を除去する。このＴｉの還元作用によって、Ｔｉ
／Ｓｉ界面に存在する自然酸化膜などは、非晶質のＴｉ
Ｓｉ中に取り込まれ、その結果ＴｉＳｉ／Ｓｉ界面は清
浄な界面となり、低抵抗となる。また、ｐ＋不純物拡散
層においては、ＴｉＳｉ2／ｐ＋Ｓｉ接合のバリアハイ
トがＴｉＳｉ／ｐ＋Ｓｉのそれよりも低いため、７００
゜Ｃ程度の熱処理でＴｉＳｉ2を形成することにより、さ
らに低コンタクト抵抗を実現できる。
コン基板１上の自然酸化膜などを除去する作用がある。
通常は、アルミニウム配線形成後の４００゜Ｃ前後のシ
ンター処理によって、Ｔｉはシリコン基板と反応し、非
晶質のＴｉシリサイド（ＴｉＳｉ）を形成、同時に自然
酸化膜を除去する。このＴｉの還元作用によって、Ｔｉ
／Ｓｉ界面に存在する自然酸化膜などは、非晶質のＴｉ
Ｓｉ中に取り込まれ、その結果ＴｉＳｉ／Ｓｉ界面は清
浄な界面となり、低抵抗となる。また、ｐ＋不純物拡散
層においては、ＴｉＳｉ2／ｐ＋Ｓｉ接合のバリアハイ
トがＴｉＳｉ／ｐ＋Ｓｉのそれよりも低いため、７００
゜Ｃ程度の熱処理でＴｉＳｉ2を形成することにより、さ
らに低コンタクト抵抗を実現できる。
【０００６】図１０に、このＴｉＳｉ2形成によるｐ＋
不純物拡散層に対するコンタクト抵抗低減の効果を示
す。図１０において、実線及び点線はそれぞれＴｉＳｉ
2／ｐ＋Ｓｉ及びＴｉ／ｐ＋Ｓｉのコンタクト抵抗を示
す。図１０中の領域（ア）に示されるように、開口部５
底部にＴｉＳｉ2を形成することによって、コンタクト
抵抗が低下していることがわかる。
不純物拡散層に対するコンタクト抵抗低減の効果を示
す。図１０において、実線及び点線はそれぞれＴｉＳｉ
2／ｐ＋Ｓｉ及びＴｉ／ｐ＋Ｓｉのコンタクト抵抗を示
す。図１０中の領域（ア）に示されるように、開口部５
底部にＴｉＳｉ2を形成することによって、コンタクト
抵抗が低下していることがわかる。
【０００７】ここで、ｎ＋不純物拡散層については、Ｔ
ｉＳｉ2の形成によってＴｉＳｉ２／ｎ＋Ｓｉ接合のバ
リアハイトは高くなり、逆にコンタクト抵抗が上昇す
る。しかし、それでもｐ＋不純物拡散層と比べコンタク
ト抵抗が低いため、問題とはならない。
ｉＳｉ2の形成によってＴｉＳｉ２／ｎ＋Ｓｉ接合のバ
リアハイトは高くなり、逆にコンタクト抵抗が上昇す
る。しかし、それでもｐ＋不純物拡散層と比べコンタク
ト抵抗が低いため、問題とはならない。
【０００８】
【発明が解決しようとする課題】しかしながら、本発明
者らは、上述の従来技術によれば図１０中の領域（イ）
すなわち開口部のアスペクト比が３以上において、Ｔｉ
Ｓｉ2／ｐ＋Ｓｉのコンタクト抵抗が急激に増大するこ
とを見いだした。
者らは、上述の従来技術によれば図１０中の領域（イ）
すなわち開口部のアスペクト比が３以上において、Ｔｉ
Ｓｉ2／ｐ＋Ｓｉのコンタクト抵抗が急激に増大するこ
とを見いだした。
【０００９】上記の原因について、図８を用いて説明す
る。図８において、（ａ）はＴｉ及びＴｉＮ堆積後の断
面図、（ｂ）はシリサイド化の熱処理後の断面図、１１
は凝集したチタンダイシリサイド（ＴｉＳｉ2）、であ
る。図８において、図７と同一の機能を有するものには
同一の符号を付してその詳細な説明を省略する。
る。図８において、（ａ）はＴｉ及びＴｉＮ堆積後の断
面図、（ｂ）はシリサイド化の熱処理後の断面図、１１
は凝集したチタンダイシリサイド（ＴｉＳｉ2）、であ
る。図８において、図７と同一の機能を有するものには
同一の符号を付してその詳細な説明を省略する。
【００１０】スパッタ法でＴｉ６を堆積した場合、図８
（ａ）に示すように、Ｔｉ膜６は絶縁膜４上に堆積され
る膜厚に比べ、開口部５の底部では膜厚は薄くなる。こ
の開口部５の底部に堆積されるＴｉ６の膜厚は、開口部
５のアスペクト比が大きくなるに伴い薄くなる。したが
って、図８（ａ）のようにＴｉ６が薄い状態でシリサイ
ド化の為の熱処理を行なうと、図８（ｂ）に示すように
ＴｉＳｉ2形成後、さらにＴｉＳｉ2が凝集する。この凝
集したＴｉＳｉ2１１の形成が、図１０の領域（イ）で
の抵抗上昇の原因と考えられる。この凝集の発生するＴ
ｉ厚は、シリサイド化の熱処理条件に依存するが、開口
部底部で約１０ｎｍ以下と考えられる。
（ａ）に示すように、Ｔｉ膜６は絶縁膜４上に堆積され
る膜厚に比べ、開口部５の底部では膜厚は薄くなる。こ
の開口部５の底部に堆積されるＴｉ６の膜厚は、開口部
５のアスペクト比が大きくなるに伴い薄くなる。したが
って、図８（ａ）のようにＴｉ６が薄い状態でシリサイ
ド化の為の熱処理を行なうと、図８（ｂ）に示すように
ＴｉＳｉ2形成後、さらにＴｉＳｉ2が凝集する。この凝
集したＴｉＳｉ2１１の形成が、図１０の領域（イ）で
の抵抗上昇の原因と考えられる。この凝集の発生するＴ
ｉ厚は、シリサイド化の熱処理条件に依存するが、開口
部底部で約１０ｎｍ以下と考えられる。
【００１１】このＴｉＳｉ2の凝集現象は、サリサイド
プロセスにおいても良く知られており、その対策の一つ
として、一般には３０ｎｍ程度以上の厚いＴｉが用いら
れている。しかし、微細化が進んだ開口部においては、
３０ｎｍ程度の充分に厚いＴｉを開口部底部に形成する
ことは困難である。また、一方でＴｉが厚すぎても、接
合リークが発生するという課題がある。
プロセスにおいても良く知られており、その対策の一つ
として、一般には３０ｎｍ程度以上の厚いＴｉが用いら
れている。しかし、微細化が進んだ開口部においては、
３０ｎｍ程度の充分に厚いＴｉを開口部底部に形成する
ことは困難である。また、一方でＴｉが厚すぎても、接
合リークが発生するという課題がある。
【００１２】このＴｉＳｉ2形成による接合リークの発
生を、アスペクト比の異なる開口部が混在する場合につ
いて、図９を用いて説明する。図９において、（ａ）は
Ｔｉ及びＴｉＮ堆積後の断面図、（ｂ）はシリサイド化
の熱処理後の断面図、３はＬＯＣＯＳ分離、１４はアス
ペクト比の大きい開口部、１５はアスペクト比の小さい
開口部を示している。図９において、図７と同一の機能
を有するものには同一の符号を付してその詳細な説明を
省略する。
生を、アスペクト比の異なる開口部が混在する場合につ
いて、図９を用いて説明する。図９において、（ａ）は
Ｔｉ及びＴｉＮ堆積後の断面図、（ｂ）はシリサイド化
の熱処理後の断面図、３はＬＯＣＯＳ分離、１４はアス
ペクト比の大きい開口部、１５はアスペクト比の小さい
開口部を示している。図９において、図７と同一の機能
を有するものには同一の符号を付してその詳細な説明を
省略する。
【００１３】アスペクト比の大きい開口部１４におい
て、良好な特性の得られる膜厚のＴｉ６及びＴｉＮ７を
スパッタ法で堆積すると、アスペクト比の小さな開口部
１５の底部には、アスペクト比の小さい開口部１５より
も厚いＴｉが堆積される（図９（ａ））。
て、良好な特性の得られる膜厚のＴｉ６及びＴｉＮ７を
スパッタ法で堆積すると、アスペクト比の小さな開口部
１５の底部には、アスペクト比の小さい開口部１５より
も厚いＴｉが堆積される（図９（ａ））。
【００１４】したがって、引続きＴｉＳｉ2形成のため
の熱処理を行なうと、非常に厚いＴｉＳｉ2が形成さ
れ、図９（ｂ）のようにＴｉＳｉ2が不純物拡散層２と
シリコン基板１界面の近傍に達し、接合を破壊してしま
う。このように、開口部底のＴｉ厚が厚くなりすぎて
も、接合リークが発生してしまうという課題がある。こ
れは、浅い不純物拡散層を有する半導体装置において顕
著になる。
の熱処理を行なうと、非常に厚いＴｉＳｉ2が形成さ
れ、図９（ｂ）のようにＴｉＳｉ2が不純物拡散層２と
シリコン基板１界面の近傍に達し、接合を破壊してしま
う。このように、開口部底のＴｉ厚が厚くなりすぎて
も、接合リークが発生してしまうという課題がある。こ
れは、浅い不純物拡散層を有する半導体装置において顕
著になる。
【００１５】本発明は、上記課題を解決するためになさ
れたものであり、その目的とするところは、開口部底部
でのＴｉ厚が薄い場合でも厚い場合でも、良好なコンタ
クト特性を得られる半導体装置及びその製造方法を提供
することにある。
れたものであり、その目的とするところは、開口部底部
でのＴｉ厚が薄い場合でも厚い場合でも、良好なコンタ
クト特性を得られる半導体装置及びその製造方法を提供
することにある。
【００１６】
【課題を解決するための手段】本発明の半導体装置は、
トランジスタを有するシリコン基板上に形成された絶縁
膜の開口部の底部において、前記シリコン基板と高融点
金属の接する部分で前記高融点金属の一部を熱処理によ
って高融点金属シリサイドを形成することにより上記目
的が達成される。
トランジスタを有するシリコン基板上に形成された絶縁
膜の開口部の底部において、前記シリコン基板と高融点
金属の接する部分で前記高融点金属の一部を熱処理によ
って高融点金属シリサイドを形成することにより上記目
的が達成される。
【００１７】本発明の半導体装置の製造方法は、トラン
ジスタを有するシリコン基板上の絶縁膜に開口部を形成
する工程と、少なくとも前記開口部の内部に高融点金属
を形成する工程と、前記シリコン基板と前記高融点金属
が反応して単結晶あるいは多結晶の高融点金属シリサイ
ドを形成する温度以下で前記開口部内部を含む前記高融
点金属上に導電膜を形成する工程と、熱処理によって前
記シリコン基板と前記高融点金属を反応させ高融点金属
シリサイド結晶もしくは多結晶を形成する工程と、前記
開口部上に配線層を形成する工程とを含有し、そのこと
によって上記目的が達成される。
ジスタを有するシリコン基板上の絶縁膜に開口部を形成
する工程と、少なくとも前記開口部の内部に高融点金属
を形成する工程と、前記シリコン基板と前記高融点金属
が反応して単結晶あるいは多結晶の高融点金属シリサイ
ドを形成する温度以下で前記開口部内部を含む前記高融
点金属上に導電膜を形成する工程と、熱処理によって前
記シリコン基板と前記高融点金属を反応させ高融点金属
シリサイド結晶もしくは多結晶を形成する工程と、前記
開口部上に配線層を形成する工程とを含有し、そのこと
によって上記目的が達成される。
【００１８】本発明の他の半導体装置の製造方法は、シ
リコン基板上の絶縁膜に開口部を形成する工程と、少な
くとも前記開口部の内部に高融点金属を形成する工程
と、前記シリコン基板と前記高融点金属が反応して単結
晶あるいは多結晶の高融点金属シリサイドを形成する温
度以下で前記開口部内部を含む前記高融点金属上に導電
膜を形成する工程と、ドライエッチングあるいは研磨等
によって前記絶縁膜表面の前記導電膜もしくは前記導電
膜と高融点金属を除去し開口部内部にのみ前記導電膜と
前記高融点金属による電極を形成する工程と、熱処理に
よって前記シリコン基板と前記高融点金属を反応させ高
融点金属シリサイドの単結晶もしくは多結晶を形成する
工程と、前記開口部上に配線層を形成する工程とを含有
し、そのことによって上記目的が達成される。
リコン基板上の絶縁膜に開口部を形成する工程と、少な
くとも前記開口部の内部に高融点金属を形成する工程
と、前記シリコン基板と前記高融点金属が反応して単結
晶あるいは多結晶の高融点金属シリサイドを形成する温
度以下で前記開口部内部を含む前記高融点金属上に導電
膜を形成する工程と、ドライエッチングあるいは研磨等
によって前記絶縁膜表面の前記導電膜もしくは前記導電
膜と高融点金属を除去し開口部内部にのみ前記導電膜と
前記高融点金属による電極を形成する工程と、熱処理に
よって前記シリコン基板と前記高融点金属を反応させ高
融点金属シリサイドの単結晶もしくは多結晶を形成する
工程と、前記開口部上に配線層を形成する工程とを含有
し、そのことによって上記目的が達成される。
【００１９】本発明の他の半導体装置は、トランジスタ
を有するシリコン基板上に形成された絶縁膜の開口部の
底部において、前記シリコン基板と高融点金属を熱処理
によって反応させ、高融点金属シリサイドを形成する際
に、開口部の深さ／径の値を一定、もしくは前記深さ／
径の値のばらつきを±１０％以下とした開口部を有する
ことにより、上記目的が達成される。
を有するシリコン基板上に形成された絶縁膜の開口部の
底部において、前記シリコン基板と高融点金属を熱処理
によって反応させ、高融点金属シリサイドを形成する際
に、開口部の深さ／径の値を一定、もしくは前記深さ／
径の値のばらつきを±１０％以下とした開口部を有する
ことにより、上記目的が達成される。
【００２０】
【作用】本発明の他の半導体装置は、トランジスタを有
するシリコン上の絶縁膜に形成された開口部の底部にお
いて高融点金属のすべてがシリサイド化していないた
め、高融点金属シリサイドの凝集は発生せず、また接合
の破壊も起こらない。
するシリコン上の絶縁膜に形成された開口部の底部にお
いて高融点金属のすべてがシリサイド化していないた
め、高融点金属シリサイドの凝集は発生せず、また接合
の破壊も起こらない。
【００２１】本発明の半導体装置の製造方法は、シリコ
ン基板と高融点金属の反応により開口部の底部において
単結晶もしくは多結晶構造の高融点金属シリサイドが形
成される温度以下で開口部内部に導電膜を形成する。そ
の後熱処理によって高融点金属シリサイドを形成する
が、開口部が導電膜で埋め込まれているため、すべてが
シリサイド化しないため、前記高融点金属シリサイドの
凝集は発生せず、また前記高融点金属の厚さに係わらず
一定膜厚の高融点金属シリサイドが形成されるため、過
度のシリサイド化による接合の破壊も起こらない。
ン基板と高融点金属の反応により開口部の底部において
単結晶もしくは多結晶構造の高融点金属シリサイドが形
成される温度以下で開口部内部に導電膜を形成する。そ
の後熱処理によって高融点金属シリサイドを形成する
が、開口部が導電膜で埋め込まれているため、すべてが
シリサイド化しないため、前記高融点金属シリサイドの
凝集は発生せず、また前記高融点金属の厚さに係わらず
一定膜厚の高融点金属シリサイドが形成されるため、過
度のシリサイド化による接合の破壊も起こらない。
【００２２】本発明の他の半導体装置は、絶縁膜の開口
部の開口部深さ／開口部径の値が一定もしくはその値の
ばらつきが±１０％以下であるため、高融点金属をスパ
ッタ法あるいはＣＶＤ法等で形成した場合に開口部底部
での高融点金属の膜厚が各開口部で一定となり、熱処理
によって形成される高融点金属シリサイドの膜厚も各開
口部で一定であり、接合リークの発生しない電極を形成
できる。
部の開口部深さ／開口部径の値が一定もしくはその値の
ばらつきが±１０％以下であるため、高融点金属をスパ
ッタ法あるいはＣＶＤ法等で形成した場合に開口部底部
での高融点金属の膜厚が各開口部で一定となり、熱処理
によって形成される高融点金属シリサイドの膜厚も各開
口部で一定であり、接合リークの発生しない電極を形成
できる。
【００２３】
（実施例１）以下本発明第１の実施例における半導体装
置について、図面を参照しながら説明する。
置について、図面を参照しながら説明する。
【００２４】図１及び図２は本発明の第１の実施例にお
ける半導体装置の断面図である。図１及び図２におい
て、１はトランジスタを有するシリコン基板、２はシリ
コン基板１へのＡｓ（砒素）、Ｐ（燐）及びＢ（ボロ
ン）等のイオン注入と活性化熱処理で形成された不純物
拡散層、３はＬＯＣＯＳ分離、４はシリコン基板１上に
形成された絶縁膜、６は開口部内を含む絶縁膜４表面に
形成されたチタン（Ｔｉ）、７及び８はそれぞれＴｉ上
に形成された窒化チタン（ＴｉＮ）及びタングステン
（Ｗ）、９はシリコン基板１とＴｉ６の反応によって形
成された単結晶及び多結晶のチタンダイシリサイド（Ｔ
ｉＳｉ2）、１０はシリコン基板１とＴｉ６の反応によ
って形成された非晶質のチタンシリサイド膜（ＴｉＳｉ
膜）、１４はアスペクト比の大きい開口部、１５はアス
ペクト比の小さい開口部である。シリコン基板には、ト
ランジスタが既知の方法によって形成されているが、図
１中では省略している。この点については、後述する図
３、図４、図５についても同じである。
ける半導体装置の断面図である。図１及び図２におい
て、１はトランジスタを有するシリコン基板、２はシリ
コン基板１へのＡｓ（砒素）、Ｐ（燐）及びＢ（ボロ
ン）等のイオン注入と活性化熱処理で形成された不純物
拡散層、３はＬＯＣＯＳ分離、４はシリコン基板１上に
形成された絶縁膜、６は開口部内を含む絶縁膜４表面に
形成されたチタン（Ｔｉ）、７及び８はそれぞれＴｉ上
に形成された窒化チタン（ＴｉＮ）及びタングステン
（Ｗ）、９はシリコン基板１とＴｉ６の反応によって形
成された単結晶及び多結晶のチタンダイシリサイド（Ｔ
ｉＳｉ2）、１０はシリコン基板１とＴｉ６の反応によ
って形成された非晶質のチタンシリサイド膜（ＴｉＳｉ
膜）、１４はアスペクト比の大きい開口部、１５はアス
ペクト比の小さい開口部である。シリコン基板には、ト
ランジスタが既知の方法によって形成されているが、図
１中では省略している。この点については、後述する図
３、図４、図５についても同じである。
【００２５】図１及び図２において、従来例による課題
を説明した図８及び図９との相違点は、開口部１４及び
１５の底部のすべてのＴｉ６がＴｉＳｉ2にならず、ほ
ぼ一定の膜厚のＴｉＳｉ2膜とＴｉ及び非晶質のＴｉＳ
ｉで構成されていることである。
を説明した図８及び図９との相違点は、開口部１４及び
１５の底部のすべてのＴｉ６がＴｉＳｉ2にならず、ほ
ぼ一定の膜厚のＴｉＳｉ2膜とＴｉ及び非晶質のＴｉＳ
ｉで構成されていることである。
【００２６】したがって、図９に示される従来例のよう
に底部においてＴｉの膜厚が異なる開口部１４及び１５
が存在しても、Ｔｉの一部のみがＴｉＳｉ2となるた
め、ＴｉＳｉ2は厚くは形成されず、結果的には接合の
破壊の発生を防止することができる。
に底部においてＴｉの膜厚が異なる開口部１４及び１５
が存在しても、Ｔｉの一部のみがＴｉＳｉ2となるた
め、ＴｉＳｉ2は厚くは形成されず、結果的には接合の
破壊の発生を防止することができる。
【００２７】また、図８のように開口部底部のＴｉの膜
厚が薄い場合においても、凝集反応まで至らないため、
コンタクト抵抗の上昇は発生しない。
厚が薄い場合においても、凝集反応まで至らないため、
コンタクト抵抗の上昇は発生しない。
【００２８】（実施例２）以下本発明第２の半導体装置
の製造方法について図面を参照しながら説明する。
の製造方法について図面を参照しながら説明する。
【００２９】図３は本発明の半導体装置の製造方法を説
明する工程断面図である。図３において、図１と同一の
機能を有するものには同一の符号を付してその詳細な説
明を省略する。
明する工程断面図である。図３において、図１と同一の
機能を有するものには同一の符号を付してその詳細な説
明を省略する。
【００３０】図３（ａ）に示されるように、シリコン基
板１上にＡｓ、Ｐ及びＢ等の不純物をイオン注入し、活
性化のための熱処理を行い、不純物拡散層２を形成す
る。そして、シリコン基板１上に絶縁膜４を堆積し、フ
ォトリソグラフィー及びドライエッチング技術を用いて
開口部５を形成する。
板１上にＡｓ、Ｐ及びＢ等の不純物をイオン注入し、活
性化のための熱処理を行い、不純物拡散層２を形成す
る。そして、シリコン基板１上に絶縁膜４を堆積し、フ
ォトリソグラフィー及びドライエッチング技術を用いて
開口部５を形成する。
【００３１】次に、スパッタ法によってチタン（Ｔｉ）
６を堆積する（図３（ｂ））。引き続き図３（ｃ）に示
すように、スパッタ法によって窒化チタン（ＴｉＮ）７
を堆積し、化学気相成長法（ＣＶＤ法）によってタング
ステン（Ｗ）８を堆積する。
６を堆積する（図３（ｂ））。引き続き図３（ｃ）に示
すように、スパッタ法によって窒化チタン（ＴｉＮ）７
を堆積し、化学気相成長法（ＣＶＤ法）によってタング
ステン（Ｗ）８を堆積する。
【００３２】ここで、Ｔｉ６、ＴｉＮ７及びＷ８は、Ｔ
ｉ６とシリコン基板１の反応によって単結晶あるいは多
結晶のＴｉＳｉ2を形成する温度である約５００℃以下
で形成し、ＴｉＳｉ2の形成を防止する。なぜなら、Ｔ
ｉ形成中もしくは形成後に、約５００゜Ｃ以上に加熱さ
れると、Ｔｉ６はシリコン基板１とシリサイド化反応
し、ＴｉＳｉ2を形成する。その結果として、ＴｉＳｉ2
９の凝集や接合破壊を引き起こすからである。
ｉ６とシリコン基板１の反応によって単結晶あるいは多
結晶のＴｉＳｉ2を形成する温度である約５００℃以下
で形成し、ＴｉＳｉ2の形成を防止する。なぜなら、Ｔ
ｉ形成中もしくは形成後に、約５００゜Ｃ以上に加熱さ
れると、Ｔｉ６はシリコン基板１とシリサイド化反応
し、ＴｉＳｉ2を形成する。その結果として、ＴｉＳｉ2
９の凝集や接合破壊を引き起こすからである。
【００３３】次に、ＴｉＮ７とＷ８による金属電極を形
成した後、ハロゲンランプなどによってシリコン基板１
を少なくとも５５０℃以上に加熱し、ＴｉＳｉ2９を形
成する（図３（ｄ））。ここで、Ｔｉ６とシリコンとの
反応は、まず非晶質のＴｉＳｉを形成し、その後シリコ
ン基板１側よりＴｉＳｉ2の成長が始まる。また、その
反応は堆積膨張を伴う反応である。したがって、開口部
５を金属電極で埋め込んだ後に熱処理を行うと、ＴｉＳ
ｉ2を形成し堆積膨張しようとする力と金属電極で押さ
える力が釣り合うところで反応は終了する。このように
開口部５の底部のシリコン基板１と接する極薄い範囲の
みでＴｉＳｉ2９が形成され、ＴｉＳｉ2の凝集や接合破
壊を防止できる。コンタクト抵抗はこのＴｉＳｉ2９と
シリコン基板１との界面で決まるため、抵抗低減の為に
は極薄いＴｉＳｉ2で十分である。
成した後、ハロゲンランプなどによってシリコン基板１
を少なくとも５５０℃以上に加熱し、ＴｉＳｉ2９を形
成する（図３（ｄ））。ここで、Ｔｉ６とシリコンとの
反応は、まず非晶質のＴｉＳｉを形成し、その後シリコ
ン基板１側よりＴｉＳｉ2の成長が始まる。また、その
反応は堆積膨張を伴う反応である。したがって、開口部
５を金属電極で埋め込んだ後に熱処理を行うと、ＴｉＳ
ｉ2を形成し堆積膨張しようとする力と金属電極で押さ
える力が釣り合うところで反応は終了する。このように
開口部５の底部のシリコン基板１と接する極薄い範囲の
みでＴｉＳｉ2９が形成され、ＴｉＳｉ2の凝集や接合破
壊を防止できる。コンタクト抵抗はこのＴｉＳｉ2９と
シリコン基板１との界面で決まるため、抵抗低減の為に
は極薄いＴｉＳｉ2で十分である。
【００３４】最後に、Ｔｉ６、ＴｉＮ７及びＷ８をパタ
ーニングして低抵抗かつ接合リークのない半導体装置を
得る。
ーニングして低抵抗かつ接合リークのない半導体装置を
得る。
【００３５】ここでは、Ｔｉ６、ＴｉＮ７及びＷ８をパ
ターニングして配線を形成したが、ドライエッチングあ
るいは化学機械研磨（ＣＭＰ）等によって開口部５内部
以外の各膜を除去し、図４に示すようにアルミニウム合
金等の低抵抗な金属で配線を形成しても良い。
ターニングして配線を形成したが、ドライエッチングあ
るいは化学機械研磨（ＣＭＰ）等によって開口部５内部
以外の各膜を除去し、図４に示すようにアルミニウム合
金等の低抵抗な金属で配線を形成しても良い。
【００３６】（実施例３）以下本発明第３の実施例にお
ける半導体装置の製造方法について図面を参照しながら
説明する。
ける半導体装置の製造方法について図面を参照しながら
説明する。
【００３７】図５は本発明第３の実施例における半導体
装置の製造方法を説明する工程断面図である。図５にお
いて、図１と同一の機能を有するものには同一の符号を
付してその詳細な説明を省略する。
装置の製造方法を説明する工程断面図である。図５にお
いて、図１と同一の機能を有するものには同一の符号を
付してその詳細な説明を省略する。
【００３８】図５（ａ）に示されるように、シリコン基
板１上にＡｓ、Ｐ及びＢ等の不純物をイオン注入し、活
性化のための熱処理を行い、不純物拡散層２を形成す
る。そして、シリコン基板１上に絶縁膜４を堆積し、フ
ォトリソグラフィー及びドライエッチング技術を用いて
開口部５を形成する。
板１上にＡｓ、Ｐ及びＢ等の不純物をイオン注入し、活
性化のための熱処理を行い、不純物拡散層２を形成す
る。そして、シリコン基板１上に絶縁膜４を堆積し、フ
ォトリソグラフィー及びドライエッチング技術を用いて
開口部５を形成する。
【００３９】次に、スパッタ法によってチタン（Ｔｉ）
６を堆積する（図５（ｂ））。引き続き、図５（ｃ）に
示すようにスパッタ法によって窒化チタン（ＴｉＮ）７
を堆積し、化学気相成長法（ＣＶＤ法）によってタング
ステン（Ｗ）８を堆積する。そして、ドライエッチング
あるいは研磨等によって開口部５内部以外の各膜を除去
し、Ｔｉ６、ＴｉＮ７及びＷ８よりなる金属電極を形成
する。ここで、上記の第２の実施例と同様の理由によ
り、Ｔｉ６、ＴｉＮ７及びＷ８の堆積温度は、５００℃
以下とする。
６を堆積する（図５（ｂ））。引き続き、図５（ｃ）に
示すようにスパッタ法によって窒化チタン（ＴｉＮ）７
を堆積し、化学気相成長法（ＣＶＤ法）によってタング
ステン（Ｗ）８を堆積する。そして、ドライエッチング
あるいは研磨等によって開口部５内部以外の各膜を除去
し、Ｔｉ６、ＴｉＮ７及びＷ８よりなる金属電極を形成
する。ここで、上記の第２の実施例と同様の理由によ
り、Ｔｉ６、ＴｉＮ７及びＷ８の堆積温度は、５００℃
以下とする。
【００４０】そして、開口部５内部に金属電極を形成し
た後、ハロゲンランプなどによってシリコン基板１を少
なくとも５５０℃以上に加熱し、ＴｉＳｉ2９を形成す
る。このようにして、開口部５の底部のシリコン基板１
と接する極薄い範囲でＴｉＳｉ2が形成される（図５
（ｄ））。
た後、ハロゲンランプなどによってシリコン基板１を少
なくとも５５０℃以上に加熱し、ＴｉＳｉ2９を形成す
る。このようにして、開口部５の底部のシリコン基板１
と接する極薄い範囲でＴｉＳｉ2が形成される（図５
（ｄ））。
【００４１】最後に、図５（ｅ）に示すように、アルミ
ニウム合金をパターニングして低抵抗かつ接合リークの
ない半導体装置を得る。
ニウム合金をパターニングして低抵抗かつ接合リークの
ない半導体装置を得る。
【００４２】以上のように本実施例においても、上記の
第２の実施例と同様に開口部５内をＴｉＮ７やＷ８によ
り埋め込んだ後にＴｉＳｉ2９を形成しているため、Ｔ
ｉＳｉ2による凝集や接合破壊を防止できる。
第２の実施例と同様に開口部５内をＴｉＮ７やＷ８によ
り埋め込んだ後にＴｉＳｉ2９を形成しているため、Ｔ
ｉＳｉ2による凝集や接合破壊を防止できる。
【００４３】（実施例４）以下本発明第４の実施例にお
ける半導体装置について図面を参照しながら説明する。
ける半導体装置について図面を参照しながら説明する。
【００４４】図６は本発明の第４の実施例における半導
体装置を説明する断面図である。図６において、１６は
深さがＡμmで径がａμmの開口部（Ａ）であり、１７は
深さがＢμmで径がｂμmの開口部（Ｂ）である。図１と
同一の機能を有するものには同一の符号を付してその詳
細な説明を省略する。
体装置を説明する断面図である。図６において、１６は
深さがＡμmで径がａμmの開口部（Ａ）であり、１７は
深さがＢμmで径がｂμmの開口部（Ｂ）である。図１と
同一の機能を有するものには同一の符号を付してその詳
細な説明を省略する。
【００４５】図６に示されるように、トランジスタ等が
形成されているシリコン基板１上の絶縁膜４にフォトリ
ソグラフィー及びドライエッチング技術を用いて開口部
１６、１７が開口される。その後、チタン（Ｔｉ）、窒
化チタン（ＴｉＮ）、タングステン（Ｗ）及びアルミニ
ウム合金配線が形成される。このとき、各開口部の（深
さ／径）の値（アスペクト比）が等しく形成されている
ため（例えば、図６においては、Ａ／ａ＝Ｂ／ｂであ
る）、スパッタ法やＣＶＤ法によって形成されたＴｉの
開口部底での膜厚がほぼ等しくなる。そして、最適な膜
厚のＴｉ６のよって、ＴｉＳｉ2を形成することによ
り、接合リークのない、低抵抗なコンタクトが形成でき
る。ここで、（深さ／径）の値を一定としたが、実際に
は試作のばらつきを考慮して、（深さ／径）の値が±１
０％以下であれば良い。
形成されているシリコン基板１上の絶縁膜４にフォトリ
ソグラフィー及びドライエッチング技術を用いて開口部
１６、１７が開口される。その後、チタン（Ｔｉ）、窒
化チタン（ＴｉＮ）、タングステン（Ｗ）及びアルミニ
ウム合金配線が形成される。このとき、各開口部の（深
さ／径）の値（アスペクト比）が等しく形成されている
ため（例えば、図６においては、Ａ／ａ＝Ｂ／ｂであ
る）、スパッタ法やＣＶＤ法によって形成されたＴｉの
開口部底での膜厚がほぼ等しくなる。そして、最適な膜
厚のＴｉ６のよって、ＴｉＳｉ2を形成することによ
り、接合リークのない、低抵抗なコンタクトが形成でき
る。ここで、（深さ／径）の値を一定としたが、実際に
は試作のばらつきを考慮して、（深さ／径）の値が±１
０％以下であれば良い。
【００４６】以上のように、各開口部の（深さ／径）の
値の誤差を１０％如何に揃えることにより、接合リーク
のないＴｉＳｉ2をより確実に形成することができる。
値の誤差を１０％如何に揃えることにより、接合リーク
のないＴｉＳｉ2をより確実に形成することができる。
【００４７】なお、上記第１の実施例から第４の実施例
において、開口部の底部においてシリコン基板と高融点
金属の反応により高融点金属シリサイドを形成したが、
ポリシリコン配線やタングステンシリイド（ＷＳｉｘ）
配線等のシリコンを含有する配線でも良い。
において、開口部の底部においてシリコン基板と高融点
金属の反応により高融点金属シリサイドを形成したが、
ポリシリコン配線やタングステンシリイド（ＷＳｉｘ）
配線等のシリコンを含有する配線でも良い。
【００４８】また、高融点金属をＴｉとしたが、シリサ
イドを形成できるＶ，Ｃｒ，Ｆｅ，Ｃｏ，Ｎｉ，Ｚｒ，
Ｎｂ，Ｍｏ，Ｒｕ，Ｒｈ，Ｐｔ等の高融点金属でも良
い。
イドを形成できるＶ，Ｃｒ，Ｆｅ，Ｃｏ，Ｎｉ，Ｚｒ，
Ｎｂ，Ｍｏ，Ｒｕ，Ｒｈ，Ｐｔ等の高融点金属でも良
い。
【００４９】
【発明の効果】本発明によれば、少なくとも開口部内部
に高融点金属を形成し、単結晶あるいは多結晶シリサイ
ドが形成される温度以下で開口部内部を金属電極で埋め
込んだ後、熱処理によって単結晶あるいは多結晶高融点
金属シリサイドを形成することにより、高アスペクト比
の開口部やアスペクト比の異なる開口部が混在している
場合でも、接合リークのない低抵抗なコンタクトが形成
できる。
に高融点金属を形成し、単結晶あるいは多結晶シリサイ
ドが形成される温度以下で開口部内部を金属電極で埋め
込んだ後、熱処理によって単結晶あるいは多結晶高融点
金属シリサイドを形成することにより、高アスペクト比
の開口部やアスペクト比の異なる開口部が混在している
場合でも、接合リークのない低抵抗なコンタクトが形成
できる。
【図１】本発明第１の実施例における半導体装置の断面
図
図
【図２】本発明第１の実施例における半導体装置の断面
図
図
【図３】本発明第２の実施例における半導体装置の製造
方法を示す工程断面図
方法を示す工程断面図
【図４】本発明第２の実施例における半導体装置の断面
図
図
【図５】本発明第３の実施例における半導体装置の製造
方法を示す工程断面図
方法を示す工程断面図
【図６】本発明第４の実施例における半導体装置の断面
図
図
【図７】従来の半導体装置の製造方法を示す工程断面図
【図８】従来の半導体装置の断面図
【図９】従来の半導体装置の断面図
【図１０】従来の技術により形成されたコンタクトの開
口部径とコンタクト抵抗の関係を示す図
口部径とコンタクト抵抗の関係を示す図
【符号の説明】 １ シリコン基板 ２ 不純物拡散層 ３ ＬＯＣＯＳ ４ 絶縁膜 ５ 開口部 ６ チタン（Ｔｉ） ７ 窒化チタン（ＴｉＮ） ８ タングステン（Ｗ） ９ 単結晶もしくは多結晶のチタンダイシリサイド（Ｔ
ｉＳｉ2） １０ 非晶質のチタンシリサイド（ＴｉＳｉ） １１ 凝集したチタンダイシリサイド（ＴｉＳｉ2） １２ アルミニウム配線 １４ 高アスペクト比の開口部 １５ 低アスペクト比の開口部 １６ 開口部 １７ 開口部
ｉＳｉ2） １０ 非晶質のチタンシリサイド（ＴｉＳｉ） １１ 凝集したチタンダイシリサイド（ＴｉＳｉ2） １２ アルミニウム配線 １４ 高アスペクト比の開口部 １５ 低アスペクト比の開口部 １６ 開口部 １７ 開口部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 原田 剛史 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (6)
- 【請求項１】トランジスタを有するシリコン基板と、前
記シリコン基板上に開口部を有する絶縁膜と、前記開口
部の底面において前記シリコン基板に接する単結晶ある
いは多結晶構造の高融点金属シリサイド膜と、前記単結
晶あるいは多結晶構造の高融点金属シリサイド膜に接す
る前記高融点金属シリサイドと同一の非晶質の高融点金
属シリサイド膜あるいは前記高融点金属と、少なくとも
前記開口部内部に形成されている導電膜とを備えている
ことを特徴とする半導体装置。 - 【請求項２】半導体基板上に形成された絶縁膜に開口部
を形成する工程と、前記開口部の内壁、底面及び前記絶
縁膜上に高融点金属を形成する工程と、前記高融点金属
と前記シリコン基板の反応により高融点金属シリサイド
を形成しない温度領域で少なくとも前記開口部内の前記
高融点金属上に導電膜を形成する工程と、その後熱処理
によって前記高融点金属の一部を前記シリコン基板と反
応させて高融点金属シリサイド膜を形成する工程とを有
する半導体装置の製造方法。 - 【請求項３】半導体基板上に形成された絶縁膜に開口部
を形成する工程と、前記開口部の内壁、底面及び前記絶
縁膜上に高融点金属を形成する工程と、前記高融点金属
と前記シリコン基板の反応により高融点金属シリサイド
を形成しない温度領域で少なくとも前記開口部内の前記
高融点金属上に導電膜を形成する工程と、ドライエッチ
ングまたは研磨により前記絶縁膜表面の前記導電膜また
は前記導電膜と高融点金属を除去し開口部内にのみ前記
導電膜と前記高融点金属による電極を形成する工程と、
その後熱処理によって前記高融点金属の一部を前記シリ
コン基板と反応させて高融点金属シリサイド膜を形成す
る工程とを有する半導体装置の製造方法。 - 【請求項４】高融点金属がチタンであることを特徴とす
る請求項２または３に記載の半導体装置の製造方法。 - 【請求項５】導電膜が窒化チタンと前記窒化チタン上に
形成されたタングステンからなることを特徴とする請求
項２〜４いずれかに記載の半導体装置の製造方法。 - 【請求項６】トランジスタを有するシリコン基板と、前
記シリコン基板上に開口部を有する絶縁膜と、少なくと
も前記開口部の内部を含む領域に形成された高融点金属
のうち前記シリコン基板と接する部分において、前記高
融点金属とシリコン基板が反応することにより結晶もし
くは多結晶構造の高融点金属シリサイドを形成する半導
体装置において、前記開口部の（深さ／直径）の値がウ
エハ内において一定もしくはウエハ内でのバラツキが±
１０％以下であることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7190151A JPH0945764A (ja) | 1995-07-26 | 1995-07-26 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7190151A JPH0945764A (ja) | 1995-07-26 | 1995-07-26 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0945764A true JPH0945764A (ja) | 1997-02-14 |
Family
ID=16253272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7190151A Pending JPH0945764A (ja) | 1995-07-26 | 1995-07-26 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0945764A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6982226B1 (en) | 1998-06-05 | 2006-01-03 | Agere Systems Inc. | Method of fabricating a contact with a post contact plug anneal |
-
1995
- 1995-07-26 JP JP7190151A patent/JPH0945764A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6982226B1 (en) | 1998-06-05 | 2006-01-03 | Agere Systems Inc. | Method of fabricating a contact with a post contact plug anneal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2861869B2 (ja) | 半導体装置の製造方法 | |
| US6777275B1 (en) | Single anneal for dopant activation and silicide formation | |
| US6765273B1 (en) | Device structure and method for reducing silicide encroachment | |
| JP2611726B2 (ja) | 半導体装置の製造方法 | |
| US6740587B2 (en) | Semiconductor device having a metal silicide layer and method for manufacturing the same | |
| JP2663905B2 (ja) | 半導体装置の製造方法 | |
| JPS58176975A (ja) | 集積ｍｏｓ電界効果トランジスタ回路の製造方法 | |
| US6218276B1 (en) | Silicide encapsulation of polysilicon gate and interconnect | |
| JP2988413B2 (ja) | 半導体装置及びその製造方法 | |
| US6765269B2 (en) | Conformal surface silicide strap on spacer and method of making same | |
| JPH07254574A (ja) | 電極形成方法 | |
| JPH10270380A (ja) | 半導体装置 | |
| KR101051987B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3420104B2 (ja) | 抵抗素子の製造方法 | |
| JPH0945764A (ja) | 半導体装置及びその製造方法 | |
| JP2699845B2 (ja) | 半導体装置の製造方法 | |
| JP2000091560A (ja) | 半導体装置及びその製造方法 | |
| JP3263155B2 (ja) | 電極の製造方法およびそれを用いた半導体素子の製造方法 | |
| JP3623682B2 (ja) | 半導体装置の製造方法 | |
| JPH0586653B2 (ja) | ||
| JPH11219916A (ja) | 半導体装置及びその製造方法 | |
| JP2827881B2 (ja) | 半導体装置の製造方法 | |
| KR100340868B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| JP2917858B2 (ja) | 半導体装置及びその製造方法 | |
| JP2000156356A (ja) | 半導体装置の製造方法 |