JPH0945846A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH0945846A
JPH0945846A JP21403595A JP21403595A JPH0945846A JP H0945846 A JPH0945846 A JP H0945846A JP 21403595 A JP21403595 A JP 21403595A JP 21403595 A JP21403595 A JP 21403595A JP H0945846 A JPH0945846 A JP H0945846A
Authority
JP
Japan
Prior art keywords
pattern
insulator
foil film
metal
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP21403595A
Other languages
English (en)
Other versions
JP2917868B2 (ja
Inventor
Katsunobu Suzuki
克信 鈴木
Akira Haga
彰 羽賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7214035A priority Critical patent/JP2917868B2/ja
Priority to CN96112259A priority patent/CN1052340C/zh
Priority to KR1019960032558A priority patent/KR100206049B1/ko
Priority to US08/688,754 priority patent/US5844307A/en
Publication of JPH0945846A publication Critical patent/JPH0945846A/ja
Application granted granted Critical
Publication of JP2917868B2 publication Critical patent/JP2917868B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07554—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H10W72/5473—Dispositions of multiple bond wires multiple bond wires connected to a common bond pad
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 銅系又はアルミニウム系の金属板上に絶縁体
ポリイミド２を介して、銅箔膜が設けられた金属基板を
用いて、低熱抵抗化、電気的特性向上、作業性の向上し
たパッケージを実現する。 【解決手段】 上記金属基板において、ポリイミド２に
被着された銅ベース基板を櫛歯状のリードパターン３
と、それと絶縁するグランドパターン４にレジストパタ
ーニングにより形成する。一方、ポリイミド２を介して
形成された銅箔には、所望の配線パターン１２を形成
し、銅ベース基板と銅箔に挟まれたポリイミド２は、半
導体チップ１３を搭載するためのアイランド１５と銅箔
配線パターン１２と銅ベースパターン（パターン３、４
の電気的導通を得るために、スルーホール１１を形成
し、金属メッキによりスルーホールを埋め込む。そして
モールド樹脂１により封止した構造とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置の構造と
製造に関し、特に半導体装置用パッケージの構造と製造
方法に関する。
【０００２】
【従来の技術】従来の半導体装置について、そのパッケ
ージの構造に関す技術について図６〜図９を参照して説
明する。従来例１を図６に示す。図６（ａ）は上方から
の斜視図、（ｂ）は断面図で、この図６（ａ）（ｂ）に
示すように、リード型表面実装タイプのパッケージは半
導体チップ（７５）をアイランド（７４）に搭載し、所
定の電極とリードをボンディングワイヤー（７６）によ
り結線する。その後、モールド樹脂（７０）により封止
しされ、パッケージのモールド樹脂（７０）から突出し
たアウターリード（７１）は金型により階段状に成形さ
れる。
【０００３】図６のようなアウターリード（７１）を有
する構造の半導体装置用パッケージは、多ピン化により
アウターリード幅の減少、リードピッチの縮小により、
リードのコプラナリティーを確保し、且つハンドリング
性の確保が困難であった。特に、図６において、アウタ
ーリードピッチ０．５ｍｍ以下のＱＦＰ、及びＴＣＰ
（Ｔａｐｅ ｃａｒｒｉｅｒ ｐａｃｋａｇｅ）では大
きな問題である。
【０００４】また、従来例１では、ＱＦＰでは内部パタ
ーンにおいてもファイン化が困難になっており、さらに
半導体チップの集積回路の規模が大きくなることから、
放熱対策が必要になっている。また、パッケージのモー
ルド樹脂から突出したリードは階段状に成形されるが、
これは機械的な衝撃に非常に弱く、容易に変形するもの
である。また、リード自体の弾性力やモールド樹脂の熱
膨張収縮によってもリードが変形しやすいものである。
【０００５】上記従来例１の問題を考慮した構造を有す
るものとして、いくつかの提案がなされている。図７に
従来例２（例えば、実開平２−９５２５６）、図８に従
来例３（例えば、実開平３−６８４１）、及び図９に従
来例４を示す。従来例２の図７（ａ）は上方からの斜視
図、（ｂ）は断面図で、半導体チップ（８４）をアイラ
ンド（８５）に搭載し、電極とリードをボンディングワ
イヤー（８１）により結線し、モールド樹脂（７８）に
より封止しされ、突出したアウターリード（７７）は成
形される。そして、アウターリード（７７）のフラット
ネスを確保するためにアウターリードに絶縁性テープ
（７９）を張り付けた構造である。
【０００６】従来例３の図８（ａ）は上方からの斜視
図、（ｂ）は断面図で、半導体チップ（９２）をアイラ
ンドパターン（９３）に搭載し、先ず第１次ボンディン
グワイヤー（９１）によりチップ電極と中間パッドを接
続し、広げられた中間絶縁基板（または絶縁フィルム）
（９０）上の配線とリードを第２次ボンディングワイヤ
ー（８９）により結線し、モールド樹脂（８６）により
封止しされている。これは、内部パターンのファイン化
を考慮し、リードフレームのアイランドパターン（９
３）上にファインパターンに形成された配線ピッチを広
げるための中間パッドを有する中間絶縁基板または中間
絶縁フィルム（９０）を張り付けた構造を有するもので
ある。
【０００７】従来例４の図９（ａ）は上方からの斜視
図、（ｂ）は断面図で、半導体チップ（９９）を熱伝導
の良い金属板（１００）（通常ヒートスプレッダーと呼
ばれている）に搭載し、電極とリードをボンディングワ
イヤー（９８）により結線し、モールド樹脂（９５）に
より封止しされる。この従来例４は低熱抵抗化を考慮し
た通常使用されているモールドパッケージの構造を示す
もので、アイランド兼放熱用基板として、熱伝導の良い
金属板（１００）（通常 ヒートスプレッダーと呼ばれ
ている）をリードに絶縁性樹脂で張り付けることで半導
体チップ（９９）裏面より放熱する面積を広げ、熱抵抗
を低減しているものである。
【０００８】
【発明が解決しようとする課題】上述した従来１のリー
ドフレームタイプのモールディングパッケージでは、リ
ード成形が必要であり、この場合リード先端部にリード
を支持する支持体がないため、リードのフラットネスを
確保したり、衝撃による変形を防止することが困難であ
った。また多ピン化に伴う、リードピッチ及びリード幅
の縮小に呼応してこの問題は顕著になる。
【０００９】上記の問題に対応した従来２では、リード
に絶縁体（リード保護テープ）を貼るため製造コストが
上がる。また、これはリード保護テープを張り付けてこ
とでリードはばらけないが、機械的な衝撃には弱く、リ
ード曲りが発生しやすいという問題があった。さらに、
近年、半導体チップの集積度の増加によるチップの発熱
が無視できなくなってきている。これに対応してヒート
スプレッダーを設けることにより、熱抵抗を低減するこ
とも考えられるが、通常のリードフレームに比較して２
〜２．５倍のコストアップになるという問題がある。
【００１０】内部パターンのファイン化に関する従来３
の構造では、半導体チップより絶縁基板へ、絶縁基板よ
りリードフレームへと、それぞれ２度のボンディングが
必要であり、そのために組立の工数が増加し、不良率も
増加する。またパッケージ内部の高速性が劣化するとい
う問題がある。これは高速化に伴い、パッケージ内の伝
送遅延が無視できなくなり、パッケージ内で伝送遅延が
生じないように伝送的からの最適化設計が必要になって
いる。しかし従来のモールドパッケージではリード形成
に限界があることや、マイクロストリップ線路のような
最適化設計ができず、半導体チップの特性を十分パッケ
ージの外部に引き出すことが不可能である。以上のよう
に、従来のモールドパッケージには機械的、熱的及び電
気的な点で問題があった。
【００１１】
【課題を解決するための手段】本発明は、絶縁体の一方
の面には所望の配線パターン及び半導体チップ搭載用の
アイランドパターンが形成された金属箔膜が設けられ、
前記絶縁体のもう一方の面には櫛歯状のリードパターン
および前記櫛歯状のリードパターンと電気的絶縁、もし
くは少なくとも一箇所で電気的導通されたグランドパタ
ーンが形成されており、かつ前記金属箔膜および前記絶
縁体には金属が埋め込まれた貫通孔が設けられ、前記絶
縁体の一方の面に設けられた所望の配線パターン及び半
導体チップ搭載用のアイランドパターンを有し、金属ワ
イヤー、半導体チップが形成された金属箔膜と、前記絶
縁体のもう一方の面に形成されてた櫛歯状のリードパタ
ーンおよびグランドパターンが前記貫通孔に埋め込まれ
た金属により電気的に導通されており、樹脂封止された
構造を有すること特徴とする半導体装置である。
【００１２】また本発明は、金属箔膜には、配線パター
ン及びアイランドパターンを取り囲むように外周部に金
属箔膜のリングパターンを設けたものであること特徴と
する半導体装置である。また本発明は、金属箔膜の配線
パターンに対し、半導体チップの表面が向かい合う様に
して、バンプを介してフリップチップ接続する構造を有
し、前記バンプは該半導体チップの電極に対応した前記
配線パターン上の所定の位置に設けるものであること特
徴とする半導体装置である。また本発明は、絶縁体が、
銅系もしくはアルミニウム系の金属板上に有機系絶縁体
を形成したものであり、金属箔膜が銅箔膜であること特
徴とする半導体装置である。
【００１３】また本発明は、絶縁体の一方の面に金属箔
膜を設け、前記金属箔膜に配線パターン、アイランドパ
ターン、貫通孔用の開口パターンをレジストパターニン
グにより形成する工程、前記レジストを除去する工程、
前記絶縁体に前記金属箔膜の開口パターンと同じ位置、
同じサイズにパターニングする工程、前記絶縁体を開口
し貫通孔を形成する工程、前記絶縁体で覆れた金属板が
露出した貫通孔に対し、前記金属板を電極としてメッキ
を施し、前記金属板と前記金属箔膜を電気的導通させる
工程、前記絶縁体のもう一方の面の絶縁体で覆れた金属
板に対しレジストパターニングを行い、金属板を櫛歯状
のリードパターンとグランドパターンに形成する工程、
を含み前記金属箔膜の配線パターン、アイランドパター
ンの所定のところに半導体チップを搭載し、ワイヤーボ
ンデングを行い、次いで樹脂封止を行うことを特徴とす
る半導体装置の製造方法である。
【００１４】また本発明は、各記工程間に、必要に応じ
て洗浄及び熱処理を加える工程を有することを特徴とす
る上記に記載の半導体装置の製造方法である。また本発
明は、絶縁体が、銅系もしくはアルミニウム系の金属板
上に有機系絶縁体を形成したものであり、金属箔膜が銅
箔膜であること特徴とする上記に記載の半導体装置の製
造方法である。
【００１５】本発明の課題解決手段について、さらに具
体的に示す。本発明は、銅系もしくはアルミニウム系の
金属板上に有機系絶縁体を介して銅箔膜が設けられた金
属基板に於いて、該銅箔膜が所存の配線パターン及び半
導体チップ搭載用のアイランドパターンに形成された構
造、また、該銅箔膜の配線パターン及びアイランドパタ
ーンを取り囲むように金属基板の外周部に銅箔膜のリン
グパターンを設けた構造、該金属板の外端より所定距離
範囲が櫛歯状のリードパターンに形成された構造。ま
た、該金属板を該櫛歯状のリードパターンと電気的絶
縁、もしくは少なくとも一箇所で電気的導通されたグラ
ンドパターンに形成した構造、該リードパターンとグラ
ンドパターンは、銅箔膜の配線パターン、アイランドパ
ターン及びリングパターンと所定の位置で貫通孔により
電気的導通された構造、該貫通孔は銅箔膜及び有機系絶
縁体を開口し、該開口部に金属メッキを施し、銅箔膜パ
ターンと金属板パターンの電気的導通を行なう構造、以
上の構造を特徴とする半導体装置用パッケージ構造であ
る。
【００１６】なお、ここで、銅系もしくはアルミニウム
系の金属板は櫛歯状のリードパターン等を形成する素材
であり、金属基板は金属板と有機系絶縁体と銅箔膜から
なるものである。また、有機絶縁膜を介して銅箔膜のリ
ングパターンを外周部に設けるのは、リングパターンは
封止材を接着しやすくしたり、リングパターンを接地電
位、電源電位にとりやすくする。
【００１７】また本発明は、銅系もしくはアルミニウム
系の金属板上に有機系絶縁体を介して、銅箔膜が設けら
れた金属基板に於いて、該銅箔膜が所存の配線パターン
及び半導体チップ搭載用のアイランドパターンに形成さ
れた構造、また、該銅箔膜の配線パターン及びアイラン
ドパターンを取り囲むように金属基板の外周部に銅箔膜
のリングパターンを設けた構造、該金属板の外端より所
定距離範囲が櫛歯状のリードパターンに形成された構
造、また、該金属板を該櫛歯状のリードパターンと電気
的絶縁、もしくは少なくとも一箇所で電気的導通された
グランドパターンに形成した構造、該リードパターンと
グランドパターンは該銅箔膜の配線パターン、アイラン
ドパターン及びリングパターンと所定の位置で貫通孔に
より電気的導通された構造、該貫通孔は銅箔膜及び有機
系絶縁体を開口し、該開口部に金属メッキを施し、銅箔
膜パターンと金属板パターンの電気的導通を行なう構
造、該銅箔膜の配線パターンに対し、半導体チップの表
面が向かい合う様にして、バンプを介してフリップチッ
プ接続する構造、該バンプは該半導体チップの電極に対
応した該配線パターン上の所定の位置に設ける構造、以
上の構造を特徴とする半導体装置用パッケージ構造であ
る。なお、半導体チップの表面が向かい合う様にして、
バンプを介してフリップチップ接続する構造とは、例え
ば、後述する図４（ｃ）に示すようにチップを裏返して
バンプによりチップと銅箔パターンを接続することであ
る。
【００１８】また本発明は、銅系もしくはアルミニウム
系の金属板上に有機系絶縁体を介して、銅箔膜が設けら
れた金属基板に於いて、該金属基板の該銅箔膜に対し前
記請求項に示した配線パターン、リングパターン、アイ
ランドパターン、貫通孔用の開口パターンをレジストパ
ターニングで形成する工程、該レジストを除去する工
程、該銅箔膜及び有機系絶縁体上全面にレジストコーテ
ィングを行う工程、該レジストに対し、該銅箔膜の開口
パターンと同じ位置、同じサイズにパターニングする工
程、該レジストを用いて、有機系絶縁体を開口する工
程、該金属板が露出した開口部に対し、金属板を電極と
してメッキを施し、金属板と銅箔膜を電気的導通させる
工程、該銅箔膜及び有機系絶縁体上の該レジストを除去
する工程、該銅箔膜、有機系絶縁体全面をマスクキング
する工程、裏面の金属板に対しレジストパターニングを
行い、金属板をリードパターンとグランドパターンに形
成する工程、該金属基板のマスキング材及び該レジスト
を除去する工程、前記工程間に、必要に応じて洗浄及び
熱処理を加える工程、以上の工程を記載の順序にて実施
することを特徴とする半導体装置用パッケージの製造方
法である。なお、レジストコーティングはフォトレジス
ト塗布で行う。また、裏面の金属板は櫛歯状のリードお
よび放熱板をつくるための素材である。
【００１９】また本発明は、該銅箔膜のリングパターン
及びその下層の有機系絶縁体を除去し、金属板のリード
パターンを露出させた構造を有するもので、この構造を
特徴にした半導体装置用金属基板パッケージ構造であ
る。
【００１９】また本発明は、該銅箔膜のアイランドパタ
ーン及びその下層の絶縁体を除去し、金属板を露出させ
チップ搭載用のキャビティーを設けた構造、該露出した
金属板は半導体チップの外形以上の面積を持つ構造を有
するもので、この構造を特徴とする半導体装置用金属基
板パッケージ構造である。また本発明は、該銅箔膜のリ
ングパターン及びその下層の絶縁体を除去し、金属板を
露出させた構造を有するもので、この構造を特徴にした
半導体装置用金属基板パッケージ構造である。
【００２０】また本発明は、該銅箔膜のアイランドパタ
ーンまたはキャビティー上に有機系樹脂、金属混入樹脂
または低融点金属（ＡｕＳｉ等）を用いて半導体チップ
を搭載した構造、該半導体チップの電極と所定の配線パ
ターンを金属ワイヤーにより結線し電気的に導通させた
構造、該半導体チップが搭載された金属基板に対し、金
属キャップまたは有機系キャップを該銅箔膜のリングパ
ターンまたはリング状に露出した金属板上に樹脂または
金属を用いて接着し、キャップと金属基板で囲まれた空
間を気密に封止した構造を有するもので、この構造を特
徴とする半導体装置の構造である。
【００２１】また本発明は、絶縁樹脂によって該銅箔膜
のリングパターンの内側、又は金属基板の外端部より内
側の配線パターン、金属ワイヤー、半導体チップ、絶縁
体の一部（部分的）を封止する構造を特徴とする半導体
装置構造である。また本発明は、フリップチップ接続用
のバンプに対し半導体チップの所定の電極を樹脂または
低融点金属により、マイクロバンプ接続を行い、該金属
基板パッケージと半導体チップを電気的に導通させる構
造である。また、キャップまたは樹脂により封止を行う
構造である。
【００２２】また本発明は、キャップ封止を行う際にキ
ャップと半導体チップ裏面が、高熱伝導率の有機系樹脂
又は半田合金によって被着させる構造を特徴とする半導
体装置の構造である。また本発明は、該金属板のリード
パターン以外の部分に有機系または無機系の絶縁樹脂を
コーティングする構造を特徴とする半導体装置用パッケ
ージ構造である。また本発明は、グランドパターン上の
コーティングした絶縁樹脂の一部を開口し、金属板のグ
ランドパターンを露出させた構造を特徴とする半導体装
置用パッケージ構造である。
【００２３】また本発明は、該金属板のリードパターン
の内端及び外端が隣接するリードに対して千鳥構造であ
る、以上の構造を特徴とする半導体装置用パッケージ構
造である。なお、千鳥構造とは、外部リードの長さに長
短がある構造のものである。
【００２４】本発明は、該銅箔膜パターン上に絶縁体層
及び銅箔膜パターン層を少なくとも各々一層づつ追加
し、銅箔の多層配線層を設けた構造、該銅箔膜パターン
は所定の位置で上層もしくは下層または金属板と貫通孔
によって電気的に導通された構造、該貫通孔は銅箔及び
絶縁体を開口し、該開口部に金属メッキを施した構造で
あり、最上層の銅箔膜パターンは、配線パターンとアイ
ランドパターン及びそれらを取り囲むリングパターンを
有する構造を有するもので、これら以上の構造を特徴と
する半導体装置用多層配線金属基板パッケージである。
【００２５】本発明は、最上層の銅箔膜アイランドパタ
ーン及び直下の絶縁体を除去し、下層の銅箔膜アイラン
ドパターンを露出させる構造、該下層の銅箔膜アイラン
ドパターン露出した半導体チップ搭載用の開口部（キャ
ビティー）側面が垂直または階段状に形成されたる構
造、以上の構造を特徴とする半導体装置用多層配線金属
基板パッケージ構造である。
【００２６】本発明は、該半導体チップ搭載用の開口部
が金属板迄貫通し、金属板を露出させ、半導体装置搭載
用キャビティーとした構造を特徴とする半導体装置用多
層配線金属基板パッケージ構造である。本発明は、表面
の銅薄膜パターンに対し、半導体チップを複数個搭載す
るための、複数のアイランドパターンを設ける構造を特
徴とする半導体装置用金属基板パッケージ構造である。
【００２７】
【作用】本発明において、樹脂封止された半導体装置
は、絶縁体の一方の面には所望の配線パターン及び半導
体チップ搭載用のアイランドパターンが形成された金属
箔膜が設けられ、絶縁体のもう一方の面には櫛歯状のリ
ードパターンおよび前記櫛歯状のリードパターンと電気
的絶縁、もしくは少なくとも一箇所で電気的導通された
グランドパターンが形成されているもので、リードの平
坦性は、メタルベースと同じ材質により厚さがある程度
厚いためと、モールドによっても支持されている点、メ
タルべースは放熱板として用いる点、絶縁フィルムに
は、中間パッドのみではなく、リード部と配線を接続す
る貫通孔が設けられている点、という作用がある。
【００２８】
【発明の実施の形態】本発明の実施例について図１〜図
５を参照して説明する。
【００２９】
【実施例１】本発明の第１の実施例を図１に示す。図１
（ａ）は上方からの斜視図、（ｂ）は下方からの斜視
図、（ｃ）は断面図を示す。まず、０．１５〜０．２０
ｍｍ厚の銅ベースと、その上に２０〜５０μｍのポリイ
ミド（２）が被着され、さらにその上に１８〜３５μｍ
の銅箔が施された金属基板において、０．１５〜０．２
０ｍｍ厚の銅ベースを櫛歯状のリードパターンに形成す
る。
【００３０】これは、絶縁体の一方の面には銅箔膜が設
けられ、絶縁体のもう一方の面には櫛歯状のリードパタ
ーンを形成するために、絶縁体であるポリイミド（２）
に被着されている０．１５〜０．２０ｍｍ厚の銅ベース
を、図１（ｂ）の下方からの斜視図に示すように、櫛歯
状のリードパターン（３）と、そのリードパターン
（３）と絶縁するグランドパターン（４）に形成するも
のである。この櫛歯状のリードパターン（３）と、その
リードパターン（３）と絶縁するグランドパターン
（４）は、レジストパターニングにより形成されるもの
である。
【００３１】また、図１（ｂ）に示すように、、リード
パターンのうちの少なくとも１本の所望のリードパター
ン（５）は、グランドパターン（４）と一体の構造をと
る。リードパターンについても櫛歯状のリードパターン
を千鳥状にパターニングし、ファインピッチでも半田ブ
リッジが生じないように形成できる。
【００３２】一方、図１（ｃ）の断面図に示すように、
絶縁体であるポリイミド（２）を介して形成された銅箔
には、所望の配線パターン（１２）に形成する。銅ベー
スと銅箔に挟まれたポリイミド（２）は、半導体チップ
（１３）を搭載するためのアイランド（１５）と銅箔配
線パターン（１２）と銅ベースパターン（リードパター
ン（３）、グランドパターン（４））の電気的導通を得
るために、スルーホール（１１）が形成されている。ス
ルーホール（１１）に対しては金属メッキによりスルー
ホールを埋め込み、これにより銅箔配線パターンと銅ベ
ースパターンの電気的導通をとる（この構造のパッケー
ジをメタルＱＦＰパッケージと称す）。
【００３３】以上の構造のメタルＱＦＰパッケージに対
して、アイランド（１５）に半導体チップ（１３）を熱
伝導の良い樹脂、または金属により搭載する。そして半
導体チップ（１３）の電極とそれに対する所望の配線パ
ターン（１２）をボンディングワイヤー（１４）により
結線する。次に半導体チップ（１３）、ボンディングワ
イヤー（１４）、及び配線パターン（１２）に対してモ
ールド樹脂（１）により封止したパッケージング構造を
とるもので、図１（ａ）の上方からの斜視図に示すよう
に形成されるものである。
【００３４】
【実施例２】本発明の第２の実施例を図２に示す。図２
（ａ）は上方からの斜視図、（ｂ）は下方からの斜視
図、（ｃ）は断面図を示す。０．１５〜０．２０ｍｍ厚
の銅ベースと、２０〜５０μｍのポリイミド（２）、さ
らにその上に銅箔が施された金属基板において、０．１
５〜０．２０ｍｍ厚の銅ベースを櫛歯状のリードパター
ンに形成する。
【００３５】０．１５〜０．２０ｍｍ厚の銅ベースを、
図２（ｂ）の下方からの斜視図に示すように、櫛歯状の
リードパターン（１９）と、それと絶縁するパターンＡ
（２１）及びパターンＢ（２２）をレジストパターニン
グにより形成する。また、パターンＡ（２１）及びパタ
ーンＢ（２２）はそれぞれ少なくとも１本の所望のリー
ドパターン（２５）、（２６）と一体の構造をとる。も
しくは、パターンＡ（２１）及びパターンＢ（２２）は
それぞれ少なくとも１本以上の所望のリードパターンと
完全に分離された構造をとる。
【００３６】図２（ｃ）の断面図に示すように、ポリイ
ミド（１８）を介して形成された銅箔は、所望の配線パ
ターン（２７）と半導体チップ（３１）を搭載するため
のアイランドパターン（２８）に形成する。銅ベースと
銅箔に挟まれたポリイミド（１８）は、銅箔配線パター
ン（２７）と銅ベースパターン（リードパターン（１
９）、パターンＡ（２１）、パターンＢ（２２））の電
気的導通を得るためのスルーホール（２９）を形成する
ために開口される。
【００３７】スルーホール（２９）を金属メッキにより
埋め込むことにより銅箔配線パターン（２７）と銅ベー
スパターンの電気的導通をとる。銅ベースのパターンＡ
（２１）とパターンＢ（２２）は、例えば各々別の電源
に用いたり、または両方グランドに用いたり、あるいは
パターンＡ（２１）はグランド、とパターンＢ（２２）
は電源の様に用いる。以上の構造のように形成し、アイ
ランド（２８）に半導体チップ（３１）を搭載し、半導
体チップ（３１）の電極と配線パターン（２７）をボン
ディングワイヤーにより結線し、半導体チップ（３
１）、ボンディングワイヤー及び配線パターン（２７）
に対してモールド樹脂（１７）により封止したパッケー
ジング構造をとるもので、図２（ａ）の上方からの斜視
図に示すように形成されるものである。
【００３８】
【実施例３】本発明の第３の実施例を図３に示す。図３
（ａ）は上方からの斜視図、（ｂ）は下方からの斜視
図、（ｃ）は断面図を示す。本実施例３は、前記実施例
２の特に銅ベースにより形成されたパターンＡとパター
ンＢが、グランドパターン（３７）と電源パターン（３
８）に使用された場合に関する。グランドパターン（３
７）と電源パターン（３８）の間に所望のチップコンデ
ンサー（３９）を搭載した構造である。また、その他と
してリードパターン（３４）とグランドパターン（３
７）の間に５０Ωまたは７５Ωのチップ抵抗を搭載する
ことも可能である。
【００３９】
【実施例４】本発明の第４の実施例を図４に示す。図４
（ａ）は上方からの斜視図、（ｂ）は下方からの斜視
図、（ｃ）は断面図を示す。基本的な構造が上記実施例
と同様のフリップチップ対応のメタルＱＦＰパッケージ
である。銅ベースをリードパターン（４６）及び放熱兼
グランドパターン（４８）に形成し、銅箔を配線パター
ン（５４）状に形成し、金属メッキにより埋め込まれた
スルーホール（５５）により配線パターン（５４）と、
リードパターン（４６）または放熱兼グランドパターン
（４８）を導通させる。
【００４０】配線パターン（５４）は、半導体チップ
（５３）とフリップチップ接続できるようにパターニン
グする。配線パターン（５４）の先端にマイクロバンプ
（５２）を形成し、このバンプに対してフリップチップ
接続することで半導体チップ（５３）の電極と配線パタ
ーン（５４）は電気的に導通させる構造である。なお、
実施例４の例は、配線パターン先端にマイクロバンプを
形成したものであるが、半導体チップの電極上にマイク
ロバンプを設けても良い。
【００４１】
【実施例５】本発明の第５の実施例を図５に示す。図５
（ａ）は上方からの斜視図、（ｂ）は下方からの斜視
図、（ｃ）は断面図を示す。０．１５〜０．２０ｍｍ厚
の銅ベース基板と、その上に２０〜５０μｍのポリイミ
ド（５７）が被着され、更にその上に１８〜３５μｍの
銅箔が施された金属基板において、０．１５〜０．２０
ｍｍ厚の銅ベースを櫛歯状のリードパターン（５８）と
それと電気的に絶縁されたグランドパターン（６０）に
レジストパターニングにより、図５（ｂ）の下方からの
斜視図に示すように形成する。
【００４２】一方、図５（ｃ）の断面図に示すように、
ポリイミド（５７）を介して形成された銅箔を所望の配
線パターン（６４）に形成する。銅ベースと銅箔に挟ま
れたポリイミド（５７）は、半導体チップ（６５）を搭
載するためのアイランド（６９）と銅箔配線パターン
（６４）と銅ベースパターン（リードパターン（５
８）、グランドパターン（６０））の電気的導通を得る
ためのスルーホール（６７）を形成するために開口され
る。スルーホール（６７）に対しては金属メッキにより
スルーホールを埋め込むことにより銅箔配線パターンと
銅ベースパターンの電気的導通をとる。以上の銅箔のエ
ッチング及びポリイミドのエッチングにおいて、銅ベー
スより形成されたリードパターンが周囲より露出する様
にエッチングする。これにより、次の工程で従来のガル
ウイングまたはＪ曲げと同様の構造に成形することが可
能になる。
【００４３】
【実施例６】本発明の第６の実施例を図１０に示す。図
１０は、有機絶縁膜に銅箔膜のリングパターンを外周部
に設けている状態の斜視図である。絶縁体の一方の面に
は櫛歯状のリードパターン（１０３）（１０３´）が形
成され、もう一方の面には銅箔膜のリングパターン（１
０５）が形成されている。（１０７）はアイランドパタ
ーンを形成するグランドパターンで多層の絶縁体の上層
の絶縁体を除去し、その下層を露出させている。（１１
２）は配線パターンが形成されるところである。有機絶
縁膜を介して銅箔膜のリングパターン（１０５）を外周
部に設けることによりリングパターンは封止材を接着し
やすく、かつ、リングパターンを接地電位、電源電位に
とりやすくなるものである。
【００４４】また、図１０では、リードパターン（１０
３）（１０３´）が千鳥構造に形成されている。この千
鳥構造とはリードの長さに長短がある構造のものであ
る。これは図１０のようにリードが、長いリードパター
ン（１０３）と短いリードパターン（１０３´）に半田
付けしたとき、同じ長さのリードに半田付けすればその
半田間距離はＡであるが、千鳥構造のリードに半田付け
したものでは、その半田間距離はＢとなり、ゴリッジの
発生が減少する。
【００４５】
【実施例７】本発明の第７の実施例を図１１に示す。図
１１は階段状構造のもので、（１０２）はポリイミド、
（１０３）はリードパターン、（１０４）は半導体チッ
プ、（１０５）はリングパターン、（１０６）は配線パ
ターン、（１０７）はグランドパターン、（１０８）は
アイランド、（１０９）はスルーホール、（１１０）は
モールド樹脂、（１１１）はボンデングワイヤである。
【００４６】図１１に示すように、絶縁体であるポリイ
ミド（１０２）が多層で、それぞれの層に配線パターン
（１０６）が設けられている。これは、多層の絶縁体に
は、それぞれに銅箔膜が設けられているもので、絶縁体
を除去し、銅箔膜を露出させ、さらに下層の銅箔膜アイ
ランドパターン（１０８）を露出させ、半導体チップ
（１０４）搭載用の開口部（キャビティー）側面が階段
状に形成されている構造のものである。また、配線パタ
ーン（１０６）、リングパターン（１０５）も形成され
ている。このアイランド（１０８）、半導体チップ（１
０４）、及び配線パターン（１０６）に対してモールド
樹脂（１１０）により封止したパッケージング構造とす
るものである。
【００４７】
【実施例８】本発明の第８の実施例を図１２に示す。図
１２はマルチチップ構造のもので、（１０２）はポリイ
ミド、（１０３）はリードパターン、（１０４）は半導
体チップ、（１０５）はリングパターン、（１０６）は
配線パターン、（１０７）はグランドパターン、（１０
８）はアイランド、（１０９）はスルーホール、（１１
０）はモールド樹脂、（１１１）はボンデングワイヤで
ある。
【００４８】図１２に示すように、半導体チップ（１０
４）がマルチに設けられているものであり、かつ、絶縁
体であるポリイミド（１０２）が多層でそれぞれの層に
配線パターン（１０６）が設けられているものである。
そして、半導体チップ（１０４）、及び配線パターン
（１０６）等に対してモールド樹脂（１１０）により封
止したパッケージング構造とするものである。
【００４９】
【発明の効果】以上説明したように、本発明によれば、
グランドパターンと絶縁体のポリイミド及び内部配線を
最適化設計することでパッケージ内部の配線を５０Ωあ
るいは７５Ωに設計することができ、インピーダンス整
合が可能になるものである。また、パッケージ内にチッ
プ部品（チップコンデンサー、チップ抵抗等）を搭載す
ることができるため、電気的特性も向上する。すなわち
半導体チップの性能を十分引き出すことが可能となるも
のである。
【００５０】また、銅金属板に直にチップを搭載するこ
とで熱抵抗が５０％以上低減されるものである。また、
リードがパッケージより突出しない場合は、リードの曲
がり・ばらけが生じることが無く、コプラナリティー
（フラットネス）７０μｍ以下が確保でき、ハンドリン
グ性も向上するものである。また、リードパターンを千
鳥状に形成することができピッチの縮小化による多ピン
化が実現できるものである。
【００５１】また、銅箔パターンを用いて微細にパター
ニングすることができ、銅箔パターンにより内部配線パ
ターンのピッチを広げて、所望の位置でスルーホールを
用いてリードパターンまたはグランドパターンに電気的
におとすことができ、パッケージの大型化が防止できる
という効果を奏するものである。
【図面の簡単な説明】
【図１】本発明の実施例１を示す図。
【図２】本発明の実施例２を示す図。
【図３】本発明の実施例３を示す図。
【図４】本発明の実施例４を示す図。
【図５】本発明の実施例５を示す図。
【図６】従来例１を示す図。
【図７】従来例２を示す図。
【図８】従来例３を示す図。
【図９】従来例４を示す図。
【図１０】本発明の実施例６を示す図。
【図１１】本発明の実施例７を示す図。
【図１２】本発明の実施例８を示す図。
【符号の説明】
１ １７ ３２ モールド樹脂 ２ １８ ３３ ポリイミド ３ ５ １９ ３４ リードパターン ４ ３７ グランドパターン １１ ２９ スルーホール １２ ２７ 配線パターン １３ ３１ 半導体チップ １４ ボンディングワイヤ １５ アイランド ２１ パターンＡ ２２ パターンＢ ２８ アイランドパターン ３８ 電源パターン

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】絶縁体の一方の面には所望の配線パターン
    及び半導体チップ搭載用のアイランドパターンが形成さ
    れた金属箔膜が設けられ、前記絶縁体のもう一方の面に
    は櫛歯状のリードパターンおよび前記櫛歯状のリードパ
    ターンと電気的絶縁、もしくは少なくとも一箇所で電気
    的導通されたグランドパターンが形成されており、か
    つ、前記金属箔膜および前記絶縁体には金属が埋め込ま
    れた貫通孔が設けられ、 前記絶縁体の一方の面に設けられた所望の配線パターン
    及び半導体チップ搭載用のアイランドパターンを有し、
    金属ワイヤー、半導体チップが形成された金属箔膜と、
    前記絶縁体のもう一方の面に形成されてた櫛歯状のリー
    ドパターンおよびグランドパターンが前記貫通孔に埋め
    込まれた金属により電気的に導通されており、樹脂封止
    された構造を有すること特徴とする半導体装置。
  2. 【請求項２】 金属箔膜には、配線パターン及びアイラ
    ンドパターンを取り囲むように外周部に金属箔膜のリン
    グパターンを設けたものであること特徴とする請求項１
    に記載の半導体装置。
  3. 【請求項３】 金属箔膜の配線パターンに対し、半導体
    チップの表面が向かい合う様にして、バンプを介してフ
    リップチップ接続する構造を有し、前記バンプは該半導
    体チップの電極に対応した前記配線パターン上の所定の
    位置に設けるものであること特徴とする請求項１または
    ２に記載の半導体装置。
  4. 【請求項４】 絶縁体が、銅系もしくはアルミニウム系
    の金属板上に有機系絶縁体を形成したものであり、金属
    箔膜が銅箔膜であること特徴とする請求項１〜３のいず
    れかに記載の半導体装置。
  5. 【請求項５】 絶縁体の一方の面に金属箔膜を設け、前
    記金属箔膜に配線パターン、アイランドパターン、貫通
    孔用の開口パターンをレジストパターニングにより形成
    する工程、前記レジストを除去する工程、前記絶縁体に
    前記金属箔膜の開口パターンと同じ位置、同じサイズに
    パターニングする工程、前記絶縁体を開口し貫通孔を形
    成する工程、前記絶縁体で覆れた金属板が露出した貫通
    孔に対し、前記金属板を電極としてメッキを施し、前記
    金属板と前記金属箔膜を電気的導通させる工程、前記絶
    縁体のもう一方の面の絶縁体で覆れた金属板に対しレジ
    ストパターニングを行い、金属板を櫛歯状のリードパタ
    ーンとグランドパターンに形成する工程を含み、前記金
    属箔膜の配線パターン、アイランドパターンの所定のと
    ころに半導体チップを搭載し、ワイヤーボンデングを行
    い、次いで樹脂封止を行うことを特徴とする半導体装置
    の製造方法。
  6. 【請求項６】 各記工程間に、必要に応じて洗浄及び熱
    処理を加える工程を有することを特徴とする請求項５に
    記載の半導体装置の製造方法。
  7. 【請求項７】 絶縁体が、銅系もしくはアルミニウム系
    の金属板上に有機系絶縁体を形成したものであり、金属
    箔膜が銅箔膜であること特徴とする請求項５〜６のいず
    れかに記載の半導体装置の製造方法。
JP7214035A 1995-07-31 1995-07-31 半導体装置およびその製造方法 Expired - Lifetime JP2917868B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP7214035A JP2917868B2 (ja) 1995-07-31 1995-07-31 半導体装置およびその製造方法
CN96112259A CN1052340C (zh) 1995-07-31 1996-07-31 塑料模制的具有小平直度偏差引线的集成电路组件
KR1019960032558A KR100206049B1 (ko) 1995-07-31 1996-07-31 가소 성형 집적 회로 패키지
US08/688,754 US5844307A (en) 1995-07-31 1996-07-31 Plastic molded IC package with leads having small flatness fluctuation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7214035A JP2917868B2 (ja) 1995-07-31 1995-07-31 半導体装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP31427698A Division JP3166734B2 (ja) 1995-07-31 1998-11-05 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH0945846A true JPH0945846A (ja) 1997-02-14
JP2917868B2 JP2917868B2 (ja) 1999-07-12

Family

ID=16649204

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7214035A Expired - Lifetime JP2917868B2 (ja) 1995-07-31 1995-07-31 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US5844307A (ja)
JP (1) JP2917868B2 (ja)
KR (1) KR100206049B1 (ja)
CN (1) CN1052340C (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100292033B1 (ko) * 1998-05-13 2001-07-12 윤종용 반도체칩패키지및그제조방법
KR100317397B1 (ko) * 1999-10-13 2001-12-22 안병엽 자유공간 광연결 모듈 구조

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5821608A (en) * 1995-09-08 1998-10-13 Tessera, Inc. Laterally situated stress/strain relieving lead for a semiconductor chip package
JP3737233B2 (ja) * 1997-02-21 2006-01-18 沖電気工業株式会社 樹脂封止型半導体装置およびその製造方法
USD416872S (en) * 1997-11-06 1999-11-23 Zf Microsystems, Inc. Single component computer
JP3053010B2 (ja) * 1997-11-21 2000-06-19 日本電気株式会社 半導体装置
US6104619A (en) * 1997-12-16 2000-08-15 Kabushiki Kaisha Toshiba Tape carrier package and its fabrication method therefor
JP3562311B2 (ja) * 1998-05-27 2004-09-08 松下電器産業株式会社 リードフレームおよび樹脂封止型半導体装置の製造方法
JP3531733B2 (ja) * 2000-08-08 2004-05-31 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体集積回路装置、電気回路装置、電子機器及び制御機器
US6639305B2 (en) * 2001-02-02 2003-10-28 Stratedge Corporation Single layer surface mount package
USD472528S1 (en) 2001-10-31 2003-04-01 Siliconix Incorporated Semiconductor chip package
USD466873S1 (en) 2001-10-31 2002-12-10 Siliconix Incorporated Semiconductor chip package
JP4052111B2 (ja) * 2002-06-07 2008-02-27 ソニー株式会社 無線情報記憶媒体
WO2004082019A1 (ja) 2003-03-11 2004-09-23 The Furukawa Electric Co. Ltd. プリント配線基板、その製造方法、リードフレームパッケージおよび光モジュール
USD489338S1 (en) 2003-07-28 2004-05-04 Semiconductor Components Industries, L.L.C. Packaged semiconductor device
KR100568224B1 (ko) * 2003-11-04 2006-04-07 삼성전자주식회사 테이프 배선 기판 및 그를 포함하는 반도체 장치
CN1295768C (zh) * 2004-08-09 2007-01-17 江苏长电科技股份有限公司 集成电路或分立元件超薄无脚封装工艺及其封装结构
CN100447998C (zh) * 2004-08-09 2008-12-31 江苏长电科技股份有限公司 集成电路或分立元件超薄无脚封装用引线框架
CN101630687B (zh) * 2005-03-25 2011-11-23 住友化学株式会社 固体摄像装置、固体摄像元件收纳盒以及制造方法
JP2009531752A (ja) * 2006-03-27 2009-09-03 ボラーチ，ファブリジオ 個人用セキュアカードの作成方法及びその動作過程
JP2008198916A (ja) * 2007-02-15 2008-08-28 Spansion Llc 半導体装置及びその製造方法
US8933555B2 (en) * 2009-05-15 2015-01-13 Infineon Technologies Ag Semiconductor chip package
USD658601S1 (en) * 2010-06-15 2012-05-01 Toshiba Lighting & Technology Corporation Light emitting diode module
KR101737053B1 (ko) * 2010-12-31 2017-05-18 삼성전자주식회사 반도체 패키지
CN102543931B (zh) * 2011-12-31 2015-06-17 天水华天科技股份有限公司 一种中心布线双圈排列单ic芯片封装件的制备方法
USD721047S1 (en) * 2013-03-07 2015-01-13 Vlt, Inc. Semiconductor device
US8975694B1 (en) 2013-03-07 2015-03-10 Vlt, Inc. Low resistance power switching device
TWD159647S (zh) * 2013-04-18 2014-04-01 旭明光電股份有限公司 覆晶晶片
US20150075849A1 (en) * 2013-09-17 2015-03-19 Jia Lin Yap Semiconductor device and lead frame with interposer
US9497570B2 (en) 2014-02-06 2016-11-15 Nimbelink Corp. Embedded wireless modem
USD731491S1 (en) * 2014-02-07 2015-06-09 NimbeLink L.L.C. Embedded cellular modem
KR102087681B1 (ko) 2015-09-17 2020-03-11 삼성전자주식회사 이미지 처리 장치, 이미지 처리 방법 및 컴퓨터 판독가능 기록 매체
JP1642346S (ja) * 2019-03-20 2019-09-30
US11742253B2 (en) * 2020-05-08 2023-08-29 Qualcomm Incorporated Selective mold placement on integrated circuit (IC) packages and methods of fabricating
JP1725616S (ja) * 2022-02-25 2022-09-26 半導体モジュール
USD1098055S1 (en) * 2022-12-02 2025-10-14 Semiconductor Components Industries, Llc Power module package

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02210851A (ja) * 1989-02-10 1990-08-22 Matsushita Electric Works Ltd 半導体チップキャリア
JPH04164361A (ja) * 1990-10-29 1992-06-10 Nec Corp 樹脂封止型半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4445271A (en) * 1981-08-14 1984-05-01 Amp Incorporated Ceramic chip carrier with removable lead frame support and preforated ground pad
US4417266A (en) * 1981-08-14 1983-11-22 Amp Incorporated Power and ground plane structure for chip carrier
US4621278A (en) * 1981-12-30 1986-11-04 Sanyo Electric Co., Ltd. Composite film, semiconductor device employing the same and method of manufacturing
US4809135A (en) * 1986-08-04 1989-02-28 General Electric Company Chip carrier and method of fabrication
US4801999A (en) * 1987-07-15 1989-01-31 Advanced Micro Devices, Inc. Integrated circuit lead frame assembly containing voltage bussing and distribution to an integrated circuit die using tape automated bonding with two metal layers
JP2641869B2 (ja) * 1987-07-24 1997-08-20 三菱電機株式会社 半導体装置の製造方法
JP2742798B2 (ja) * 1988-10-01 1998-04-22 義久 殿上 液状化判定方法及び判定装置
US5214845A (en) * 1992-05-11 1993-06-01 Micron Technology, Inc. Method for producing high speed integrated circuits
JPH0653277A (ja) * 1992-06-04 1994-02-25 Lsi Logic Corp 半導体装置アセンブリおよびその組立方法
US5296736A (en) * 1992-12-21 1994-03-22 Motorola, Inc. Leveled non-coplanar semiconductor die contacts

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02210851A (ja) * 1989-02-10 1990-08-22 Matsushita Electric Works Ltd 半導体チップキャリア
JPH04164361A (ja) * 1990-10-29 1992-06-10 Nec Corp 樹脂封止型半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100292033B1 (ko) * 1998-05-13 2001-07-12 윤종용 반도체칩패키지및그제조방법
KR100317397B1 (ko) * 1999-10-13 2001-12-22 안병엽 자유공간 광연결 모듈 구조

Also Published As

Publication number Publication date
JP2917868B2 (ja) 1999-07-12
CN1148733A (zh) 1997-04-30
KR100206049B1 (ko) 1999-07-01
US5844307A (en) 1998-12-01
CN1052340C (zh) 2000-05-10

Similar Documents

Publication Publication Date Title
JP2917868B2 (ja) 半導体装置およびその製造方法
JP2679681B2 (ja) 半導体装置、半導体装置用パッケージ及びその製造方法
JP2755252B2 (ja) 半導体装置用パッケージ及び半導体装置
US5969424A (en) Semiconductor device with pad structure
US7256479B2 (en) Method to manufacture a universal footprint for a package with exposed chip
JPWO1998040915A1 (ja) 電子部品及び半導体装置並びにこれらの製造方法並びにこれらを実装した回路基板及びこの回路基板を有する電子機器
WO1998040915A1 (en) Electronic component and semiconductor device, method for manufacturing the same, circuit board have the same mounted thereon, and electronic equipment having the circuit board
JP2003522401A (ja) 積層型集積回路パッケージ
JP3912445B2 (ja) 半導体装置
JP3549316B2 (ja) 配線基板
JP2002057238A (ja) 集積回路パッケージ
JP3166734B2 (ja) 半導体装置およびその製造方法
JP3314574B2 (ja) 半導体装置の製造方法
JP3337911B2 (ja) 半導体装置及びその製造方法
JP3297959B2 (ja) 半導体装置
JP2970595B2 (ja) Ｂｇａ型半導体装置
JPH08172142A (ja) 半導体パッケージ及びその製造方法並びに半導体装置
JP3063733B2 (ja) 半導体パッケージ
JPH09246416A (ja) 半導体装置
JPH05166971A (ja) 半導体装置
JPH03155144A (ja) ベアー半導体ｉｃチップ実装方法
JP2000208663A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2003332495A (ja) 半導体装置の製造方法
JP2003007899A (ja) 半導体装置及びその製造方法
JPH0897315A (ja) 表面実装型半導体装置