JPH0946042A - プリント配線板における回路形成方法 - Google Patents
プリント配線板における回路形成方法Info
- Publication number
- JPH0946042A JPH0946042A JP21811995A JP21811995A JPH0946042A JP H0946042 A JPH0946042 A JP H0946042A JP 21811995 A JP21811995 A JP 21811995A JP 21811995 A JP21811995 A JP 21811995A JP H0946042 A JPH0946042 A JP H0946042A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- circuit
- wiring board
- printed wiring
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】
【課題】サブトラクティブ法による高密度回路形成上の
最大障害であるエッチングすべき膜厚の問題を解決し、
ヴィアホール等をもつ両面板或いは多層板に低コストで
高精度な回路を形成可能とする。 【解決手段】プリント配線板における回路形成方法で、
絶縁層３を間にして片面に第１導電層１を、他面に第２
導電層２をもつ積層基板Ａに、片面の第２導電層２と絶
縁層３とを貫通するが他面の第１導電層１を貫通せぬ有
底のヴィアホール用孔部４を形成し、次に孔部４内面と
第２導電層２面上とにだけメッキを施した後、第２導電
層２と上面のメッキ膜５、および第１導電層１を各々エ
ッチングして、両面に各々回路６，７をもつプリント配
線板Ｂを形成する。或いは更に第２絶縁層と第３導電層
を積層し、上記と同様の有底の第２の孔部の形成と、第
３導電層側からだけのメッキを施した後にエッチングし
て、新たな回路を形成する。
最大障害であるエッチングすべき膜厚の問題を解決し、
ヴィアホール等をもつ両面板或いは多層板に低コストで
高精度な回路を形成可能とする。 【解決手段】プリント配線板における回路形成方法で、
絶縁層３を間にして片面に第１導電層１を、他面に第２
導電層２をもつ積層基板Ａに、片面の第２導電層２と絶
縁層３とを貫通するが他面の第１導電層１を貫通せぬ有
底のヴィアホール用孔部４を形成し、次に孔部４内面と
第２導電層２面上とにだけメッキを施した後、第２導電
層２と上面のメッキ膜５、および第１導電層１を各々エ
ッチングして、両面に各々回路６，７をもつプリント配
線板Ｂを形成する。或いは更に第２絶縁層と第３導電層
を積層し、上記と同様の有底の第２の孔部の形成と、第
３導電層側からだけのメッキを施した後にエッチングし
て、新たな回路を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、プリント配線板に
おける回路の形成方法に関し、特に高密度のプリント回
路をサブトラクティブ法で形成する方法に係るものであ
る。
おける回路の形成方法に関し、特に高密度のプリント回
路をサブトラクティブ法で形成する方法に係るものであ
る。
【０００２】
【０００３】プリント配線板における回路の形成方法に
は、大きく分けてサブトラクティブ法とアディティブ法
とがある。サブトラクティブ法は、予め絶縁層面に貼り
合わせた導電層としての銅箔をエッチング等によって回
路を形成する方法であり、アディティブ法は絶縁層に回
路を直接にメッキする方法である。サブトラクティブ法
は技術が比較的簡易で、コストが安いため最も汎用的に
用いられている。
は、大きく分けてサブトラクティブ法とアディティブ法
とがある。サブトラクティブ法は、予め絶縁層面に貼り
合わせた導電層としての銅箔をエッチング等によって回
路を形成する方法であり、アディティブ法は絶縁層に回
路を直接にメッキする方法である。サブトラクティブ法
は技術が比較的簡易で、コストが安いため最も汎用的に
用いられている。
【０００４】上記サブトラクティブ法で、表・裏各面に
回路をもつプリント配線板を形成しようとする場合に
は、図７ないし図１０で示す如く、絶縁層３の表・裏両
面に導電層（銅箔）１，２をもつ積層基板Ａに、まずド
リルその他でスルホール用の孔部４を形成し、この孔部
４と表・裏面の導電層１，２上に同時にメッキ膜５，５
を形成した後、両面の導電層１，２をエッチングするこ
とにより、回路６，７を形成してプリント配線板Ｂとす
るのが従来一般的であった。
回路をもつプリント配線板を形成しようとする場合に
は、図７ないし図１０で示す如く、絶縁層３の表・裏両
面に導電層（銅箔）１，２をもつ積層基板Ａに、まずド
リルその他でスルホール用の孔部４を形成し、この孔部
４と表・裏面の導電層１，２上に同時にメッキ膜５，５
を形成した後、両面の導電層１，２をエッチングするこ
とにより、回路６，７を形成してプリント配線板Ｂとす
るのが従来一般的であった。
【０００５】そして最近は、ドリルの代わりにレーザー
等を用いて片面からスルホールまたはヴィアホール（Ｖ
ｉａ ｈｏｌｅ，バイアホールともいう）を形成した後
にメッキし、同じくエッチング等により回路を形成する
技術が普及しているが、このときも積層基板の表・裏両
面にメッキするのが通常であった。
等を用いて片面からスルホールまたはヴィアホール（Ｖ
ｉａ ｈｏｌｅ，バイアホールともいう）を形成した後
にメッキし、同じくエッチング等により回路を形成する
技術が普及しているが、このときも積層基板の表・裏両
面にメッキするのが通常であった。
【０００６】また、プリント配線板で回路を形成する方
法において、レーザー技術が用いられているが、それは
上記の如く主としてスルホールやヴィアホール等の孔あ
け用としてである。レーザーとしては、炭酸ガスレーザ
ー、ＹＡＧレーザー、エキシマ・レーザー等があるが、
プリント配線板で回路板の加工に用いられるのはエキシ
マ・レーザーか、ＹＡＧレーザー、または炭酸ガスレー
ザーを改良したインパクト・レーザー等である。
法において、レーザー技術が用いられているが、それは
上記の如く主としてスルホールやヴィアホール等の孔あ
け用としてである。レーザーとしては、炭酸ガスレーザ
ー、ＹＡＧレーザー、エキシマ・レーザー等があるが、
プリント配線板で回路板の加工に用いられるのはエキシ
マ・レーザーか、ＹＡＧレーザー、または炭酸ガスレー
ザーを改良したインパクト・レーザー等である。
【０００７】プリント配線板の回路形成にエキシマ・レ
ーザーを応用することに関しては、例えば特開平５−１
３６６５０号公報、特開平５−１５２７４４号公報、特
開平５−１５２７４８号公報等に開示されている。同じ
くインパクト・レーザーを応用することについては、例
えばＪ．Ｍ．Ｍｏｒｒｉｓｏｎなど著の“Ａ Ｌａｒｇ
ｅ Ｆｏｒｍａｔ Ｍｏｄｉｆｉｅｄ ＴＥＡ ＣＯ2
Ｌａｓｅｒ Ｂａｓｅｄ Ｐｒｏｃｅｓｓ ｆｏｒ
Ｃｏｓｔ Ｅｆｆｅｃｔｉｖｅ Ｖｉａ Ｇｅｎｅｒａ
ｔｉｏｎ”（１９９４ Ｉｎｅｒｎａｔｉｏｎａｌ Ｃ
ｏｎｆｅｒｅｃｎｅ ｏｎ Ｍｕｌｔｉｃｈｉｐ Ｍｏ
ｄｕｌｅｓ，１９９４年４月１３〜１５日，ｐ．３６
９）に記載されている。
ーザーを応用することに関しては、例えば特開平５−１
３６６５０号公報、特開平５−１５２７４４号公報、特
開平５−１５２７４８号公報等に開示されている。同じ
くインパクト・レーザーを応用することについては、例
えばＪ．Ｍ．Ｍｏｒｒｉｓｏｎなど著の“Ａ Ｌａｒｇ
ｅ Ｆｏｒｍａｔ Ｍｏｄｉｆｉｅｄ ＴＥＡ ＣＯ2
Ｌａｓｅｒ Ｂａｓｅｄ Ｐｒｏｃｅｓｓ ｆｏｒ
Ｃｏｓｔ Ｅｆｆｅｃｔｉｖｅ Ｖｉａ Ｇｅｎｅｒａ
ｔｉｏｎ”（１９９４ Ｉｎｅｒｎａｔｉｏｎａｌ Ｃ
ｏｎｆｅｒｅｃｎｅ ｏｎ Ｍｕｌｔｉｃｈｉｐ Ｍｏ
ｄｕｌｅｓ，１９９４年４月１３〜１５日，ｐ．３６
９）に記載されている。
【０００８】更にＹＡＧレーザーとそのプリント回路板
への応用については、例えばＭ．Ｏｗｅｎ著の“Ｎｅｗ
Ｌａｓｅｒ Ｔｅｃｈｎｏｌｏｇｙ ｆｏｒ Ｄｒｉ
ｌｌｉｎｇ Ｔｈｒｏｕｇｈ− ａｎｄ Ｂｌｉｎｄ−
ｖｉａｓ ｉｎ Ｃｏｐｐｅｒ Ｃｌａｄ Ｒｅｉｎ
ｆｏｒｃｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄｓ”（Ｐｒ
ｏｃ．ＩＰＣ Ｔｅｃｈｎｉｃａｌ Ｃｏｎｆｅｒｅｎ
ｃｅ，１９９５年４月３０日〜５月４日、ｐ．１９−１
−１〜１９−１−１０）に開示されている。
への応用については、例えばＭ．Ｏｗｅｎ著の“Ｎｅｗ
Ｌａｓｅｒ Ｔｅｃｈｎｏｌｏｇｙ ｆｏｒ Ｄｒｉ
ｌｌｉｎｇ Ｔｈｒｏｕｇｈ− ａｎｄ Ｂｌｉｎｄ−
ｖｉａｓ ｉｎ Ｃｏｐｐｅｒ Ｃｌａｄ Ｒｅｉｎ
ｆｏｒｃｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄｓ”（Ｐｒ
ｏｃ．ＩＰＣ Ｔｅｃｈｎｉｃａｌ Ｃｏｎｆｅｒｅｎ
ｃｅ，１９９５年４月３０日〜５月４日、ｐ．１９−１
−１〜１９−１−１０）に開示されている。
【０００９】
【発明が解決しょうとする課題】ところで、プリント配
線板の高密度化への要求はさらに高まりつつあり、表面
のパターンをファイン化することがきわめて重要になっ
ている。例えば従来、ライン幅、スペース幅が各１２５
μｍであった回路は、それぞれ１００μｍ、更には５０
μｍへと増々ファイン化している。
線板の高密度化への要求はさらに高まりつつあり、表面
のパターンをファイン化することがきわめて重要になっ
ている。例えば従来、ライン幅、スペース幅が各１２５
μｍであった回路は、それぞれ１００μｍ、更には５０
μｍへと増々ファイン化している。
【００１０】サブトラクティブ法において回路の高密度
化を達成するために、従来よりレジストやエッチング液
の改良が進められているが、高密度化達成を可能とする
上で最も大きな要因は導電層（銅箔）やメッキ膜の厚み
である。即ち、片面板の場合は単に導電層としての銅箔
を薄くすればよいが、両面板になると上記の如くスルー
ホールやヴィアホールへのメッキのために、導電層（銅
箔）上にメッキ膜が加算され、膜厚が必然的に大きくな
る。回路形成用のエッチッング時にエッチングすべき膜
厚が大きいと、回路パターンの精度が悪くなってしま
い、これが高密度化の大きな障害であり、問題点であっ
た。
化を達成するために、従来よりレジストやエッチング液
の改良が進められているが、高密度化達成を可能とする
上で最も大きな要因は導電層（銅箔）やメッキ膜の厚み
である。即ち、片面板の場合は単に導電層としての銅箔
を薄くすればよいが、両面板になると上記の如くスルー
ホールやヴィアホールへのメッキのために、導電層（銅
箔）上にメッキ膜が加算され、膜厚が必然的に大きくな
る。回路形成用のエッチッング時にエッチングすべき膜
厚が大きいと、回路パターンの精度が悪くなってしま
い、これが高密度化の大きな障害であり、問題点であっ
た。
【００１１】本発明が解決しようとする課題は、スルー
ホールやヴィアホールをもつ両面板あるいは多層板に、
サブトラクティブ法にて回路の高密度化を図る上で最大
の障害であるエッチングすべき膜厚が大きいという問題
を解決することであり、本発明はこれにより低コストで
高精度な回路を形成することを目的としている。
ホールやヴィアホールをもつ両面板あるいは多層板に、
サブトラクティブ法にて回路の高密度化を図る上で最大
の障害であるエッチングすべき膜厚が大きいという問題
を解決することであり、本発明はこれにより低コストで
高精度な回路を形成することを目的としている。
【００１２】
【課題を解決するための手段】本発明に係るプリント配
線板における回路形成方法の主要部は、絶縁層３を間に
して片面に第１導電層１を、他面に第２導電層２をもつ
積層基板Ａ（図１参照）に、片面の第２導電層２と絶縁
層３とを貫通するが他面の第１導電層１を貫通せぬ有底
のヴィアホール用孔部４を形成し（図３参照）、次に孔
部４内面と第２導電層２面上とにだけメッキ５を施した
後（図４参照）、第２導電層２と上面のメッキ膜５、お
よび第１導電層１を各々エッチングすることにより、両
面に各々回路６，７を形成して（図５参照）、プリント
配線板Ｂを形成するものである。
線板における回路形成方法の主要部は、絶縁層３を間に
して片面に第１導電層１を、他面に第２導電層２をもつ
積層基板Ａ（図１参照）に、片面の第２導電層２と絶縁
層３とを貫通するが他面の第１導電層１を貫通せぬ有底
のヴィアホール用孔部４を形成し（図３参照）、次に孔
部４内面と第２導電層２面上とにだけメッキ５を施した
後（図４参照）、第２導電層２と上面のメッキ膜５、お
よび第１導電層１を各々エッチングすることにより、両
面に各々回路６，７を形成して（図５参照）、プリント
配線板Ｂを形成するものである。
【００１３】上記の如く形成したプリント配線板Ｂは、
それ自体で成品でもあるが、更にそれに加えて、新たに
第２絶縁層８と第３導電層９を積層し、該第３導電層９
と第２の絶縁層８を貫通するが先の第２導電層２を貫通
せぬ有底の第２のヴィアホール用孔部１０を形成し、次
に該孔部１０内面と第３導電層９面上とにだけメッキを
施した後、第３導電層３と上面のメッキ膜１１をエッチ
ングすることにより、新たな回路１２を形成するように
してもよい（図６参照）。これは同様にして更に多層化
してもよいことは勿論である。
それ自体で成品でもあるが、更にそれに加えて、新たに
第２絶縁層８と第３導電層９を積層し、該第３導電層９
と第２の絶縁層８を貫通するが先の第２導電層２を貫通
せぬ有底の第２のヴィアホール用孔部１０を形成し、次
に該孔部１０内面と第３導電層９面上とにだけメッキを
施した後、第３導電層３と上面のメッキ膜１１をエッチ
ングすることにより、新たな回路１２を形成するように
してもよい（図６参照）。これは同様にして更に多層化
してもよいことは勿論である。
【００１４】上記構成において、絶縁層３は無機繊維ま
たは有機繊維製の補強材を含むものが望ましいが、含ま
なくともよい。第１・第２・第３の各導電層１，２，９
は、薄い銅箔が望ましいが、各面に銅または銅合金メッ
キを施したものでもよい。有底のヴィアホール用孔部
４，１０の形成は、機械的、化学的、または光学的等の
各種の手段が用いられるが、精度上から特にレーザーを
用いることが望ましい。
たは有機繊維製の補強材を含むものが望ましいが、含ま
なくともよい。第１・第２・第３の各導電層１，２，９
は、薄い銅箔が望ましいが、各面に銅または銅合金メッ
キを施したものでもよい。有底のヴィアホール用孔部
４，１０の形成は、機械的、化学的、または光学的等の
各種の手段が用いられるが、精度上から特にレーザーを
用いることが望ましい。
【００１５】
【発明の実態の形態】上記本発明において、絶縁層３を
間にして片面に第１導電層１を、他面に第２導電層２を
もつ積層基板Ａの第１導電層１および第２導電層２は、
金属特に銅箔とすることが望ましいが、銅合金のメッキ
膜であってもよい。
間にして片面に第１導電層１を、他面に第２導電層２を
もつ積層基板Ａの第１導電層１および第２導電層２は、
金属特に銅箔とすることが望ましいが、銅合金のメッキ
膜であってもよい。
【００１６】上記絶縁層３に含まれる樹脂は、熱硬化性
樹脂、熱可塑性樹脂のいずれも用いることができる。熱
硬化性樹脂の中では、エポキシ樹脂、ポリイミド樹脂、
ビスマレイミドトリアジン樹脂、ポリシアヌレート樹
脂、ポリシラン樹脂、ポリベンツイミダゾール樹脂など
を用いることができる。
樹脂、熱可塑性樹脂のいずれも用いることができる。熱
硬化性樹脂の中では、エポキシ樹脂、ポリイミド樹脂、
ビスマレイミドトリアジン樹脂、ポリシアヌレート樹
脂、ポリシラン樹脂、ポリベンツイミダゾール樹脂など
を用いることができる。
【００１７】該絶縁層３には有機繊維または無機繊維製
の補強材を含むことができるし、含まなくともよい。補
強材を含む場合の無機繊維としては例えばガラス繊維、
有機繊維としては例えばアラミド繊維、テフロン繊維、
ポリエーテルエーテルケトン繊維、ポリベンツイミダゾ
ール繊維等にすればよい。中でもアラミド繊維、テフロ
ン繊維は優れたレーザー加工性、電気特性を有しており
望ましい。とりわけアラミド繊維の中でもコポリパラフ
ェニレン３、４’オキシジフェニルテレフタラミド繊維
は低いイオン不純物と低い吸湿率のため最適である。
の補強材を含むことができるし、含まなくともよい。補
強材を含む場合の無機繊維としては例えばガラス繊維、
有機繊維としては例えばアラミド繊維、テフロン繊維、
ポリエーテルエーテルケトン繊維、ポリベンツイミダゾ
ール繊維等にすればよい。中でもアラミド繊維、テフロ
ン繊維は優れたレーザー加工性、電気特性を有しており
望ましい。とりわけアラミド繊維の中でもコポリパラフ
ェニレン３、４’オキシジフェニルテレフタラミド繊維
は低いイオン不純物と低い吸湿率のため最適である。
【００１８】絶縁層３に補強材を含まぬ場合に、該絶縁
層３はフィルム、シート状のものであってもよく、その
材料としては例えばポリエステル、ポリイミド、ポリエ
ーテルエーテルケトン、ポリアミド、とりわけアラミ
ド、特にポリパラフェニレンテレフタラミドであること
が望ましい。また該絶縁層３の厚みは数μｍないし数１
００μｍが最適であるが、典型的な厚みは２０〜１００
μｍである。
層３はフィルム、シート状のものであってもよく、その
材料としては例えばポリエステル、ポリイミド、ポリエ
ーテルエーテルケトン、ポリアミド、とりわけアラミ
ド、特にポリパラフェニレンテレフタラミドであること
が望ましい。また該絶縁層３の厚みは数μｍないし数１
００μｍが最適であるが、典型的な厚みは２０〜１００
μｍである。
【００１９】上記第１導電層１と第２導電層２とそれら
の間にある絶縁層３をもつ積層基板Ａに、第１導電層１
と絶縁層３とを貫通するが第２導電層２を貫通せぬ有底
のヴィアホール用孔部５を形成する。ここで該孔部５を
形成する方法としては、機械的、化学的、または光学的
など各種の手段が用いられる。特にレーザーを用いた開
口は、簡便で精度が高いため最適である。
の間にある絶縁層３をもつ積層基板Ａに、第１導電層１
と絶縁層３とを貫通するが第２導電層２を貫通せぬ有底
のヴィアホール用孔部５を形成する。ここで該孔部５を
形成する方法としては、機械的、化学的、または光学的
など各種の手段が用いられる。特にレーザーを用いた開
口は、簡便で精度が高いため最適である。
【００２０】レーザーとしては、炭酸ガスレーザー、Ｙ
ＡＧレーザー、エキシマ・レーザーのいずれも用いるこ
とができるが、孔部４，１０の内面を滑らかにし、荒ら
さずに加工するため、炭酸ガスレーザーの一種であるイ
ンパクト・レーザー、ＹＡＧレーザー、エキシマレーザ
ーなどが望ましい。
ＡＧレーザー、エキシマ・レーザーのいずれも用いるこ
とができるが、孔部４，１０の内面を滑らかにし、荒ら
さずに加工するため、炭酸ガスレーザーの一種であるイ
ンパクト・レーザー、ＹＡＧレーザー、エキシマレーザ
ーなどが望ましい。
【００２１】このレーザー加工では、レーザー光はある
面積に絞って第２導電層２の上から照射すればよい。照
射部分を限定するには、マスク・イメージ法、コンタク
ト・マスク法、コンフォーマル・マスク法等のマスキン
グを使うことができる。
面積に絞って第２導電層２の上から照射すればよい。照
射部分を限定するには、マスク・イメージ法、コンタク
ト・マスク法、コンフォーマル・マスク法等のマスキン
グを使うことができる。
【００２２】上記により有底のヴィアホール用孔部４が
形成された積層基板Ａに対し、その片面である孔部４が
開口された第２導電層２の側から、孔部４内面と第２導
電層２にメッキが施される。他面である第１導電層１へ
はメッキを施さない。ここでのメッキ材料としては銅が
主成分のものが好ましい。なお、片面の第２導電層２側
面にだけメッキし、他面の第１導電層１面にメッキせぬ
ようにするには、他面の第１導電層１面にマスキングす
ればよいが、それに限らず両面に各導電層をもつ２枚の
積層基板Ａを、第１導電層１面同士で背中合せに貼り合
わせ、表出した各第２導電層２面にメッキを施した後に
剥離するようにしてもよい。
形成された積層基板Ａに対し、その片面である孔部４が
開口された第２導電層２の側から、孔部４内面と第２導
電層２にメッキが施される。他面である第１導電層１へ
はメッキを施さない。ここでのメッキ材料としては銅が
主成分のものが好ましい。なお、片面の第２導電層２側
面にだけメッキし、他面の第１導電層１面にメッキせぬ
ようにするには、他面の第１導電層１面にマスキングす
ればよいが、それに限らず両面に各導電層をもつ２枚の
積層基板Ａを、第１導電層１面同士で背中合せに貼り合
わせ、表出した各第２導電層２面にメッキを施した後に
剥離するようにしてもよい。
【００２３】またここでのメッキは、ヴィアホールとし
ての孔部４に導通をとるのが目的であるから、メッキ膜
５の厚みは通常のスルーホールメッキより薄くてよく、
その厚みは数μから数１０μｍ程度とすればよい。典型
的な厚みは８ないし１５μｍである。またこのメッキは
無電解メッキでも電解メッキでも良く、あるいはこれら
を組み合わせたものでもよい。
ての孔部４に導通をとるのが目的であるから、メッキ膜
５の厚みは通常のスルーホールメッキより薄くてよく、
その厚みは数μから数１０μｍ程度とすればよい。典型
的な厚みは８ないし１５μｍである。またこのメッキは
無電解メッキでも電解メッキでも良く、あるいはこれら
を組み合わせたものでもよい。
【００２４】上記メッキ処理の後に、片面の第２導電層
２とその上面のメッキ膜５、および他面の第１導電層１
を、通常のサブトラクティブ法でエッチングする。これ
により、積層基板Ａの表・裏両面に各々回路６，７が形
成されて、両面回路のプリント配線板Ｂが完成すること
になる。
２とその上面のメッキ膜５、および他面の第１導電層１
を、通常のサブトラクティブ法でエッチングする。これ
により、積層基板Ａの表・裏両面に各々回路６，７が形
成されて、両面回路のプリント配線板Ｂが完成すること
になる。
【００２５】本発明は、上記によりプリント配線板Ｂが
得られ、それ自体で成品であるが、上記プリント配線板
Ｂの上に、更に樹脂・プリプレグ等を塗工または積層し
て多層化したいわゆるビルドアップ基板にも適用するこ
とができる。その場合にも、有低の第２のヴィアホール
用孔部１０の形成およびメッキ処理は、積層した第２絶
縁層８上の第３導電層９側だけで行われる。その後に第
３導電層９側がエッチングされて、該側に新たな回路１
２が形成されることになる（図６参照）。
得られ、それ自体で成品であるが、上記プリント配線板
Ｂの上に、更に樹脂・プリプレグ等を塗工または積層し
て多層化したいわゆるビルドアップ基板にも適用するこ
とができる。その場合にも、有低の第２のヴィアホール
用孔部１０の形成およびメッキ処理は、積層した第２絶
縁層８上の第３導電層９側だけで行われる。その後に第
３導電層９側がエッチングされて、該側に新たな回路１
２が形成されることになる（図６参照）。
【００２６】上記の如く、本発明に係るプリント配線板
における回路形成方法では、両側に導電層１，２をもつ
両面基板でも、その片側面にだけメッキを施し他側面に
はメッキを施さない。しかもそのメッキは、ヴィアホー
ルとしての孔部４，１０に導通をとるのが目的であるか
ら、そのメッキ膜５，１１の厚みも極めて薄いものでよ
い。
における回路形成方法では、両側に導電層１，２をもつ
両面基板でも、その片側面にだけメッキを施し他側面に
はメッキを施さない。しかもそのメッキは、ヴィアホー
ルとしての孔部４，１０に導通をとるのが目的であるか
ら、そのメッキ膜５，１１の厚みも極めて薄いものでよ
い。
【００２７】そのため、本発明でのサブトラクティブ法
による回路形成方法は、回路形成用のエッチング時に、
エッチングすべき膜厚は片面の第２導電層２あるいは第
３導電層３の側では、その銅箔とその上の極めて薄いメ
ッキ膜５，１１であり、他面の第１導電層１側ではその
銅箔をエッチングするだけでよい。したがって本発明で
は、サブトラクティブ法で高密度化達成の最大の障害で
あったエッチングすべき膜厚が薄くなっており、高精度
な回路パターンを描くことができる。
による回路形成方法は、回路形成用のエッチング時に、
エッチングすべき膜厚は片面の第２導電層２あるいは第
３導電層３の側では、その銅箔とその上の極めて薄いメ
ッキ膜５，１１であり、他面の第１導電層１側ではその
銅箔をエッチングするだけでよい。したがって本発明で
は、サブトラクティブ法で高密度化達成の最大の障害で
あったエッチングすべき膜厚が薄くなっており、高精度
な回路パターンを描くことができる。
【００２８】
【実施例１】まず、絶縁層３の樹脂成分がエポキシ樹脂
で、補強材としてアラミド繊維（コポリパラフェニレン
・３，４’オキシジフェニレンテレフタラミド）を加え
た積層基板Ａ（厚み約０．１ｍｍ）の表裏両面に、第１
導電層１と第２導電層２として各々銅箔（厚み約１８μ
ｍ）を貼付したものを形成する（図１参照）。
で、補強材としてアラミド繊維（コポリパラフェニレン
・３，４’オキシジフェニレンテレフタラミド）を加え
た積層基板Ａ（厚み約０．１ｍｍ）の表裏両面に、第１
導電層１と第２導電層２として各々銅箔（厚み約１８μ
ｍ）を貼付したものを形成する（図１参照）。
【００２９】次に、その片面である第２導電層２の銅箔
をエッチングして、内径約０．１ｍｍの開口を設けた後
に（図２参照）、その上からＫｒＦエキシマレーザーを
照射することにより、絶縁層３を貫くが反対面の第１導
電層１は貫かない有底のヴィアホール用孔部４を形成す
る（図３参照）。
をエッチングして、内径約０．１ｍｍの開口を設けた後
に（図２参照）、その上からＫｒＦエキシマレーザーを
照射することにより、絶縁層３を貫くが反対面の第１導
電層１は貫かない有底のヴィアホール用孔部４を形成す
る（図３参照）。
【００３０】続いて、片面の孔部４を開口した第２導電
層２の側から、該孔部４内面にヴィアホールとして導通
をとるための通常の硫酸銅メッキを施す（図４参照）。
この銅メッキは無電解メッキで行った。これで孔部４内
面と第２導電層２面上とに、銅メッキ膜５（厚さ約２０
μｍ）が形成された。この際、他面である第１導電層１
面には、ドライフィルムでマスキングしておき、メッキ
が付着しないようにしておく。
層２の側から、該孔部４内面にヴィアホールとして導通
をとるための通常の硫酸銅メッキを施す（図４参照）。
この銅メッキは無電解メッキで行った。これで孔部４内
面と第２導電層２面上とに、銅メッキ膜５（厚さ約２０
μｍ）が形成された。この際、他面である第１導電層１
面には、ドライフィルムでマスキングしておき、メッキ
が付着しないようにしておく。
【００３１】その後、上記片面の第２導電層２の銅箔上
の銅メッキ膜５と、他面の第１導電層１の銅箔とに各々
電着法によりレジストをコーティングし（厚さ約８μ
ｍ）、塩化第２鉄により回路形成用のエッチングを行っ
て、最小ライン／スペース５０μｍ／５０μｍの回路
６，７のパターンを形成した（図５参照）。このように
して、１０枚の試験基板（大きさ２５０ｍｍ×２５０ｍ
ｍ）を得た。
の銅メッキ膜５と、他面の第１導電層１の銅箔とに各々
電着法によりレジストをコーティングし（厚さ約８μ
ｍ）、塩化第２鉄により回路形成用のエッチングを行っ
て、最小ライン／スペース５０μｍ／５０μｍの回路
６，７のパターンを形成した（図５参照）。このように
して、１０枚の試験基板（大きさ２５０ｍｍ×２５０ｍ
ｍ）を得た。
【００３２】上記で得られた各試験基板のショート個所
を測定したところ、１枚当たり片面の第２導電層２側で
のショート個所は平均１０．５個で、他面の第１導電層
１側でのショート個所は平均０．２個であった。
を測定したところ、１枚当たり片面の第２導電層２側で
のショート個所は平均１０．５個で、他面の第１導電層
１側でのショート個所は平均０．２個であった。
【００３３】これにより、両面に導電層１，２をもつ両
面基板では、その片面（ここでは第２導電層２面）にだ
けメッキを施し、それを回路形成用エッチングして回路
形成する本発明が、ライン／スペース５０μｍ／５０μ
ｍのファインパターン形成に適していることが実証され
た。
面基板では、その片面（ここでは第２導電層２面）にだ
けメッキを施し、それを回路形成用エッチングして回路
形成する本発明が、ライン／スペース５０μｍ／５０μ
ｍのファインパターン形成に適していることが実証され
た。
【００３４】尚、上記は第１導電層１と第２導電層２を
もつ両面基板に回路形成したプリント基板Ｂについての
データーであるが、更に樹脂・プリプレグ等を塗工また
は積層して銅箔を貼付した第３導電層３をもつ多層のビ
ルドアップ基板のプリント配線板（図６参照）について
も、同様の試験を行ったところ、表面の第３導電層３側
に形成した回路でのショート個所は平均１０．６個であ
った。
もつ両面基板に回路形成したプリント基板Ｂについての
データーであるが、更に樹脂・プリプレグ等を塗工また
は積層して銅箔を貼付した第３導電層３をもつ多層のビ
ルドアップ基板のプリント配線板（図６参照）について
も、同様の試験を行ったところ、表面の第３導電層３側
に形成した回路でのショート個所は平均１０．６個であ
った。
【００３５】
【比較例１】実施例１と同様の方法で、積層基板Ａ（厚
み約０．１ｍｍ）の表裏各面に第１導電層と第２導電層
として各々銅箔（厚み約１８μｍ）を貼付し、それに有
底の孔部を形成した後、今度はその表裏両面（第１導電
層面と第２導電層面）に、上記と同じ銅メッキ（厚さ約
２０μｍ）を施し、その後同様の方法で両面に５０μｍ
／５０μｍのライン／スペースでパターニングを行っ
た。
み約０．１ｍｍ）の表裏各面に第１導電層と第２導電層
として各々銅箔（厚み約１８μｍ）を貼付し、それに有
底の孔部を形成した後、今度はその表裏両面（第１導電
層面と第２導電層面）に、上記と同じ銅メッキ（厚さ約
２０μｍ）を施し、その後同様の方法で両面に５０μｍ
／５０μｍのライン／スペースでパターニングを行っ
た。
【００３６】これで得られた試験基板のショート個所を
測定すると、１枚当たり片面の第２導電層側でショート
個所が平均１０．７個、他面の第１導電層側でショート
個所が平均１１．５個所であった。その結果、従来のよ
うに積層基板の両面にメッキする場合には、ファインパ
ターンの形成は困難であることが実証された。
測定すると、１枚当たり片面の第２導電層側でショート
個所が平均１０．７個、他面の第１導電層側でショート
個所が平均１１．５個所であった。その結果、従来のよ
うに積層基板の両面にメッキする場合には、ファインパ
ターンの形成は困難であることが実証された。
【００３７】
【発明の効果】以上で明かな如く、本発明に係るプリン
ト配線板の回路形成方法は、技術が比較的簡易でコスト
が安いサブトラクティブ法でありながら、高密度のプリ
ント回路を形成することができる。
ト配線板の回路形成方法は、技術が比較的簡易でコスト
が安いサブトラクティブ法でありながら、高密度のプリ
ント回路を形成することができる。
【００３８】即ち、従来のサブトラクティブ法では、両
面に銅箔等の導電層がある両面基板に回路形成する場合
に、ヴィアホール等への導通用メッキのために表・裏両
面で回路形成時にエッチングすべき膜厚は、各導電層で
ある銅箔とメッキ膜との和になっていた。そのため、エ
ッチングすべき膜厚が厚い以上、形成される回路パター
ンの精度は悪くなり、近時のファインパターン・高密度
回路の要請に応えられなかった。
面に銅箔等の導電層がある両面基板に回路形成する場合
に、ヴィアホール等への導通用メッキのために表・裏両
面で回路形成時にエッチングすべき膜厚は、各導電層で
ある銅箔とメッキ膜との和になっていた。そのため、エ
ッチングすべき膜厚が厚い以上、形成される回路パター
ンの精度は悪くなり、近時のファインパターン・高密度
回路の要請に応えられなかった。
【００３９】これに対して本発明は、エッチングにより
回路形成するサブトラクティブ法でありながら、両側に
導電層をもつ両面基板においても、その片側の導通層面
にだけメッキを施し、他面にはメッキを施さないように
し、かつそのメッキ膜もヴィアホールとしての孔部に導
通をとるための極めて薄いものにしてある。そのため
に、回路形成用のエッチングでエッチングすべき膜厚
は、片面では導通層の銅箔と極く薄いメッキ膜、他面は
導通層の銅箔だけでよいことになる。
回路形成するサブトラクティブ法でありながら、両側に
導電層をもつ両面基板においても、その片側の導通層面
にだけメッキを施し、他面にはメッキを施さないように
し、かつそのメッキ膜もヴィアホールとしての孔部に導
通をとるための極めて薄いものにしてある。そのため
に、回路形成用のエッチングでエッチングすべき膜厚
は、片面では導通層の銅箔と極く薄いメッキ膜、他面は
導通層の銅箔だけでよいことになる。
【００４０】したがって本発明によれば、サブトラクテ
ィブ法で高密度化達成の最大の障害であったエッチング
すべき膜厚を薄くすることができて、スルーホールやヴ
ィアホールをもつ両面板や多層板にも、低コストなサブ
トラクティブ法により、高密度な回路パターンを形成す
ることができ、パターンの高精度を図ることができるの
で、近時のファインパターン・高密度回路の要請に充分
に応えることができるようになる。
ィブ法で高密度化達成の最大の障害であったエッチング
すべき膜厚を薄くすることができて、スルーホールやヴ
ィアホールをもつ両面板や多層板にも、低コストなサブ
トラクティブ法により、高密度な回路パターンを形成す
ることができ、パターンの高精度を図ることができるの
で、近時のファインパターン・高密度回路の要請に充分
に応えることができるようになる。
【図１】本発明の実施例で用いた積層基板の一部拡大縦
断側面図である。
断側面図である。
【図２】図１で示した積層基板の片面の導電層の一部に
開口した状態の一部拡大縦断側面図である。
開口した状態の一部拡大縦断側面図である。
【図３】図２で示した積層基板にヴィアホール用の孔部
を形成した状態の一部拡大縦断側面図である。
を形成した状態の一部拡大縦断側面図である。
【図４】図３で示した積層基板の片面にだけメッキを施
した状態の一部拡大縦断側面図である。
した状態の一部拡大縦断側面図である。
【図５】図４で示した積層基板にエッチングで回路を形
成したプリント配線板を示す一部拡大縦断側面図であ
る。
成したプリント配線板を示す一部拡大縦断側面図であ
る。
【図６】本発明をビルドアップ法による多層板に適用し
た場合のプリント配線板を示す一部拡大縦断側面図であ
る。
た場合のプリント配線板を示す一部拡大縦断側面図であ
る。
【図７】従来のサブトラクティブ法の実施例で用いた積
層基板の一部拡大縦断側面図である。
層基板の一部拡大縦断側面図である。
【図８】図７で示した積層基板にスルーホール用の孔部
を形成した状態の一部拡大縦断側面図である。
を形成した状態の一部拡大縦断側面図である。
【図９】図８で示した積層基板の両面にメッキを施した
状態の一部拡大縦断側面図である。
状態の一部拡大縦断側面図である。
【図１０】図９で示した積層基板にエッチングで回路を
形成したプリント配線板を示す一部拡大縦断側面図であ
る。
形成したプリント配線板を示す一部拡大縦断側面図であ
る。
Ａ−積層基板 ６−回路 Ｂ−プリント配線板 ７−回路 １−第１導電層 ８−第２絶縁層 ２−第２導電層 ９−第３導電層 ３−絶縁層 １０−孔部 ４−孔部 １１−回路 ５−メッキ膜
Claims (12)
- 【請求項１】絶縁層を間にして第１導電層と第２導電層
をもつ積層基板に、片面の第２導電層と絶縁層とを貫通
するが他面の第１導電層を貫通せぬ有底のヴィアホール
用孔部を形成し、次に上記孔部内面と第２導電層面上と
にだけメッキを施した後、該第２導電層と上面のメッキ
膜、および第１導電層を各々エッチングして、両面に各
々回路を形成するようにしたことを特徴とする、プリン
ト配線板における回路形成方法。 - 【請求項２】絶縁層を間にして第１導電層と第２導電層
をもつ積層基板に、片面の第２導電層と絶縁層とを貫通
するが他面の第１導電層を貫通せぬ有底のヴィアホール
用孔部を形成し、次に上記孔部内面と第２導電層面上と
にだけメッキを施した後、上記第２導電層と上面のメッ
キ膜、および第１導電層を各々エッチングして、両面に
各々回路を形成し、かつ上記第２導電層側に更に第２絶
縁層と第３導電層を積層し、該第３導電層と第２絶縁層
を貫通するが先の第２導電層２を貫通せぬ有底の第２の
ヴィアホール用孔部を形成し、次に該第２の孔部内面と
第３導電層面上とにだけメッキを施した後、該第３導電
層と上面のメッキ膜をエッチングして、新たな回路を形
成するようにしたことを特徴とする、プリント配線板に
おける回路形成方法。 - 【請求項３】導電層およびメッキ膜の少なくとも１つが
銅からなる、請求項１または２に記載のプリント配線板
における回路形成方法。 - 【請求項４】孔部の形成をレーザー加工で行うようにし
た、請求項１または２に記載のプリント配線板における
回路形成方法。 - 【請求項５】レーザーがエキシマ・レーザーである、請
求項４に記載のプリント配線板における回路形成方法。 - 【請求項６】レーザーがインパクト・レーザーである請
求項４に記載のプリント配線板における回路形成方法。 - 【請求項７】レーザーがＹＡＧレーザーである請求項４
に記載のプリント配線板における回路形成方法。 - 【請求項８】絶縁層が補強材を含む請求項１または２に
記載のプリント配線板における回路形成方法。 - 【請求項９】絶縁層が無機または有機繊維製の補強材を
含む請求項８に記載のプリント配線板における回路形成
方法。 - 【請求項１０】絶縁層がアラミド繊維を含む請求項９に
記載のプリント配線板における回路形成方法。 - 【請求項１１】絶縁層がテフロン繊維を含む請求項９に
記載のプリント配線板における回路形成方法。 - 【請求項１２】絶縁層が補強材を含まない請求項１また
は２に記載のプリント配線板における回路形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21811995A JPH0946042A (ja) | 1995-08-02 | 1995-08-02 | プリント配線板における回路形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21811995A JPH0946042A (ja) | 1995-08-02 | 1995-08-02 | プリント配線板における回路形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0946042A true JPH0946042A (ja) | 1997-02-14 |
Family
ID=16714931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21811995A Pending JPH0946042A (ja) | 1995-08-02 | 1995-08-02 | プリント配線板における回路形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0946042A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000003572A1 (en) * | 1998-07-08 | 2000-01-20 | Ibiden Co., Ltd. | Printed wiring board and method for producing the same |
| WO2002015652A1 (en) * | 2000-08-10 | 2002-02-21 | Sony Chemicals Corp. | Flexible wiring board for front-back connection |
| JP2006245122A (ja) * | 2005-03-01 | 2006-09-14 | Dainippon Printing Co Ltd | 配線部材および配線部材の製造方法 |
| JP2007158856A (ja) * | 2005-12-06 | 2007-06-21 | Fujitsu Ltd | 基板及び基板モジュール |
| KR101534856B1 (ko) * | 2008-12-29 | 2015-07-07 | 엘지이노텍 주식회사 | 인쇄회로기판 및 그 제조방법 |
| CN104902700A (zh) * | 2014-03-05 | 2015-09-09 | 深南电路有限公司 | 内层厚铜电路板的加工方法和内层厚铜电路板 |
-
1995
- 1995-08-02 JP JP21811995A patent/JPH0946042A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000003572A1 (en) * | 1998-07-08 | 2000-01-20 | Ibiden Co., Ltd. | Printed wiring board and method for producing the same |
| US6715204B1 (en) | 1998-07-08 | 2004-04-06 | Ibiden Co., Ltd. | Printed wiring board and method for producing the same |
| WO2002015652A1 (en) * | 2000-08-10 | 2002-02-21 | Sony Chemicals Corp. | Flexible wiring board for front-back connection |
| US7285727B2 (en) | 2000-08-10 | 2007-10-23 | Sony Corporation | Flexible wiring boards for double-side connection |
| JP2006245122A (ja) * | 2005-03-01 | 2006-09-14 | Dainippon Printing Co Ltd | 配線部材および配線部材の製造方法 |
| JP2007158856A (ja) * | 2005-12-06 | 2007-06-21 | Fujitsu Ltd | 基板及び基板モジュール |
| KR101534856B1 (ko) * | 2008-12-29 | 2015-07-07 | 엘지이노텍 주식회사 | 인쇄회로기판 및 그 제조방법 |
| CN104902700A (zh) * | 2014-03-05 | 2015-09-09 | 深南电路有限公司 | 内层厚铜电路板的加工方法和内层厚铜电路板 |
| CN104902700B (zh) * | 2014-03-05 | 2018-06-26 | 深南电路有限公司 | 内层厚铜电路板的加工方法和内层厚铜电路板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6405431B1 (en) | Method for manufacturing build-up multi-layer printed circuit board by using yag laser | |
| US6240636B1 (en) | Method for producing vias in the manufacture of printed circuit boards | |
| TWI383715B (zh) | 高密度基板之結構與製法 | |
| JP3142270B2 (ja) | プリント配線板の製造方法 | |
| KR20100002664A (ko) | 금속적층판 및 그 제조방법 | |
| JPH09246724A (ja) | 多層プリント配線板の製造方法 | |
| US20080209722A1 (en) | Method for forming via hole having fine hole land | |
| JPH0946042A (ja) | プリント配線板における回路形成方法 | |
| JP4045120B2 (ja) | 多層プリント配線板とその製造方法 | |
| JP2000269647A (ja) | 片面回路基板、多層プリント配線板およびその製造方法 | |
| JPH098458A (ja) | プリント配線板及びその製造方法 | |
| JP2000091750A (ja) | スルーホールの形成方法、多層プリント配線板の製造方法、およびスルーホール形成基板、多層プリント配線板 | |
| JPH11261236A (ja) | 多層プリント配線板およびその製造方法 | |
| JP4934901B2 (ja) | 多層プリント配線板及びその製造方法 | |
| JP3288290B2 (ja) | 多層プリント配線板 | |
| JP2000165039A (ja) | プリント配線板の製造方法 | |
| JP3815765B2 (ja) | 多層プリント配線板の製造方法 | |
| JPH1168291A (ja) | プリント配線板及びその製造方法 | |
| US6444403B1 (en) | Resin laminated wiring sheet, wiring structure using the same, and production method thereof | |
| JP3984092B2 (ja) | 多層プリント配線板とその製造方法 | |
| JP3154350B2 (ja) | プリント配線板とその製造方法 | |
| JPH09326565A (ja) | 多層プリント配線板及びその製造方法 | |
| JPH10335824A (ja) | 多層配線板およびその製造方法 | |
| JP3065766B2 (ja) | 多層プリント配線板の製造方法 | |
| JPS639194A (ja) | 多層プリント回路基板の製造方法 |