JPH0946218A - 差動デコード回路 - Google Patents
差動デコード回路Info
- Publication number
- JPH0946218A JPH0946218A JP7189649A JP18964995A JPH0946218A JP H0946218 A JPH0946218 A JP H0946218A JP 7189649 A JP7189649 A JP 7189649A JP 18964995 A JP18964995 A JP 18964995A JP H0946218 A JPH0946218 A JP H0946218A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistors
- transistor
- differential
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/086—Emitter coupled logic
- H03K19/0866—Stacked emitter coupled logic
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 電源電圧−称の論理振幅を有する入力信号に
対しても安定に動作可能な差動デコード回路を提供す
る。 【解決手段】 １段目の差動回路のトランジスタ６のベ
ースには、定電圧源２の電圧−ＶBE（トランジスタ１
１）をバイアスとして印加し、トランジスタ５のベース
には、定電圧源２の電圧−２・ＶBE（トランジスタ１
１，１４）か、入力電圧（３）−ＶBE（トランジスタ１
３）かを入力３に応じて与える。また、２段目の差動回
路のトランジスタ８，９のベースには、定電圧源２の電
圧−２・ＶBE（トランジスタ１１，１２）をバイアスと
して与え、トランジスタ７，１０のベースには、定電圧
源２の電圧−３・ＶBE（トランジスタ１１，１２，１
６）か、入力電圧（４）−２・ＶBE（トランジスタ１
５，１７）かを入力４に応じて与える。
対しても安定に動作可能な差動デコード回路を提供す
る。 【解決手段】 １段目の差動回路のトランジスタ６のベ
ースには、定電圧源２の電圧−ＶBE（トランジスタ１
１）をバイアスとして印加し、トランジスタ５のベース
には、定電圧源２の電圧−２・ＶBE（トランジスタ１
１，１４）か、入力電圧（３）−ＶBE（トランジスタ１
３）かを入力３に応じて与える。また、２段目の差動回
路のトランジスタ８，９のベースには、定電圧源２の電
圧−２・ＶBE（トランジスタ１１，１２）をバイアスと
して与え、トランジスタ７，１０のベースには、定電圧
源２の電圧−３・ＶBE（トランジスタ１１，１２，１
６）か、入力電圧（４）−２・ＶBE（トランジスタ１
５，１７）かを入力４に応じて与える。
Description
【０００１】
【発明の属する技術分野】本発明は差動デコード回路に
関し、特に差動接続された一対のトランジスタの一方の
ベースに基準バイアス電圧を供給し他方のベースにデコ
ードされるべき入力信号を供給することにより、両トラ
ンジスタのコレクタ出力に入力信号に応じたデコード出
力を導出するように構成された差動デコード回路に関す
る。
関し、特に差動接続された一対のトランジスタの一方の
ベースに基準バイアス電圧を供給し他方のベースにデコ
ードされるべき入力信号を供給することにより、両トラ
ンジスタのコレクタ出力に入力信号に応じたデコード出
力を導出するように構成された差動デコード回路に関す
る。
【０００２】
【従来の技術】従来のこの種の差動デコード回路の構成
例を図４を参照して説明する。図４において、定電流源
１を動作電流とする一対の差動ＰＮＰトランジスタ５，
６がエミッタ共通接続されており、トランジスタ５のベ
ース入力３にはデコードされるべき１つの入力信号が印
加されている。そして、トランジスタ６のベースには定
電圧源２の電圧が印加されており、トランジスタ５，ト
ランジスタ６により１段目の差動回路を構成している。
例を図４を参照して説明する。図４において、定電流源
１を動作電流とする一対の差動ＰＮＰトランジスタ５，
６がエミッタ共通接続されており、トランジスタ５のベ
ース入力３にはデコードされるべき１つの入力信号が印
加されている。そして、トランジスタ６のベースには定
電圧源２の電圧が印加されており、トランジスタ５，ト
ランジスタ６により１段目の差動回路を構成している。
【０００３】トランジスタ５，６の各コレクタには２段
目の差動回路が更に接続されている。トランジスタ５の
コレクタに接続された差動回路はＰＮＰトランジスタ
７，８からなり、トランジスタ７のベース入力４にはデ
コードされるべき他の入力信号が印加され、トランジス
タ８のベースには定電圧源７２の電圧が印加されてい
る。トランジスタ６のコレクタに接続された差動回路は
ＰＮＰトランジスタ９，１０からなり、トランジスタ９
のベースには定電圧源７２の電圧が印加され、トランジ
スタ１０のベースには入力４の信号が印加されている。
目の差動回路が更に接続されている。トランジスタ５の
コレクタに接続された差動回路はＰＮＰトランジスタ
７，８からなり、トランジスタ７のベース入力４にはデ
コードされるべき他の入力信号が印加され、トランジス
タ８のベースには定電圧源７２の電圧が印加されてい
る。トランジスタ６のコレクタに接続された差動回路は
ＰＮＰトランジスタ９，１０からなり、トランジスタ９
のベースには定電圧源７２の電圧が印加され、トランジ
スタ１０のベースには入力４の信号が印加されている。
【０００４】そして、２段目の各差動回路の全てのトラ
ンジスタ７〜１０の各コレクタ負荷１８〜２１（抵抗素
子）から、２ビット入力３，４のデコード出力２５〜２
８は夫々導出されるようになっている。
ンジスタ７〜１０の各コレクタ負荷１８〜２１（抵抗素
子）から、２ビット入力３，４のデコード出力２５〜２
８は夫々導出されるようになっている。
【０００５】かかる構成において、第１段目の差動入力
３からハイレベルの電圧（Ｖccであり、回路の動作電源
電圧とする）が入力されると、トランジスタ５のベース
電位がトランジスタ６のそれより高くなり、よってトラ
ンジスタ６がオンとなる。このオントランジスタ６によ
って定電流源１の電流が２段目の差動回路のトランジス
タ９，１０のいずれかへ流れることになる。
３からハイレベルの電圧（Ｖccであり、回路の動作電源
電圧とする）が入力されると、トランジスタ５のベース
電位がトランジスタ６のそれより高くなり、よってトラ
ンジスタ６がオンとなる。このオントランジスタ６によ
って定電流源１の電流が２段目の差動回路のトランジス
タ９，１０のいずれかへ流れることになる。
【０００６】この時、第２段目の差動入力４がハイレベ
ルであると、トランジスタ９がオンとなってそのコレク
タ負荷抵抗２０に上記電流が流れて出力２７のみがハイ
レベルとなるのである。
ルであると、トランジスタ９がオンとなってそのコレク
タ負荷抵抗２０に上記電流が流れて出力２７のみがハイ
レベルとなるのである。
【０００７】すなわち、２ビットの入力３，４のレベル
の組合せに応じて出力２５〜２８の１つにのみハイレベ
ルが現れて、２ビットの差動デコード回路として動作す
ることになる。
の組合せに応じて出力２５〜２８の１つにのみハイレベ
ルが現れて、２ビットの差動デコード回路として動作す
ることになる。
【０００８】
【発明が解決しようとする課題】この例では差動第１段
の入力３に０Ｖが与えられた場合、上記電流はトランジ
スタ５を流れるが、差動第２段を構成するトランジスタ
において上記電流がベースに流れ込んでしまうために、
トランジスタが正常に動作しなくなり出力を得ることが
できなくなってしまう。
の入力３に０Ｖが与えられた場合、上記電流はトランジ
スタ５を流れるが、差動第２段を構成するトランジスタ
において上記電流がベースに流れ込んでしまうために、
トランジスタが正常に動作しなくなり出力を得ることが
できなくなってしまう。
【０００９】すなわち、ハイレベルがＶcc、ローレベル
が０Ｖの論理振幅の信号を入力すると安定動作しない。
このために、ＣＭＯＳ（コンプリメンタリＭＯＳ）ロジ
ックレベルをＥＣＬ（エミッタ結合ロジック）レベルに
変換する等の手段を必要としている。
が０Ｖの論理振幅の信号を入力すると安定動作しない。
このために、ＣＭＯＳ（コンプリメンタリＭＯＳ）ロジ
ックレベルをＥＣＬ（エミッタ結合ロジック）レベルに
変換する等の手段を必要としている。
【００１０】また、この例は差動２段の構成となってい
るが、多ビット入力にする場合、それに応じて多段構成
とする必要があるが、限られた電源の範囲内では差動接
続段を増やすことが難しく、また高電位の出力を得るこ
ともできないという問題がある。
るが、多ビット入力にする場合、それに応じて多段構成
とする必要があるが、限られた電源の範囲内では差動接
続段を増やすことが難しく、また高電位の出力を得るこ
ともできないという問題がある。
【００１１】本発明の目的は、ハイレベルがＶcc，ロー
レベルが０Ｖの論理振幅の入力信号でも安定に動作する
ことが可能な差動デコード回路を提供することである。
レベルが０Ｖの論理振幅の入力信号でも安定に動作する
ことが可能な差動デコード回路を提供することである。
【００１２】本発明の他の目的は、被デコード入力を多
ビット信号とするために差動接続段を増やす場合にも高
電圧源を用いることなく高電位出力を得ることができる
ようにした差動デコード回路を提供することである。
ビット信号とするために差動接続段を増やす場合にも高
電圧源を用いることなく高電位出力を得ることができる
ようにした差動デコード回路を提供することである。
【００１３】
【課題を解決するための手段】本発明によれば、差動接
続された一対の第１及び第２のトランジスタを有し、前
記第１のトランジスタのベースに基準バイアス電圧を供
給し、前記第２のトランジスタのベースにデコードされ
るべき入力信号を供給することにより、前記第１及び第
２のトランジスタのコレクタ出力に前記入力信号に応じ
たデコード出力を導出するように構成された差動デコー
ド回路であって、定電圧源と、前記第１のトランジスタ
のベースに前記定電圧源の定電圧により決定される電圧
をバイアスとして供給する第１のバイアス手段と、前記
第２のトランジスタのベースに前記入力信号のレベルに
応じて前記入力信号により決定される電圧及び前記定電
圧により決定される電圧を択一的に供給する第２のバイ
アス手段と、を含むことを特徴とする差動デコード回路
が得られる。
続された一対の第１及び第２のトランジスタを有し、前
記第１のトランジスタのベースに基準バイアス電圧を供
給し、前記第２のトランジスタのベースにデコードされ
るべき入力信号を供給することにより、前記第１及び第
２のトランジスタのコレクタ出力に前記入力信号に応じ
たデコード出力を導出するように構成された差動デコー
ド回路であって、定電圧源と、前記第１のトランジスタ
のベースに前記定電圧源の定電圧により決定される電圧
をバイアスとして供給する第１のバイアス手段と、前記
第２のトランジスタのベースに前記入力信号のレベルに
応じて前記入力信号により決定される電圧及び前記定電
圧により決定される電圧を択一的に供給する第２のバイ
アス手段と、を含むことを特徴とする差動デコード回路
が得られる。
【００１４】更に本発明によれば、各々が差動接続され
た一対の第１及び第２のトランジスタを有し前記第１の
トランジスタのベースの各々に対して所定の基準バイア
ス電圧が夫々供給された複数の差動回路を縦型にｎ段
（ｎは２以上の整数）接続し、各段の差動回路の前記第
１のトランジスタのベースの各々にデコードされるべき
入力信号を供給することにより、第ｎ段目の各差動回路
の前記第１及び第２のトランジスタの各コレクタ出力に
前記入力信号に応じたデコード出力を導出するように構
成された差動デコード回路であって、定電圧源と、前記
差動回路の各々の前記第１のトランジスタの各ベースに
前記定電圧源の定電圧により夫々決定される電圧をバイ
アスとして供給する第１のバイアス手段と、 前記差動
回路の各々の前記第２のトランジスタの各ベースに対応
入力信号のレベルに応じて前記入力信号により決定され
る電圧及び前記定電圧により夫々決定される電圧を択一
的に夫々供給する第２のバイアス手段と、を含むことを
特徴とする差動デコード回路が得られる。
た一対の第１及び第２のトランジスタを有し前記第１の
トランジスタのベースの各々に対して所定の基準バイア
ス電圧が夫々供給された複数の差動回路を縦型にｎ段
（ｎは２以上の整数）接続し、各段の差動回路の前記第
１のトランジスタのベースの各々にデコードされるべき
入力信号を供給することにより、第ｎ段目の各差動回路
の前記第１及び第２のトランジスタの各コレクタ出力に
前記入力信号に応じたデコード出力を導出するように構
成された差動デコード回路であって、定電圧源と、前記
差動回路の各々の前記第１のトランジスタの各ベースに
前記定電圧源の定電圧により夫々決定される電圧をバイ
アスとして供給する第１のバイアス手段と、 前記差動
回路の各々の前記第２のトランジスタの各ベースに対応
入力信号のレベルに応じて前記入力信号により決定され
る電圧及び前記定電圧により夫々決定される電圧を択一
的に夫々供給する第２のバイアス手段と、を含むことを
特徴とする差動デコード回路が得られる。
【００１５】
【発明の実施の形態】本発明の作用は次の如くである。
すなわち、差動接続された一対のトランジスタの一方の
定電圧源にて決定される基準バイアス電圧を与え、他方
のベースには、入力に応じて当該定電圧源にて決定され
るバイアス電圧（クランプ電圧）が入力電圧に応じて決
定される電圧を択一的に与える構成とする。これによ
り、ハイレベルがＶcc，ローレベルが０Ｖの論理振幅の
入力信号に対しても安定に動作する。
すなわち、差動接続された一対のトランジスタの一方の
定電圧源にて決定される基準バイアス電圧を与え、他方
のベースには、入力に応じて当該定電圧源にて決定され
るバイアス電圧（クランプ電圧）が入力電圧に応じて決
定される電圧を択一的に与える構成とする。これによ
り、ハイレベルがＶcc，ローレベルが０Ｖの論理振幅の
入力信号に対しても安定に動作する。
【００１６】また、差動接続された一方のトランジスタ
のベースと他方のベースとの電圧差をＶBE／２（ＶBEは
バイポーラトランジスタのベース・エミッタ間電圧）と
することにより、高電源とすることなく多ビット入力と
するに必要な差動接続段を増すことができ、また高電位
出力を得ることもできる。
のベースと他方のベースとの電圧差をＶBE／２（ＶBEは
バイポーラトランジスタのベース・エミッタ間電圧）と
することにより、高電源とすることなく多ビット入力と
するに必要な差動接続段を増すことができ、また高電位
出力を得ることもできる。
【００１７】以下に、本発明の実施例について図面を参
照しつつ詳述する。
照しつつ詳述する。
【００１８】図１は本発明の一実施例の回路図であり、
図４と同等部分は同一符号により示している。定電流源
１と、１段目差動回路の差動対トランジスタ５，６と、
２段目の差動回路の差動対トランジスタ７〜１０と、各
コレクタ負荷抵抗１８〜２１との各接続関係は図４のそ
れと同一である。
図４と同等部分は同一符号により示している。定電流源
１と、１段目差動回路の差動対トランジスタ５，６と、
２段目の差動回路の差動対トランジスタ７〜１０と、各
コレクタ負荷抵抗１８〜２１との各接続関係は図４のそ
れと同一である。
【００１９】各トランジスタのベースバイアス回路の構
成に本発明の特徴がある。第１段目の差動回路のトラン
ジスタ５のベースバイアスとしては、入力３によりオン
オフされるＮＰＮトランジスタ１３のエミッタ出力が用
いられており、また定電圧源２の電圧をＮＰＮトランジ
スタ１１，１４の各ＶBE（２・ＶBE）だけレベルシフト
した電圧をも用いられており、いずれの電圧がトランジ
スタ５のベースバイアスとなるかは、トランジスタ１３
のベース入力３の信号レベルにより決定される。
成に本発明の特徴がある。第１段目の差動回路のトラン
ジスタ５のベースバイアスとしては、入力３によりオン
オフされるＮＰＮトランジスタ１３のエミッタ出力が用
いられており、また定電圧源２の電圧をＮＰＮトランジ
スタ１１，１４の各ＶBE（２・ＶBE）だけレベルシフト
した電圧をも用いられており、いずれの電圧がトランジ
スタ５のベースバイアスとなるかは、トランジスタ１３
のベース入力３の信号レベルにより決定される。
【００２０】トランジスタ６のベースバイアスとして
は、定電圧源２の電圧をトランジスタ１１のＶBEだけレ
ベルシフトした電圧が用いられている。第２段目の差動
回路のトランジスタ７，１０のベースバイアスとして
は、入力４の電圧をＮＰＮトランジスタ１５，１７の各
ＶBE（２・ＶBE）だけレベルシフト電圧が用いられてお
り、また定電圧源をＮＰＮトランジスタ１１〜トランジ
スタ１６の各ＶBE（３・ＶBE）だけレベルシフト電圧を
も用いられており、いずれの電圧がトランジスタ７，１
０のベースバイアスとなるかは、トランジスタ１５のベ
ース入力４の信号レベルにより決定される。
は、定電圧源２の電圧をトランジスタ１１のＶBEだけレ
ベルシフトした電圧が用いられている。第２段目の差動
回路のトランジスタ７，１０のベースバイアスとして
は、入力４の電圧をＮＰＮトランジスタ１５，１７の各
ＶBE（２・ＶBE）だけレベルシフト電圧が用いられてお
り、また定電圧源をＮＰＮトランジスタ１１〜トランジ
スタ１６の各ＶBE（３・ＶBE）だけレベルシフト電圧を
も用いられており、いずれの電圧がトランジスタ７，１
０のベースバイアスとなるかは、トランジスタ１５のベ
ース入力４の信号レベルにより決定される。
【００２１】トランジスタ８，９のベースバイアスとし
ては、定電圧源２の電圧をトランジスタ１１，１２の各
ＶBE（２・ＶBE）だけレベルシフト電圧が用いられてい
る。
ては、定電圧源２の電圧をトランジスタ１１，１２の各
ＶBE（２・ＶBE）だけレベルシフト電圧が用いられてい
る。
【００２２】定電流源２３はトランジスタ１３，１４の
動作電流を生成し、定電流源２４はトランジスタ１５〜
１６の動作電流を生成し、定電流源２９はトランジスタ
１１，１２の動作電流を生成するものである。
動作電流を生成し、定電流源２４はトランジスタ１５〜
１６の動作電流を生成し、定電流源２９はトランジスタ
１１，１２の動作電流を生成するものである。
【００２３】かかる構成において、入力３からロー入力
（０Ｖ）された場合、トランジスタ１３がカットオフし
てトランジスタ５のベースにはトランジスタ１４のエミ
ッタフォロワを介して（定電圧−２・ＶBE）が与えられ
る。また、入力３からハイ入力（Ｖcc）された場合、ト
ランジスタ１３のエミッタフォロワを介してトランジス
タ５のベースには（入力電圧−ＶBE）が与えられる。
（０Ｖ）された場合、トランジスタ１３がカットオフし
てトランジスタ５のベースにはトランジスタ１４のエミ
ッタフォロワを介して（定電圧−２・ＶBE）が与えられ
る。また、入力３からハイ入力（Ｖcc）された場合、ト
ランジスタ１３のエミッタフォロワを介してトランジス
タ５のベースには（入力電圧−ＶBE）が与えられる。
【００２４】すなわち、入力３からの入力信号がローの
場合は、（トランジスタ５のベース電位＜トランジスタ
６のベース電位）となり、定電流源１が供給する電流は
トランジスタ５を通り、ハイ入力の場合には、（トラン
ジスタ５のベース電位＞トランジスタ６のベース電位）
となり、定電流源１の電流はトランジスタ６を通り第２
段目の差動回路へ流れ込む。
場合は、（トランジスタ５のベース電位＜トランジスタ
６のベース電位）となり、定電流源１が供給する電流は
トランジスタ５を通り、ハイ入力の場合には、（トラン
ジスタ５のベース電位＞トランジスタ６のベース電位）
となり、定電流源１の電流はトランジスタ６を通り第２
段目の差動回路へ流れ込む。
【００２５】この第２段目の差動回路においては、入力
４からロー入力された場合、トランジスタ１５がカット
オフし、トランジスタ７，１０のベースにはトランジス
タ１６のエミッタフォロワを介して（定電圧−３・ＶB
E）が与えられる。またハイ入力された場合、トランジ
スタ１７を介して（入力電圧−２・ＶBE）が与えられ
る。
４からロー入力された場合、トランジスタ１５がカット
オフし、トランジスタ７，１０のベースにはトランジス
タ１６のエミッタフォロワを介して（定電圧−３・ＶB
E）が与えられる。またハイ入力された場合、トランジ
スタ１７を介して（入力電圧−２・ＶBE）が与えられ
る。
【００２６】すなわち、入力４からの入力信号がローの
場合は、（トランジスタ７または１０のベース電位＜ト
ランジスタ８または９のベース電位）となり、第１段の
差動回路から流れ込む電流はトランジスタ７または１０
を通る。ハイ入力の場合は、（トランジスタ７または１
０のベース電位＞トランジスタ８または９のベース電
位）となり、電流はトランジスタ８または９を流れる。
場合は、（トランジスタ７または１０のベース電位＜ト
ランジスタ８または９のベース電位）となり、第１段の
差動回路から流れ込む電流はトランジスタ７または１０
を通る。ハイ入力の場合は、（トランジスタ７または１
０のベース電位＞トランジスタ８または９のベース電
位）となり、電流はトランジスタ８または９を流れる。
【００２７】以上のように、第２段目の差動回路の差動
接続されたトランジスタのうち１つが選択され、定電流
源１の電流を流すこととなり、同様に各々のトランジス
タのコレクタに接続された抵抗１８〜２１のうち１つに
当該の電流が流れる。選択された１つの抵抗の電圧降下
により、出力２５〜２８のうち１つからハイ出力を得る
ことができる。
接続されたトランジスタのうち１つが選択され、定電流
源１の電流を流すこととなり、同様に各々のトランジス
タのコレクタに接続された抵抗１８〜２１のうち１つに
当該の電流が流れる。選択された１つの抵抗の電圧降下
により、出力２５〜２８のうち１つからハイ出力を得る
ことができる。
【００２８】またハイ入力時、定電流源２３と２４が供
給する各電流はトランジスタ１３，トランジスタ１５と
１７とを流れ、ロー入力時には各々トランジスタ１４，
トランジスタ１６を流れる。定電流源２９が供給する電
流は常にトランジスタ１１と１２を流れ差動接続された
一方のトランジスタ６，８，９のベース電位を一定にす
る。
給する各電流はトランジスタ１３，トランジスタ１５と
１７とを流れ、ロー入力時には各々トランジスタ１４，
トランジスタ１６を流れる。定電流源２９が供給する電
流は常にトランジスタ１１と１２を流れ差動接続された
一方のトランジスタ６，８，９のベース電位を一定にす
る。
【００２９】図２に本発明の第２の実施例を示す。この
差動デコード回路は上述の図１の差動デコード回路と同
様に差動２段構成の２ビットデコード回路となってい
る。図２において図１と同等部分は同一符号にて示して
いる。
差動デコード回路は上述の図１の差動デコード回路と同
様に差動２段構成の２ビットデコード回路となってい
る。図２において図１と同等部分は同一符号にて示して
いる。
【００３０】図２において、トランジスタ１１のエミッ
タとトランジスタ６のベースとの間に、抵抗２２を追加
し、この抵抗２２に流れる電流（定電流源２９の電流）
を設定することにより、この抵抗２２の電圧降下をＶBE
／２となる様に予め設定されているものとする。従っ
て、トランジスタ６のベースには、（定電圧−（２／
３）・ＶBE）の電圧が与えられる。
タとトランジスタ６のベースとの間に、抵抗２２を追加
し、この抵抗２２に流れる電流（定電流源２９の電流）
を設定することにより、この抵抗２２の電圧降下をＶBE
／２となる様に予め設定されているものとする。従っ
て、トランジスタ６のベースには、（定電圧−（２／
３）・ＶBE）の電圧が与えられる。
【００３１】そして、トランジスタ１４のベースには、
ＰＮＰトランジスタ３０のエミッタを介して定電流源２
の電圧を与えて、トランジスタ１６のベースにはＮＰＮ
トランジスタ３１を介してトランジスタ３０のエミッタ
電圧を与えるようになっている。尚、定電流源３２はト
ランジスタ３０，３１の動作電流を生成するためのもの
である。
ＰＮＰトランジスタ３０のエミッタを介して定電流源２
の電圧を与えて、トランジスタ１６のベースにはＮＰＮ
トランジスタ３１を介してトランジスタ３０のエミッタ
電圧を与えるようになっている。尚、定電流源３２はト
ランジスタ３０，３１の動作電流を生成するためのもの
である。
【００３２】他の構成は図１のそれと同一であり、その
説明は省略する。
説明は省略する。
【００３３】差動第２段のトランジスタ８，９のベース
にはトランジスタ１２を介して（定電圧−（５／２）・
ＶBE）が与えられる。入力３，４からロー入力（０Ｖ）
されてトランジスタ１３，１５がカットオフした場合に
は、差動第１段のトランジスタ５のベースにはトランジ
スタ３０，１４のエミッタフォロワを介して（定電圧−
２・ＶBE）が与えられ、差動第２段のトランジスタ７，
１０のベースには、トランジスタ３０，３１，１６を介
して（定電圧−３・ＶBE）が与えられる。
にはトランジスタ１２を介して（定電圧−（５／２）・
ＶBE）が与えられる。入力３，４からロー入力（０Ｖ）
されてトランジスタ１３，１５がカットオフした場合に
は、差動第１段のトランジスタ５のベースにはトランジ
スタ３０，１４のエミッタフォロワを介して（定電圧−
２・ＶBE）が与えられ、差動第２段のトランジスタ７，
１０のベースには、トランジスタ３０，３１，１６を介
して（定電圧−３・ＶBE）が与えられる。
【００３４】この図２の第２の実施例では、差動対トラ
ンジスタのベース間電位差をＶBE／２としているので、
図１の第１の実施例の場合（ＶBE）に比して多ビット入
力の差動多数接続構成とした場合、電源電圧Ｖccを高電
圧とする必要がなく、逆に同じ電圧とした場合は、より
多段構成とすることができる。また、高電圧出力を得る
こともできることになる。
ンジスタのベース間電位差をＶBE／２としているので、
図１の第１の実施例の場合（ＶBE）に比して多ビット入
力の差動多数接続構成とした場合、電源電圧Ｖccを高電
圧とする必要がなく、逆に同じ電圧とした場合は、より
多段構成とすることができる。また、高電圧出力を得る
こともできることになる。
【００３５】図３は図２の実施例を３ビット入力の３段
接続構成とした場合の例であり、図２と同等部分は同一
符号にて示している。入力３，４の他に６４が付加され
て３ビット入力となっており、従って３段目の差動回路
が４個となっている。これ等３段目の各差動回路はトラ
ンジスタ４０〜４７の各差動接続トランジスタからな
り、各コレクタ抵抗４８〜５５から８ビットデコード出
力５６〜６３が得られる。
接続構成とした場合の例であり、図２と同等部分は同一
符号にて示している。入力３，４の他に６４が付加され
て３ビット入力となっており、従って３段目の差動回路
が４個となっている。これ等３段目の各差動回路はトラ
ンジスタ４０〜４７の各差動接続トランジスタからな
り、各コレクタ抵抗４８〜５５から８ビットデコード出
力５６〜６３が得られる。
【００３６】３段目の各差動回路の一方の各トランジス
タ４０，４３，４４，４７のベースバイアスのために、
ＮＰＮトランジスタ６５〜６７及びトランジスタ６８，
６９が追加されており、これ等トランジスタの動作電流
源として定電流源７１が追加されている。
タ４０，４３，４４，４７のベースバイアスのために、
ＮＰＮトランジスタ６５〜６７及びトランジスタ６８，
６９が追加されており、これ等トランジスタの動作電流
源として定電流源７１が追加されている。
【００３７】また、他方の各トランジスタ４１，４２，
４５，４６のベースバイアスのために、ＮＰＮトランジ
スタ７０が追加されており、その動作電流源として定電
流源２９が設けられている。
４５，４６のベースバイアスのために、ＮＰＮトランジ
スタ７０が追加されており、その動作電流源として定電
流源２９が設けられている。
【００３８】以上の構成においても、図１，２の回路と
同様、回路電源Ｖccを５Ｖとし、定電圧源２の電圧を４
〜５Ｖとして、低電圧化することができることになるの
である。
同様、回路電源Ｖccを５Ｖとし、定電圧源２の電圧を４
〜５Ｖとして、低電圧化することができることになるの
である。
【００３９】尚、第１，第２の実施例では差動スイッチ
をＰＮＰトランジスタ，クランプ回路をＮＰＮトランジ
スタで構成したが、ＰＮＰ型とＮＰＮ型を入れ替えても
同様の効果を得ることができる。
をＰＮＰトランジスタ，クランプ回路をＮＰＮトランジ
スタで構成したが、ＰＮＰ型とＮＰＮ型を入れ替えても
同様の効果を得ることができる。
【００４０】
【発明の効果】本発明によれば、差動ｎ段構成の差動デ
コード回路において、差動接続された一方のトランジス
タのベースに基準電位から決定される電位を与え、他方
のトランジスタのベースにも入力により基準電位から決
定されるクランプ電位を与えるクランプ回路のためのバ
イアス回路を有することで、ハイレベルがＶcc，ローレ
ベルが０Ｖの論理振幅の信号を入力した場合にも安定動
作することができるという効果がある。
コード回路において、差動接続された一方のトランジス
タのベースに基準電位から決定される電位を与え、他方
のトランジスタのベースにも入力により基準電位から決
定されるクランプ電位を与えるクランプ回路のためのバ
イアス回路を有することで、ハイレベルがＶcc，ローレ
ベルが０Ｖの論理振幅の信号を入力した場合にも安定動
作することができるという効果がある。
【００４１】また、差動接続された一方のトランジスタ
のベース電位と他方のトランジスタのベース電位との差
をＶBE／２とすることで、高電源にせずに多ビット入力
とするために差動接続段を増やすことができ、あるいは
高電位出力を得ることができる。
のベース電位と他方のトランジスタのベース電位との差
をＶBE／２とすることで、高電源にせずに多ビット入力
とするために差動接続段を増やすことができ、あるいは
高電位出力を得ることができる。
【図１】本発明の一実施例の回路図である。
【図２】本発明の他の実施例の回路図である。
【図３】本発明の別の実施例の回路図である。
【図４】従来の２ビット差動デコード回路の例を示す図
である。
である。
１，２３，２４，２９，３２，７１ 定電流源 ２ 定電圧源 ３，４，６４ 入力 ５，６ １段目の差動トランジスタ ７〜１０ ２段目の差動トランジスタ １１〜１７，３０，３１，６６〜７０ バイアストラン
ジスタ ８〜２１，４８〜５５ コレクタ抵抗 ２２ バイアス抵抗 ２５〜２８，５６〜６３ 出力
ジスタ ８〜２１，４８〜５５ コレクタ抵抗 ２２ バイアス抵抗 ２５〜２８，５６〜６３ 出力
Claims (5)
- 【請求項１】 差動接続された一対の第１及び第２のト
ランジスタを有し、前記第１のトランジスタのベースに
基準バイアス電圧を供給し、前記第２のトランジスタの
ベースにデコードされるべき入力信号を供給することに
より、前記第１及び第２のトランジスタのコレクタ出力
に前記入力信号に応じたデコード出力を導出するように
構成された差動デコード回路であって、 定電圧源と、 前記第１のトランジスタのベースに前記定電圧源の定電
圧により決定される電圧をバイアスとして供給する第１
のバイアス手段と、 前記第２のトランジスタのベースに前記入力信号のレベ
ルに応じて前記入力信号により決定される電圧及び前記
定電圧により決定される電圧を択一的に供給する第２の
バイアス手段と、を含むことを特徴とする差動デコード
回路。 - 【請求項２】 各々が差動接続された一対の第１及び第
２のトランジスタを有し前記第１のトランジスタのベー
スの各々に対して所定の基準バイアス電圧が夫々供給さ
れた複数の差動回路を縦型にｎ段（ｎは２以上の整数）
接続し、各段の差動回路の前記第１のトランジスタのベ
ースの各々にデコードされるべき入力信号を供給するこ
とにより、第ｎ段目の各差動回路の前記第１及び第２の
トランジスタの各コレクタ出力に前記入力信号に応じた
デコード出力を導出するように構成された差動デコード
回路であって、 定電圧源と、 前記差動回路の各々の前記第１のトランジスタの各ベー
スに前記定電圧源の定電圧により夫々決定される電圧を
バイアスとして供給する第１のバイアス手段と、 前記
差動回路の各々の前記第２のトランジスタの各ベースに
対応入力信号のレベルに応じて前記入力信号により決定
される電圧及び前記定電圧により夫々決定される電圧を
択一的に夫々供給する第２のバイアス手段と、を含むこ
とを特徴とする差動デコード回路。 - 【請求項３】 前記第１及び第２のバイアス手段の各々
は、前記定電圧源の定電圧をベース入力とするエミッタ
フォロワ回路を有することを特徴とする請求項１または
２記載の差動デコード回路。 - 【請求項４】 前記差動回路の各々の前記第１及び第２
のトランジスタのベース電位の差を、これ等トランジス
タのベース・エミッタ間電圧の１／２に設定する電位差
設定手段を有することを特徴とする請求項２記載の差動
デコード回路。 - 【請求項５】 前記電位差設定手段は、抵抗素子とこの
抵抗素子に低電流を供給する定電流源とを有し、前記抵
抗素子の両端電位差を前記ベース・エミッタ間電圧の１
／２とするようにしたことを特徴とする請求項４記載の
差動デコード回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7189649A JP2798010B2 (ja) | 1995-07-26 | 1995-07-26 | 差動デコード回路 |
| US08/688,034 US5886653A (en) | 1995-07-26 | 1996-07-26 | Differential decoder circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7189649A JP2798010B2 (ja) | 1995-07-26 | 1995-07-26 | 差動デコード回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0946218A true JPH0946218A (ja) | 1997-02-14 |
| JP2798010B2 JP2798010B2 (ja) | 1998-09-17 |
Family
ID=16244858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7189649A Expired - Lifetime JP2798010B2 (ja) | 1995-07-26 | 1995-07-26 | 差動デコード回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5886653A (ja) |
| JP (1) | JP2798010B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1306910B1 (it) * | 1998-04-27 | 2001-10-11 | Sgs Thomson Microelectronics | Decodificatore differenziale ad elevata dinamica ed a consumo di arearidotto |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4571508A (en) * | 1981-10-08 | 1986-02-18 | Tokyo Shibaura Denki Kabushiki Kaisha | Differential switch circuit |
| US5075567A (en) * | 1989-06-26 | 1991-12-24 | Nec Corporation | Electronic switch circuit |
| US5138318A (en) * | 1989-10-16 | 1992-08-11 | Matsushita Electric Industrial Co., Ltd. | Differential voltage buffer amplifier circuit and serial-parallel A-D converter |
| US5237214A (en) * | 1990-08-18 | 1993-08-17 | Hitachi, Ltd. | High speed logic circuit and semiconductor integrated circuit device including variable impedance to provide reduced power consumption |
-
1995
- 1995-07-26 JP JP7189649A patent/JP2798010B2/ja not_active Expired - Lifetime
-
1996
- 1996-07-26 US US08/688,034 patent/US5886653A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2798010B2 (ja) | 1998-09-17 |
| US5886653A (en) | 1999-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2916869B2 (ja) | 比較器及び比較装置 | |
| KR100196632B1 (ko) | 전압 폴로워 증폭기 구조의 완전 차동 플래시 아날로그/디지탈 변환기 | |
| US5719578A (en) | Folding amplifier for the construction of an A/D converter | |
| US4982119A (en) | Comparator with latch circuit | |
| EP0486010B1 (en) | Multi-level logic input circuit | |
| US5170079A (en) | Collector dot and circuit with latched comparator | |
| US4727265A (en) | Semiconductor circuit having a current switch circuit which imparts a latch function to an input buffer for generating high amplitude signals | |
| JP2798010B2 (ja) | 差動デコード回路 | |
| JP2008544714A (ja) | 低電圧ｖｃｃを供給される差動トランジスタ対電流スイッチ | |
| US6323683B1 (en) | Low distortion logic level translator | |
| JP3082336B2 (ja) | Ｅｃｌ−ｃｍｏｓレベル変換回路 | |
| US20070146030A1 (en) | Flip-flop circuit assembly | |
| IE910093A1 (en) | Signal level converter | |
| JPS63318817A (ja) | レベル変換回路 | |
| JP2755248B2 (ja) | 差動論理回路 | |
| JP3097593B2 (ja) | 半導体装置 | |
| JP2815753B2 (ja) | 半導体集積回路 | |
| JP3130791B2 (ja) | レベル変換回路 | |
| JPH08293784A (ja) | エミッタ結合型論理出力回路 | |
| JPH01278127A (ja) | 並列型ａ／ｄ変換回路 | |
| EP0090104B1 (en) | Dual polarity switchable operational amplifier circuit | |
| JP3294909B2 (ja) | 電子スイッチ回路 | |
| JP2882229B2 (ja) | 半導体集積回路 | |
| JP2864826B2 (ja) | 比較器回路 | |
| JP2814910B2 (ja) | アナログデイジタル変換器 |