JPH09462U - 画像読取装置 - Google Patents

Abstract

(57)【要約】 【課題】 複雑な出力信号補正回路を必要とせず、イメ
ージセンサ自体で光電変換素子のブロック端に対応した
画像信号の特異的な増大を補正し、出力信号の良好なイ
メージセンサを有する画像読取装置を提供すること。 【解決手段】 イメージセンサ自体にイメージセンサ内
の特異的なリード線の配線間容量を補正する手段を設
け、メモリ素子等を使用した出力信号補正回路の接続を
不要としたイメージセンサを使用している。

Description

【考案の詳細な説明】

【０００１】

【考案の属する技術分野】

本考案は、イメージセンサを備えた画像読取装置に関する。

【０００２】

【従来の技術】

近年、ファクシミリ、コピア等の各種ＯＡ機器の画像読取デバイスとして密着 イメージセンサが用いられている。

【０００３】 この密着イメージセンサは原稿を１対１で読取るもので、原稿幅に光電変換素 子を一列に並べ、原稿か光電変換素子かどちらかを動かすことによって、文字お よび画像を読取るようになっている。光電変換素子を構成する材料としてＣｄＳ ，ＣｄＳｅ，Ｓｅ−Αｓ−Ｔｅ系、ａ−Ｓｉ（アモルファスシリコン）等があり 、特にａ−Ｓｉを使用したイメージセンサの構造としては、一般に平面性とサン ドイッチ型がある。サンドイッチ型においては、ガラス基板上に画素電極、ａ− Ｓｉ及びＩＴＯ等の透明導電膜を順次積層して電荷蓄積方式の光電変換素子が形 成される。

【０００４】 イメージセンサの光電変換素子には、リード線が接続され、リード線の先端に はボンディングパッドが形成される。さらにボンディングパッドからボンディン グワイヤによって駆動用ＩＣに接続される。しかし、連続配置される光電変換素 子間のピッチとＩＣのパッドのピッチとが一致しない状態にある。このため、図 ５に示すように、光電変換素子５は駆動用ＩＣ８の入力端子９の数に応じてブロ ック分けされる如く、リード線６が配設される。

【０００５】

【考案が解決しようとする課題】

上記従来の構成によると、各光電変換素子に対する配線間容量は主として、隣 接するリード線間に発生する。従って、ブロック端においては配線容量が特異的 に減少し、それに対応する光電変換素子の画像信号が特異的に大きくなる。そこ で、このような出力信号のばらつきを補正するために、イメージセンサ外部装置 やイメージセンサ駆動回路部の出力端子の下部にメモリ素子等を使用した出力信 号補正回路を接続する必要があった。

【０００６】 本考案の目的は、上述した複雑な出力信号補正回路を必要とせず、イメージセ ンサ自体で光電変換素子のブロック端に対応した画像信号の特異的な増大を補正 し、出力信号の良好なイメージセンサを有する画像読取装置を提供することにあ る。

【０００７】

【課題を解決するための手段】

かかる課題を解決するため、本考案の画像読取装置は、イメージセンサ自体に イメージセンサ内の特異的なリード線の配線間容量を補正する手段を設け、メモ リ素子等を使用した出力信号補正回路の接続を不要としたイメージセンサを使用 したことを特徴とする。

【０００８】

【考案の実施の形態】

以下、本考案に係るイメージセンサの一実施形態を図面を参照して説明する。 図２は光電変換素子部の構造を示している。このイメージセンサは、ガラス基 板１上にＣｒ薄膜による画素電極１１及びリード線６を直線状に多数個配置形成 し、画素電極１１上にａ−Ｓｉ：Η膜３、その上にＩＴＯ透明電極膜４を順次積 層することによって製造される。これにより複数個の光電変換素子が直線状に配 置形成されることになる。なお、リード線６については、後述するように、ブロ ック端、例えば第Ｎ＋１ブロック端に配置されたリード線６に容量補正パターン ２を形成している（図１参照）。

【０００９】 この構造は特に電荷蓄積方式に適しており、センサ素子に光が照射されると、 ａ−Ｓｉ：Η膜３において電子が励起され、蓄積電荷量が減少する。そして、こ の蓄積電荷量の減少により光量を測定することができる。

【００１０】 次に、電荷蓄積方式の出力読取方法を示した等価回路図を図４に示す。素子部 はショットキーバリアによるダイオード特性を有すると共に、画素電極１１と透 明電極４の間に素子容量Ｃs を持つ。

【００１１】 初期状態では、バイアス電圧Ｖb により素子には、 Ｑo ＝Ｃs Ｖb の電荷が蓄積される。そして入射光量に応じて、透明電極と画素電極との間に電 流が流れる。画像出力信号Voutは、入射光量に応じた電荷量変化分ΔＱ、リード 線の配線間容量Ｃl 、リード線に接続されたＩＣ等の駆動回路系の有する容量等 をＣa とすると、 Ｖｏｕｔ＝ΔＱ／（Ｃs ＋Ｃl ＋Ｃa ） となる。この様に、出力信号は光電変換素子特性であるΔＱ、Ｃs の他にリード 電極の配線間容量Ｃl によって得ている。

【００１２】 図１に示すように、このイメージセンサにおいては、リード線６の先端に駆動 用ＩＣ８の入力の入力端子パッド９とピッチを等しくしたボンディングパッド７ を形成し、そこからボンディングワイヤ１０によってＩＣ８の入力端子パッド９ に接続される。なお、駆動用ＩＣ８の駆動制御用端子については特に説明しない 。また、図中５は光電変換素子を示す。ところで、図５に示す従来技術において は、ブロック端におけるリード線６のピッチが等しくならず、そこにおけるリー ド線６の有する配線間容量Ｃl は、他のリード線６の配線間容量の約１／２にな る。しかし、図１に示すように、更にブロック端、例えば第Ｎ＋１ブロック端に 配置されたリード線６に容量補正パターン２を形成する。なお、本実施形態では 、この容量補正パターン２をリード線６と同一形状、同一ピッチで形成してある 。

【００１３】 このような容量補正枝状パターン７により、連続的に配置されている各リード 線６間のピッチが等しくなってブロック端における配線間容量が減少する問題点 が解決できる。つまり、隣接ブロックの各ブロック端に配置され、相対するリー ド線６間の配線間容量が補償される。そして、各光電変換素子５に対する配線間 容量は、略均一となり従来の配線間容量の特異的な減少を補正すると共に画像信 号のばらつきを補正することができる。

【００１４】 なお、図３に示すように各ブロック端に配置され相対する光電変換素子５の一 方に限らず双方に容量補正パターン２を設けてもよい。

【００１５】 そして、上述したようにファクシミリ、コピア等の各種ＯＡ機器の画像読取デ バイスとして密着イメージセンサが用いられており、このイメージセンサは、こ れらファクシミリ、コピア等の各種画像読取装置に使用することができる。すな わち、これらファクシミリ、コピア等の各種画像読取装置に上記構成のイメージ センサを採用すれば、イメージセンサの後段側に出力信号のばらつきを補正する ためのメモリ素子等を使用した出力信号補正回路を接続することが不要となる。

【００１６】

【考案の効果】

以上詳述したように、本考案によれば、イメージセンサ自体にイメージセンサ 内の特異的なリード線の配線間容量を補正する手段を設け、メモリ素子等を使用 した出力信号補正回路の接続を不要としたイメージセンサを使用したので、複雑 な出力信号補正回路を必要とせず、イメージセンサ自体で光電変換素子のブロッ ク端に対応した画像信号の特異的な増大を補正し、出力信号の良好なイメージセ ンサを有する画像読取装置を提供することができる。

【図面の簡単な説明】

【図１】本考案に係るイメージセンサの一実施例を示す
要部平面図である。

【図２】本考案に係る光電変換素子部の一部切欠き斜視
図である。

【図３】本考案の他の実施形態を示す平面図である。

【図４】図１に示すイメージセンサの出力読取方法を示
す等価回路図である。

【図５】従来のイメージセンサの要部を示す平面図であ
る。

【符号の説明】

１ ガラス基板 ２ 容量補正パターン ３ ａ−Ｓｉ：Ｈ膜 ４ ＩＴＯ ５ 光電変換素子 ６ リード線 ７ ボンディングパッド １１ 画素電極

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 イメージセンサ自体にイメージセンサ内
   の特異的なリード線の配線間容量を補正する手段を設
   け、メモリ素子等を使用した出力信号補正回路の接続を
   不要としたイメージセンサを使用したことを特徴とする
   画像読取装置。