JPH0950045A

JPH0950045A - 半導体装置、光弁装置およびプロジェクション装置

Info

Publication number: JPH0950045A
Application number: JP7327503A
Authority: JP
Inventors: Yutaka Hayashi; 豊林; Masaaki Kamiya; 昌明神谷; Yoshikazu Kojima; 芳和小島; Hiroaki Takasu; 博昭鷹巣
Original assignee: Agency of Industrial Science and Technology; Seiko Instruments Inc
Current assignee: Seiko Instruments Inc; National Institute of Advanced Industrial Science and Technology AIST
Priority date: 1995-12-15
Filing date: 1995-12-15
Publication date: 1997-02-18

Abstract

(57)【要約】【課題】従来の非晶質や多結晶シリコンによるアクテ
ィブマトリクス表示装置では、高集積度、高伝達速度を
有する回路素子を絶縁性基板上に形成して電気光学物質
を駆動することが困難であった。【解決手段】絶縁性基板上に半導体単結晶薄膜を積層
形成し、該半導体単結晶薄膜に駆動回路、能動素子等を
一体的に形成し、高集積度、高伝達速度を有する光弁装
置を実現する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は直視型表示装置や投影型
表示装置等に用いられる平板型光弁装置に関する。より
詳しくは、半導体薄膜に駆動回路が形成された集積回路
基板を液晶パネルとして一体的に組み込んだ光弁装置例
えばアクティブマトリクス装置に関する。

【０００２】

【従来の技術】アクティブマトリクス装置の原理は至っ
て簡単であり、各画素にスイッチ素子を設け、特定の画
素を選択する場合には対応するスイッチ素子を導通さ
せ、非選択時においてはスイッチ素子を非導通状態にし
ておくものである。このスイッチ素子は液晶パネルを構
成するガラス基板上に形成されている。従ってスイッチ
素子の薄膜化技術が重要である。この素子として通常薄
膜トランジスタが用いられている。

【０００３】従来、アクティブマトリクス装置において
は薄膜トランジスタはガラス基板上に堆積された非晶質
シリコン薄膜あるいは多結晶シリコン薄膜の表面に形成
されていた。これら非晶質シリコン薄膜及び多結晶シリ
コン薄膜は化学気相成長法を用いてガラス基板上に容易
に堆積できるので比較的大画面のアクティブマトリクス
装置を製造するのに適している。非晶質あるいは多結晶
シリコン薄膜に形成されるトランジスタ素子は一般に電
界効果絶縁ゲート型のものである。現在、非晶質シリコ
ン薄膜を用いたアクティブマトリクス液晶装置では３イ
ンチから10インチ程度の面積のものが商業的に生産され
ている。非晶質シリコン薄膜は２５０℃以下の低温で形
成できるため大面積液晶パネルに適している。又、多結
晶シリコン薄膜は６００℃前後の温度で形成され、それ
を用いたアクティブマトリクス液晶装置では現在２イン
チ程度の小型液晶パネルが商業的に生産されている。

【０００４】

【発明が解決しようとする課題】従来の非晶質シリコン
薄膜あるいは多結晶シリコン薄膜を用いたアクティブマ
トリクス装置は比較的大面積の画像面を必要とする直視
型表示装置に適している一方、装置の微細化及び画素の
高密度化には必ずしも適していない。最近、直視型表示
装置とは別に、微細化された高密度の画素を有する超小
型表示装置あるいは光弁装置に対する要求が高まってき
ている。かかる超小型光弁装置は例えば投影型画像装置
の一次画像形成面として利用され、投影型のハイビジョ
ンテレビとして応用可能である。微細半導体製造技術を
用いることにより１μオーダの画素寸法を有し全体とし
ても数ｃｍ程度の寸法を有する超小型光弁装置が可能と
なる。しかしながら、従来の非晶質あるいは多結晶シ
リコン薄膜を用いた場合には、微細化していても、アモ
ルファスは動作スピードの点で、多結晶は特性のバラつ
きの点で利点が少ない。例えば、非晶質シリコン薄膜の
場合にはその移動度が単結晶の１／１００程度しかない
ので、微細化して高速化するのに対しては有利でない。
又、多結晶シリコン薄膜の場合には、キャリア移動度を
大きくするためには結晶粒子の大きさをμｍ程度とする
必要があったため、必然的に、薄膜素子を微細化するこ
とより特性が大きくバラつくことになる。以上に述べた
ように、従来の非晶質又は多結晶シリコン薄膜を用いた
アクティブマトリクス表示装置においては、通常の半導
体集積回路素子と同程度の集積密度及び情報伝達速度を
実現することが極めて困難であるという問題点があっ
た。

【０００５】上述した従来の技術の問題点に鑑み、本発
明は微細化されたアクティブマトリクス液晶装置等の光
弁装置を提供することを第１の目的とする。この目的を
達成するために、本発明においては電気絶縁性の担体層
とその上に形成された半導体単結晶薄膜層からなる多層
構造を有する基板を用いて薄膜スイッチング素子を形成
するようにした。

【０００６】ところで従来からかかる多層構造を有する
種々のタイプの半導体積層基板が知られている。いわゆ
るＳＯＩ基板と呼ばれているものである。ＳＯＩ基板は
例えば絶縁物質からなる担体表面に化学気相成長法等を
用いて多結晶シリコン薄膜を堆積させた後、レーザビー
ム照射等により加熱処理を施し多結晶膜を再結晶化して
単結晶構造に転換して得られていた。しかしながら、一
般に多結晶の再結晶化により得られた単結晶は必ずしも
一様な結晶方位を有しておらず又格子欠陥密度が大きか
った。これらの理由により、従来の方法により製造され
たＳＯＩ基板に対してシリコン単結晶ウェハと同様に微
細化技術を適用することおよび均一な特性を多数集積す
ることが困難であった。この点に鑑み、本発明は半導体
製造プロセスで広く用いられているシリコン単結晶ウェ
ハと同程度の結晶方位の一様性及び低密度の格子欠陥を
有する半導体単結晶薄膜を用いて微細且つ高分解能の光
弁装置を提供することを第２の目的とする。

【０００７】

【課題を解決するための手段】上述した第１及び第２の
目的を達成するために講じられた手段を図１に基づいて
説明する。図１(Ａ)は本発明に用いられる基板１の平面
形状を示し、図１(Ｂ)は同じく断面構造を示す。図示す
るように、基板１は例えば直径６インチのウェハ形状を
有する。基板１は例えば石英からなる担体層２と、その
上に形成された例えばシリコンからなる単結晶薄膜層３
とで構成される二層構造（後に示すように一般には多層
構造）を有する。この基板１の単結晶薄膜層３に対して
微細化半導体製造技術を適用し、チップ区面毎に例えば
アクティブマトリクス装置の駆動回路及び画素電極を形
成する。

【０００８】図１(Ｃ)はこのようにして得られた集積回
路チップの拡大平面図である。図示するように、集積回
路チップ４は例えば一片1．５ｃｍの長さを有し、従来
のアクティブマトリクス装置に比べると著しく小型化さ
れている。集積回路チップ４はマトリクス状に配列され
た微細な画素電極及び個々の画素電極に対応した絶縁ゲ
ート電界効果型トランジスタの形成された画素領域５
と、各トランジスタに対して画像信号を供給するための
駆動回路即ちＸドライバが形成されたＸドライバ領域６
と、各トランジスタ素子を線順次で走査するための走査
回路即ちＹドライバの形成されたＹドライバ領域７とを
有している。本発明によれば、非晶質薄膜あるいは多結
晶薄膜に比べてキャリア（日本語では「担体」）電荷移
動度が極めて大きい単結晶薄膜を用いているので、高速
応答性を要するＸ及びＹドライバを画素領域と同一面上
に形成することができる。

【０００９】図１(Ｄ)は上述した集積回路チップ４を用
いて組立られた超小型且つ超高密度のアクティブマトリ
クス型光弁装置を示す断面図である。図示するように、
光弁装置は集積回路チップ４に対して所定の間隙を介し
て対向配置された対向基板８と、該間隙に充填された電
気光学物質層例えば液晶層９とからなる。なお、集積回
路チップ４の表面には液晶層９に含まれる液晶分子を配
向ための配向膜10が被覆されている。集積回路チップ４
の画素領域５に形成された個々の画素電極はそれが接続
されたトランジスタ素子の導通により選択的に励起され
液晶層９に作用してその光透過特性を制御し光弁として
機能する。個々の画素電極はスペーサの厚さより大き
く、大きさは数μｍ程度までに小さくすることができる
ので極めて高精細なアクティブマトリクス液晶装置を得
ることができる。

【００１０】図１(Ｅ)は、図１(Ｃ)に示す画素領域５の
一部拡大平面図であり、１個の画素を示す。図１(Ｅ)は
同じく１個の画素の模式的断面図である。図示するよう
に、画素11は画素電極12と、画素電極12に接続され、そ
れを信号に応じて励起させる為のトランジスタ13と、該
トランジスタ13に信号を供給するための信号線14及び該
トランジスタ13を走査するための走査線15とから構成さ
れている。信号線14はＸドライバに接続されており、走
査線15はＹドライバ７に接続されている。トランジスタ
13は単結晶薄膜層３に形成されたドレイン領域、ソース
領域及び両者の間に形成されたチャネル領域、及びゲー
ト絶縁膜を介してチャネル領域の上に形成されたゲート
電極16とから構成されている。即ちトランジスタ13は絶
縁ゲート電界効果型である。ゲート電極16は走査線15の
一部から構成されており、ソース領域には画素電極12が
接続されており、ドレイン領域にはドレイン電極17が接
続されている。ドレイン電極17は信号線14の一部を構成
する。

【００１１】

【作用】上述したように、本発明によれば絶縁性の担体
層及びその上に形成された半導体単結晶薄膜層とからな
る少なくともなる多層構造を有する基板を用いており、
且つ該半導体単結晶薄膜層は半導体単結晶バルクからな
るウェハと同等の品質を有している。従って、かかる半
導体単結晶薄膜層に微細化技術を駆使して画素電極及び
画素を駆動するスイッチング素子等を集積的に形成する
ことができる。この結果得られる集積回路チップは極め
て高い画素密度及び極めて小さい画素寸法を有してお
り、超小型高精細の光弁装置例えばアクティブマトリク
ス液晶装置を構成できる。

【００１２】

【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図２は本発明にかかる光弁装置の一実
施例を示す模式的分解斜視図である。図示するように、
光弁装置は駆動基板１と、該駆動基板に対向配置された
対向基板８と、該駆動基板１と該対向基板８の間に配置
された電気光学物質層例えば液晶層９とから構成されて
いる。駆動基板１には画素を規定する画素電極あるいは
駆動電極12と、所定の信号に応じて該駆動電極12を励起
するための駆動回路とが形成されている。駆動基板１は
石英ガラスからなる担体層２と単結晶シリコン半導体膜
層３とからなる少なくとも二層構造を有する。加えて、
石英ガラス担体層２の裏面側には偏光板18が接着されて
いる。そして、駆動回路はこの単結晶シリコン半導体膜
層３に形成された集積回路からなる。この集積回路はマ
トリクス状に配置された複数の電界効果型絶縁ゲートト
ランジスタ13を含んでいる。トランジスタ13のソース電
極は対応する画素電極12に接続されており、同じくゲー
ト電極は走査線に接続されており、同じくドレイン電極
ば信号線14に接続されている。該集積回路はさらにＸド
ライバ６を含み列状の信号線14に接続されている。さら
に、Ｙドライバ７を含み行状の走査線15に接続されてい
る。又、対向基板８はガラス担体19と、ガラス担体19の
外側面に接着された偏光板20と、ガラス担体19の内側面
に形成された対向電極あるいは共通電極21とから構成さ
れている。なお、図では単結晶シリコン半導体薄膜は一
様に描かれているが、実際は図１(Ｆ)に示すように一部
残置した状態である。

【００１３】図３は図２に示す光弁装置の１個の画素を
切り取って示した模式的斜視図であり、図３(Ａ)は画素
11が非選択状態にある場合を示し、図３(Ｂ)は画素11が
選択状態にある場合を示す。本実施例においては、液晶
層９としてネマチック液晶材料が用いられる。ネマチッ
ク液晶分子はその長軸方向が容易に配向されるという性
質がある。液晶分子の配向は駆動基板１及び対向基板８
の内側面に対してラビング処理を行うことにより得られ
る。図示するように、上下の基板間でラビング方向が90
゜異なるので、液晶分子もそれに倣って90°回転する。
この結果この液晶層９を通過する光の偏光軸は90゜回転
することになる。一方、図３(Ｂ)に示すように、駆動基
板１の表面に形成されている画素電極と対向基板８の内
側表面に形成されている対向電極の間に電界を印加する
とこの液晶分子は電界方向、即ち基板に対して垂直方向
に配列し旋光性は失われる。この遷移は液晶層の上下に
配置された一対の偏光板18及び20によって光学的に検出
される。即ち、液晶層を通過する光は電圧印加の有無に
よって透過もしくは遮断される。このようにして、本発
明にかかる光弁装置は各画素毎に光弁機能を有する。

【００１４】図４は図３に示す画素を構成する液晶に印
加される電圧と、液晶層の透過率との関係を示すグラフ
である。図示するように、対向電極と画素電極の間に閾
値電圧（４Ｖ）以上の電圧を印加することにより液晶層
の透過率は極端に変化し遮蔽状態から透過状態に移行す
る。画素に印加される電圧は画素電極に接続されている
トランジスタ素子の導通を制御することにより行われ
る。

【００１５】次に図２ないし図４を参照して上述した実
施例の動作を詳細に説明する。個々のトランジスタ素子
13のゲート電極は走査線15に接続されており、Ｙドライ
バ７によって走査信号が印加され線順次で個々のトラン
ジスタ素子13の導通及び遮断を制御する。Ｘドライバ６
から出力される表示信号は信号線14を介して導通状態に
ある選択されたトランジスタ13に印加される。印加され
た表示信号は対応する画素電極12に伝えられ、画素電極
を励起し液晶層９に作用してその透過率を実質的に100
％に近い値とする。一方、非選択時においてはトランジ
スタ素子13は非導通状態となり画素電極に書き込まれた
表示信号を電荷として維持する。なお液晶層９は比抵抗
が高く通常は容量性として動作する。これら駆動トラン
ジスタ素子13のスイッチング性能を表わすためにオン／
オフ電流比が用いられる。液晶動作に必要な電流比は書
込み時間と保持時間から簡単に求められる。例えば表示
信号がテレビジョン信号である場合には、−走査線期間
の約60μsec の間の表示信号の90％以上を書き込まねば
ならない。一方、１フィールド期間である約16msecで電
荷の90％以上を保持しなければならない。その結果、電
流比は５桁以上必要となる。この時、駆動トランジスタ
素子はキャリア移動度が極めて高い単結晶シリコン半導
体膜層３の上に形成されているのでオン／オフ比は６桁
以上を確保できる。従って、極めて高速な信号応答性を
有するアクティブマトリクスタイプの光弁装置を得るこ
とができる。又、単結晶薄膜の高移動度特性を利用して
同時に、周辺ドライバ回路６及び７を同一基板上のシリ
コン単結晶半導体薄膜上に形成することが可能となる。

【００１６】次に、図５および図６を参照して画素電極
及び駆動回路が集積された半導体チップ型の光弁装置用
基板の製造方法を詳細に説明する。先ず図５(Ａ)に示す
工程において、石英ガラス基板２と単結晶シリコン半導
体基板22とが用意される。単結晶シリコン半導体基板22
はＬＳＩ製造に用いられる高品質のシリコンウェハを用
いることが好ましく、その結晶方位は＜１００＞０．０
±１．０の範囲の一様性を有し、その単結晶格子欠陥密
度は５００個／ｃｍ²以下である。用意された石英ガラ
ス基板２の表面及び単結晶シリコン半導体基板22の表面
を先ず精密に平滑仕上げする。続いて、平滑仕上げされ
た両面を重合わせ加熱することにより両基板を熱接着す
る。この熱接着処理により、両基板２及び22は互いに強
固に固着される。

【００１７】図５(Ｂ)に示す工程において、単結晶シリ
コン半導体基板の表面を研磨する。この結果、石英ガラ
ス基板２の表面には所望の厚さまで研磨された単結晶シ
リコン半導体膜層３が形成される。石英ガラス基板から
なる担体層２と単結晶シリコン半導体膜層３とから構成
される二層構造を有する駆動用基板１が得られる。な
お、単結晶シリコン半導体基板22を薄膜化するために研
磨処理に代えてエッチング処理を用いてもよい。このよ
うにして得られた単結晶シリコン半導体膜層３はシリコ
ンウェハ22の品質が実質的にそのまま保存されるので結
晶方位の一様性や格子欠陥密度に関して極めて優れた基
板材料を得ることができる。これに対して、従来行われ
ていたように、堆積された非晶質あるいは多結晶シリコ
ン薄膜の再結晶化により得られた単結晶薄膜は格子欠陥
が多く結晶方位も一様ではないのでＬＳＩ製造には適さ
ない。

【００１８】図５(Ｃ)に示す工程において、単結晶シリ
コン半導体膜層３の表面を熱酸化処理し全面にシリコン
酸化膜23を形成する。その上に、化学気相成長法を用い
てシリコン窒化膜24を堆積する。さらに、レジスト25を
被覆する。レジスト25をフォトリソブラフィによりパタ
ーニングし素子領域26のみを残して除去する。この状態
で、エッチング処理を行いレジスト25により被覆されて
いない部分のシリコン酸化膜23及びシリコン窒化膜24を
除去する。図５(Ｃ)はこのようにして得られた駆動用基
板１の加工状態を表わしている。

【００１９】図５(Ｄ)に示す工程において、レジスト25
を除去した後、素子領域26を被覆するシリコン酸化膜23
及びシリコン窒化膜24をマスクとして単結晶シリコン半
導体膜層３の熱酸化処理を行いフィールド酸化膜27を形
成する。フィールド酸化膜27によって囲まれた領域には
単結晶シリコン膜層３が残され、素子領域26を形成す
る。この状態では、マスクとして用いられたシリコン酸
化膜23及びシリコン窒化膜24は除去されている。

【００２０】図６(Ｅ)に示す工程において、再び熱酸化
処理が行われ、単結晶シリコン膜層３の表面にゲート酸
化膜28が形成される。図６(Ｆ)に示す工程において、化
学気相成長法により多結晶シリコン膜が堆積される。こ
の多結晶シリコン膜を所定の形状にパターニングされた
レジスト29を用いて選択的にエッチングしゲート酸化膜
28の上に多結晶シリコン膜からなるゲート電極16を形成
する。

【００２１】図６(Ｇ) に示す工程において、レジスト2
9を除去した後、ゲート電極16をマスクとしてゲート酸
化膜28を介して不純物ヒ素のイオン注入を行い、シリコ
ン単結晶膜３にドレイン領域30及びソース領域31を形成
する。この結果、ゲート電極16の下方においてドレイン
領域30とソース領域31の間に不純物ヒ素の注入されてい
ないトランジスタチャネル形成領域32が設けられる。

【００２２】最後に図６(Ｈ) に示す工程において、ド
レイン領域30の上にあるゲート酸化膜28の一部を除去し
てコンタクトホールを形成しここにドレイン電極17を接
続させる。同様に、ソース領域31の上にあるゲート酸化
膜28の一部を除去してコンタクトホールを形成しこの部
分を覆うように駆動電極12を形成する。駆動電極もしく
は画素電極12はＩＴＯ等からなる透明電極から構成され
ている。加えて画素電極12の下側に配置されているフィ
ールド酸化膜27も透明であり、さらにその下側に配置さ
れている石英ガラス基板２も透明である。従って、駆動
電極12, フィールド酸化膜27及び石英ガラス基板２から
なる三層構造は光学的に透明であり透過型の光弁装置を
得ることができる。

【００２３】上述したように、図５および図６に示す製
造方法においては、高品質の単結晶シリコン膜に対して
従来技術を援用した成膜処理、高解像度のフォトリソエ
ッチング及びイオン注入処理等を施すことによりミクロ
ンオーダあるいはサブミクロンオーダのサイズを有する
電界効果型絶縁ゲートトランジスタを形成することが可
能である。用いるシリコン単結晶膜は極めて高品質であ
るので得られた絶縁ゲート型トランジスタの電気特性も
優れている。同時に、画素電極も微細化技術によりミク
ロンオーダの寸法で形成することができるので高密度且
つ微細な構造を有するアクティブマトリクス液晶装置用
半導体集積回路チップ基板を製造することができる。

【００２４】図７は本発明にかかる光弁装置用半導体集
積回路チップの他の実施例を示す模式的断面図である。
図示するように、集積回路チップは、基板２の上に画素
領域５とドライバ領域６及び７とを有する。画素領域５
には図示しない画素電極と画素電極に接続された絶縁ゲ
ート型トランジスタ素子13が形成されている。このトラ
ンジスタ13はシリコン単結晶膜３に形成されたソース領
域30及びドレイン領域31とゲート絶縁膜を介してシリコ
ン単結晶膜上に配置されたゲート電極16とから構成され
ている。このトランジスタ13が形成された領域はフィー
ルド酸化膜27によって囲まれている。

【００２５】一方、ドライバ領域６，７は画素領域５か
ら離間した位置に配置されており、その構成要素として
絶縁ゲート型トランジスタ13ａを有している。このトラ
ンジスタ13ａは、共通のシリコン単結晶膜３に形成され
たソース領域30ａ及びドレイン領域31ａとゲート絶縁膜
を介して配置されたゲート電極16ａとから構成されてい
る。このトランジスタ13ａが形成された領域は同様にフ
ィールド酸化膜27ａによって囲まれている。図から明ら
かなように、画素領域５における絶縁ゲート型トランジ
スタ13とドライバ領域６，７における絶縁ゲート型トラ
ンジスタ13ａは共通のシリコン単結晶膜３に対して同時
に作り込むことができる。

【００２６】ところで光透過型の光弁装置においては、
画素領域５に入射される光の透過及び遮断を制御する。
従って画素領域５は入射光に対して透明でなければなら
ず、そのためシリコン単結晶膜３を完全に熱酸化処理し
て全てフィールド酸化膜27に変換している。即ち、二酸
化シリコンからなるフィールド酸化膜27は透明であり、
素子領域にのみ残された単結晶シリコン膜３は不透明で
ある。これに対して、ドライバ領域６，７は光弁機能に
関係しておらず逆に極力入射光から遮断されることが好
ましい。入射光の影響により絶縁ゲート型トランジスタ
13ａの正常な動作が阻害されるからである。それ故、図
７に示す実施例においてはドライバ領域６，７に形成さ
れたフィールド酸化膜27ａはシリコン単結晶膜３の上部
のみを部分的に熱酸化して得られたものであり、フィー
ルド酸化膜27ａの下にはシリコン単結晶膜３が残されて
いる。前述したように、シリコン単結晶膜３は不透明で
あるので入射光を有効に遮断することができる。

【００２７】図８はシリコン単結晶膜に形成された絶縁
ゲート型トランジスタのドレイン電流−ドレイン電圧の
関係を示すグラフである。実線はチャネル形成領域に一
定電位を与えた場合を示し、点線はチャネル形成領域下
半導体オープンの場合を示す。図から明らかなように、
チャネル形成領域に一定電位を与え、その電位を安定さ
せた場合にはドレイン電圧に対して理想的なドレイン電
流の飽和特性が得られるトランジスタの安定した動作が
確保できる。これに対して、チャネル形成領域オープン
の場合には電位が不安定であるため、ドレイン電圧に対
してドレイン電流がふらついてしまう。そのため、図７
に示す実施例においては、チャネル形成領域はフィール
ド酸化膜27ａ下に残されたシリコン薄膜を通して一定電
位を与えることができる。前述したように、本発明の好
適な実施例によればシリコン単結晶膜は研磨加工により
得られるので所望の膜厚は確保できチャネル形成領域に
一定電位を与えるためのシリコン薄膜を残すことができ
る。かかる電位の固定はドライバ領域に形成された絶縁
ゲート型トランジスタのみに対して行ってもよくあるい
はドライバ領域及び画素領域の両方に形成されたトラン
ジスタに対して行ってもよい。

【００２８】図９はシリコン単結晶膜に形成された絶縁
ゲート型トランジスタのドレインリーク電流とシリコン
単結晶膜の膜厚との関係を示すグラフである。ドレイン
リーク電流は非導通状態にあるトランジスタに対してド
レイン電圧を印加した場合にチャネル領域に流れるリー
ク電流の大きさを示している。図示するように、入射光
が照射されていない状態においては、ドレインリーク電
流のシリコン単結晶層膜厚依存性は少ない。しかしなが
ら、例えば3000ルクスの入射光を照射した場合には、ド
レインリーク電流は膜厚の増加とともに上昇する。ドレ
インリーク電流はトランジスタのオン／オフ電流比を悪
化させるので極力抑える必要がある。特に、画素領域に
形成されたトランジスタは入射光の照射を受けるので対
策が必要である。それ故、画素領域に存在するシリコン
単結晶層の膜厚をドライバ領域に存在するシリコン単結
晶層の膜厚に比べて小さく設定することが好ましい。図
９より、画素領域に存在するシリコン単結晶層の膜厚は
1000Å以下にすることが好ましい。膜厚の制御は選択エ
ッチング等により容易に実行することができる。特に、
シリコン単結晶層はシリコン非晶質層あるいはシリコン
多結晶層に比べて光を照射した場合のドレインリーク電
流の値が大きくかかる対策は実用上重要である。

【００２９】図１０は本発明にかかる集積回路チップ基
板の他の実施例を示す模式的断面図であり、図１０(Ａ)
は原材料基板の断面を示し、図１０(Ｂ)は原材料基板に
絶縁ゲート型トランジスタを形成した完成品の断面であ
る。原材料基板は石英担体層２と単結晶シリコン膜層３
の積層構造の中間に低抵抗膜層33が介在した３層構造と
なっている。この低抵抗薄膜層33は例えば不純物をドー
ピングしたシリコン多結晶薄膜から構成される。製造す
るには、先ず石英担体層２の上に低抵抗薄膜層33を堆積
させその上に単結晶シリコンウェハを熱接着する。次い
でこの単結晶シリコンウェハを研磨することにより所望
の膜厚を有する単結晶シリコン膜層３を得ることができ
る。

【００３０】単結晶シリコン膜層３及び低抵抗薄膜層33
の二層構造膜に対して図５および図６に示した工程と同
様の方法により絶縁ゲート型トランジスタを形成する。
このトランジスタは単結晶シリコン膜層に形成されたソ
ース領域30及びドレイン領域31と、両者の間に形成され
たチャネル領域32と、ゲート酸化膜28を介してチャネル
領域32の上に配置れたゲート電極16とから構成されてい
る。この素子領域はフィールド酸化膜27によって囲まれ
ている。チャネル領域32の下には低抵抗領域34が存在す
る。この低抵抗領域34は低抵抗薄膜層33から得られるも
のである。かかる構造とすることにより、絶縁ゲート型
トランジスタのチャネル形成領域の電位設定を行うこと
ができ、その動作が安定化される。

【００３１】図１１は本発明にかかるアクティブマトリ
クス型の光弁装置の他の実施例を示す模式的断面図であ
る。本光弁装置は集積回路チップ基板４を用いて構成さ
れる。この集積回路チップ基板４は前述したようにシリ
コン単結晶薄膜層に対して微細化れた画素電極及びスイ
ッチングトランジスタ等の駆動回路素子を組み込んだも
のである。集積回路チップ基板４の表面には、さらにス
ペーサ35が形成されている。このスペーサ35は半導体製
造に用いられる成膜技術及び微細パターニング技術によ
って集積回路チップ基板４の表面に形成される。従っ
て、スペーサ35の膜厚は極めて精度よく制御することが
できる。膜厚は例えばネマチック液晶を利用する場合に
は10μｍに設定され強誘電性液晶を用いる場合には１μ
ｍに設定される。集積回路チップ基板４の上にはスペー
サ35を介して対向基板８が配置される。そして、スペー
サ35の膜厚によって規定される両基板間の間隙には液晶
層９が充填される。最後、集積回路チップ基板４の外側
面に偏光板18が接着され、同様に対向基板８の外側面に
も他の偏光板20が接着される。一対の偏光板18及び20は
液晶層９の分子配列変化を光学的に検出するためであ
る。

【００３２】図１２は本発明にかかる光弁用集積回路チ
ップ基板のさらに他の実施例を示す模式的平面図であ
る。本集積回路チップ４は前述の実施例と同様に画素領
域５と、Ｘドライバ領域６とＹドライバ領域７とを有す
る。加えてビデオ信号処理回路領域36を有している。
この領域36に形成されたビデオ信号処理回路は、外部の
信号源から入力された画像信号あるいはビデオ信号を処
理しＸドライバ領域６に転送するためのものである。前
述したように、本発明においてはシリコン単結晶薄膜を
利用しているため、画素電極駆動用トランジスタやドラ
イバ領域に形成される信号回路あるいは走査回路に加え
て、ビデオ信号処理回路も同時に半導体微細加工技術を
用いて形成することができる。即ち、ＬＳＩ規模の機能
を有する付加回路を自由に集積回路チップ基板４の上に
組み入れることが可能となる。図１２に示す集積回路チ
ップ４を用いて光弁装置あるいは表示装置を構成した場
合には、直接外部の画像信号源に接続することができる
ので極めて汎用性に優れた小型の画像装置を得ることが
できる。付加的に組み込まれる回路としては、ビデオ信
号処理回路の他に例えばメモリ回路、ＩＣ検査用回路及
びセンサ回路等が挙げられる。

【００３３】最後に図面に従って本発明にかかるアクテ
ィブマトリクス型光弁装置の応用例を簡単に説明する。
図１３は、ビデオプロジェクタとして応用した例を示
す。ビデオプロジェクタ37には図１２に示す集積回路チ
ップ基板を用いて構成された超小型の光弁装置が内蔵さ
れており、この光弁装置にビデオ信号に従って一次画像
を表示し、これを拡大光学系を用いて拡大し、高倍率の
二次画像38をスクリーン上に投影表示するものである。
図示する例は小型の天井掛けタイプである。前述したよ
うに、本発明にかかるアクティブマトリクス型光弁装置
はセンチメートルオーダの超小型サイズであるためビデ
オプロジェクタ自体も従来に比し極端に小型化すること
ができる。光弁装置の寸法自体は極小なものであって
も、形成されている画素領域は極めて高密度の微細な画
素を含んでいるため、拡大投影した場合においてもいわ
ゆるハイビジョンクラスの高品質二次投影画像を得るこ
とができる。

【００３４】図１４１３に示すビデオプロジェクタ37の
模式的拡大断面図である。ビデオプロジェクタ37は３個
のアクティブマトリクス透過型光弁装置39乃至41を内蔵
している。白色光源ランプ42から放射された白色光は反
射鏡Ｍ１により反射された後３色分解フィルタ43により
赤色光、青色光及び緑色光に分解される。ダイクロイッ
クミラーＤＭ１により選択的に反射された赤色光は反射
鏡Ｍ２により反射された後、コンデンサレンズＣ１によ
り集光され第１の光弁装置39に入射される。光弁装置39
によりビデオ信号に従って変調された赤色光はダイクロ
イックミラーＤＭ３及びＤＭ４を通過した後拡大レンズ
44を介して前方に拡大投影される。同様にして、ダイク
ロイックミラーＤＭ１を通過した青色光はダイクロイッ
クミラーＤＭ２によって選択的に反射されコンデンサレ
ンズＣ２によって集光された後第２の光弁装置40に入射
される。ここで、ビデオ信号に従って変調された後、ダ
イクロイックミラーＤＭ３及びＤＭ４を介して共通の拡
大レンズ44に入射される。さらに、緑色光はダイクロイ
ックミラーＤＭ１及びＤＭ２を通過した後コンデンサレ
ンズＣ３によって集光され第３の光弁装置41に入射され
る。ここで、ビデオ信号に従って変調された後、反射鏡
Ｍ３及びダイクロイックミラーＤＭ４によって反射され
拡大レンズ44に向かう。このようにして、３個の光弁装
置によって各々変調された３原色光は最終的に拡大レン
ズ44により合成され前方に拡大された二次画像を投影す
る。用いられる光弁装置の寸法はセンチメートルオーダ
であり、この寸法に対応して種々の光学部品及び白色光
ランプの寸法も小型化することができる。従って、全体
としてビデオプロジェクタ37の形状寸法は従来のものに
比べて著しく小さくすることができる。

【００３５】図１５は図１４に示すビデオプロジェクタ
37をプロジェクションＣＲＴに応用した例を示す模式的
斜視図である。このプロジェクションＣＲＴではテレビ
画面を構成するスクリーンをビデオプロジェクタ37で後
方から照射し、テレビスクリーン上に二次拡大画像38を
投影するものである。かかるプロジェクションＣＲＴは
超高解像度であり且つ高輝度である。又、完全にフラッ
トな画面を構成することができ、且つ極めて軽量であ
る。

【００３６】最後に図１６は本発明にかかる集積回路チ
ップ基板を用いてカラー表示装置を構成した応用例を示
す模式的断面図である。集積回路チップ基板４の上には
複数の画素電極12が形成されている。集積回路チップ基
板４には所定の間隙を介してガラス対向基板８が重ねら
れている。両基板の間隙には液晶層９が充填されてい
る。ガラス対向基板８の内側表面には３原色カラーフィ
ルタ45が形成されている。カラーフィルタ45は画素電極
12に対応して細分化されている。カラーフィルタ45の上
にオーバーコート46が被覆されている。さらにオーバー
コート46の上には共通電極21が形成されている。かかる
構成により液晶層９は共通電極21及び画素電極12によっ
て挟持され選択的に電界駆動される。カラーフィルタ45
の形成方法としては色純度が高くパタン精度も良好な染
色法が用いられる。これは３回のフォトリソグラフィに
より選択的に有機基質を赤緑青の染料により染めるこも
のである。

【００３７】さらに、電着により集積回路チップ基板４
上の画素電極12に、３原色のカラーフィルタを形成して
も、カラー表示装置を達成することができる。

【００３８】

【発明の効果】上述したように、本発明によれば担体層
の上に形成された半導体単結晶薄膜層に対して半導体微
細化技術を用いて画素電極及び駆動回路を集積的に形成
して得られる集積回路チップ基板を用いて光弁装置を構
成している。このため、極めて高い画素密度を有する光
弁装置を得ることができるという効果がある。又、集積
回路チップ基板の寸法を通常の半導体ＩＣチップと同程
度にできるので極めて小型の光弁装置を得ることができ
るという効果がある。半導体微細化技術を用いて画素を
製造するので極めて高精度の光弁装置を得ることができ
るという効果がある。単結晶薄膜層に対して集積回路技
術を用いて各素子を形成することができるのでＬＳＩに
匹敵する種々の機能を有する回路を容易に付加すること
ができるという効果がある。集積回路チップはウェハを
分割して得られるのでウェハ上の局所的な欠陥は一部の
チップを不良にするのみであり全体として従来に比し歩
留りを上げることができコスト低減の効果がある。さら
に、単結晶薄膜層を用いているので高温プロセスが適用
でき各回路素子の微細化を促進できるという効果があ
る。最後に、単結晶薄膜を用いてスイッチングトランジ
スタのみならずドライバ回路やその保護回路を同時に内
蔵させることができ信頼性を向上できるという効果があ
る。

【図面の簡単な説明】

【図１】(Ａ)は基板の平面図、(Ｂ)は同じく基板の模式
的断面図、(Ｃ)は基板に形成された集積回路チップの拡
大平面図、(Ｄ)は集積回路チップを基板に用いた光弁装
置の模式的断面図、(Ｅ)は集積回路チップの画素領域に
形成された画素の拡大平面図、(Ｆ)は同じく画素領域の
模式的拡大断面図である。

【図２】光弁装置の一実施例を示す模式的分解斜視図で
ある。

【図３】(Ａ)及び(Ｂ)は個々の画素の動作を示すための
模式的分解斜視図である。

【図４】液晶印加電圧と透過率の関係を示すグラフであ
る。

【図５】(Ａ)乃至(Ｄ) は半導体集積回路チップの製造
方法の一実施例を示す工程図である。

【図６】(Ｅ)乃至(Ｈ) は半導体集積回路チップの製造
方法の一実施例を示す工程図である。

【図７】半導体集積回路チップ基板の他の実施例を示す
模式的断面図である。

【図８】絶縁ゲート型トランジスタのドレイン電圧とド
レイン電流の関係を示すグラフである。

【図９】シリコン単結晶層に形成された絶縁ゲート型ト
ランジスタのドレインリーク電流とシリコン単結晶層膜
厚との関係を示すグラフである。

【図１０】(Ａ)及び(Ｂ)は集積回路チップ基板のさらに
他の実施例を示す模式的断面図である。

【図１１】光弁装置の他の実施例を示す模式的断面図で
ある。

【図１２】集積回路チップ基板のさらに他の実施例を示
す模式的平面図である。

【図１３】光弁装置を応用したビデオプロジェクタの模
式的斜視図である。

【図１４】ビデオプロジェクタの詳細構造を示す模式的
断面図である。

【図１５】ビデオプロジェクタを内蔵したプロジェクシ
ョンＣＲＴの模式的透視斜視図である。

【図１６】集積回路チップ基板をカラーアクティブマト
リクス表示装置に応用した例を示す模式的断面図であ
る。

【符号の説明】

１基板２担体層３半導体単結晶薄膜層４集積回路チップ基板５画素領域６Ｘドライバ７Ｙドライバ８対向基板９液晶層 11 画素 12 画素電極 13 トランジスタ 14 信号線 15 走査線 16 ゲート電極 17 ドレイン電極 21 共通電極 22 単結晶シリコン半導体基板 26 素子領域 27 フィールド酸化膜 28 ゲート酸化膜 30 ドレイン領域 31 ソース領域 32 トランジスタチャネル形成領域 33 低抵抗薄膜層 34 低抵抗領域 35 スペーサ 36 ビデオ信号処理回路領域 37 ビデオプロジェクタ 39 光弁装置 40 光弁装置 41 光弁装置 45 カラーフィルタ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０１Ｌ 29/78 ６２０ (72)発明者神谷昌明千葉県千葉市美浜区中瀬１丁目８番地セイコー電子工業株式会社内 (72)発明者小島芳和千葉県千葉市美浜区中瀬１丁目８番地セイコー電子工業株式会社内 (72)発明者鷹巣博昭千葉県千葉市美浜区中瀬１丁目８番地セイコー電子工業株式会社内

Claims

【特許請求の範囲】

【請求項１】マトリクス状に配置された複数の駆動素
子と、該駆動素子と電気的に接続する画素電極と、該駆
動素子を選択的に駆動する駆動回路とからなる集積回路
が形成された駆動基板と、該駆動基板に対向配置された
対向基板と、該駆動基板と該対向基板の間に配置された
電気光学物質層からなる光弁装置において、該駆動基板は担体層と、膜厚が1000Åを越えない半導体
単結晶薄膜層とから少なくともなる多層構造を有し、該集積回路は該半導体単結晶薄膜層ないしは該担体層に
集積配置されかつ該駆動回路により励起された時電気光
学物質層に作用してその光透過性を制御することを特徴
とする光弁装置。
【請求項２】マトリクス状に配置された複数の駆動素
子と、該駆動素子と電気的に接続する画素電極と、該駆
動素子を選択的に駆動する駆動回路とからなる集積回路
が形成された駆動基板と、該駆動基板に対向配置された
対向基板と、該駆動基板と該対向基板の間に配置された
電気光学物質層からなる光弁装置において、該駆動基板は担体層と半導体単結晶薄膜層とから少なく
ともなる多層構造を有し、該半導体単結晶薄膜層は、結
晶方位のバラツキが±１．０°の範囲内のシリコン単結
晶薄膜層からなり、該集積回路は該半導体単結晶薄膜層ないしは該担体層に
集積配置されかつ該駆動回路により励起された時電気光
学物質層に作用してその光透過性を制御することを特徴
とする光弁装置。
【請求項３】マトリクス状に配置された複数の駆動素
子と、該駆動素子と電気的に接続する画素電極と、該駆
動素子を選択的に駆動する駆動回路とからなる集積回路
が形成された駆動基板と、該駆動基板に対向配置された
対向基板と、該駆動基板と該対向基板の間に配置された
電気光学物質層からなる光弁装置において、該駆動基板は担体層と半導体単結晶薄膜層とから少なく
ともなる多層構造を有し、該半導体単結晶薄膜層は、格
子欠陥が５００個／ｃｍ²を越えないシリコン単結晶薄
膜層からなり、該集積回路は該半導体単結晶薄膜層ないしは該担体層に
集積配置されかつ該駆動回路により励起された時電気光
学物質層に作用してその光透過性を制御することを特徴
とする光弁装置。
【請求項４】マトリクス状に配置された複数の駆動素
子と、該駆動素子と電気的に接続する画素電極と、該駆
動素子を選択的に駆動する駆動回路とからなる集積回路
が形成された駆動基板と、該駆動基板に対向配置された
対向基板と、該駆動基板と該対向基板の間に配置された
電気光学物質層からなる光弁装置において、該駆動基板は担体層と半導体単結晶薄膜層とから少なく
ともなる多層構造を有し、該集積回路は、さらに、外部から入力する画像信号を処
理し該駆動回路に転送するための画像信号処理回路、該
画像信号記憶するメモリ回路、該集積回路の欠陥を検出
するための欠陥検出回路のいずれかを少なくとも含み、該集積回路は該半導体単結晶薄膜層ないしは該担体層に
集積配置され、かつ、該能動素子により励起された時電
気光学物質層に作用してその光透過性を制御することを
特徴とする光弁装置。
【請求項５】マトリクス状に配置された複数の駆動素
子と該駆動素子に電気的に接続する画素電極とから成る
画素領域と、該駆動素子に選択的に信号を供給する駆動
回路を含む集積回路から成る駆動領域とが形成された駆
動基板と、該駆動基板に対向配置された対向基板と、該
駆動基板と該対向基板の間に配置された電気光学物質層
からなり、該能動素子により該電気光学物質の光学特性
を選択的に制御する光弁装置において、該駆動基板は担体層の上に配置された半導体単結晶薄膜
層とから成る多層構造を有し、該半導体単結晶薄膜層の
該担体層とは反対側表面に該集積回路が形成されるとと
もに、該駆動領域は不透明であり、該画素領域は光を透明する
ことを特徴とする光弁装置。
【請求項６】該集積回路は該半導体単結晶薄膜層の表
面に形成された絶縁ゲート型トランジスタと該絶縁ゲー
ト型トランジスタを電気的に分離するフィールド酸化膜
とを含み、該フィールド酸化膜と該担体層との間には半
導体単結晶薄膜が形成されていることを特徴とする請求
項５記載の光弁装置。
【請求項７】該能動素子は該半導体単結晶薄膜層の該
担体層とは反対側表面に形成された絶縁ゲート型トラン
ジスタを含み、該絶縁ゲート型トランジスタは該担体層
と接するフィールド酸化膜により電気的に分離されてい
ることを特徴とする請求項６記載の光弁装置。
【請求項８】該半導体単結晶薄膜には一定電位が与え
られていることを特徴とする請求項６乃至７記載の光弁
装置。
【請求項９】該能動素子は該半導体単結晶薄膜層の該
担体層とは反対側表面に形成された絶縁ゲート型トラン
ジスタを含み、該半導体単結晶薄膜層の膜厚が1000Åを
越えないことを特徴とする請求項５記載の光弁装置。
【請求項１０】該半導体単結晶薄膜層と該担体層との
間に低抵抗薄膜層が形成されていることを特徴とする請
求項１から５いずれか記載の光弁装置。
【請求項１１】該駆動基板の所定の位置に固定してス
ペーサが形成され、該対向基板に対して所定の間隔を保
ち、該駆動基板と該対向基板との間隙には液晶からなる
電気光学物質層が充填されて成ることを特徴とる請求項
１から５いずれか記載の光弁装置。
【請求項１２】該対向基板には該マトリクス状画素電
極に対応して細分化カラーフィルタが形成されて成るこ
とを特徴とする請求項１から５いずれか記載の光弁装
置。
【請求項１３】担体層及びその上に単結晶シリコンウ
エハーを薄膜化して形成された半導体単結晶薄膜層から
なる多層構造を有する基板と、該半導体単結晶薄膜層ないしは担体層に形成された集積
画素電極と、該半導体単結晶薄膜層の表面に集積的に形成され、該集
積画素電極を励起するための集積駆動回路とからなり、該半導体単結晶薄膜層は結晶方位が＜100＞0.0±1.0の
範囲の一様性を有し、その単結晶格子欠陥密度は５００
個／ｃｍ²以下であることを特徴とする半導体装置。
【請求項１４】該担体層は石英からなる請求項１３記
載の半導体装置。
【請求項１５】該半導体単結晶薄膜層と該担体層の間
に比較的低抵抗の薄膜層が介在して成る請求項１３記載
の半導体装置。
【請求項１６】該集積画素電極は透明電極からなり、
該透明電極と該担体層の間には該単結晶薄膜を酸化した
シリコン酸化膜から成る透明層が形成された請求項１３
記載の半導体装置。
【請求項１７】光源と、該光源からの光を選択的に透
過して画像を表示する光弁装置と、該画像を拡大するレ
ンズから成るプロジェクション装置において、該光弁装置は、マトリクス状に配置された複数の駆動素
子と、該駆動素子と電気的に接続する画素電極と、該駆
動素子を選択的に駆動する駆動回路とからなる集積回路
が形成された駆動基板と、該駆動基板に対向配置された
対向基板と、該駆動基板と該対向基板の間に配置された
電気光学物質層からなるとともに、該駆動基板は担体層
と、膜厚が1000Åを越えない半導体単結晶薄膜層とから
少なくともなる多層構造を有し、該集積回路は該半導体
単結晶薄膜層ないしは該担体層に集積配置されかつ該駆
動回路により励起された時電気光学物質層に作用してそ
の光透過性を制御することを特徴とするプロジェクショ
ン装置。
【請求項１８】光源と、該光源からの光を選択的に透
過して画像を表示する光弁装置と、該画像を拡大するレ
ンズから成るプロジェクション装置において、該光弁装置は、マトリクス状に配置された複数の駆動素
子と、該駆動素子と電気的に接続する画素電極と、該駆
動素子を選択的に駆動する駆動回路とからなる集積回路
が形成された駆動基板と、該駆動基板に対向配置された
対向基板と、該駆動基板と該対向基板の間に配置された
電気光学物質層からなり、該駆動基板は担体層と半導体
単結晶薄膜層とから少なくともなる多層構造を有し、該
集積回路は、さらに、外部から入力する画像信号を処理
し該駆動回路に転送するための画像信号処理回路、該画
像信号記憶するメモリ回路、該集積回路の欠陥を検出す
るための欠陥検出回路のいずれかを少なくとも含み、該
集積回路は該半導体単結晶薄膜層ないしは該担体層に集
積配置され、かつ、該能動素子により励起された時電気
光学物質層に作用してその光透過性を制御することを特
徴とするプロジェクション装置。
【請求項１９】光源と、該光源からの光を選択的に透
過して画像を表示する光弁装置と、該画像を拡大するレ
ンズから成るプロジェクション装置において、該光弁装置は、マトリクス状に配置された複数の駆動素
子と該駆動素子に電気的に接続する画素電極とから成る
画素領域と、該駆動素子に選択的に信号を供給する駆動
回路を含む集積回路から成る駆動領域とが形成された駆
動基板と、該駆動基板に対向配置された対向基板と、該
駆動基板と該対向基板の間に配置された電気光学物質層
からなり、該能動素子により該電気光学物質の光学特性
を選択的に制御するものであり、該駆動基板は担体層の
上に配置された半導体単結晶薄膜層とから成る多層構造
を有し、該半導体単結晶薄膜層の該担体層とは反対側表
面に該集積回路が形成されるとともに、該駆動領域は不
透明であり、該画素領域は光を透明することを特徴とす
るプロジェクション装置。
【請求項２０】該光弁装置の大きさは、センチメート
ルオーダであることを特徴とする請求項１７から１９い
ずれか記載のプロジェクション装置。