JPH09501285A - フィードバック制御システム、方法及び制御モジュール - Google Patents

Abstract

(57)【要約】 複数の制御モジュール（７２）から他の複数のモジュール（８０）の入力へ複数の出力信号（３５６）を選択的にフィードフォワードし、好ましくは、複数の選択的フィードフォワード回路（２３９、２４０）を有する制御モジュール（２３３）を用いて同期クロック信号（第１１図）の選択した複数の同期タイム・スロット（３５２）中に、複数の入力装置（２８、３０、３２、３４）からの複数の非並行入力信号の結果を論理的に組み合わせることにより、多重レベル、又は段（１２８、１３０、１３２）の論理的な判断を行って出力装置（２６）を制御する制御システム（第２図、第３図、第５図、第６図）及び方法。

Description

【発明の詳細な説明】 フィードバック制御システム、方法及び制御モジュール 発明の背景発明の技術分野 本発明は、制御システムの分野に関し、特に直列多重バスを用いて多重レベル 多重入力組み合わせ論理制御システムに関する。 ３７ＣＦＲ１．９７〜１．９９により開示された情報を含む関連技術の説明 複数の入力装置により少なくとも１つの出力装置を制御する時分割直列多重バ スを使用した制御システムは、周知である。その１例は引用により本出願に関連 されるリレー（Ｒｉｌｅｙ）に対して１９８９年２月２８日に発行された米国特 許第４，８０８，９９４号に示され、かつ説明されている。このような公知の制 御システムはバスをワイヤード・オアとして用い、かつ各入力装置及び各出力装 置に関連した論理回路を有する制御モジュールを用いている。更に、このような 複数の制御システムにおいて複数の入力装置用のが予め選択した組み合わせ機構 において一緒に動作して１以上の出力装置を制御させることも周知である。この ような組み合わせ機構は、ブール代数により表され、かつ５つの基本的な論理オ ペレーション又は論理ゲート、即ちＡＮＤゲート、ＯＲゲート、ＮＯＲゲート、 ＮＡＮＤゲート及びＥＸＣＬＵＳＩＶＥ−ＯＲ（排他的論理和）ゲートを相互接 続することにより表示可能とされる。複数の制御モジュールの入出力に関連して 選択した複数のインバータ回路を電子的に動作させることにより、バスのワイヤ ード・オアを等価的に５つの論理オペレーションのうちの一つとして選択的に機 能可能にさせている。 直列多重バスを用いる制御システムでは、バスに複数の制御モジュールを介し て複数の入力装置を同時的に接続することにより、複数の入力に対して論理的に 応答する単一の出力を発生している。既知の制御システムでは、集積化された２ チャネルの制御モジュールが各チャネルの出力間の内部論理ゲート接続を備えて 第２の論理段又は組み合わせ論理レベルを形成するように第３の出力を発生させ る。既知のシステムにおける第３の出力は、バスに第２の出力段を接続すること なく直接、出力装置を駆動させるために用いられているに過ぎない。 既知のシステムでは、ホスト・コンピュータを用いることによって、又は１以 上のバス又は多重ノンバス接続を用いることによって、２段以上の組み合わせ論 理が得られるに過ぎない。ホスト・コンピュータ、１以上のバス又は多重ノンバ スの使用は、シングル・バス制御システムの目的を不可能にすると共に、コスト 及び複雑さを付加する不都合がある。 発明の概要 従って、本発明の主な目的は、ホスト・コンピュータ又は多重バス又は直接ラ イン接続、及びこのような多重制御システム及び方法に用いるように特に適応さ れた制御モジュールを必要とすることなく、複数の制御モジュール間で複数の信 号をフィードフォワードさせて任意レベルの論理に対する２以上の入力により２ レベル以上の論理をイネーブルさせることにより、克服される。 本発明の目的は、複数の制御モジュールに関連して選択した時間に前記複数の 制御モジュールからバスへ複数の入力信号を転送する手段と、前記複数の制御モ ジュールのうちの１つに対する入力信号と前記複数の制御モジュールにより前記 バスへ転送された前記複数の入力信号との両方に応答し、前記選択した時間のう ちの一方に関連した前記複数の制御モジュールのうちの１つにて、選択した時間 の他方に関連した前記複数の制御モジュールのうちの少なくとも１つの他方へ出 力信号をフィードフォワードさせて前記出力装置を制御させる手段とを備え、複 数の入力信号に応答して少なくとも１つの出力装置を制御する制御システムを提 供することにより、得られる。 前記目的の達成は、更に（ａ）複数の制御モジュールに関連して選択された時 間に前記複数の制御モジュールからバスへ入力信号を転送するステップと、（ｂ ）前記選択した複数の時間のうちの１つに関連した前記複数の制御モジュールの うちの１つから、前記選択した複数の時間の他方に関連した前記複数の制御モジ ュールのうちの少なくとも他方の１つへ出力信号をフィードフォワードするステ ップであって、前記出力信号が前記複数の制御モジュールのうちの１つに対する 入力信号と前記複数の制御モジュールにより前記バスへ転送された複数の入力信 号 との両方に応答するステップとを含み、複数の入力信号に応答して少なくとも１ つの出力装置を制御する方法を提供することによっても達成される。 更に、本発明の目的は、バスに対して複数の入力信号を転送する手段と、前記 複数の入力信号と選択した基準に基づき前記バスの論理的な状態とに応答して出 力信号を供給する手段とを含む制御モジュールを備えることによっても達成され る。 図面の簡単な説明 本発明の以上の目的及び効果的な特徴を詳細に説明すると共に、その他はいく つかの図面を参照することにより与えられる本発明の好ましい実施例の詳細な説 明により明らかにされる。 第１図は第２段又はレベルの論理に対して３つの入力を必要とする複数の論理 ゲートにより構築された典型的な従来技術の制御システムを概略した結線図であ る。 第２図は論理機能が第１図のものに対応すると共に、フィードフォワード接続 により直列多重バス・モジュール及び信号チャネル制御モジュールにより実現さ れた本発明の制御システムの好ましい実施例の概略図である。 第３図は論理機能が第１図のものに対応すると共に、直列多重バス・モジュー ルと複数のフィードフォワード接続を有する複数の２チャネル制御モジュールと により実現された本発明の他の制御システムの好ましい実施例の概略図である。 第４図は３段又はレベルの論理を必要とする複数の論理ゲートにより構築され た他の典型的な従来技術の制御システムを概略した結線図である。 第５図は論理機能が第４図のものに対応すると共に、直列多重バス・モジュー ルとフィードフォワード接続を有する複数のシングル・チャネル制御モジュール とにより実現された本発明の他の制御システムの好ましい実施例の概略図である 。 第６図は第４図の制御システムと同様、かつ直列多重バスとフィードフォワー ド接続を有する複数の２チャネル制御モジュールとにより実現された本発明の制 御システムついての好ましい実施例の概略図である。 第７図は一方の出力信号を他方の入力へ選択的にフィードフォワードするよう に外部で相互接続され、かつ第２図及び第５図に示した本発明の２つのシングル ・チャネル制御モジュールの好ましい実施例ついての概略機能ブロック図である 。 第８図は複数の外部制御信号に応答してチャネル間の相互接続が内部的かつ選 択的に制御された第３図及び第６図の制御システムに好ましくは用いられる本発 明の２チャネル制御モジュールの好ましい実施例についての概略機能ブロック図 である。 第９図は第８図に示した本発明の２チャネル制御モジュールの好ましい実施例 の更に詳細な機能ブロック図である。 第１０図は第９図に示した本発明の２チャネル制御モジュールの好ましい実施 例の更に詳細な機能ブロック図である。 第１１図は本発明のシングル・チャネル制御モジュールのタイミング図である 。 第１２図は各レベルが本発明の方法及び制御モジュールにより達成可能なＮ入 力を有する、Ｋ段又はＫレベルの論理を示すように論理ゲートを用いて一般化し た図である。 好ましい実施の形態の説明 第１図を参照すると、従来技術の制御システム２０がスイッチ２８、３０、３ ２及び３４に基づくモータ２６を制御する論理ゲート２２及び２４を用いて示さ れている。制御システム２０は、スイッチ２８又は３０を閉成し、かつスイッチ ３２及び３４を閉成したときにモータ２６が動作するように設計されている。制 御システム２０は２つの論理レベル又は段３６及び３８を有する。第２の論理レ ベル３８は、それぞれスイッチ３２及び３４からの異なる２入力４０及び４２と 、第１段３６の出力４６からの他の入力４４とを有する。公知の制御システムで は、制御モジュールが第２の段に対する入力に３つの入力を有しておらず、また 第１図の制御システムに対応する制御システムが、複数の制御モジュールと、前 述のリレーの特許に示されているような直列多重バスとを用いる既知の制御シス テムにより実現されていなかった。 第２図を参照すると、本発明に従って構築され、かつ第１図の制御システム２ ０の論理機能と同一の論理機能を実現するように設計された制御回路２１が、直 列多重バス６２を用いて示されている。各入力装置、この場合では各スイッチ２ ８、３０及び３４が独立しているが同一の制御モジュール７２、７４、７６及び ７８の入力６４、６６、６８及び７０にそれぞれ接続されている。電源８２は制 御モジュール７２、７４、７６、７８及び８０の全てに電力を供給し、かつクロ ック８４は以下で説明する第１１図に示すように、制御システム２０に同期タイ ミング信号を供給する。制御モジュール７２、７４、７６、７８及び８０は直列 多重バス６２に接続され、かつこれと時分割多重通信をする状態にある。好まし くは、クロック８４の各サイクルには２５６タイム・スロットがあり、クロック は約３２〜１００ＫＨｚの周波数で動作する。 制御モジュール７２及び７４は複数のクロック・タイム・インターバルから選 択した１つ即ち第１のタイム・スロット中に同時的な通信をするようにプログラ ムされている。このタイム・スロット中に、制御モジュール７２及び７４は、そ れぞれ制御モジュール７２及び７４のバス端子９０及び９２を介してバス６２に 個別的にかつ独立して信号８６及び８８をそれぞれ供給する。全ての信号は２進 のシングル・ビット信号である。信号８６及び８８はスイッチ２８又は３０の位 置に従ってそれぞれハイ又はローとなる。バス６２との当該通信の結果、制御モ ジュール７２及び７４の入力６４及び６５にそれぞれ現れる入力信号の組み合わ せに応じて、第１のタイム・スロット後、制御モジュール７２及び７４の出力９ ６及び９８にそれぞれ信号が現れる。 第１図の従来技術の制御システム２０を参照すると、出力９６における信号は 第１図の従来技術の組み合わせ論理回路２０の第１の論理段３６の出力信号に機 能的に同等である。制御モジュール７２及び７４の入力６４及び６６と出力９６ 及び９８とにはインバータがそれぞれ挿入されていないので、出力９６における 信号は論理ＯＲゲートと機能的に同等である。他方、インバータ（図示なし）が それぞれ制御モジュール７２及び７４の入力６４及び６６と出力９６及び９８と に挿入されたときは、論理ＡＮＤゲートの出力に同等な信号（図示なし）が出力 ９６及び９８にそれぞれ現れる。 従来技術の制御システム２０の残りの部分の機能を実現するために、制御モジ ュール７６、７８及び１００は、選択した他のタイム・インターバル、即ち第２ のタイム・インターバル用にプログラムされている。これに加えて、制御モジュ ール８０は、入力装置又は出力装置に直接接続されていないが、第２のタイム・ インターバル用にプログラムされている。 第１図のインバータ５４、５６及び５８の機能は、制御モジュール８０、７６ 及び７８の各入力６５、６８及び７０にそれぞれ電子的、選択的に挿入されるイ ンバータにより、第２図の各制御モジュール内で内部的に実行される。残りの２ つの入力装置、即ちスイッチ３２及び３４は、制御モジュール８０及び７８の入 力６８及び７０にそれぞれ接続されている。制御モジュール７２の出力９６に現 れる信号は、フィードフォワード信号であり、相互接続１０２により制御モジュ ール８０の入力６５に供給される。第１図のインバータ６０の機能は制御モジュ ール１００の出力１０４に電子的に接続されたインバータにより実行される。 この出願において、信号をフィードフォワードすることは、各段が多入力を作 用的に有する多段の組み合わせ論理を得るために、前記第１のタイム・インター バルに関連したシングル・チャネル制御モジュールの出力に現れる信号を他のタ イム・インターバルに関連した他のシングル・チャネル制御モジュールの入力に 現れるようにして前記第１のタイム・インターバルに相対する将来時間で他の信 号と論理的に組み合わせるようにすることを意味する。２チャネル制御モジュー ルの場合には、各段が多入力を有する多段の組み合わせ論理を得るために、前記 第１のタイム・インターバルに関連した２つのチャネルのうちの１つの出力端子 に現れる信号が前記第１のタイム・インターバルに相対する将来時間で用いる第 ２のタイム・インターバルに関連した２チャネルのうちの他方の入力端子に現れ るようにされているときに、信号をフィードフォワードさせることである。 制御モジュール７６、７８、８０及び１００は第２のタイム・インターバル中 にバス６２と同時的な通信をする状態にある。各制御モジュール７６、７８、８ ０及び１００は、第１１図に示すように、第２のタイム・インターバル中に第２ の期間の開始でその入力端子に存在する信号をバス６２に転送する。その結果、 第２のタイム・インターバル後、制御モジュール１００の出力１０４に出力信号 が現れる。制御モジュール８０、７６及び７８の各入力端子６５、６８及び７０ と、制御モジュール１００の出力１０４とおける内部インバータ（図示なし）は 、これらの制御モジュールをＡＮＤゲートへのバスのワイヤード・オアに変換し て第１図に示す従来技術のＡＮＤゲート２４により実行される機能を実行させる 。 制御モジュール１００の出力１０４におけるインバータ１０３にはモータ１０６ が接続されている。スイッチ２８、３０、３２及び３４からの入力の論理的な組 み合わせが発生したときは、第２のタイム・インターバル後に、モータ１０６を 作動させる。 更に、シングル・チャネル制御モジュールを用いる第２図の制御システムと同 じような方法では、第３図に示すように、２つのチャネル即ちチャネルＡ及びＢ と、制御モジュール７１、７３、７５及び７７とを用いて、第１図の従来技術の 制御システムを構築することもできる。各モジュールの各チャネルは、制御モジ ュールの他のチャネルと同一又は異なる時間用にプログラムされてもよい。モジ ュール７１及び７３のチャネルＡは第１のタイム・インターバル用にプログラム されている。スイッチ２８及び３２からの入力信号はモジュール７１及び７３の チャネルＡ入力端子７９及び８１にそれぞれ供給される。第１のタイム・インタ ーバル中に、スイッチ２８又は３２からの入力信号をモジュール７１及び７３に よりバス３９にそれぞれ転送した後、第１の中間出力信号が制御モジュール７１ のチャネルＡ出力端子８３に現れる。 制御システムを構築する公知の方法では、モータ２６のような出力装置がモジ ュール７１のようなモジュールのチャネルＡ出力端子に直接接続されている。し かしながら、本発明の方法では、将来のタイム・インターバルにおける組み合わ せのためにチャネルＡ出力端子８３がフィードフォワード・パス１０５を介して モジュール７１のチャネルＢ入力端子８５に接続されている。中間出力信号はモ ジュール７１の出力端子８３からモジュール７１の入力端子８５へフィードフォ ワードされる。この中間出力信号は第１図における論理ゲート２２の出力４６に 現れる中間出力信号と同等である。 モジュール７１のチャネルＢ、モジュール７５のチャネルＡ及びＢ、並びにモ ジュール７７のチャネルＡは、第２のタイム・インターバル用にプログラムされ ている。第２のタイム・インターバル後、制御モジュール７７の出力端子８７に 出力信号が現れる。この出力信号は第１図におけるＡＮＤゲート２４の出力４８ に現れる出力信号と機能的に同等である。第３図に示す本発明の実施例では、制 御モジュールの出力端子８９、９１、９３、９５、９７及び９９並びに入力端子 １０１、１０２及び１０３は、制御回路の相対的な簡単さを理由として使用され ない。しかしながら、本発明の方法は、更に多くの入出力端子を使用するより複 雑な制御回路も実現可能にする。それでもコンピュータを使用することなくして は、第３図に示す比較的に簡単な制御回路であってもこれをシングル直列多重バ ス上に構築することはできない。 代わって、本発明の方法は、更にモータ２６を制御モジュール７３及び７５の 出力９１及び９５にそれぞれ接続できるようにし、これによって制御モジュール ７７を不要にしている。 第４図を参照すると、論理ゲート１２２、１２４及び１２６を用いた制御シス テム１２０が示されている。この論理制御システムは、第１段１２８、第２段１ ３０及び第３段１３２を有するので、３段組み合わせ論理制御システムである。 第５図を参照すると、本発明に従って第５図に示す直列多重バス１３４と、６ つの制御モジュール１３６、１３８、１４０、１４２、１４４及び１４６とを用 いて、第４図の制御システム１２０と同一の機能を実行する制御システム１３４ が構築されている。各制御モジュール１３６、１３８、１４０、１４２、１４４ 及び１４６はバス１３４と時分割多重通信をする状態にある。各制御モジュール １３６、１３８、１４０、１４２、１４４及び１４６は入力１４８、１５０、１ ５２、１５４、１５６及び１５８と、出力１６０、１６２、１６４、１６６及び １７０をそれぞれ有する。各制御モジュールは選択したタイム・インターバル用 にプログラムされている。制御モジュール１３６及び１３８の入力１４８及び１ ５０並びに出力１６０及び１６２における内部インバータ（図示なし）は、リレ ーの前述の特許に説明したように、プログラミングにより選択される。スイッチ １７０及び１７２からの入力信号は、入力１４８及び１５０を介して制御モジュ ール１３６及び１３８にそれぞれ入力されて、第１のタイム・インターバル中に バス１３４上に現れる。その後、スイッチ１７０、１７２からの入力信号の組み 合わせに応答する第１の中間出力信号が制御モジュール１３６及び１３８の出力 １６０及び１６２に現れる。第５図の制御モジュール１３８には第１の中間出力 信号が現れ、これは第４図の組み合わせ論理の段１２８、１３０及び１３２に対 応する３段のうちの第１段の中間結果である。第１の中間出力信号は制御モジュ ール１３８から制御モジュール１４０の入力１５２に供給されて将来の時間で用 いられる。 制御モジュール１４０及び１４２は第２のタイム・インターバル用にプログラ ムされている。スイッチ１７４からの入力信号は制御モジュール１４２の入力１ ５４に供給されている。第１の中間出力信号及びスイッチ１７４からの入力信号 は第２のタイム・インターバル中にバスへ転送される。その後、第２のタイム・ インターバル中にバス上の信号の論理組み合わせに応答する中間出力信号は、制 御モジュール１４０及び１４２の出力１６４、１６６に現れる。第４図の制御シ ステム１２０の３つの段１２８、１３０及び１３２における第２の１つの段１３ ０の結果に対応する第２の中間出力信号は、第５図の出力１６６に供給される。 第２の中間出力信号は制御モジュール１４４の入力１５６に供給されて後の時間 で用いられる。 制御モジュール１４４及び１４６は、第３のタイム・インターバル用にプログ ラムされてており、制御モジュール１４４及び１４６の入力１５６及び１５８に おける内部のインバータ（図示なし）と、制御モジュール１４６の出力１７０上 のものとに作動させる。スイッチ１７６からの入力信号は制御モジュール１４６ の入力１５８に供給される。第２の中間出力信号及びスイッチ１７６からの入力 信号は、制御モジュール１４４及び１４６により第３のタイム・インターバル中 にバスへそれぞれ転送される。その後、第２の中間出力信号及びスイッチ１７６ からの入力信号の組み合わせを表す出力が制御モジュール１４６の出力１７０に 現れる。この出力信号は第４図の制御システム１２０の第３の段１３２の結果に 対応し、またこの出力信号はモータ１８２を作動させるために用いられる。 第４図に示す従来技術の制御回路に機能的に同等な御回路１２１が第６図に示 されており、バスに接続され、リレーにより説明されている２チャネル制御モジ ュールに本発明の方法を用いている。第４図の従来技術の制御回路は、従来の公 知方法を用いたリレーの制御モジュールにより構築可能とされる。スイッチ１７ ０及び１７２からの入力信号は、制御モジュール１２７及び１２９におけるチャ ネルＡ入力端子１２３及び１２５にそれぞれ現れる。制御モジュール１２７にお けるチャネルＡ及び制御モジュール１２９におけるチャネルＡは共に第１のタイ ム・インターバルに関連している。第１のタイム・インターバル中は、入力信号 からバス３９上に第１の中間出力信号が発生する。第１のタイム・インターバル 後、制御モジュール１２９のチャネルＡ出力端子１３１に第１の中間出力信号が 現れる。この第１の中間出力信号はフィードフォワード信号である。このフィー ドフォワード信号はチャネルＡ出力端子１３１からフィードフォワード・パスを 介して制御モジュール１２９のチャネルＢ入力端子１３３へフィードフォワード されて後の時間に用いられる。制御モジュール１２９のチャネルＢ及び制御モジ ュール１３７のチャネルＡは第２のタイム・インターバルに関連している。スイ ッチ１７４からの入力信号は制御モジュール１３７のチャネルＡの入力端子１３ ９に現れる。第２のタイム・インターバル後、制御モジュール１３７のチャネル Ａの出力１４１に第２の中間出力信号が現れる。第２の中間出力信号はチャネル Ａ出力端子１４１から制御モジュール１３７のチャネルＢ入力端子１４３へフィ ードフォワードされる。従って、第２の中間出力信号は後の他の時間に用いるよ うに他のフィードフォワード信号として用いられる。制御モジュール１３７のチ ャネルＢ、制御モジュール１４５のチャネルＡ及び制御モジュール１４７のチャ ネルＡは、第３のタイム・インターバルに関連している。制御モジュール１４５ のチャネルＡの入力端子１４９にはスイッチ１７６からの入力信号が現れる。制 御モジュール１４７のチャネルＡの出力端子１５１にはモータ２６が接続されて いる。第３のタイム・インターバル後、制御モジュール１７のチャネルＡの出力 端子１５１に出力信号が現れる。この出力信号はスイッチ１７０、１７２、１７ ４及び１７６からの入力信号の論理組み合わせに応答する。入力端子１５３、１ ５５、１５７及び１５９と、出力端子１６１、１６３、１６５、１６７、１６９ 、１７１及び１７３とは、使用されない。代わって、出力端子１６７又は１６９ （出力端子１５１と同一の第３のタイム・インターバルに関連している）にモー タが接続されている。一方、典型的には出力装置が入力装置から離れて配置され 、かつ制御モジュールと都合よく共有できないので、このモータはそれ自身の制 御モジュールを備えている。 ここで、相互接続された２つのシングル・チャネル制御モジュール２０２及び ２０４を示す第７図を参照する。制御モジュール２０２及び２０４は、転送回路 ２０６及び２０８と、選択的フィードフォワード回路手段２１０及び２１２とを 有する。制御モジュール２０２及び２０４は、入力端子２１４及び２１６と、出 力端子２１８及び２２０と、バス端子２２２及び２２４とをそれぞれ有する。バ ス端子２２２及び２２４はバス２２６に接続されている。選択的フィードフォワ ード回路のような選択的なフィードフォワード回路は、他の制御モジュール２０ ４の入力端子２１６のような入力端子に出力信号を供給する。第７図の本発明の 実施例は、出力端末２２８のような出力装置に接続するために２２０のような出 力端子２２０を単に有する既知の制御モジュールと異なり、図示のように、出力 ２３０に接続された入力２１６のように、他の制御モジュールの入力に接続する 出力端子２３０及び２３２を有する。 第８図は２つのチャネル、即ちチャネルＡ及びチャネルＢを有する本発明の制 御モジュール２３３の好ましい実施例を示す。制御モジュール２３３はチャネル Ａ入力信号を受け取る入力端子２３４と、チャネルＡ出力信号が現れる出力端子 ２３５とを有する。同様に、制御モジュール２３３は、チャネルＢ入力端子２３ ６と、チャネルＢ出力信号が現れるチャネルＢ出力端子２３７とを有する。フィ ードフォワード・パス２３８は、チャネルＢの出力２３７から入力２３８、選択 的順方向回路２３９を介してチャネルＡの入力２３４へ選択的に供給される。好 ましくは、ＥＥＰＲＯＭは外部出力２４１を受け取ってフィードフォワードが選 択されたかどうかを判断させる。選択的順方向回路２３９及び２４０がチャネル ＢからチャネルＡの入力端子へ、及びその逆へ出力信号フィードフォワードしな い場合は、第８図の制御モジュールがリレーに説明されているように、従来知ら れている制御モジュールのように動作する。しかしながら、選択的順方向回路２ ３９及び２４０のうちの少なくとも１つを動作させると、２チャネルのうちの一 つの出力を用いて後の時間に受け取る他の入力信号と論理的に組み合わせて、既 知の方法より更に複雑な制御システムを構築する際に用いられるようにする。チ ャネルＡ転送回路２４３及びチャネルＢ転送回路２４５は、バス２４７へ又はか らの出力信号を転送するタイミング及び論理回路を備えており、これらは直列多 重バス制御システム用の制御モジュールの技術分野に習熟する者にとって周知で ある。前述のリレーの米国特許を参照すべきである。各転送回路２４３及び２４ ５は非同期サイクルの複数のタイム・スロットのうちの予め定めたタイム・スロ ットに関連されている。本発明の効果を得るために、チャネルＡ転送回路２４３ は１つの時間に関連され、またチャネルＢ転送回路２４５は異なるタイム・スロ ットに関連される。好ましくは、選択的フィードフォワード回路により得られる フィードフォワード・パスは、２チャネル制御モジュール２３３内に完全に含ま れる。第８図に示すチャネルＡ転送回路２４３及びチャネルＢ転送回路２４５は 第１０図に更に詳細に示され、かつ前述のリレーの前記特許に説明されたものに 類似している。 ここで第９図を参照すると、チャネルＡの出力２４４からチャネルＢの入力２ ４６への出力信号は、プログラマブル・アドレス認識回路２４８と、チャネルＡ の出力２４４に接続されたＡＮＤゲート２５０とを含む手段により選択的に供給 される。ＡＮＤゲート２５０はＯＲゲート２５２を介してチャネルＢの入力２４ ６に接続されている。更にローカルＢ入力２８０はＯＲゲート２５２にも接続さ れている。同様にして、チャネルＢの出力２５４はチャネルＡの入力２５７へ選 択的にフィードフォワードされる。チャネルＢの出力２５４はＡＮＤゲート２６ ０に接続されている。チャネルＣの出力２６２はＡＮＤゲート２６４に接続され ている。プログラマブル・アドレス認識回路２５８はＡＮＤゲート２６０及び２ ６４に接続されており、その出力はＯＲゲート２６６の入力に印加される。プロ グラマブル・アドレス認識回路２５８は、チャネルＢか又はチャネルＣを選択す る。プログラマブル・アドレス認識回路２６８は、ＡＮＤゲート２７０及びＯＲ ゲート２７２を介してチャネルＢか又はＣをチャネルＡの入力２５６へフィード フォワード供給手段として動作する。更にローカルＡ入力２７８もＯＲゲート２ ７２に接続されている。被変調出力Ａ２７４及び被変調出力Ｂはリレーに説明さ れている。 第１０図には、第８図及び第９図にブロック形式により示したチャネルＡ転送 回路２４３及びチャネルＢ転送回路２４５が更に詳細に示されている。チャネル Ａ転送回路及びチャネルＢ転送回路は、４つのプログラマブル・アドレス認識回 路２８２、２８４、２８６及び２８８、２つのトグル・フリップ・フロップ２９ ０及び２９２、２つのバッファ／帯域通過回路２９４及び２９６、２つのゲート ２９８及び２９９、２つのフリップ・フロップ２８１及び２８３、カウンタ２８ ５並びにリセット回路２８７を含み、これらは全てリレーに詳細に説明されてい る。 第１１図を参照すると、バス・クロック８４によりクロック信号３５０を発生 している。タイム・インターバル３５２は、それぞれクロック信号３５０の１サ イクルである。データ・パルス３５２は制御モジュールのカウンタにより発生し た信号である。各タイム・フレームには異なる２５６可能タイム・インターバル ３５２がある。第１１図は２つのタイム・フレーム部分を示している。入力信号 ３５４は、シングル・チャネル制御モジュールの入力端子に現れる典型的な信号 である。出力信号３５６はシングル・チャネル制御モジュールの出力端子に現れ る典型的な信号である。信号３５８及び３６０は本発明の他の出力端子から得ら れる代替的な信号である。信号３６２はバス上に現れる。 第１２図を参照すると、本発明の制御モジュール、制御システム及び方法は、 任意数Ｋの段又はレベルの論理３０１を有すると共に、各段又はレベルが任意数 Ｎの入力３０２を有する組み合わせ論理回路３００に同等な制御回路を直列多重 バス上に構築可能にしている。論理ゲート３０３は複数のＯＲとして示されてい るが、この方法は各ゲートをＯＲ、ＡＮＤ、ＮＡＮＤ、ＮＯＲ、又はＥＸＣＬＵ ＳＩＶＥ−ＯＲゲートとしてもよい。１つの出力装置のみを示しているが、この 方法は他の出力装置を任意の段又はレベルの出力、例えば３０５に接続可能にす る。 本発明の好ましい実施の形態を詳細に説明したが、請求の範囲に記載した本発 明の範囲から逸脱することなく、本発明には多くの変形を構成し得ることを理解 すべきである。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 カーター，マイクル バロン アメリカ合衆国 27705 ノース カロラ イナ州ダーハム，ストレバー ストリート 1921

Claims (1)

1. 【特許請求の範囲】 １．複数の入力信号に応答して少なくとも１つの出力装置を制御する制御シス テムにおいて、 複数の制御モジュールに関連して選択した時間に前記複数の制御モジュールか らバスへ複数の入力信号を転送する手段と、 前記複数の制御モジュールのうちの１つに対する入力信号と前記複数の制御モ ジュールにより前記バスへ転送された前記複数の入力信号との両方に応答し、前 記選択した時間のうちの一方に関連した前記複数の制御モジュールのうちの１つ にて、選択した時間の他方に関連した前記複数の制御モジュールのうちの少なく とも１つの他方へ出力信号をフィードフォワードさせて前記出力装置を制御させ る手段と を備えている制御システム。 ２．前記選択した時間は前記複数の制御モジュールに関連したクロック信号の 異なる複数のタイム・スロットであることを特徴とする請求項１記載の制御シス テム。 ３．前記制御モジュールのうちの少なくとも２つは、共に異なる複数のタイム ・スロットのうちの１つに関連されて１つの段の組み合わせ論理を形成させるこ とを特徴とする請求項２記載の制御システム。 ４．少なくとも２つの付加的な制御モジュールは、共に異なる複数のタイム・ スロットのうちの他の１つに関連されて他の段の組み合わせ論理を形成させるこ とを特徴とする請求項３記載の制御システム。 ５．他の少なくとも２つの付加的な制御モジュールは、同一の第３のタイム・ スロットに関連されて第３の段の組み合わせ論理を形成させることを特徴とする 請求項４記載の制御システム。 ６．少なくとも３つの付加的な制御モジュールは、他のタイム・スロットに関 連されて他の段に対する少なくとも３つの入力と共に他の段の組み合わせ論理を 形成させることを特徴とする請求項３記載の制御システム。 ７．前記バスは同期時分割多重バスであることを特徴とする請求項１記載の制 御システム。 ８．前記バスは直列バスであることを特徴とする請求項１記載の制御システム 。 ９．前記複数の制御モジュールのそれぞれは、 出力装置と通信をする出力端子と、 フィードフォワード出力信号を発生する他の出力端子と を有することを特徴とする請求項１記載の制御システム。 １０．前記フィードフォワード出力信号を前記フィードフォワード出力端子に 供給すべきかどうかを選択する手段を含むことを特徴とする請求項９記載の制御 システム。 １１．前記選択する手段は電子的に消去可能なプログラマブル読み出し専用メ モリを含むことを特徴とする請求項７記載の制御システム。 １２．前記制御モジュールは２つのチャネルを有すると共に、各チャネルは１ つの入力端子、１つの出力端子、及び他の出力端子を有することを特徴とする請 求項１記載の制御システム。 １３．複数の信号を前記制御モジュールの２つのチャネルのうちの１つから前 記２つのチャネルの他方へフィードフォワードさせる手段を含むことを特徴とす る請求項１２記載の制御システム。 １４．前記制御モジュールに対して内部的にのみ前記複数のチャネルのうちの １つから前記複数のチャネルのうちの他方へ複数の信号をフィードフォワードさ せる手段を含むことを特徴とする請求項１２記載の制御システム。 １５．複数の入力信号に応答して少なくとも１つの出力装置を制御する方法に おいて、 複数の制御モジュールに関連して選択された時間に前記複数の制御モジュール からバスへ入力信号を転送するステップと、 前記選択した複数の時間のうちの１つに関連した前記複数の制御モジュールの うちの１つから、前記選択した複数の時間の他方に関連した前記複数の制御モジ ュールのうちの少なくとも他方の１つへ出力信号をフィードフォワードするステ ップであって、前記出力信号が前記複数の制御モジュールのうちの１つに対する 入力信号と前記複数の制御モジュールにより前記バスへ転送された複数の入力信 号との両方に応答するステップと を含む前記方法。 １６．前記複数の入力信号は、単一ビットの２進数信号であることを特徴とす る請求項１５記載の方法。 １７．前記転送するステップは、少なくとも２つの制御モジュールからの入力 信号を同一の関連時間に転送するステップを含むことを特徴とする請求項１５記 載の方法。 １８．前記出力装置は前記複数の制御モジュールのうちの１つの出力に接続さ れていることを特徴とする請求項１５記載の方法。 １９．ワイヤード・オアとしてバスを用いて前記転送された複数の入力信号か ら結果の出力信号を発生させるステップを含むことを特徴とする請求項１５記載 の方法。 ２０．複数の入力信号をバスに転送する手段と、 前記複数の入力信号と選択に基づいた前記バスの論理状態とに応答して出力信 号を供給する手段と を含む制御モジュール。 ２１．前記制御モジュールは２つのチャネルを有すると共に、各チャネルがバ スへ複数の入力信号を転送する異なる時間に関連され、かつ出力信号を供給する 別個の手段を有することを特徴とする請求項２０記載の制御モジュール。 ２２．前記２つのチャネルのうちの１つの前記出力信号を前記２つのチャネル のうちの他方の入力へフィードフォワードする手段を含むことを特徴とする請求 項２１記載の制御システム。 ２３．前記フィードフォワードする手段は完全に前記制御モジュール内に存在 することを特徴とする請求項２２記載の制御システム。 ２４．前記フィードフォワードする手段をフィードフォワードすることから選 択的にディセーブルさせる手段を含むことを特徴とする請求項２２記載の制御シ ステム。