JPH0950268A - 表示システム - Google Patents
表示システムInfo
- Publication number
- JPH0950268A JPH0950268A JP7221060A JP22106095A JPH0950268A JP H0950268 A JPH0950268 A JP H0950268A JP 7221060 A JP7221060 A JP 7221060A JP 22106095 A JP22106095 A JP 22106095A JP H0950268 A JPH0950268 A JP H0950268A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- display
- signal
- initialization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【課題】 本発明はシステムリセットを行なってシステ
ムを立ち上げるとき、走査信号ＦＬＭ’の出力を一時的
に中止して、表示モジュールの画面が乱れないようにす
る。 【解決手段】 ＣＰＵ回路によってタイミングコントロ
ーラ６に設けられている大容量のメモリアクセス機能や
スマートアドレスレジスタ、表示デューティレジスタ、
表示スタートラスタアドレスレジスタなどの各種のレジ
スタ４などのイニシャライズが終了するまで、アンドゲ
ート回路２１を閉状態にして、走査信号ＦＬＭ’が出力
されないようにし、前記各レジスタ４のイニシャライズ
が終了して、前記ＣＰＵ回路からイニシャライズ終了信
号が出力されたとき、前記アンドゲート回路２１を開状
態にして、走査信号ＦＬＭ’の出力を開始する。
ムを立ち上げるとき、走査信号ＦＬＭ’の出力を一時的
に中止して、表示モジュールの画面が乱れないようにす
る。 【解決手段】 ＣＰＵ回路によってタイミングコントロ
ーラ６に設けられている大容量のメモリアクセス機能や
スマートアドレスレジスタ、表示デューティレジスタ、
表示スタートラスタアドレスレジスタなどの各種のレジ
スタ４などのイニシャライズが終了するまで、アンドゲ
ート回路２１を閉状態にして、走査信号ＦＬＭ’が出力
されないようにし、前記各レジスタ４のイニシャライズ
が終了して、前記ＣＰＵ回路からイニシャライズ終了信
号が出力されたとき、前記アンドゲート回路２１を開状
態にして、走査信号ＦＬＭ’の出力を開始する。
Description
【０００１】
【発明の属する技術分野】本発明は、コンピュータの表
示装置やワードプロセッサの表示装置など、各種電子装
置の表示装置として使用される表示システムに関する。
示装置やワードプロセッサの表示装置など、各種電子装
置の表示装置として使用される表示システムに関する。
【０００２】
【従来の技術】コンピュータやワードプロセッサなどの
出力装置として使用される表示システムでは、表示のち
らつきを防止するため、従来、種々の技術が提案されて
いる。例えば、特開平０４−２１６５９２号公報に開示
されている「表示制御装置」では、表示制御装置の駆動
電圧が低下しても、ＬＣＤ表示装置に表示されるグラフ
ィックと、キャラクタとを合成した画面がちらつかない
ようにする。また、特開平０１−２７３０９４号で開示
されている「ＬＣＤ階調表示制御装置」では、特定数以
上の奇数フレームを同期として、フレームレートモジュ
レーションを行なうことにより、表示特性が低下しない
ようにする。
出力装置として使用される表示システムでは、表示のち
らつきを防止するため、従来、種々の技術が提案されて
いる。例えば、特開平０４−２１６５９２号公報に開示
されている「表示制御装置」では、表示制御装置の駆動
電圧が低下しても、ＬＣＤ表示装置に表示されるグラフ
ィックと、キャラクタとを合成した画面がちらつかない
ようにする。また、特開平０１−２７３０９４号で開示
されている「ＬＣＤ階調表示制御装置」では、特定数以
上の奇数フレームを同期として、フレームレートモジュ
レーションを行なうことにより、表示特性が低下しない
ようにする。
【０００３】
【発明が解決しようとする課題】しかしながら、これら
の各表示制御装置をも含む、一般的な表示制御装置で
は、次に述べるような問題があった。すなわち、通常の
表示システムは、図４に示す如くタイミングコントロー
ラ１０１からＶＲＡＭアドレスデータＭＡと、ラスタア
ドレスデータＲＡとを出力して、フレームバッファ１０
２に格納されている各キャラクタに対応するフォントデ
ータを指定して、文字発生器１０３から前記フォントデ
ータをラスタ単位で出力させ、文字データＭＤとしてこ
れを取り込む。そして、タイミングコントローラ１０１
によって、前記文字データＭＤから表示データＬＵ０−
３、ＬＤ０−３を生成し、これをＬＣＤモジュール１０
４のカラムドライバ１０５に供給しながら、走査信号Ｆ
ＬＭと、走査信号Ｍと、走査信号ＣＬ１と、走査信号Ｃ
Ｌ２とを生成して、これらを前記カラムドライバ１０５
と、コモンドライバ１０６とに供給し、ＬＣＤモジュー
ル１０４を構成するＬＣＤパネル１０７上に、前記フレ
ームバッファ１０２に格納されている各フレームの内容
を表示させる。
の各表示制御装置をも含む、一般的な表示制御装置で
は、次に述べるような問題があった。すなわち、通常の
表示システムは、図４に示す如くタイミングコントロー
ラ１０１からＶＲＡＭアドレスデータＭＡと、ラスタア
ドレスデータＲＡとを出力して、フレームバッファ１０
２に格納されている各キャラクタに対応するフォントデ
ータを指定して、文字発生器１０３から前記フォントデ
ータをラスタ単位で出力させ、文字データＭＤとしてこ
れを取り込む。そして、タイミングコントローラ１０１
によって、前記文字データＭＤから表示データＬＵ０−
３、ＬＤ０−３を生成し、これをＬＣＤモジュール１０
４のカラムドライバ１０５に供給しながら、走査信号Ｆ
ＬＭと、走査信号Ｍと、走査信号ＣＬ１と、走査信号Ｃ
Ｌ２とを生成して、これらを前記カラムドライバ１０５
と、コモンドライバ１０６とに供給し、ＬＣＤモジュー
ル１０４を構成するＬＣＤパネル１０７上に、前記フレ
ームバッファ１０２に格納されている各フレームの内容
を表示させる。
【０００４】この場合、前記タイミングコントローラ１
０１内のＦＬＭ信号発生回路では、図５に示す如くシス
テムリセットを行なってシステムを立ち上げる際、オア
ゲート回路１１０を介して入力されるリセット信号でリ
セットされ、以後走査信号ＣＬ１が入力される毎に、カ
ウントアップするカウンタ回路１１１から出力されるカ
ウント値が指定された値になる毎に、コンパレータ回路
１１２によって前記カウンタ回路１１１から出力される
カウント値と、ラッチ回路１１３に設定されている表示
デューティの値との一致が検出されて、アンドゲート回
路１１４からリセット信号が出力され、前記カウンタ回
路１１１がリセットされる。このとき、反転入力型のア
ンドゲート回路１１５でこれが検出されて、アンドゲー
ト回路１１６、２つのＤ型フリップフロップ回路１１
７、１１８によって構成される組み合わせ回路により走
査信号ＦＬＭが生成され、これが前記ＬＣＤモジュール
１０４に供給される。
０１内のＦＬＭ信号発生回路では、図５に示す如くシス
テムリセットを行なってシステムを立ち上げる際、オア
ゲート回路１１０を介して入力されるリセット信号でリ
セットされ、以後走査信号ＣＬ１が入力される毎に、カ
ウントアップするカウンタ回路１１１から出力されるカ
ウント値が指定された値になる毎に、コンパレータ回路
１１２によって前記カウンタ回路１１１から出力される
カウント値と、ラッチ回路１１３に設定されている表示
デューティの値との一致が検出されて、アンドゲート回
路１１４からリセット信号が出力され、前記カウンタ回
路１１１がリセットされる。このとき、反転入力型のア
ンドゲート回路１１５でこれが検出されて、アンドゲー
ト回路１１６、２つのＤ型フリップフロップ回路１１
７、１１８によって構成される組み合わせ回路により走
査信号ＦＬＭが生成され、これが前記ＬＣＤモジュール
１０４に供給される。
【０００５】このため、システムリセット時に、ＣＰＵ
回路によって前記タイミングコントローラ１０１に設け
られている大容量のメモリアクセス機能やスタートアド
レスレジスタ、表示デューティレジスタ、表示スタート
ラスタアドレスレジスタなどの各種レジスタなどの初期
化（イニシャライズ）を行なうとき、初期化処理が終了
する前に、前記ＦＬＭ信号発生回路から走査信号ＦＬＭ
が自動的に出力されて、ＬＣＤモジュール１０４を構成
するＬＣＤパネル１０７の画面が乱れてしまうという問
題があった。そこで、このような問題を解決する方法と
して、タイミングコントローラ１０１内のＦＬＭ信号発
生回路をシステムリセットするための専用リセット回路
と、タイミングコントローラ１０１内の他の回路をシス
テムリセットするための専用リセット回路とを設け、シ
ステムリセットを行なうとき、これら各専用リセット回
路によって、タイミングコントローラ１０１内に設けら
れた大容量のメモリアクセス機能やスタートアドレスレ
ジスタ、表示デューティレジスタ、表示スタートラスタ
アドレスレジスタなどの各種レジスタなどをイニシャラ
イズした後、ＦＬＭ信号発生回路をシステムリセットす
るようにすることも考えられる。
回路によって前記タイミングコントローラ１０１に設け
られている大容量のメモリアクセス機能やスタートアド
レスレジスタ、表示デューティレジスタ、表示スタート
ラスタアドレスレジスタなどの各種レジスタなどの初期
化（イニシャライズ）を行なうとき、初期化処理が終了
する前に、前記ＦＬＭ信号発生回路から走査信号ＦＬＭ
が自動的に出力されて、ＬＣＤモジュール１０４を構成
するＬＣＤパネル１０７の画面が乱れてしまうという問
題があった。そこで、このような問題を解決する方法と
して、タイミングコントローラ１０１内のＦＬＭ信号発
生回路をシステムリセットするための専用リセット回路
と、タイミングコントローラ１０１内の他の回路をシス
テムリセットするための専用リセット回路とを設け、シ
ステムリセットを行なうとき、これら各専用リセット回
路によって、タイミングコントローラ１０１内に設けら
れた大容量のメモリアクセス機能やスタートアドレスレ
ジスタ、表示デューティレジスタ、表示スタートラスタ
アドレスレジスタなどの各種レジスタなどをイニシャラ
イズした後、ＦＬＭ信号発生回路をシステムリセットす
るようにすることも考えられる。
【０００６】しかしながら、このようにすると、専用リ
セット回路を２つ用意しなければならず、その分だけ、
回路規模が大きくなってしまうとともに、制御線の本数
が増えて回路の占有面積が増大してしまうという問題が
あった。この点について、上述した特開平０４−２１６
５９２号公報で開示されている「表示制御装置」や特開
平０１−２７３０９４号で開示されている「ＬＣＤ階調
表示制御装置」では、何等、記載されていない。本発明
は上記の事情に鑑み、システムリセットを行なってシス
テムを立ち上げるとき、タイミングコントローラ内に設
けられているイニシャライズが必要な部分の初期化が完
了するまで、表示モジュール側の駆動を停止し、初期化
が完了した後、前記表示モジュールの駆動を開始し、こ
れによってリセット直後において、この表示モジュール
の画面が乱れないようにすることができる表示システム
を提供することを目的としている。
セット回路を２つ用意しなければならず、その分だけ、
回路規模が大きくなってしまうとともに、制御線の本数
が増えて回路の占有面積が増大してしまうという問題が
あった。この点について、上述した特開平０４−２１６
５９２号公報で開示されている「表示制御装置」や特開
平０１−２７３０９４号で開示されている「ＬＣＤ階調
表示制御装置」では、何等、記載されていない。本発明
は上記の事情に鑑み、システムリセットを行なってシス
テムを立ち上げるとき、タイミングコントローラ内に設
けられているイニシャライズが必要な部分の初期化が完
了するまで、表示モジュール側の駆動を停止し、初期化
が完了した後、前記表示モジュールの駆動を開始し、こ
れによってリセット直後において、この表示モジュール
の画面が乱れないようにすることができる表示システム
を提供することを目的としている。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
めに本発明は、タイミングコントローラによって各種の
走査信号を生成して、これらの各走査信号とともに、表
示対象となる画像の内容を示す表示データを表示モジュ
ールに供給して画面表示させる表示システムにおいて、
前記タイミングコントローラのイニシャライズが終了す
るまで、前記タイミングコントローラで生成される走査
信号のうち、予め指定されている走査信号の出力を中止
し、前記タイミングコントローラのイニシャライズが終
了した後、出力を中止していた走査信号の出力を開始
し、これによって、イニシャライズ時における表示モジ
ュールの画面が乱れないようにすることを特徴としてい
る。
めに本発明は、タイミングコントローラによって各種の
走査信号を生成して、これらの各走査信号とともに、表
示対象となる画像の内容を示す表示データを表示モジュ
ールに供給して画面表示させる表示システムにおいて、
前記タイミングコントローラのイニシャライズが終了す
るまで、前記タイミングコントローラで生成される走査
信号のうち、予め指定されている走査信号の出力を中止
し、前記タイミングコントローラのイニシャライズが終
了した後、出力を中止していた走査信号の出力を開始
し、これによって、イニシャライズ時における表示モジ
ュールの画面が乱れないようにすることを特徴としてい
る。
【０００８】
【発明の実施の形態】以下、本発明を図面に示した形態
例に基づいて詳細に説明する。図１は本発明による表示
システムの一形態例を示すブロック図である。この図に
示す表示システム１は、表示対象となるフレームの内容
が書き込まれ、入力されたＶＲＡＭアドレスデータＭＡ
に応じた番地に書き込まれているキャラクタデータを出
力するフレームバッファ２と、このフレームバッファ２
から出力されるキャラクタデータおよび入力されたラス
タアドレスデータＭＡに応じた文字データＭＤを出力す
る文字発生器３と、各種のレジスタ４やＦＬＭ’発生回
路５などを有し、ＣＰＵ回路（図示は省略する）などか
ら出力される制御信号に基づき、ＶＲＡＭアドレスデー
タＭＡやラスタアドレスデータＭＡを生成して、前記フ
レームバッファ２と、前記文字発生器３とを制御しなが
ら、文字データＭＤを取り込む処理、前記文字データＭ
Ｄに基づき、表示データＬＵ０−３、ＬＤ０−３を生成
する処理、走査信号ＦＬＭ’、走査信号Ｍ、走査信号Ｃ
Ｌ１、走査信号ＣＬ２を生成する処理などを行なうタイ
ミングコントローラ６と、このタイミングコントローラ
６から出力される走査信号ＦＬＭ’、走査信号Ｍ、走査
信号ＣＬ１、走査信号ＣＬ２に基づき、前記タイミング
コントローラ６から出力される表示データＬＵ０−３、
ＬＤ０−３を取り込んで、画像を表示するＬＣＤモジュ
ール７とを備えている。
例に基づいて詳細に説明する。図１は本発明による表示
システムの一形態例を示すブロック図である。この図に
示す表示システム１は、表示対象となるフレームの内容
が書き込まれ、入力されたＶＲＡＭアドレスデータＭＡ
に応じた番地に書き込まれているキャラクタデータを出
力するフレームバッファ２と、このフレームバッファ２
から出力されるキャラクタデータおよび入力されたラス
タアドレスデータＭＡに応じた文字データＭＤを出力す
る文字発生器３と、各種のレジスタ４やＦＬＭ’発生回
路５などを有し、ＣＰＵ回路（図示は省略する）などか
ら出力される制御信号に基づき、ＶＲＡＭアドレスデー
タＭＡやラスタアドレスデータＭＡを生成して、前記フ
レームバッファ２と、前記文字発生器３とを制御しなが
ら、文字データＭＤを取り込む処理、前記文字データＭ
Ｄに基づき、表示データＬＵ０−３、ＬＤ０−３を生成
する処理、走査信号ＦＬＭ’、走査信号Ｍ、走査信号Ｃ
Ｌ１、走査信号ＣＬ２を生成する処理などを行なうタイ
ミングコントローラ６と、このタイミングコントローラ
６から出力される走査信号ＦＬＭ’、走査信号Ｍ、走査
信号ＣＬ１、走査信号ＣＬ２に基づき、前記タイミング
コントローラ６から出力される表示データＬＵ０−３、
ＬＤ０−３を取り込んで、画像を表示するＬＣＤモジュ
ール７とを備えている。
【０００９】そして、タイミングコントローラ６からＶ
ＲＡＭアドレスデータＭＡと、ラスタアドレスデータＲ
Ａとを出力して、フレームバッファ２に格納されている
各キャラクタデータに対応するフォントデータを指定し
て、これをラスタ単位で取り込み、表示データＬＵ０−
３、ＬＤ０−３を生成するとともに、走査信号ＦＬＭ’
と、走査信号Ｍと、走査信号ＣＬ１と、走査信号ＣＬ２
とを生成して、これらをＬＣＤモジュール７に供給し
て、このＬＣＤモジュール７上に、前記フレームバッフ
ァ２に格納されている各フレームの内容を表示させる。
ＲＡＭアドレスデータＭＡと、ラスタアドレスデータＲ
Ａとを出力して、フレームバッファ２に格納されている
各キャラクタデータに対応するフォントデータを指定し
て、これをラスタ単位で取り込み、表示データＬＵ０−
３、ＬＤ０−３を生成するとともに、走査信号ＦＬＭ’
と、走査信号Ｍと、走査信号ＣＬ１と、走査信号ＣＬ２
とを生成して、これらをＬＣＤモジュール７に供給し
て、このＬＣＤモジュール７上に、前記フレームバッフ
ァ２に格納されている各フレームの内容を表示させる。
【００１０】この場合、前記ＬＣＤモジュール７は、前
記タイミングコントローラ６から出力される走査信号Ｆ
ＬＭ’、走査信号Ｍ、走査信号ＣＬ１に基づき、コモン
駆動電圧を生成するコモンドライバ８と、前記タイミン
グコントローラ６から出力される表示データＬＵ０−
３、ＬＤ０−３、走査信号ＦＬＭ’、走査信号Ｍ、走査
信号ＣＬ１、走査信号ＣＬ２に基づき、カラム駆動電圧
を生成するカラムドライバ９と、マトリックス状に配置
された複数の画素を持ち、前記コモンドライバ８から出
力されるコモン駆動電圧および前記カラムドライバ９か
ら出力されるカラム駆動電圧に基づき、前記各画素をオ
ン／オフさせて、画像を表示するＬＣＤパネル１０とを
備えている。
記タイミングコントローラ６から出力される走査信号Ｆ
ＬＭ’、走査信号Ｍ、走査信号ＣＬ１に基づき、コモン
駆動電圧を生成するコモンドライバ８と、前記タイミン
グコントローラ６から出力される表示データＬＵ０−
３、ＬＤ０−３、走査信号ＦＬＭ’、走査信号Ｍ、走査
信号ＣＬ１、走査信号ＣＬ２に基づき、カラム駆動電圧
を生成するカラムドライバ９と、マトリックス状に配置
された複数の画素を持ち、前記コモンドライバ８から出
力されるコモン駆動電圧および前記カラムドライバ９か
ら出力されるカラム駆動電圧に基づき、前記各画素をオ
ン／オフさせて、画像を表示するＬＣＤパネル１０とを
備えている。
【００１１】そして、前記タイミングコントローラ６か
ら出力される各表示フレームの先頭ラインを示す走査信
号ＦＬＭ’と、前記ＬＣＤパネル１０を交流駆動するの
に必要な走査信号Ｍと、前記カラムドライバ９に表示デ
ータＬＵ０−３、ＬＤ０−３をラッチさせるのに必要な
走査信号ＣＬ１と、前記カラムドライバ９でラッチさせ
た表示データＬＵ０−３、ＬＤ０−３をシフトさせるの
に必要なシフトクロックとなる走査信号ＣＬ２とに基づ
き、前記タイミングコントローラ６から出力される表示
データＬＵ０−３、ＬＤ０−３を取り込んで、この表示
データＬＵ０−３、ＬＤ０−３で示される画像を画面表
示する。
ら出力される各表示フレームの先頭ラインを示す走査信
号ＦＬＭ’と、前記ＬＣＤパネル１０を交流駆動するの
に必要な走査信号Ｍと、前記カラムドライバ９に表示デ
ータＬＵ０−３、ＬＤ０−３をラッチさせるのに必要な
走査信号ＣＬ１と、前記カラムドライバ９でラッチさせ
た表示データＬＵ０−３、ＬＤ０−３をシフトさせるの
に必要なシフトクロックとなる走査信号ＣＬ２とに基づ
き、前記タイミングコントローラ６から出力される表示
データＬＵ０−３、ＬＤ０−３を取り込んで、この表示
データＬＵ０−３、ＬＤ０−３で示される画像を画面表
示する。
【００１２】また、前記タイミングコントローラ６内に
あるＦＬＭ’発生回路５は、図２に示す如く入力された
各リセット信号ＲＥＳＥＴの論理和をとるオアゲート回
路１１と、このオアゲート回路１１からリセット信号が
出力される毎に、リセットされ、走査信号ＣＬ１が入力
される毎にカウントアップする８ビットのカウンタ回路
１２と、前記ＣＰＵ回路からライト信号ＷＲが出力され
たとき、このライト信号ＷＲとともに出力される、１フ
レーム中のライン数を示す表示デューティデータを取り
込んでラッチする８ビットのラッチ回路１３と、このラ
ッチ回路１３にラッチされている表示デューティデータ
の値と前記カウンタ回路１２から出力されるカウント結
果とを比較し、これらが一致しているとき、一致信号を
生成し、これをリセット信号として出力する８ビットの
コンパレータ回路１４と、走査信号ＣＬ１が入力されて
いるとき、前記コンパレータ回路１４から出力されるリ
セット信号を通過させて、前記オアゲート回路１１に供
給するアンドゲート回路１５とを備えている。
あるＦＬＭ’発生回路５は、図２に示す如く入力された
各リセット信号ＲＥＳＥＴの論理和をとるオアゲート回
路１１と、このオアゲート回路１１からリセット信号が
出力される毎に、リセットされ、走査信号ＣＬ１が入力
される毎にカウントアップする８ビットのカウンタ回路
１２と、前記ＣＰＵ回路からライト信号ＷＲが出力され
たとき、このライト信号ＷＲとともに出力される、１フ
レーム中のライン数を示す表示デューティデータを取り
込んでラッチする８ビットのラッチ回路１３と、このラ
ッチ回路１３にラッチされている表示デューティデータ
の値と前記カウンタ回路１２から出力されるカウント結
果とを比較し、これらが一致しているとき、一致信号を
生成し、これをリセット信号として出力する８ビットの
コンパレータ回路１４と、走査信号ＣＬ１が入力されて
いるとき、前記コンパレータ回路１４から出力されるリ
セット信号を通過させて、前記オアゲート回路１１に供
給するアンドゲート回路１５とを備えている。
【００１３】さらに、このタイミングコントローラ６内
にあるＦＬＭ’発生回路５は、前記カウンタ回路１２か
ら出力されるカウント結果が“０”になる毎に、フレー
ム先頭信号を生成する反転入力型のアンドゲート回路１
６と、図３の（ｂ）に示す如く走査信号ＣＬ１が入力さ
れているとき、前記アンドゲート回路１６から出力され
るフレーム先頭信号を取込み、図３の（ｃ）に示す如く
走査信号ＦＬＭを生成するアンドゲート回路１７と、図
３の（ａ）に示す如くタイミングコントローラ６を動作
させるシステムクロック信号ＭＣＬＫおよび反転システ
ムクロック信号ＭＣＬＫに基づき、前記アンドゲート回
路１７から出力される走査信号ＦＬＭの出力タイミング
を調整する２つのＤ型フリップフロップ回路１８、１９
と、リセット信号ＲＥＳＥＴが入力されたとき、リセッ
トされ、前記ＣＰＵ回路が前記タイミングコントローラ
６に設けられている各レジスタ４などのイニシャライズ
が終了して、同期回路（図示は省略する）からライト信
号が出力されたとき、前記ＣＰＵ回路から出力されるイ
ニシャライズ終了信号をラッチするラッチ回路２０と、
このラッチ回路２０によってイニシャライズ終了信号が
ラッチされているとき、前記Ｄ型フリップフロップ１９
から出力される走査信号ＦＬＭを取込み、図３の（ｄ）
に示す如くＮフレーム目以降に、走査信号ＦＬＭ’を生
成するアンドゲート回路２１とを備えている。
にあるＦＬＭ’発生回路５は、前記カウンタ回路１２か
ら出力されるカウント結果が“０”になる毎に、フレー
ム先頭信号を生成する反転入力型のアンドゲート回路１
６と、図３の（ｂ）に示す如く走査信号ＣＬ１が入力さ
れているとき、前記アンドゲート回路１６から出力され
るフレーム先頭信号を取込み、図３の（ｃ）に示す如く
走査信号ＦＬＭを生成するアンドゲート回路１７と、図
３の（ａ）に示す如くタイミングコントローラ６を動作
させるシステムクロック信号ＭＣＬＫおよび反転システ
ムクロック信号ＭＣＬＫに基づき、前記アンドゲート回
路１７から出力される走査信号ＦＬＭの出力タイミング
を調整する２つのＤ型フリップフロップ回路１８、１９
と、リセット信号ＲＥＳＥＴが入力されたとき、リセッ
トされ、前記ＣＰＵ回路が前記タイミングコントローラ
６に設けられている各レジスタ４などのイニシャライズ
が終了して、同期回路（図示は省略する）からライト信
号が出力されたとき、前記ＣＰＵ回路から出力されるイ
ニシャライズ終了信号をラッチするラッチ回路２０と、
このラッチ回路２０によってイニシャライズ終了信号が
ラッチされているとき、前記Ｄ型フリップフロップ１９
から出力される走査信号ＦＬＭを取込み、図３の（ｄ）
に示す如くＮフレーム目以降に、走査信号ＦＬＭ’を生
成するアンドゲート回路２１とを備えている。
【００１４】そして、システムリセットを行なってシス
テムを立ち上げるときに、カウンタ回路１２をリセット
して、走査信号ＣＬ１が入力される毎に、これをカウン
トし、このカウント動作で得られたカウント値が、前記
ＣＰＵ回路から出力された表示デューティデータの値と
一致する毎に、前記カウント回路１２のカウント値を
“０”にリセットして、走査信号ＦＬＭを生成する。こ
の後、前記ＣＰＵ回路からイニシャライズ終了信号が出
力されたとき、アンドゲート回路２１を通過状態にし
て、前記走査信号ＦＬＭから走査信号ＦＬＭ’を生成
し、これを前記ＬＣＤモジュール７に供給する。
テムを立ち上げるときに、カウンタ回路１２をリセット
して、走査信号ＣＬ１が入力される毎に、これをカウン
トし、このカウント動作で得られたカウント値が、前記
ＣＰＵ回路から出力された表示デューティデータの値と
一致する毎に、前記カウント回路１２のカウント値を
“０”にリセットして、走査信号ＦＬＭを生成する。こ
の後、前記ＣＰＵ回路からイニシャライズ終了信号が出
力されたとき、アンドゲート回路２１を通過状態にし
て、前記走査信号ＦＬＭから走査信号ＦＬＭ’を生成
し、これを前記ＬＣＤモジュール７に供給する。
【００１５】このように、この形態例においては、ＣＰ
Ｕ回路によってタイミングコントローラ６に設けられて
いる大容量のメモリアクセス機能やスタートアドレスレ
ジスタ、表示デューティレジスタ、表示スタートラスタ
アドレスレジスタなどの各種のレジスタ４などのイニシ
ャライズが終了するまで、アンドゲート回路２１を閉状
態にして、走査信号ＦＬＭ’が出力されないようにし、
前記各レジスタ４のイニシャライズが終了して、前記Ｃ
ＰＵ回路からイニシャライズ終了信号が出力されたと
き、前記アンドゲート回路２１を開状態にして、走査信
号ＦＬＭ’の出力を開始するようにしたので、システム
リセットを行なってシステムを立ち上げるとき、タイミ
ングコントローラ６内に設けられているイニシャライズ
が必要な部分の初期化が完了するまで、ＬＣＤモジュー
ル７側の駆動を停止し、初期化が完了した後、前記ＬＣ
Ｄモジュール７の駆動を開始し、これによってリセット
直後において、このＬＣＤモジュール７の画面が乱れな
いようにすることができる。
Ｕ回路によってタイミングコントローラ６に設けられて
いる大容量のメモリアクセス機能やスタートアドレスレ
ジスタ、表示デューティレジスタ、表示スタートラスタ
アドレスレジスタなどの各種のレジスタ４などのイニシ
ャライズが終了するまで、アンドゲート回路２１を閉状
態にして、走査信号ＦＬＭ’が出力されないようにし、
前記各レジスタ４のイニシャライズが終了して、前記Ｃ
ＰＵ回路からイニシャライズ終了信号が出力されたと
き、前記アンドゲート回路２１を開状態にして、走査信
号ＦＬＭ’の出力を開始するようにしたので、システム
リセットを行なってシステムを立ち上げるとき、タイミ
ングコントローラ６内に設けられているイニシャライズ
が必要な部分の初期化が完了するまで、ＬＣＤモジュー
ル７側の駆動を停止し、初期化が完了した後、前記ＬＣ
Ｄモジュール７の駆動を開始し、これによってリセット
直後において、このＬＣＤモジュール７の画面が乱れな
いようにすることができる。
【００１６】また、上述した形態例においては、ＦＬ
Ｍ’発生回路５にリセット信号ＲＥＳＥＴが入力される
と、走査信号ＦＬＭ’がノン・アクティブになるが、こ
の場合も、タイミングコントローラ６内にある各レジス
タ４の再設定が終了した後、ＣＰＵ回路から再度、イニ
シャライズ終了信号を出力させるようにすることによ
り、走査信号ＦＬＭ’の出力を開始させることができ
る。また、上述した形態例においては、ＣＰＵ回路から
イニシャライズ終了信号が出力されるとき、同期回路か
らライト信号を出力させて、ラッチ回路２０に前記イニ
シャライズ終了信号をラッチさせるようにしているが、
このような同期回路として、ＣＰＵ回路によってアドレ
スが割り当てられ、前記ＣＰＵ回路などから出力される
ライトパルスに同期して、ライト信号を出力する回路を
用いることにより、簡単にライト信号を発生させること
ができ、これによってタイミングコントローラ６以外の
回路変更を最少にすることができる。また、上述した形
態例においては、タイミングコントローラ６で生成され
る走査信号ＦＬＭに対して、ゲーティングを行なって、
走査信号ＦＬＭ’を生成するようにしているが、走査信
号Ｍ、走査信号ＣＬ１、走査信号ＣＬ２などに対して、
同様な処理を行なうようにしても良い。
Ｍ’発生回路５にリセット信号ＲＥＳＥＴが入力される
と、走査信号ＦＬＭ’がノン・アクティブになるが、こ
の場合も、タイミングコントローラ６内にある各レジス
タ４の再設定が終了した後、ＣＰＵ回路から再度、イニ
シャライズ終了信号を出力させるようにすることによ
り、走査信号ＦＬＭ’の出力を開始させることができ
る。また、上述した形態例においては、ＣＰＵ回路から
イニシャライズ終了信号が出力されるとき、同期回路か
らライト信号を出力させて、ラッチ回路２０に前記イニ
シャライズ終了信号をラッチさせるようにしているが、
このような同期回路として、ＣＰＵ回路によってアドレ
スが割り当てられ、前記ＣＰＵ回路などから出力される
ライトパルスに同期して、ライト信号を出力する回路を
用いることにより、簡単にライト信号を発生させること
ができ、これによってタイミングコントローラ６以外の
回路変更を最少にすることができる。また、上述した形
態例においては、タイミングコントローラ６で生成され
る走査信号ＦＬＭに対して、ゲーティングを行なって、
走査信号ＦＬＭ’を生成するようにしているが、走査信
号Ｍ、走査信号ＣＬ１、走査信号ＣＬ２などに対して、
同様な処理を行なうようにしても良い。
【００１７】
【発明の効果】以上説明したように本発明によれば、シ
ステムリセットを行なってシステムを立ち上げるとき、
タイミングコントローラ内に設けられているイニシャラ
イズが必要な部分の初期化が完了するまで、表示モジュ
ール側の駆動を停止し、初期化が完了した後、前記表示
モジュールの駆動を開始し、これによってリセット直後
において、この表示モジュールの画面が乱れないように
することができる。
ステムリセットを行なってシステムを立ち上げるとき、
タイミングコントローラ内に設けられているイニシャラ
イズが必要な部分の初期化が完了するまで、表示モジュ
ール側の駆動を停止し、初期化が完了した後、前記表示
モジュールの駆動を開始し、これによってリセット直後
において、この表示モジュールの画面が乱れないように
することができる。
【図１】本発明による表示システムの一形態例を示すブ
ロック図である。
ロック図である。
【図２】図１に示すＦＬＭ’信号発生回路の詳細な構成
例を示す回路である。
例を示す回路である。
【図３】（ａ）乃至（ｄ）は図２に示すＦＬＭ’信号発
生回路の動作例を示すタイミング図である。
生回路の動作例を示すタイミング図である。
【図４】従来から知られている一般的な表示システムの
一例を示すブロック図である。
一例を示すブロック図である。
【図５】図４に示すタイミングコントローラ内に設けら
れるＦＬＭ信号発生回路の詳細な構成例を示す回路であ
る。
れるＦＬＭ信号発生回路の詳細な構成例を示す回路であ
る。
１ 表示システム、２ フレームバッファ、３ 文字発
生器、４ レジスタ、５ ＦＬＭ’信号発生回路、６
タイミングコントローラ、７ ＬＣＤモジュール、８
コモンドライバ、９ カラムドライバ、１０ ＬＣＤパ
ネル
生器、４ レジスタ、５ ＦＬＭ’信号発生回路、６
タイミングコントローラ、７ ＬＣＤモジュール、８
コモンドライバ、９ カラムドライバ、１０ ＬＣＤパ
ネル
Claims (1)
- 【請求項１】 タイミングコントローラによって各種の
走査信号を生成して、これらの各走査信号とともに、表
示対象となる画像の内容を示す表示データを表示モジュ
ールに供給して画面表示させる表示システムにおいて、 前記タイミングコントローラのイニシャライズが終了す
るまで、前記タイミングコントローラで生成される走査
信号のうち、予め指定されている走査信号の出力を中止
し、前記タイミングコントローラのイニシャライズが終
了した後、出力を中止していた走査信号の出力を開始
し、 これによって、イニシャライズ時における表示モジュー
ルの画面が乱れないようにすることを特徴とする表示シ
ステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7221060A JPH0950268A (ja) | 1995-08-07 | 1995-08-07 | 表示システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7221060A JPH0950268A (ja) | 1995-08-07 | 1995-08-07 | 表示システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0950268A true JPH0950268A (ja) | 1997-02-18 |
Family
ID=16760870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7221060A Pending JPH0950268A (ja) | 1995-08-07 | 1995-08-07 | 表示システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0950268A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007275459A (ja) * | 2006-04-11 | 2007-10-25 | Samii Kk | 画像表示制御装置及び遊技機 |
| CN106098004A (zh) * | 2016-08-11 | 2016-11-09 | 昆山龙腾光电有限公司 | 用于液晶显示装置的控制装置及控制方法 |
-
1995
- 1995-08-07 JP JP7221060A patent/JPH0950268A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007275459A (ja) * | 2006-04-11 | 2007-10-25 | Samii Kk | 画像表示制御装置及び遊技機 |
| CN106098004A (zh) * | 2016-08-11 | 2016-11-09 | 昆山龙腾光电有限公司 | 用于液晶显示装置的控制装置及控制方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5699076A (en) | Display control method and apparatus for performing high-quality display free from noise lines | |
| EP0149746A2 (en) | Display interface apparatus | |
| US20110063271A1 (en) | Apparatus and method for driving liquid crystal display device | |
| JP4668202B2 (ja) | タイミング信号生成回路、電子デバイス、表示装置、受像装置、及び電子デバイスの駆動方法 | |
| JPH0863135A (ja) | 情報処理装置 | |
| KR100196686B1 (ko) | 이중버퍼출력 디스플레이 시스템에서 프레임 버퍼간에 카피를 고속으로 하기 위한 장치 | |
| JP2853764B2 (ja) | Ｌｃｄドライバ | |
| JP2902290B2 (ja) | 表示制御システム | |
| JPH07175445A (ja) | メモリ内蔵液晶ドライバと液晶ディスプレイ | |
| JPS61252590A (ja) | 表示装置 | |
| JPH02217893A (ja) | 投写型液晶表示装置 | |
| US5227772A (en) | Text display apparatus and a method of displaying text | |
| JPS59231591A (ja) | 画像表示装置 | |
| JPH0950268A (ja) | 表示システム | |
| JPS63169687A (ja) | 表示装置 | |
| US5574483A (en) | Display control unit and display control method thereof | |
| JPS6016634B2 (ja) | デイスプレイ装置における図形発生方式 | |
| JP3245230B2 (ja) | 表示制御装置および表示制御方法 | |
| JPH09274475A (ja) | １台のコンピュータに複数台接続可能な表示装置 | |
| JP2003058117A (ja) | 表示装置、電子機器および表示制御方法 | |
| JP3281502B2 (ja) | 表示制御装置及び情報処理装置及び制御方法 | |
| JP2765141B2 (ja) | 外部同期制御装置 | |
| JPH1195728A (ja) | 液晶表示制御装置 | |
| JP3264520B2 (ja) | 表示制御装置 | |
| JP3074378B2 (ja) | 表示制御方法及び装置 |