JPH09504143A - ステップ付きキャパシタンス−電圧プロフィルを有するバラクタ・ダイオード - Google Patents

Abstract

(57)【要約】 ヘテロ構造集積回路技術で形成した、ステップ付きキャパシタンス−電圧プロフィルを有するバラクタ・ダイオード。ステップ付きキャパシタンス−電圧プロフィルをもたらす、ダイオード内の伝導を電荷シートに閉じ込めるために、ダイオード構造中のいくつかの層はパルス・ドーピングを有する。所望のキャパシタンス−電圧特性が得られるようにダイオードの構造設計を修正することができる。

Description

【発明の詳細な説明】 ステップ付きキャパシタンス−電圧プロフィルを有するバラクタ・ダイオード 発明の背景 本発明は、バラクタ・ダイオードに関し、詳細には特定のキャパシタンス−電 圧特性を有するダイオードに関する。 典型的なバラクタ・ダイオードは、連続するキャパシタンス−電圧特性または プロフィルを有する。そのプロフィルは、ダイオードの両端間に印加された電圧 の変動に従ってキャパシタンスが変化するというものである。集積回路関連で使 用されている平面状バラクタ・ダイオードは一般に、ダイオードの直列抵抗の増 加によりダイオードが使用されるにつれて、そのクォリティ・ファクタすなわち Ｑが著しく低下する。 発明の概要 本発明は、ダイオードの両端間に印加される電圧の種々の範囲でキャパシタン スが一定な、キャパシタンス−電圧プロフィルを有するバラクタ・ダイオードで ある。本発明はまた、従来の平面状バラクタ・ダイオードに比べて直列抵抗が低 い。本発明では、パルス・ドーピングを伴うヘテロ構造集積回路技術を使用して 、ダイオードの両端間の電圧によって電荷層が空乏化されたときキャパシタンス が急激に変化するように、ダイオード内の伝導を電荷シートに制限する。このキ ャパシタンスの急激な変化は、「パンチスルー」と見なされる。ダイオードの両 端間の電圧がパンチスルー領域の近傍にない場合、電圧の変動に対してキャパシ タンスはかなり一定のままとなる。この特徴により、ダイオードは、位相シフタ ・発振器、周波数逓倍器に大いに応用可能なものとなる。 図面の簡単な説明 第１図は、本発明を具休化した平面状バラクタ・ダイオードの断面図である。 第２図は、第１図に示したデバイスの機能的特徴を示すキャパシタンス−電圧 グラフである。 好ましい実施形態の説明 第１図に、本発明のバラクタ・ダイオード１０の構造を示す。デバイス１０は 、ＧａＡｓ基板１２上に分子線エピタキシ（ＭＢＥ）で成長させたものである。 基板１２上の第１の層は、後続の層を基板１２内の欠陥や不純物から分離するた めに成長させた非ドープのＧａＡｓのバッファ層１４である。基板１２上の第２ の層は、ドープ済みのＩｎＧａＡｓ層１６である。層１６は、完全に空乏化した 状態で低いデバイス直列抵抗をもたらすようにドープされている。層１６上には 、非ドープのＡｌＧａＡｓ層８が成長させてある。層８上には非ドープのＩｎＧ ａＡｓ層６が成長し、それに続いて別の非ドープのＡｌＧａＡｓ層１８が成長さ せてある。層１８の上に非ドープのＩｎＧａＡｓ層２２が形成されている。非ド ープシリコン（Ｓ１）の５０オングストロームのドーピング・パルスまたは層２ ０が、非ドープのＡｌＧａＡｓ層１８内に、非ドープＡｌＧａＡｓ層１８と非ド ープＩｎＧａＡｓ層６の接合部から２０〜３０オングストロームの距離に埋設さ れている。層１８は、埋設ドーピング・パルス２０の結果パルス・ドープされた 領域と呼ぶことができる。層１８上には非ドープのＩｎＧａＡｓ層２２が形成さ れている。層２２上にはドープ済みＡｌＧａＡｓ層２４がある。層２４は、層２ ２と２４の接合部から２０〜３０オングストロームの距離にパルスまたは層２０ と同様のドーピング・パルスまたは層２６がある結果、パルス・ドープされた領 域と呼ぶことができる。層２４上には、下のＡｌＧａＡｓ層２４の酸化を防止す るために非ドープのＧａＡｓ層２８が形成されている。層２８上には、ＧａＡｓ デバイスで一般に使用されているＡｕ／Ｇｅ／Ｎｉ接点メタライゼーションを使 用して作成されたオーム接点３０がある。ＧａＡｓデバイスで一般に使用される Ｔｉ／Ｐｔ／Ａｕメタライゼーションによりショットキー接点３１が形成されて いる。デバイス１０は、領域３２などの区域においてメサ・エッチング（たとえ ば１：４：４０の比のＨＣｌ：Ｈ₂Ｏ₂：Ｈ₂Ｏなどの化学エッチャント）または イオン・ボンバード（たとえば水素、酸素、ホウ素）による分離領域で取り囲ま れている。通常はデバイス１０を分離するために一種類の分離領域だけを使用す る。 接点３０の下の領域３４内にイオン（たとえばシリコン）注入を行うこともでき る。デバイス１０の抵抗を小さくするため、領域３４はイオン注入でドープされ ている。 第１図に示すようなＧａＡｓ基板１２上のＡｌＧａＡｓ／ＩｎＧａＡｓヘテロ 構造デバイス１０が、本発明の好ましい実施形態である。しかし、ＧａＡｓ基板 上のＡｌＧａＡｓ／ＧａＡｓやＩｎＰ基板上のＩｎＡｌＡｓ／ＩｎＧａＡｓなど 他の層構造を使って、バラクタ・ダイオード１０と同様の性能を得ることも可能 である。 構造１０の各層の厚さは、一部には、希望するキャパシタンス変化によって決 まる。ＡｌＧａＡｓ層８、１８、２４とＩｎＧａＡｓ層６、２２の厚さによって 、単位面積当りのキャパシタンスが決まる。ＡｌＧａＡｓ層１８、２４の厚さは 、ドーピング・パルスを「パンチスルー」するために必要な電圧に影響を及ぼす 。ＡｌＧａＡｓ層１８と２４の一方または両方の厚さを増すと、単位面積当りの キャパシタンスが減少し、電荷層をパンチスルーするために必要な電圧が増大す る。層２８、２４、２２、１８、６、８の厚さの合計は、パルス・ドープされた 層２０と２６のすべての電荷を空乏化させるのに必要な電圧がデバイスの破壊電 圧より小さくなるような値でなければならない。この電圧は、ドーピング・パル スのサイズ（すなわち１ｃｍ²当り電荷キャリアの数）の影響も受ける。ドーピ ングの程度が高いほどデバイスの直列抵抗は減少するが、「パンチスルー」電圧 が高くなるという犠牲を伴う。ドーピング・パルスの最適数、層の厚さ及びドー ピングの選択は、応用例ごとに変わる。 典型的な層の厚さとドーピング度は次の通りである。層２８は厚さ１５０オン グストローム。層２４は厚さ３００オングストローム。ドーピング・パルス２６ は１ｃｍ²当りの電荷キャリア２×１０¹²個、層２２は厚さ１５０オングストロ ーム。層１８は厚さ３００オングストローム。ドーピング・パルス２０は１ｃｍ² 当りの電荷キャリア１×１０¹²個、層６は厚さ１５０オングストローム、層８ は厚さ３００オングストローム、層１６は厚さ１５０オングストローム、層１６ のドーピングは１ｃｍ³当り２×１０¹⁸原子、層１４は厚さ５０００オングスト ロームである。 第２図は、キャパシタンスとデバイス１０の両端間電圧の関係を示すグラフで ある。このグラフは、２つのパルス・ドーピング領域２０、２６を有するデバイ ス１０では、３つのキャパシタンス・ステップ３６、３８、４０があることを示 している。いくらかの電圧範囲ではキャパシタンスは一定である。電圧の変化に よりキャパシタンスの変化があるときは、それは急激なキャパシタンス変化であ り、「パンチスルー」領域の点４２と４４で発生し、その結果３つのキャパシタ ンス・ステップが生じる。 単位面積（Ａ）当りのキャパシタンス（Ｃ）はｅ／ｄで決まる。ただし、「ｄ 」は層の厚さ（ｔ）、「ｅ」は層材料の誘電率である。実際には、ＩｎＧａＡｓ とＡｌＧａＡｓの誘電率は同じではないが、近似的には同じと見なすことができ る。したがって、第２図の領域３６では、ｃ／Ａ＝ｅ／（ｔ₂₈＋ｔ₂₄）で一平方 ミクロン当り約２．４フェムトファラッドになり、領域３８ではＣ／Ａ＝ｅ／（ ｔ₂₈＋ｔ₂₄＋ｔ₂₂＋ｔ₁₈）で、一平方ミクロン当り約１．２フェムトファラッド になり、領域４０ではｃ／Ａ＝ｅ／（ｔ₂₈＋ｔ₂₄＋ｔ₂₂＋ｔ₁₈＋ｔ₆＋ｔ₈）で、 一平方ミクロン当り約０．８フェムトファラッドになる。 ドーピング・パルスを「パンチスルー」するために必要な電圧は、ポワッソン 方程式を使って計算することができる。ＩｎＧａＡｓとＡｌＧａＡｓの誘電率が 同じであると仮定すると、その方程式はＶ_p＝（ｑＮ_sｄ）／ｅとなる。ただし、 「ｑ」は１つの電子上の電荷、「Ｎｓ」はシート電荷密度、「ｄ」はショットキ ー接点とドーピング・パルスの間の距離（すなわち厚さ）である。第２図におい て、Ｖ₅₂＝［ｑＮ_s52（ｔ₂₈＋ｔ₂₄）］／ｅは約１．４ボルト、Ｖ₅₄＝｛［ｑＮ_{s 52} （ｔ₂₈＋ｔ₂₄）］／ｅ｝＋｛［ｑＮ_s54（ｔ₂₈＋ｔ₂₄＋ｔ₂₂＋ｔ₁₈）］／ｅ｝ は約２．８ボルトである。 追加のキャパシタンス・ステップを設けるためにさらにパルス・ドープ層を追 加することができる。ダイオード１０の両端内に印加される電圧の所与の範囲に わたって一定なキャパシタンスを確保するために、デバイスを「パンチスルー」 領域から離すことができる。「パンチスルー」領域は遷移領域と呼ぶこともでき る。デバイス１０を「パンチスルー」領域から離すことによって、デバイス１０ の直列抵抗をそのいずれか１つの状態で小さく設定することができる。

Claims (1)

1. 【特許請求の範囲】 １． ステップ付きキャパシタンス−電圧プロフィルを有するヘテロ構造バラク タ・ダイオードであって、 ＧａＡｓ基板と、 前記ＧａＡｓ基板上に形成した第１の非ドープＧａＡｓ層と、 前記第１の非ドープＧａＡｓ層上に形成したドープＩｎＧａＡｓ層と、 前記ドープＩｎＧａＡｓ層上に形成した第１の非ドープＡｌＧａＡｓ層と、 前記第１の非ドープＡｌＧａＡｓ層上に形成した第１の非ドープＩｎＧａＡｓ 層と、 前記第１の非ドープＩｎＧａＡｓ層上に形成した第２の非ドープＡｌＧａＡｓ 層と、 前記第２の非ドープＡｌＧａＡｓ層上に形成した第１の非ドープ・シリコン層 と、 前記第１の非ドープ・シリコン層上に形成した第３の非ドープＡｌＧａＡｓ層 と、 前記第３の非ドープＡｌＧａＡｓ層上に形成した第２の非ドープＩｎＧａＡｓ 層と、 前記第２の非ドープＩｎＧａＡｓ層上に形成した第１のドープＡｌＧａＡｓ層 と、 前記第１のドープＡｌＧａＡｓ層上に形成した第２の非ドープ・シリコン層と 、 前記第２の非ドープ・シリコン層上に形成した第２のドープＡｌＧａＡｓ層と 、 前記第２のドープＡｌＧａＡｓ層上に形成した第２の非ドープＧａＡｓ層と を備えるダイオード。 ２．前記第２の非ドープＧａＡｓ層上のショットキー接点と、 前記第２の非ドープＧａＡｓ層上のオーム接点と をさらに備える請求項１に記載のダイオード。 ３．前記オーム接点を形成するためのイオン・ドープした領域を備える請求項２ に記載のダイオード。 ４．ＧａＡｓ基板と、 前記ＧａＡｓ基板上に形成した第１の非ドープＧａＡｓ層と、 前記第１の非ドープＧａＡｓ層上に形成したドープＩｎＧａＡｓ層と、 前記ドープＩｎＧａＡｓ層上に形成した、第１の非ドープＡｌＧａＡｓ層を含 む少なくとも１つの多重層と、 第１の非ドープＩｎＧａＡｓ層と、 前記第１の非ドープＩｎＧａＡｓ層上に形成した第２の非ドープＡｌＧａＡｓ 層と、 前記第２の非ドープＡｌＧａＡｓ層上に形成した第１の非ドープ・シリコン層 と、 前記第１の非ドープ・シリコン層上に形成した第３の非ドープＡｌＧａＡｓ層 と、 前記第３の非ドープＡｌＧａＡｓ層上に形成した第２の非ドープＩｎＧａＡｓ 層と、 前記第２の非ドープＩｎＧａＡｓ層上に形成した第１のドープＡｌＧａＡｓ層 と、 前記第１のドープＡｌＧａＡｓ層上に形成した第２の非ドープ・シリコン層と 、 前記第２の非ドープ・シリコン層上に形成した第２のドープＡｌＧａＡｓ層と 、 前記多重層上に形成した第２の非ドープＧａＡｓ層と を備えるバラクタ・ダイオード。 ５．ステップ付きキャパシタンス−電圧プロフィルを有するヘテロ構造バラクタ ・ダイオード（１０）であって、 ＧａＡｓ基板（１２）と、 前記ＧａＡｓ基板（１２）上に形成した厚さ約５０００オングストロームの非 ドープＧａＡｓバッファ層（１４）と、 前記非ドープＧａＡｓバッファ層（１４）上に形成した厚さ約１５０オングス トロームのドープＩｎＧａＡｓ層（１６）と、 前記ドープＩｎＧａＡｓ層（１６）上に形成した厚さ約３００オングストロー ムの第１の非ドープＡｌＧａＡｓ層（８）と、 前記第１の非ドープＡｌＧａＡｓ層（８）上に形成した厚さ約１５０オングス トロームの第１の非ドープＩｎＧａＡｓ層（６）と、 前記第１の非ドープＩｎＧａＡｓ層（６）上に形成した厚さ約３０オングスト ロームの第２の非ドープＡｌＧａＡｓ層（１８）と、 前記第２の非ドープＡｌＧａＡｓ層（１８）上に形成した厚さ約５０オングス トロームの第１の非ドープ・シリコン層（２０）と、 前記第１の非ドープ・シリコン層（２０）上に形成した厚さ約２５０オングス トロームの第３の非ドープＡｌＧａＡｓ層（１８）と、 前記第３の非ドープＡｌＧａＡｓ層（１８）上に形成した厚さ約１５０オング ストロームの第２の非ドープＩｎＧａＡｓ層（２２）と、 前記第２の非ドープＩｎＧａＡｓ層（２２）上に形成した厚さ約３０オングス トロームの第１のドープＡｌＧａＡｓ層（２４）と、 前記第１のドープＡｌＧａＡｓ層（２４）上に形成した厚さ約５０オングスト ロームの第２の非ドープ・シリコン層（２６）と、 前記第２の非ドープ・シリコン層（２６）上に形成した厚さ約２５０オングス トロームの第２のドープＡｌＧａＡｓ層（２４）と、 前記第３の非ドープＡｌＧａＡｓ層（２４）上に形成した厚さ１５０オングス トロームの非ドープＧａＡｓ層（２８）と、 前記非ドープＧａＡｓ層（２８）上にＴｉ／Ｐｔ／Ａｕメタライゼーションで 形成したショットキー接点（３１）と、 前記非ドープＧａＡｓ層（２８）上にＡｕ／Ｇｅ／Ｎｉメタライゼーションで 形成したオーム接点（３０）とを備え、 前記オーム接点（３０）と前記基板１２の間の領域（３４）がイオン注入によ ってドープされ、 前記デバイス（１０）が前記基板（１２）上のメサの形状を有するダイオード 。 ６． 前記第１の非ドープ・シリコン層（２０）が、約１×１０¹²／ｃｍ²の電 荷キャリアを有し、 前記第２の非ドープ・シリコン層（２６）が、約２×１０¹²／ｃｍ²の電荷キ ャリアを有する請求項５に記載のダイオード。