JPH09504656A - ＳｉＣ製電界効果トランジスタ及びその製造方法 - Google Patents

Abstract

(57)【要約】 ソース、ゲート、及びドレインコンタクトを有するSiCからなる電界効果トランジスタにおいて、ソースコンタクトは、半導体プレートの表面に設けられ、ドレインコンタクトは、前記半導体板の下側に設けられ、ゲートコンタクトは、溝状構造に設けられており、該溝状構造は、電界効果トランジスタのソース電極を環状に囲み、前記ゲートコンタクトは、溝の底の上で一緒に結合されている。

Description

【発明の詳細な説明】 SiC製電界効果トランジスタ及びその製造方法 説明 本発明は、請求項1記載の上位概念のSiC製電界効果トランジスタ及びその製造 方法に関する。 SiCは、大きなバンドギャップのために、高い電圧の場合に適しており、電界 効果トランジスタを高い電圧用に構成するための種々の提案がなされている。 シリコン技術では、刊行物B.Jayant Baliga著″Modern Power Devices″N.Y.1 987から、そこに記載されている″Surface-Gate Technology″を利用することが 公知である。パワー-JFETのゲート領域を製造するためには、プラナー技術を使 うことはあまり有利ではない。シリコン又はSiC技術を使うかどうかによらず、 マスクが精確に同じでない場合には、構成素子が通常の大きさでは、短絡してし まう。かと言って、良好な遮断能力に必要なように、構成素子の大きさを小さく するためには、上述の文献では、ゲートを埋め込むことが提案されている。容易 に分かるように、このようにゲートコンタクトを垂直の溝の内部に形成し、この 溝の壁部内に硼素を拡散するという構成は、技術的に有利である。殊に、ゲート コンタクトを金属コーティングによって設けることは、この金属が壁部に殆 ど析出しないようにして容易に行われ、それにより、別個にマスキングするステ ップを省くことができる。 当然、この技術を材料SiCにも転用することは望ましい。しかし、それには、 様々な難点がある。 1. ドーピング物質の拡散はできない。その理由は、通常の処理温度では、SiC 内に実際上拡散は行われないからである。 2. SiCでは、比較的高い臨界的電界強度が可能であるので、構造をファクタ5-1 0だけ小さくすることができる。相応のように横方向にスケーリングすることは 、マスク技術では限界がある。幾何学的なチャネル幅を相応に小さくすることが できない場合には、チャネル幅の狭幅化特性が劣化してしまう。 本発明の課題は、冒頭に記載した形式の電界効果トランジスタにおいて、でき る限り小さなゲート電圧によって、チャネル領域内の十分な狭幅化特性を達成す ることができるようにすることである。 この課題は、請求項1の特徴部に記載した要件によって解決される。 本発明の実施例及び本発明の電界効果トランジスタの製造方法は、従属請求項 に記載されている。 本発明の本質的技術思想は、構成素子が帯状構造でなく、回転対称に構成され る点にある。そうすることによって、溝底上の環状ゲートコンタクトのあらゆる 側面及び側壁から、チャネルを狭めることができる。 拡散はできないので、ドーピングは、有利にはイオン注入を用いて行なわれる。 これは、メサ型構成素子が斜めの側壁を有する場合、特に容易となる。斜めの側 壁にすることにより、ドーピングは、硼素又は他の3価のドーピング材をイオン 注入することによって容易に可能である。メサ型構成素子は、大きな出力を達成 するために並列に接続される。ゲートコンタクトは、ソースコンタクトがシリコ ンプレートの表面で行われ、ドレイン端子が裏面に取り付けられる。 次に、本発明について、図を用いて詳細に説明するる。 その際、 図1は、構成素子の実施例の平面図を示し、 図2は、製造方法を種々の形態で示し、 図3は、シミュレーション計算用の個別構成素子の簡略構造を示し、 図4は、シミュレーション計算の結果を2つの異なった幾何学的特性で示す。 本発明の有利な実施例（例えば、図1に中間段階が略示されている）では、構成 素子は6角形であり、例えば、約6μmの直径を有している。環状溝の側壁2が斜め のソースコンタクト1が得られる。溝3の底上のゲートコンタクト4は、個々の構 成素子を囲み、同時にその構成素子を結合している。 自動調整されるマスク処理を用いてのJFETの製造に ついて、図2を用いて詳細に説明する。この方法は、有利な実施例であるが、基 礎となる処理は、他の形式でも容易に実施することができ、例えば、基板Dとし てSiC又はシリコンプレートを使用することができる。 製造過程は、8個の個別ステップa〜hに分けられる。Epi層Ａ(約20μmの厚みの SiCからなる)は、基板D上に10¹⁶cm^-3のドーピングが施されている。この基板は 、有利には、200-300μm厚SiCプレートから形成されており、10¹⁸cm^-3のドナー でドーピングされている。SiC層の、基板に接している下側面は金属コーティン グされており、ドレイン電極（図示していない）を構成している。 層Bは、n⁺-ドーピングゾーンであり、本来の位置で成長又はイオン注入されて いる（N=10¹⁸cm^-3）。 図2aには、酸化マスクCが示されており、この酸化マスクは、続けて形成され ており、この実施例では、約2μmの幅、1μm厚で、例えば、SiO₂からなる。図2 の部分bには、直ぐ次のステップが示されている。まず、SiO₂の構造が形成され 、これは、ウェットケミカルにより、酸化マスクCを少しアンダエッチングする ことによって行われる。次のステップでは、斜め溝のいわゆるRIE-処理が、ガス 混合気を用いて施される。このガス混合気は、Cl₂/SiCl₄/O₂/Ar又はArの代わり にN₂からなる。各濃度の数値を列で示すと、40/20/4.2/ 10sccmである。溝の深さは、約4〜5μmである。従って、溝は、直径のほぼ3倍で ある。 図2の部分cには、p⁺-イオン注入が示されている。これは、例えば、Al,B又は 他の3価の元素を用いて行われる。深さは、約0.5μmであり、E＜500keVのエネル ギでの複数回注入により得られる。注入は、上から、即ち、シリコンプレートの 表面に対して垂直方向から、又は、斜め方向から、ひっきりなしに回転させて行 うことができる。その際、溝壁の領域にドーピング領域2が形成され、底の領域 に領域3が形成される。 図2の部分dには、ゲートコンタクト4の金属コーティング部が示されている。 この金属コーティング部は、例えば、Ti,Ni,NiCr又は他の金属コーティング系の スパッタリングによって形成される。ショットキーコンタクトの形成は、領域2 をドーピングしないようにして簡単に行うことができる。 図2eには、いわゆるリフトオフ処理した結果が示されている。その際、溝壁の 金属層も除去され、場合によっては、付加的なエッチング処理を施した金属層も 除去される。 絶縁体5で溝を充填した状態が図2fに示されている。この充填のために、通常C VD-SiO₂が使用される。 図2gには、酸化物5の表面を機械的に研磨した後のプレートが示されており、 その際、SiCの大きな硬度により自然に研磨の停止位置が与えられる。直ぐ次の ステップの金属のコンタクト形成を準備するために、場合によっては、エッチン グ過程を中間ステップとして挿入してもよい。酸化層がかなり平らであって、コ ンタクト用にドーピングされた層1をあまり越えない場合には、研磨しないで、 単にエッチングだけによる方法も可能である。この層1は、構造化により層Bから 形成された島から構成される。 最後のステップとして、ソースコンタクト6を作るために、極めて平坦な金属 被覆が行われる。 基本構成素子の、大きな平面状の並列接続体は、例えば、6角形構造（図1に示 されている）で達成される。溝内のゲートコンタクト4は、ここでは、細い線で 示されており、その際、外側に向かって、及び、そこでコンタクト路に案内され る。ソースコンタクトの形成は、極めて平坦に、半導体プレートの上側で行われ 、第3の端子（ドレイン端子）は、半導体プレートの下側に設けられる。 種々のパラメータを最適化するために、2kVの最大遮断電圧でのコンピュータ シミュレーションが行われる。図3に示した基本構成素子の電気特性曲線は、コ ンピュータシミュレーションを用いて求められる。回転対称の配列で著しく改善 される特性は、図4から分かる。1900Vの遮断電圧は、−10Vのゲート電圧の場合 に回転対称構造で得られる。状の幾何学的形状の場合には、図4の左側に示され ているように、−32Vのゲー ト電圧の場合ですら達成されない。 ドレイン電圧U_D＜3Vの場合、シミュレーションから、オン抵抗Ron=0.013Ωcm² が導出され、従って、この値は、同じ遮断性能のSi構成素子の場合よりもファク タ約100だけ小さい。最大電力密度100-200W/cm²の場合、それから、130〜180A/c m²の範囲の最大電流密度が得られる。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 9277−4Ｍ Ｈ０１Ｌ 21/265 Ｒ (72)発明者 ニーマン，エッケハルト ドイツ連邦共和国 Ｄ―63477 マインタ ール ヘッセンリング 23 (72)発明者 ボース，アルフレート ドイツ連邦共和国 Ｄ―55118 マインツ コルマルシュトラーセ 21

Claims (1)

1. 【特許請求の範囲】 １． ソース、ゲート、及びドレインコンタクトを有するSiCからなる電界効 果トランジスタにおいて、ソースコンタクト(1)は、半導体プレートの表面に設 けられ、ドレインコンタクトは、前記半導体板の下側に設けられ、ゲートコンタ クト(4)は、溝状構造に設けられており、該溝状構造は、電界効果トランジスタ のソース電極を環状に囲み、前記ゲートコンタクト(4)は、溝の底の上で一緒に 結合されていることを特徴とする電界効果トランジスタ。 ２． 溝は、側壁(2)を有しており、該側壁は、水平に対して60〜90°の角度 である請求項1記載の電界効果トランジスタ。 ３． 溝の側壁(2)は、水平に対して70〜85°の角度である請求項1又は2記載 の電界効果トランジスタ。 ４． ドレイン(D)とソース(6)との間の層(A)の厚みは、3〜1000μmである請 求項1〜3までの1つに記載の電界効果トランジスタ。 ５． ソース(6)とドレイン(D)との間の層(A)の厚みは、3〜25μmである請求 項1〜4までの1つに記載の電界効果トランジスタ。 ６． ソース(6)とドレイン(D)との間の層(A)の厚みは、3〜100μmである請求 項1〜4までの1つに記載の電界効果トランジスタ。 ７． 溝の深さは、2〜10μmである請求項1〜6までの1つに記載の電界効果ト ランジスタ。 ８． 溝の深さは、4〜8μmである請求項1〜7までの1つに記載の電界効果トラ ンジスタ。 ９． SiCから、ソース、ドレイン、及びゲートコンタクトを有する、請求項1 記載の電界効果トランジスタを製造する方法において、 下側にドレイン電極が設けられた低オーミック基板上に、SiCからなるエピタキ シャル層が析出され、この層の表面にn⁺-ゾーン(B)が形成され、この層上にマス ク技術を用いて島状領域(1)がエッチングされ、ゲートコンタクト(4)は、金属化 によって製造され、マスク(C)が除去され、溝は、絶縁体(5)によって充填され、 研磨及び/又はエッチングによって、ソースのコンタクト部が設けられ、最後に ソースコンタクト(6)が形成される請求項1記載の電界効果トランジスタ。 １０． 溝壁(2)は、p⁺-イオン注入によりドーピングされる請求項９記載の電 界効果トランジスタ。 １１． マスク(C)が形成され、該マスクは、0.5〜3μmの構造幅によって形成 される請求項9又は10記載の電界効果トランジスタ。 １２． マスク(C)は、絶縁体から形成され、該絶縁体は、Si，O及び/又はNか ら形成されている請求項9〜11の1つに記載の電界効果トランジスタ。 １３． マスク(C)は、ウェットケミカルによりエ ッチングされ、若干アンダエッチングされる請求項9〜12の1つに記載の電界効果 トランジスタ。 １４．溝は、Cl₂/SiCl₄/O₂/Ar又はArの代わりにN₂からなるガス混合気を用い て、いわゆるRIE-処理を用いて形成され、その際、各ガスの濃度は、数値の列順 に40/20/4.2/1sccmである請求項1〜13の1つに記載の電界効果トランジスタ。 １５． エッチング処理は、溝の深さが2-10μm且つ幅が約3-10μmになるまで 実行される請求項1〜13の1つに記載の電界効果トランジスタ。 １６． 注入は、3価元素を用いてエネルギE＜2MeVで実行され、その際、イオ ンは、上からシリコンカーバイド表面に衝突する請求項10〜15の1つに記載の電 界効果トランジスタ。 １７． イオンが斜めに入る場合、半導体板が回転され、それにより、溝壁の 領域内に均等なドーピング領域が形成される請求項10〜16の1つに記載の電界効 果トランジスタ。 １８． 付加的なエッチング処理で、溝コンタクトの金属化によって形成され た薄い金属層が溝壁からエッチング除去される請求項1〜17の1つに記載の電界効 果トランジスタ。 １９． 溝は、CVD SiO₂によって充填される請求項1〜18の1つに記載の電界効 果トランジスタ。 ２０． マスクは、ソース-コンタクト及び溝の6角 形構造が形成されるように構造化される請求項1〜19の1つに記載の電界効果トラ ンジスタ。