JPH01196873A - 炭化珪素半導体装置 - Google Patents
炭化珪素半導体装置Info
- Publication number
- JPH01196873A JPH01196873A JP63022492A JP2249288A JPH01196873A JP H01196873 A JPH01196873 A JP H01196873A JP 63022492 A JP63022492 A JP 63022492A JP 2249288 A JP2249288 A JP 2249288A JP H01196873 A JPH01196873 A JP H01196873A
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- electrode
- substrate
- silicon
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/63—Vertical IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/80—FETs having rectifying junction gate electrodes
- H10D30/87—FETs having Schottky gate electrodes, e.g. metal-semiconductor FETs [MESFET]
- H10D30/871—Vertical FETs having Schottky gate electrodes
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(技術分野)
本発明は炭化珪素半導体装置に関するものである。
(従来の技術)
珪素(St)半導体を初めとして、砒化ガリウム(Ga
As)やリン化ガリウム(GaP)等の化合物半導体材
料を用いたダイオード、トランジスタ、IC1LSI、
発光ダイオード、半導体レーザ、CCD等の半導体装置
がエレクトロニクスの各種分野で広く実用に供せられて
いる。一方、炭化珪素半導体はこれらの半導体材料に比
べて禁制帯幅が広く(2,2〜3.3eV)、また熱的
、化学的及び機械的に極めて安定で、放射線損傷にも強
いという特徴をもっている。従って、炭化珪素を用いた
半導体装置は他の半導体材料を用いた装置では使用困難
な高温、大電力、放射線照射等の苛酷な条件でも使用す
ることができ、高い信頬性と安定性を呈する装置として
広範な分野での応用が期待されている。
As)やリン化ガリウム(GaP)等の化合物半導体材
料を用いたダイオード、トランジスタ、IC1LSI、
発光ダイオード、半導体レーザ、CCD等の半導体装置
がエレクトロニクスの各種分野で広く実用に供せられて
いる。一方、炭化珪素半導体はこれらの半導体材料に比
べて禁制帯幅が広く(2,2〜3.3eV)、また熱的
、化学的及び機械的に極めて安定で、放射線損傷にも強
いという特徴をもっている。従って、炭化珪素を用いた
半導体装置は他の半導体材料を用いた装置では使用困難
な高温、大電力、放射線照射等の苛酷な条件でも使用す
ることができ、高い信頬性と安定性を呈する装置として
広範な分野での応用が期待されている。
このように炭化珪素半導体装置は広範な応用分野が期待
されながら未だ実用化が阻まれている原因は、生産性を
考慮した工業的規模での量産に必要となる高品質で大面
積の炭化珪素単結晶を得るための結晶成長技術の確立が
遅れていることにある。従来、研究室規模で、昇華再結
晶法(レーリー法とも称される)等により成長させた炭
化珪素単結晶を用いて、あるいはこの単結晶上に気相成
長法や液相成長法でエピタキシャル成長させた炭化珪素
単結晶膜を用いてダイオードやI−ランジスタの製作が
試みられている。
されながら未だ実用化が阻まれている原因は、生産性を
考慮した工業的規模での量産に必要となる高品質で大面
積の炭化珪素単結晶を得るための結晶成長技術の確立が
遅れていることにある。従来、研究室規模で、昇華再結
晶法(レーリー法とも称される)等により成長させた炭
化珪素単結晶を用いて、あるいはこの単結晶上に気相成
長法や液相成長法でエピタキシャル成長させた炭化珪素
単結晶膜を用いてダイオードやI−ランジスタの製作が
試みられている。
この技術はR,B、Campbell and It、
−C,Chang+“5ilicon Carbid
e Junction Devices”、 in”
Sem1conductors and Semime
tals”、 eds、 R,K。
−C,Chang+“5ilicon Carbid
e Junction Devices”、 in”
Sem1conductors and Semime
tals”、 eds、 R,K。
Willardson and A、C,Beer
(Academic Press、NewYork、
1971)、 vol 7 、 Pa5t B
Chap 9.P625〜P683に記載されている。
(Academic Press、NewYork、
1971)、 vol 7 、 Pa5t B
Chap 9.P625〜P683に記載されている。
しかしながら、上記方法では炭化珪素単結晶は小面積の
ものしか得られず、また該炭化珪素単結晶の寸法、形状
を制御することが困難であり、炭化珪素結晶に存在する
結晶多形の制御及び不純物濃度の制御も容易でなく、従
ってこのようにして製造された炭化珪素単結晶を用い、
工業的規模で半導体装置を製造することはできない。
ものしか得られず、また該炭化珪素単結晶の寸法、形状
を制御することが困難であり、炭化珪素結晶に存在する
結晶多形の制御及び不純物濃度の制御も容易でなく、従
ってこのようにして製造された炭化珪素単結晶を用い、
工業的規模で半導体装置を製造することはできない。
最近、本発明者らは、気相成長法(CVD法)を用いる
ことによって、珪素単結晶基板上に良質で、且つ大面積
の炭化珪素単結晶を成長させる方法を確立し、特願昭5
8−76842号にて出願している。
ことによって、珪素単結晶基板上に良質で、且つ大面積
の炭化珪素単結晶を成長させる方法を確立し、特願昭5
8−76842号にて出願している。
この方法は珪素単結晶基板上に低温CVD法で炭化珪素
薄膜を形成した後、昇温しでCVD法で炭化珪素単結晶
を成長させる技術である。この方法によれば、安価で人
手の容易な珪素単結晶基板を用いて結晶多形、不純物濃
度、寸法、形状等が制御された大面積で高品質の炭化珪
素単結晶膜を供給することができるとともに、この方法
は量産形態にも適し、高い生産性が期待される製造方法
である。さらに、上記発明により可能となった珪素基板
上の炭化珪素膜を用いてダイオード、トランジスタを初
めとする各種半導体装置を製作する方法についても特許
出願がなされている(特願昭58−246511号、同
58−249981号、同58−252157号)。
薄膜を形成した後、昇温しでCVD法で炭化珪素単結晶
を成長させる技術である。この方法によれば、安価で人
手の容易な珪素単結晶基板を用いて結晶多形、不純物濃
度、寸法、形状等が制御された大面積で高品質の炭化珪
素単結晶膜を供給することができるとともに、この方法
は量産形態にも適し、高い生産性が期待される製造方法
である。さらに、上記発明により可能となった珪素基板
上の炭化珪素膜を用いてダイオード、トランジスタを初
めとする各種半導体装置を製作する方法についても特許
出願がなされている(特願昭58−246511号、同
58−249981号、同58−252157号)。
従来、炭化珪素を用いた電界効果トランジスタとしては
、第4図(a) (b)に示すように、MrS型電界効
果トランジスタやショットキーゲート型電界効果トラン
ジスタ等が作製されている。
、第4図(a) (b)に示すように、MrS型電界効
果トランジスタやショットキーゲート型電界効果トラン
ジスタ等が作製されている。
、第4図(a)に示す旧S型電界効果トランジスタは、
p型珪素単結晶基板31の表面に形成されたn型炭化珪
素成長層32及びn型炭化珪素成長層33(チャネル層
)と、該炭化珪素成長層33の表面に形成された絶縁層
34及びゲート電極38と、該ゲート電挽38を挾んで
炭化珪素成長層33の表面に形成されたn型不純物注入
層35及びドレイン電極37と、n型不純物注入層39
及びソース電極36とを有している。
p型珪素単結晶基板31の表面に形成されたn型炭化珪
素成長層32及びn型炭化珪素成長層33(チャネル層
)と、該炭化珪素成長層33の表面に形成された絶縁層
34及びゲート電極38と、該ゲート電挽38を挾んで
炭化珪素成長層33の表面に形成されたn型不純物注入
層35及びドレイン電極37と、n型不純物注入層39
及びソース電極36とを有している。
また、第4図(b)に示すショットキーゲート型電界効
果トランジスタは、n型珪素単結晶基板41の表面に形
成されたP型炭化珪素成長層42及びn型炭化珪素成長
層43(チャネル層)と、該n型炭化珪素成長N43の
表面に形成されたゲート電極48と、該ゲート電極48
を挾んでn型炭化珪素成長層43の表面に形成されたド
レイン電極47及びソース電極46とを有している。
果トランジスタは、n型珪素単結晶基板41の表面に形
成されたP型炭化珪素成長層42及びn型炭化珪素成長
層43(チャネル層)と、該n型炭化珪素成長N43の
表面に形成されたゲート電極48と、該ゲート電極48
を挾んでn型炭化珪素成長層43の表面に形成されたド
レイン電極47及びソース電極46とを有している。
上記のような構造の電界効果トランジスタは、ともにゲ
ート電極38.48に印加する電圧を変えてチャネル層
33.43内に広がる空乏層幅を変えることにより、ソ
ース電極36.46−ドレイン電極37.47間に流れ
る電流を制御することができる。
ート電極38.48に印加する電圧を変えてチャネル層
33.43内に広がる空乏層幅を変えることにより、ソ
ース電極36.46−ドレイン電極37.47間に流れ
る電流を制御することができる。
(発明が解決しようとする課題)
ところが、このような従来構造の電界効果トランジスタ
はプレーナ構造であり、次のような問題を有していた。
はプレーナ構造であり、次のような問題を有していた。
■いずれの構造の電界効果トランジスタにおいても、チ
ャネル層33.43と、珪素基板31.41との電気的
絶縁分離は、炭化珪素成長層中に形成されたpn接合に
よってなされている。ところが、現在の結晶成長技術に
よって得られる上記炭化珪素p’n接合は、高温などの
苛酷な条件では充分な整流性を示さず、このような苛酷
な条件では珪素基板31.41あるいは下部炭化珪素成
長層32.42を流れるリーク電流が大きくなる。
ャネル層33.43と、珪素基板31.41との電気的
絶縁分離は、炭化珪素成長層中に形成されたpn接合に
よってなされている。ところが、現在の結晶成長技術に
よって得られる上記炭化珪素p’n接合は、高温などの
苛酷な条件では充分な整流性を示さず、このような苛酷
な条件では珪素基板31.41あるいは下部炭化珪素成
長層32.42を流れるリーク電流が大きくなる。
■トランジスタを大電流、大出力の条件で使用するには
、複数個の素子を並列に接続することが望ましい。しか
し、従来のプレーナ構造の電界効果トランジスタでは、
そのような構造にすると構造が複雑となるため、複数個
の素子を並列に接続することができない。
、複数個の素子を並列に接続することが望ましい。しか
し、従来のプレーナ構造の電界効果トランジスタでは、
そのような構造にすると構造が複雑となるため、複数個
の素子を並列に接続することができない。
(課題を解決するための手段)
本発明は上述の実情に鑑みてなされたものであり、その
目的とするところは、高温、大電力等の苛酷な条件にお
いても良好な特性を示し、また構造が複雑化することな
く複数個の素子を並列に接続することが可能な炭化珪素
半導体装置を提供することにある。
目的とするところは、高温、大電力等の苛酷な条件にお
いても良好な特性を示し、また構造が複雑化することな
く複数個の素子を並列に接続することが可能な炭化珪素
半導体装置を提供することにある。
(課題を解決するための手段)
本発明の炭化珪素半導体装置は、基板の一方の面に設け
られた炭化珪素半導体層と、該炭化珪素半導体層の表面
に設けられた第1の電極と、該基板の他方の面に設けら
れた第2の電極と、該炭化珪素半導体層の側面上に設け
られた第3の電極とを備えており、そのごとにより上記
目的が達成される。
られた炭化珪素半導体層と、該炭化珪素半導体層の表面
に設けられた第1の電極と、該基板の他方の面に設けら
れた第2の電極と、該炭化珪素半導体層の側面上に設け
られた第3の電極とを備えており、そのごとにより上記
目的が達成される。
(作用)
基板の一方の面に設けた炭化珪素半導体層の表面に第1
の電極を設けると共に、基板の他方の面に第2の電極を
設けて、電流が炭化珪素半導体層の膜厚方向を流れるよ
うに構成し、該炭化珪素半導体層の側面上に設けられた
第3の電極に印加する電圧によって、前記電流を制御す
るように構成することにより、電流はこの炭化珪素半導
体にて形成されるチャネル層だけを流れることになり、
リーク電流を生じることがない。また、複数の素子を基
板に並列に設け、該基板の片側面を共通の電極として使
用できるので、素子構造を複雑化することなく複数個の
素子を並列に接続することがで、きる。
の電極を設けると共に、基板の他方の面に第2の電極を
設けて、電流が炭化珪素半導体層の膜厚方向を流れるよ
うに構成し、該炭化珪素半導体層の側面上に設けられた
第3の電極に印加する電圧によって、前記電流を制御す
るように構成することにより、電流はこの炭化珪素半導
体にて形成されるチャネル層だけを流れることになり、
リーク電流を生じることがない。また、複数の素子を基
板に並列に設け、該基板の片側面を共通の電極として使
用できるので、素子構造を複雑化することなく複数個の
素子を並列に接続することがで、きる。
(実施例)
以下に本発明の一実施例として、珪素基板上に成長させ
た炭化珪素半導体を用いた縦型電界効果トランジスタの
構成と、その製造方法を説明する。
た炭化珪素半導体を用いた縦型電界効果トランジスタの
構成と、その製造方法を説明する。
珪素基板上に炭化珪素単結晶膜を形成する方法について
は、前述の方法のいずれかを採用することができる。ま
た、珪素基板上に部分的に炭化珪素を形成するには選択
成長技術を用いても良いし、または珪素基板全面に炭化
珪素単結晶膜を形成した後、炭化珪素単結晶膜を選択的
にエツチング除去しても良い。
は、前述の方法のいずれかを採用することができる。ま
た、珪素基板上に部分的に炭化珪素を形成するには選択
成長技術を用いても良いし、または珪素基板全面に炭化
珪素単結晶膜を形成した後、炭化珪素単結晶膜を選択的
にエツチング除去しても良い。
上記選択成長技術は、珪素基板上にシリコン酸化膜ある
いはシリコン窒化膜を部分的に形成し、次にその表面全
面に炭化珪素を形成した後、前記シリコン酸化膜あるい
はシリコン窒化膜を剥離し、この膜の剥離と同時に膜表
面の炭化珪素も剥離させることにより、珪素基板上に炭
化珪素を部分的に形成する技術である。
いはシリコン窒化膜を部分的に形成し、次にその表面全
面に炭化珪素を形成した後、前記シリコン酸化膜あるい
はシリコン窒化膜を剥離し、この膜の剥離と同時に膜表
面の炭化珪素も剥離させることにより、珪素基板上に炭
化珪素を部分的に形成する技術である。
ズ緊l飢上
縦型炭化珪素旧S型電界効果トランジスタこの縦型炭化
珪素旧S型電界効果トランジスタは以下のようにして作
製される。
珪素旧S型電界効果トランジスタは以下のようにして作
製される。
第2図(a)に示すように、n型珪素単結晶基板lの表
面の一部に、炭化珪素単結晶からなる炭化珪素成長層2
をモノシラン(Sil14)とプロパン(C,H,)を
用いた化学的気相成長法(CVD)法を用いて厚さ約5
μm形成する。この炭化珪素成長層2は不純物を添加し
ないで形成し、形成された成長層2の導電型はn型を示
す。次いで、その炭化珪素成長層2の表面の一部にアル
ミニウム層3を円形状(直径約2μm)に真空蒸着する
(第2図(b)及び山))。
面の一部に、炭化珪素単結晶からなる炭化珪素成長層2
をモノシラン(Sil14)とプロパン(C,H,)を
用いた化学的気相成長法(CVD)法を用いて厚さ約5
μm形成する。この炭化珪素成長層2は不純物を添加し
ないで形成し、形成された成長層2の導電型はn型を示
す。次いで、その炭化珪素成長層2の表面の一部にアル
ミニウム層3を円形状(直径約2μm)に真空蒸着する
(第2図(b)及び山))。
次に、このアルミニウム層3をマスクとして、リアクテ
ィブイオンエツチングを行うことにより、第2図(C)
に示すようなメサ構造の炭化珪素成長層2を得る。次に
、該成長層2の表面に形成されたアルミニウム層3をエ
ツチング除去した後、このものを酸素雰囲気中で105
0°C16時間、熱処理することにより、炭化珪素成長
層2及び珪素基板1表面上に絶縁用熱酸化膜(SiO□
)4を形成する。
ィブイオンエツチングを行うことにより、第2図(C)
に示すようなメサ構造の炭化珪素成長層2を得る。次に
、該成長層2の表面に形成されたアルミニウム層3をエ
ツチング除去した後、このものを酸素雰囲気中で105
0°C16時間、熱処理することにより、炭化珪素成長
層2及び珪素基板1表面上に絶縁用熱酸化膜(SiO□
)4を形成する。
炭化珪素成長層2の表面に形成された酸化膜4の膜厚は
約50nmである(第2図(d))。次いで、炭化珪素
成長層2表面に形成されている酸化膜4をフォトリソグ
ラフィを用いることによってエツチング除去すると共に
、フォトレジスト5を第2図(e)に示すように、珪素
基板1表面の酸化膜4の表面及び炭化珪素成長層2の突
出端面2aの周囲とその炭化珪素成長層2の突出端部の
角部表面に形成された酸化膜4との間に亘ってそれぞれ
形成する。
約50nmである(第2図(d))。次いで、炭化珪素
成長層2表面に形成されている酸化膜4をフォトリソグ
ラフィを用いることによってエツチング除去すると共に
、フォトレジスト5を第2図(e)に示すように、珪素
基板1表面の酸化膜4の表面及び炭化珪素成長層2の突
出端面2aの周囲とその炭化珪素成長層2の突出端部の
角部表面に形成された酸化膜4との間に亘ってそれぞれ
形成する。
次に、このような積層体の表面全面にチタン−アルミニ
ウムaを真空蒸着しく第2図(f)) 、その後フォト
レジスト5を除去する。フォトレジスト50表面に形成
されたチタン−アルミニウム膜はフォトレジスト5の除
去と同時に除去され、炭化珪素成長層2の突出端面にソ
ース電極6及び成長層2の側面上にゲート電極8が形成
される。その後、珪素基板全面面にオーミック電極とし
てニッケルを真空蒸着してドレイン電極7を形成し、第
1図(a)及び第2図(g)に示す構成の炭化珪素半導
体装置を得る。
ウムaを真空蒸着しく第2図(f)) 、その後フォト
レジスト5を除去する。フォトレジスト50表面に形成
されたチタン−アルミニウム膜はフォトレジスト5の除
去と同時に除去され、炭化珪素成長層2の突出端面にソ
ース電極6及び成長層2の側面上にゲート電極8が形成
される。その後、珪素基板全面面にオーミック電極とし
てニッケルを真空蒸着してドレイン電極7を形成し、第
1図(a)及び第2図(g)に示す構成の炭化珪素半導
体装置を得る。
このようにして作製された炭化珪素半導体装置は、珪素
基板1裏面に形成されたニッケル膜をドレイン電極7と
して用い、またメサ構造の炭化珪素成長層2の突出端面
に形成されたチタン−アルミニウム膜をソース電極6と
して用い、このソース電極6及びドレイン電極7間に流
れる電流を上記ゲート電極8に印加する電圧を変えて炭
化珪素成長N2内に広がる空乏層9幅を変化させること
により制御し得る電界効果トランジスタである。
基板1裏面に形成されたニッケル膜をドレイン電極7と
して用い、またメサ構造の炭化珪素成長層2の突出端面
に形成されたチタン−アルミニウム膜をソース電極6と
して用い、このソース電極6及びドレイン電極7間に流
れる電流を上記ゲート電極8に印加する電圧を変えて炭
化珪素成長N2内に広がる空乏層9幅を変化させること
により制御し得る電界効果トランジスタである。
なお、上記実施例において、絶縁膜(熱酸化膜SiO□
)4は炭化珪素成長層2及び珪素基板1を熱処理するこ
とにより形成したが、この絶縁膜4はスパッタリング、
CVD法等の他の方法により、炭化珪素成長層2及び珪
素基板1表面に直接形成しても良い。
)4は炭化珪素成長層2及び珪素基板1を熱処理するこ
とにより形成したが、この絶縁膜4はスパッタリング、
CVD法等の他の方法により、炭化珪素成長層2及び珪
素基板1表面に直接形成しても良い。
尖施炎又
縦型炭化珪素ショットキーゲート型電界効果トランジス
タ この縦型炭化珪素ショットキーゲート型電界効果トラン
ジスタは以下のようにして作製される。
タ この縦型炭化珪素ショットキーゲート型電界効果トラン
ジスタは以下のようにして作製される。
第3図(a)に示すように、n型珪素I′n結晶基板1
1の表面に、モノシラン(S i II a )とプロ
パン(c :l II 8 )を用いた化学的気相成長
法(CVD)法により、窒素ドナーを用いたn゛型炭化
珪素成長層L2aを厚さ0.1 μm成長させる。次い
で、成長層12aの表面に不純物を添加しないでCVD
法によりn型炭化珪素成長層12bを厚さ5μm成長さ
せ、さらにその表面に窒素ドナーを用いたn°型型化化
珪素成長層12c厚さ0.1 μm成長させる。次に、
第3図(b)に示すように、上記成長層付基板表面のn
゛型型化化珪素成長層12c表面にアルミニウムを円形
状(直径3μm)に真空蒸着して複数個のアルミニウム
膜13を形成する。次に、それらのアルミニウム膜13
をマスクとして、リアクティブイオンエツチングを行う
ことにより、第3図(C)に示すようなメサ構造の炭化
珪素成長層12 (12a 、12b 、12c)を得
る。次に、この炭化珪素成長層12上のアルミニウム膜
13をエンチング除去した後、この積層体を酸素雰囲気
中で1050°C16時間の熱処理を行うことにより、
炭化珪素成長層12の表面に絶縁用熱酸化膜(SiO□
)14を形成する(第3図(d))。次いで、炭化珪素
成長層12の突出端面に形成された酸化膜14のみを除
去し、そこにオーミック電極として、ニッケルを真空蒸
着してソース電極16を形成する (第3図(e))。
1の表面に、モノシラン(S i II a )とプロ
パン(c :l II 8 )を用いた化学的気相成長
法(CVD)法により、窒素ドナーを用いたn゛型炭化
珪素成長層L2aを厚さ0.1 μm成長させる。次い
で、成長層12aの表面に不純物を添加しないでCVD
法によりn型炭化珪素成長層12bを厚さ5μm成長さ
せ、さらにその表面に窒素ドナーを用いたn°型型化化
珪素成長層12c厚さ0.1 μm成長させる。次に、
第3図(b)に示すように、上記成長層付基板表面のn
゛型型化化珪素成長層12c表面にアルミニウムを円形
状(直径3μm)に真空蒸着して複数個のアルミニウム
膜13を形成する。次に、それらのアルミニウム膜13
をマスクとして、リアクティブイオンエツチングを行う
ことにより、第3図(C)に示すようなメサ構造の炭化
珪素成長層12 (12a 、12b 、12c)を得
る。次に、この炭化珪素成長層12上のアルミニウム膜
13をエンチング除去した後、この積層体を酸素雰囲気
中で1050°C16時間の熱処理を行うことにより、
炭化珪素成長層12の表面に絶縁用熱酸化膜(SiO□
)14を形成する(第3図(d))。次いで、炭化珪素
成長層12の突出端面に形成された酸化膜14のみを除
去し、そこにオーミック電極として、ニッケルを真空蒸
着してソース電極16を形成する (第3図(e))。
次に、炭化珪素成長層12側面の酸化膜14を除去し、
次いでフォトレジスト15を第3図(f)に示すように
ソース電極16から炭化珪素成長層12の側面の上端部
に亘って、それらを覆うように形成する。次いで、その
積層体の表面全面に白金を真空蒸着して白金膜18を形
成した後、前記フォトレジスト15及びフォトレジスト
15表面の白金膜18を除去する。その後、珪素基板1
裏面にニッケルを真空蒸着することによりオーミック電
極としてドレイン電極17を形成し、第1図(b)及び
第3図(8)に示す構造の炭化珪素半導体装置が得られ
る。
次いでフォトレジスト15を第3図(f)に示すように
ソース電極16から炭化珪素成長層12の側面の上端部
に亘って、それらを覆うように形成する。次いで、その
積層体の表面全面に白金を真空蒸着して白金膜18を形
成した後、前記フォトレジスト15及びフォトレジスト
15表面の白金膜18を除去する。その後、珪素基板1
裏面にニッケルを真空蒸着することによりオーミック電
極としてドレイン電極17を形成し、第1図(b)及び
第3図(8)に示す構造の炭化珪素半導体装置が得られ
る。
上記のようにして得られた炭化珪素半導体装置も実施例
1と同様に、珪素基板11裏面に形成されたニッケル膜
及びメサ構造の炭化珪素成長層12上部に形成されたニ
ッケル膜をそれぞれドレイン電極17及びソース電極1
6として用い、ソース・ドレイン電極16.17間に流
れる電流を、炭化珪素成長層12とショットキー接合を
形成している白金ゲート電極18に印加する電圧を変え
ることにより、炭化珪素成長層I2内に広がる空乏層1
9幅を変化させて制御し得る縦型ショットキーゲート型
電界効果1〜ランジスタである。
1と同様に、珪素基板11裏面に形成されたニッケル膜
及びメサ構造の炭化珪素成長層12上部に形成されたニ
ッケル膜をそれぞれドレイン電極17及びソース電極1
6として用い、ソース・ドレイン電極16.17間に流
れる電流を、炭化珪素成長層12とショットキー接合を
形成している白金ゲート電極18に印加する電圧を変え
ることにより、炭化珪素成長層I2内に広がる空乏層1
9幅を変化させて制御し得る縦型ショットキーゲート型
電界効果1〜ランジスタである。
しかも、本実施例に示した作製工程によれば、上記のよ
うに基板11に並列に配置される各複数個の素子に対し
て、珪素基板11表面に形成したニッケル膜17がドレ
イン電極として共通に使用され、また各素子に形成した
白金ゲート電極18が連続しているので、各素子のソー
ス電極16を結ぶことによって容易に複数個の素子を並
列に接続することができる。
うに基板11に並列に配置される各複数個の素子に対し
て、珪素基板11表面に形成したニッケル膜17がドレ
イン電極として共通に使用され、また各素子に形成した
白金ゲート電極18が連続しているので、各素子のソー
ス電極16を結ぶことによって容易に複数個の素子を並
列に接続することができる。
なお、上記実施例において、ショットキーゲート用電極
材料として、白金を用いたが、該電極材料は金(Au)
等の炭化珪素とショットキー接合を形成し得る他の材料
を用いても良い。
材料として、白金を用いたが、該電極材料は金(Au)
等の炭化珪素とショットキー接合を形成し得る他の材料
を用いても良い。
以上の実施例1及び2で作製された電界効果トランジス
タは、室温においても従来のプレーナ型トランジスタに
比べて以下のような良好な特性を示した。
タは、室温においても従来のプレーナ型トランジスタに
比べて以下のような良好な特性を示した。
従来のトランジスタの相互コンダクタンスの値は、プレ
ーナ構造のMIS型電界効果トランジスタ(第4図(a
)に示した)で0.8mS/mm、ショットキーゲート
型電界効果トランジスタ (第4図(b)に示した)で
1.7mS/mmであった。ところが、本発明の縦型の
場合では、相互コンダクタンスの値は、旧S型電界効果
トランジスタ (第1図(a)に示した)で2mS/m
m、ショットキーゲート型電界効果トランジスタ (第
1図(b)に示した)で2.5mS/mmであった。
ーナ構造のMIS型電界効果トランジスタ(第4図(a
)に示した)で0.8mS/mm、ショットキーゲート
型電界効果トランジスタ (第4図(b)に示した)で
1.7mS/mmであった。ところが、本発明の縦型の
場合では、相互コンダクタンスの値は、旧S型電界効果
トランジスタ (第1図(a)に示した)で2mS/m
m、ショットキーゲート型電界効果トランジスタ (第
1図(b)に示した)で2.5mS/mmであった。
また、本発明のトランジスタは、400°Cの高温にお
いても特性劣化が少なかった。つまり、400 ’Cに
おける相互コンダクタンスの値は、従来のプレーナ構造
の旧S型電界効果トランジスタで0.05m5/nun
、ショットキーゲート型電界効果トランジスタで0.1
5m5/mmまで特性が低下する。ところが、本発明の
縦型の場合、400°Cにおける相互コンダクタンスの
値は、旧S型電界効果トランジスタで1.5ms/mm
、ショットキーゲート型電界効果トランジスタで2.
3mS/mmであった。また、実施例2による並列接続
素子において、大電流動作が可能なことも確認された。
いても特性劣化が少なかった。つまり、400 ’Cに
おける相互コンダクタンスの値は、従来のプレーナ構造
の旧S型電界効果トランジスタで0.05m5/nun
、ショットキーゲート型電界効果トランジスタで0.1
5m5/mmまで特性が低下する。ところが、本発明の
縦型の場合、400°Cにおける相互コンダクタンスの
値は、旧S型電界効果トランジスタで1.5ms/mm
、ショットキーゲート型電界効果トランジスタで2.
3mS/mmであった。また、実施例2による並列接続
素子において、大電流動作が可能なことも確認された。
(発明の効果)
このように本発明によれば、高温、大電力等の苛酷な条
件でもリーク電流を生じることのない傍れた特性の炭化
珪素半導体装置を得ることができる。しかも、珪素基板
を共通の電極として使用することができるので、複数個
の素子を並列に接続することも可能となる。従って、従
来の半導体装置では使用不可能であった、大電力、大出
力の条件で使用することができる構造の簡単な炭化珪素
半導体装置を提供することができる。
件でもリーク電流を生じることのない傍れた特性の炭化
珪素半導体装置を得ることができる。しかも、珪素基板
を共通の電極として使用することができるので、複数個
の素子を並列に接続することも可能となる。従って、従
来の半導体装置では使用不可能であった、大電力、大出
力の条件で使用することができる構造の簡単な炭化珪素
半導体装置を提供することができる。
↓−皿■匁遍厘笈疲労
第1図は本発明による縦型炭化珪素電界効果トランジス
タの一実施例を示し、第1図(a)は旧S型電界効果ト
ランジスタの断面図、第1図(b)はショットキーゲー
ト型電界効果トランジスタの断面図、第2図(a)〜(
(至)は本発明による旧S型の縦型炭化珪素電界効果ト
ランジスタの作製工程の一実施例を示す断面図、第2図
(h)は第2図(b)の平面図、第3図(a)〜((イ
)は本発明によるショットキーゲート型の縦型炭化珪素
電界効果トランジスタの作製工程の一実施例を示す断面
図、第4図(a)は従来の旧S型の電界効果トランジス
タの断面図、第4図(b)は従来のショットキーゲート
型の電界効果トランジスタの断面図である。
タの一実施例を示し、第1図(a)は旧S型電界効果ト
ランジスタの断面図、第1図(b)はショットキーゲー
ト型電界効果トランジスタの断面図、第2図(a)〜(
(至)は本発明による旧S型の縦型炭化珪素電界効果ト
ランジスタの作製工程の一実施例を示す断面図、第2図
(h)は第2図(b)の平面図、第3図(a)〜((イ
)は本発明によるショットキーゲート型の縦型炭化珪素
電界効果トランジスタの作製工程の一実施例を示す断面
図、第4図(a)は従来の旧S型の電界効果トランジス
タの断面図、第4図(b)は従来のショットキーゲート
型の電界効果トランジスタの断面図である。
1、11・・・珪素基板、2.12・・・炭化珪素成長
層、6.16・・・ソース電極(第1の電極)、7.1
7・・・ドレイン電極(第2の電極)、8.18・・・
ゲート電極(第3の電極)。
層、6.16・・・ソース電極(第1の電極)、7.1
7・・・ドレイン電極(第2の電極)、8.18・・・
ゲート電極(第3の電極)。
以上
Claims (1)
- 1、基板の一方の面に設けられた炭化珪素半導体層と、
該炭化珪素半導体層の表面に設けられた第1の電極と、
該基板の他方の面に設けられた第2の電極と、該炭化珪
素半導体層の側面上に設けられた第3の電極とを備えた
炭化珪素半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63022492A JPH01196873A (ja) | 1988-02-02 | 1988-02-02 | 炭化珪素半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63022492A JPH01196873A (ja) | 1988-02-02 | 1988-02-02 | 炭化珪素半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01196873A true JPH01196873A (ja) | 1989-08-08 |
Family
ID=12084229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63022492A Pending JPH01196873A (ja) | 1988-02-02 | 1988-02-02 | 炭化珪素半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01196873A (ja) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5170231A (en) * | 1990-05-24 | 1992-12-08 | Sharp Kabushiki Kaisha | Silicon carbide field-effect transistor with improved breakdown voltage and low leakage current |
| US5349207A (en) * | 1993-02-22 | 1994-09-20 | Texas Instruments Incorporated | Silicon carbide wafer bonded to a silicon wafer |
| WO1997033322A1 (de) * | 1996-03-04 | 1997-09-12 | Daimler-Benz Aktiengesellschaft | Leistungs-feldeffekt-transistor |
| EP0726604A3 (en) * | 1995-02-08 | 1997-09-24 | Ngk Insulators Ltd | MIS arrangement and manufacturing method |
| US5747831A (en) * | 1994-07-01 | 1998-05-05 | Daimler-Benz Aktiengesellschaft | SIC field-effect transistor array with ring type trenches and method of producing them |
| JPH11214405A (ja) * | 1998-01-28 | 1999-08-06 | Sanyo Electric Co Ltd | SiC半導体装置及びその製造方法 |
| US6133587A (en) * | 1996-01-23 | 2000-10-17 | Denso Corporation | Silicon carbide semiconductor device and process for manufacturing same |
| US6686616B1 (en) * | 2000-05-10 | 2004-02-03 | Cree, Inc. | Silicon carbide metal-semiconductor field effect transistors |
| US6902964B2 (en) | 2001-10-24 | 2005-06-07 | Cree, Inc. | Methods of fabricating delta doped silicon carbide metal-semiconductor field effect transistors having a gate disposed in a double recess structure |
| US6956239B2 (en) | 2002-11-26 | 2005-10-18 | Cree, Inc. | Transistors having buried p-type layers beneath the source region |
| US7265399B2 (en) | 2004-10-29 | 2007-09-04 | Cree, Inc. | Asymetric layout structures for transistors and methods of fabricating the same |
| US7326962B2 (en) | 2004-12-15 | 2008-02-05 | Cree, Inc. | Transistors having buried N-type and P-type regions beneath the source region and methods of fabricating the same |
| US7348612B2 (en) | 2004-10-29 | 2008-03-25 | Cree, Inc. | Metal-semiconductor field effect transistors (MESFETs) having drains coupled to the substrate and methods of fabricating the same |
| US7402844B2 (en) | 2005-11-29 | 2008-07-22 | Cree, Inc. | Metal semiconductor field effect transistors (MESFETS) having channels of varying thicknesses and related methods |
| US7646043B2 (en) | 2006-09-28 | 2010-01-12 | Cree, Inc. | Transistors having buried p-type layers coupled to the gate |
| US7927975B2 (en) | 2009-02-04 | 2011-04-19 | Micron Technology, Inc. | Semiconductor material manufacture |
| US8203185B2 (en) | 2005-06-21 | 2012-06-19 | Cree, Inc. | Semiconductor devices having varying electrode widths to provide non-uniform gate pitches and related methods |
-
1988
- 1988-02-02 JP JP63022492A patent/JPH01196873A/ja active Pending
Cited By (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5170231A (en) * | 1990-05-24 | 1992-12-08 | Sharp Kabushiki Kaisha | Silicon carbide field-effect transistor with improved breakdown voltage and low leakage current |
| US5349207A (en) * | 1993-02-22 | 1994-09-20 | Texas Instruments Incorporated | Silicon carbide wafer bonded to a silicon wafer |
| US5441911A (en) * | 1993-02-22 | 1995-08-15 | Texas Instruments Incorporated | Silicon carbide wafer bonded to a silicon wafer |
| US5747831A (en) * | 1994-07-01 | 1998-05-05 | Daimler-Benz Aktiengesellschaft | SIC field-effect transistor array with ring type trenches and method of producing them |
| EP0726604A3 (en) * | 1995-02-08 | 1997-09-24 | Ngk Insulators Ltd | MIS arrangement and manufacturing method |
| US6002143A (en) * | 1995-02-08 | 1999-12-14 | Ngk Insulators, Ltd. | Hybrid vertical type power semiconductor device |
| US6025233A (en) * | 1995-02-08 | 2000-02-15 | Ngk Insulators, Ltd. | Method of manufacturing a semiconductor device |
| US6133587A (en) * | 1996-01-23 | 2000-10-17 | Denso Corporation | Silicon carbide semiconductor device and process for manufacturing same |
| WO1997033322A1 (de) * | 1996-03-04 | 1997-09-12 | Daimler-Benz Aktiengesellschaft | Leistungs-feldeffekt-transistor |
| JPH11214405A (ja) * | 1998-01-28 | 1999-08-06 | Sanyo Electric Co Ltd | SiC半導体装置及びその製造方法 |
| US6686616B1 (en) * | 2000-05-10 | 2004-02-03 | Cree, Inc. | Silicon carbide metal-semiconductor field effect transistors |
| US7067361B2 (en) | 2000-05-10 | 2006-06-27 | Cree, Inc. | Methods of fabricating silicon carbide metal-semiconductor field effect transistors |
| US6906350B2 (en) | 2001-10-24 | 2005-06-14 | Cree, Inc. | Delta doped silicon carbide metal-semiconductor field effect transistors having a gate disposed in a double recess structure |
| US6902964B2 (en) | 2001-10-24 | 2005-06-07 | Cree, Inc. | Methods of fabricating delta doped silicon carbide metal-semiconductor field effect transistors having a gate disposed in a double recess structure |
| US6956239B2 (en) | 2002-11-26 | 2005-10-18 | Cree, Inc. | Transistors having buried p-type layers beneath the source region |
| US7297580B2 (en) | 2002-11-26 | 2007-11-20 | Cree, Inc. | Methods of fabricating transistors having buried p-type layers beneath the source region |
| US7265399B2 (en) | 2004-10-29 | 2007-09-04 | Cree, Inc. | Asymetric layout structures for transistors and methods of fabricating the same |
| US7348612B2 (en) | 2004-10-29 | 2008-03-25 | Cree, Inc. | Metal-semiconductor field effect transistors (MESFETs) having drains coupled to the substrate and methods of fabricating the same |
| US7326962B2 (en) | 2004-12-15 | 2008-02-05 | Cree, Inc. | Transistors having buried N-type and P-type regions beneath the source region and methods of fabricating the same |
| US8203185B2 (en) | 2005-06-21 | 2012-06-19 | Cree, Inc. | Semiconductor devices having varying electrode widths to provide non-uniform gate pitches and related methods |
| US7402844B2 (en) | 2005-11-29 | 2008-07-22 | Cree, Inc. | Metal semiconductor field effect transistors (MESFETS) having channels of varying thicknesses and related methods |
| US7646043B2 (en) | 2006-09-28 | 2010-01-12 | Cree, Inc. | Transistors having buried p-type layers coupled to the gate |
| US7943972B2 (en) | 2006-09-28 | 2011-05-17 | Cree, Inc. | Methods of fabricating transistors having buried P-type layers coupled to the gate |
| US7927975B2 (en) | 2009-02-04 | 2011-04-19 | Micron Technology, Inc. | Semiconductor material manufacture |
| US8389385B2 (en) | 2009-02-04 | 2013-03-05 | Micron Technology, Inc. | Semiconductor material manufacture |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4897710A (en) | Semiconductor device | |
| US4762806A (en) | Process for producing a SiC semiconductor device | |
| JP2542448B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH01196873A (ja) | 炭化珪素半導体装置 | |
| JP2509713B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP2775903B2 (ja) | ダイヤモンド半導体素子 | |
| US5229625A (en) | Schottky barrier gate type field effect transistor | |
| JP3369638B2 (ja) | 縦型ダイヤモンド電界効果トランジスタ | |
| JPH0534825B2 (ja) | ||
| US5135885A (en) | Method of manufacturing silicon carbide fets | |
| KR100406247B1 (ko) | 옴접촉체를제조하는방법및이러한옴접촉체를구비한반도체소자 | |
| JP7420763B2 (ja) | ダイヤモンド電子素子及びダイヤモンド電子素子の製造方法 | |
| JP2911122B2 (ja) | 炭化ケイ素半導体素子のオーミック電極形成方法 | |
| JPH04233277A (ja) | 立方晶窒化ホウ素の層を有するトランジスター | |
| JPH0770695B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JPS60136223A (ja) | 炭化珪素半導体素子の製造方法 | |
| JP2593898B2 (ja) | 半導体素子 | |
| JPH0249422A (ja) | 炭化珪素半導体装置の製造方法 | |
| JPH02203564A (ja) | 炭化珪素半導体装置 | |
| JPH01194315A (ja) | 炭化珪素半導体素子 | |
| JPH03136252A (ja) | 炭化珪素ショットキ接合型電界効果トランジスタの製造方法 | |
| JPH0556849B2 (ja) | ||
| JP2000236099A (ja) | SiCショットキーダイオードの製造方法 | |
| JPH03136278A (ja) | 炭化珪素絶縁ゲート型電界効果トランジスタの製造方法 | |
| TW200415803A (en) | Electrode for p-type SIC |