JPH09507731A - コンピュータ通信ネットワーク - Google Patents

Abstract

(57)【要約】 コンピュータ通信ネットワークは、ＡＴＭセルが伝送されるＷＡＮ又はＬＡＮエリア・ネットワークを形成する相互接続された複数のＡＴＭスイッチ（１ａ，１ｂ，１ｃ）と、単数又は複数のローカル・エリア・ネットワーク（ＬＡＮｓ）への接続用のＬＡＮインターフェース・アダプタを備えた装置（８，９，１０，１１，１４）とを有している。インターフェース装置（６ａ，６ｂ，６ｃ）によって、前記ＡＴＭスイッチの内のいくつかをそれぞれ前記ＬＡＮインターフェース・アダプタに接続する。このインターフェースは、前記ＬＡＮフレームを、前記ＡＴＭネットワークでの伝送用に適応させる。これにより、ユーザ側の装置はこれらのＬＡＮインターフェース・アダプタを介して透過的にワイド・エリア・ネットワークと通信できる。

Description

【発明の詳細な説明】 ＡＴＭネットワークによるＬＡＮの 透過式相互接続装置 本発明は、コンピュータ通信ネットワークに関する。 コンピュータやワークステーション等のデジタル式ユーザ側装置間の通信用の コンピュータ通信ネットワークとして様々なタイプのものがある。例えば、限定 された地理的地域（一般に約１マイル）においてコンピュータ間を相互接続する ように構成されたシステムはローカル・エリア・ネットワーク（ＬＡＮ）として 知られている。このようなシステムの一例はイーサネット（Ｅｔｈｅｒ−ｎｅｔ ）であり、これは１９７０年代後半にゼロックス社によって設計された。これは 、１０Ｍｂｓで作動し、データは、イーサネット・フレームとして構成されたツ イスト・ペアによって伝送される。 より長距離の場合には、ワイド・エリア・ネットワーク（ＷＡＮ）が使用され る。このＷＡＮの一つのタイプは、ＡＴＭ（非同期転送モード）使用するもので ある。ＡＴＭは、伝送の基本単位として５３バイトのセルを使用する。各ＡＴＭ セルは、５バイトのＡＴＭ層オーバヘッドと、４８バイトのＡＴＭペイロードと に分けられる。ＡＴＭネットワークは、本質的に統計的であり、ＡＴＭ セルは、ネットワーク内部に設定される仮想チャンネルを介して伝送される。 セル回線交換多重化方式の使用により、ＡＴＭは、ブロック回線交換構造（ｆ ａｂｒｉｃ）という統計的多重方式の利点を利用することによって帯域幅利用を 行う。同機種間ＡＴＭ環境下においては、ＡＴＭ端末アダプタは、前記ＡＴＭ回 線交換構造（ｆａｂｒｉｃ）に接続され、潜在的に完全な網型の論理接続通信イ ンフラストラクチュアを形成する。ＡＴＭアダプタとしては、ＡＴＭセル・スト リームをＡＴＭサービスのユーザにインターフェースするどのようなエッジ装置 であってもよい。ＡＴＭアダプタの典型的な例としては、デジタル・コンピュー タ用のＡＴＭネットワーク・インターフェース・カード（ＮＩＣ）がある。 一般に、ネットワーク化されたコンピュータは、イーサネット等のローカル・ エリア・ネットワークへの接続用のＬＡＮアダプタを備えている。しかし、この ようなＬＡＮアダプタによっては、ＡＴＭネットワーク等のワイド・エリア・ネ ットワークに接続することはできない。特製のＡＴＭアダプタ・カードをネット ワーク化コンピュータに挿入することも可能ではあるが、これには、コンピュー タの物理評価と、適当なドライバ・ソフトウェ アの供給とが必要である。 パーソナル・コンピュータへの接続を容易にするべく、ＡＴＭの標準化につい て研究が行われてきた。オーストラリア国のメルボルン大学では、イーサネット でＡＴＭセルを走らせることに関する研究が行われてきた。このアプローチの欠 点は、ある程度ＡＴＭが標準化されるものではあるが、ネットワークに対して、 ワークステーション・ネットワーク・インターフェース・カード（ＮＩＣ）の交 換と、ＮＩＣのドライバ・ソフトウェアの改変という二つの大きな変更を行わな ければならないという二つの大きな改変を必要とすることにある。各ＳＵＮワー クステーションにおいて、帯域幅管理とシグナリングと呼のマネージメントを行 わなければならない。 ネットワーク化インフラストラクチュアに最大限の融通性を与えるためには、 ハードウェアの変更を最小限にしながら、ワイド・エリア・ネットークを介した コンピュータ間において効果的な相互接続性を提供する必要がある。 本発明に依れば、ＡＴＭセルを伝送する相互接続された複数のＡＴＭスイッチ と、単数又は複数のローカル・エリアネットワーク（ＬＡＮ）への接続用のＬＡ Ｎインターフェース・アダプタを有する複数のユーザ側装置と を有するコンピュータ通信ネットワークにおいて、インターフェース手段によっ て、前記複数のＡＴＭスイッチうちの少なくともいくつかをそれぞれ、前記ＬＡ Ｎインターフェース・アダプタに接続し、前記インターフェース手段が前記ＡＴ Ｍセルを前記ＬＡＮインターフェース・アダプタを介する通信用に適応させ、こ れによって、前記ユーザ側装置が、前記ＬＡＮインターフェース・アダプタを介 して前記ネットワークと透過的に通信可能に構成されていることを特徴とする。 前記通信ネットワークは、例えば、ローカル・エリア・ネットワーク（ＬＡＮ ）と通信するワイド・エリア・ネットワーク（ＷＡＮ）とすることが出来るが、 これに限られるものではない。 本発明に依れば、例えば、パーソナル・コンピュータである前記複数のユーザ 側装置は、その既存のＬＡＮアダプタを使用して、前記ＡＴＭネットワークを介 して相互接続することが可能となる。従って、前記ＡＴＭスイッチ構造を含むネ ットワーク全体が、一つの仮想ＬＡＮとして機能する。 一実施例において、前記ＡＴＭセルは、ＬＡＮフレームとしてカプセル化され 、このカプセル化された状態で、イーサネットＬＡＮを介して前記ＬＡＮアダプ タ・カー ドに直接に伝送される。別の実施例において、前記インターフェース手段は、前 記ＡＴＭネットワークを介してすべての前記ユーザ側装置間の透過的通信を許容 するためのブリッジング、ネットワーク層転送及びＬＡＮエミュレータ機能を提 供する。このような装置は、前記ＡＴＭセルからＬＡＮフレーム、あるいは、逆 に、ＬＡＮフレームからＡＴＭセルを作り出すものであり、これはリッジ又はブ リッジ／ルータとして知られている。 この構成の利点は、前記ネットワーク・インターフェース・アダプタと、ロー カル・ワークステーションに於けるこれに付随のドライバ・ソフトウェアとのい ずれも交換する必要がないことにある。 前記ＡＴＭネットワークは、外部のルーティング・ピア（ｅｘｔｅｒｎａｌ ｒｏｕｔｉｎｇ ｐｅｅｒｓ）とトポロジ及び到達可能性（ｒｅａｃｈａｂｉｌ ｉｔｙ）情報とを共有する分散ルータとして構成される。このネットワーク内の 接続は、それぞれが類似のトラフィック特性を備えた多重接続を有する複数の予 め定義された仮想パスを介してルーティングされる軽量（ｌｉｇｈｔ−ｗｅｉｇ ｈｔ）シグナル・コールを使用して、オン・デマンドで設定される。それぞれの 接続は、低いユーザ要求（ｃｏｍｍｉｔｔｅｄ）情報速度しか有していないが、 それが有する前記仮想パスのレベルにまでバーストすることが可能であるので、 トラフィック全体から統計的なゲインを達成しながら、リソースを制御すること ができる。 前記ＡＴＭスイッチのネットワークは、ＬＡＮ機能をエミュレートし、前記シ ステムは、極めて大型の分散ブリッジ／ルータとして機能する。このシステムに 接続された装置は、あたかも一つの大きなＬＡＮに接続されているかのごとく挙 動する。このシステムの接続された諸装置は、それらが一つの大きなＬＡＮに接 続されているものと「信じる」のである。ＬＡＮのどこかに、ルータが現れ、こ れを介して多数の別のネットワークに到達することが可能である。これらの装置 は、システムの真のアーキテクチャには全く気づかない。これらの装置は、ＬＡ ＮがＡＴＭ構造を介して拡張されており、前記「ルータ」の背後のネットワーク も、この同じＡＴＭ構造の一部を構成しているということを知ることはできない 。このシステムに接続されているルータも、これを、付属のルータを有するＬＡ Ｎであると見なす。ルーティング情報は、標準式のルーティング・プロトコルを 使用して、外部ルータとＶＩＶＩＤ「ルータ」との間で交換される。 以下、図面を参照しながら、本発明をより詳細に説明 する。ここで、 図１は、本発明の第１実施例によって作動するワイド・エリア・ネットワーク のブロック図、 図２は、本発明の第２実施例によって作動するワイド・エリア・ネットワーク のブロック図、 図３は、リッジの機能を示す図、 図４は、前記リッジの内部動作をより詳細に示すブロック図、 図５は、前記リッジ内のトラフィック・フローの概略を示す図、 図６は、前記リッジへのイーサネット−ＡＴＭ方向のトラフィック・フローを 示す図、 図７は、前記リッジへのＡＴＭ−イーサネット方向のトラフィック・フローを 示す図、 図８は、ＱＭＡＣをより詳細に示す図、 図９は、ルックアップ（検索）エンジンのブロック図、 図１０は、前記リッジ中のバッファ・フローを示す図、 図１１は、ＰＨＹモジュールのブロック図、 図１２は、ＡＴＭ−ＬＡＮネットワーク用のルート・サーバの詳細なブロック 図、 図１３は、ＡＴＭスイッチ用の従来のＯＡＭ処理リソースを示す図、 図１４は、本発明の一実施例に係るＯＡＭ処理リソースを示す図、 図１５は、ＡＴＭの全利点を提供することなく、ＬＡＮアダプタをＡＴＭネッ トワークに接続する構成を示す図、 図１６は、イーサネット接続コンピュータとＡＴＭ接続コンピュータとの相互 接続システムの典型例を示す図、 図１７は、ＡＴＭサービスを使用するイーサネット接続端末ステーションに記 載された層の関連内部特徴構成の略図、そして 図１８は、図１６に図示した仮想ＡＴＭスイッチの主要部分の略図である。 図１において、ＡＴＭスイッチ１ａ，１ｂ，１ｃは、ワイド・エリア・ネット ワーク非同期転送モード・ネットワーク（ＷＡＮ）を形成している。スイッチ１ ａは、ネットワーク・インターフェース・カード（ＮＩＣ）２を介してルート・ サーバ４に接続されるとともに、ネットワーク・インターフェース・カード（Ｎ ＩＣ）３を介してシステム・マネジャ５に接続されている。 ワークステーション１２は、従来の方法により、ネットワーク・インターフェ ース・カード（ＮＩＣ）１３を介して前記ワイド・エリア・ネットワークに接続 されている。ＮＩＣ１３は、前記ワークステーション１２の前 記ＡＴＭネットワークへの接続専用に構成されている。 スイッチ１ａ，１ｂ，１ｃは、更に、リッジとして知られているＷＡＮ−ＬＡ Ｎインターフェース装置６を介してルータ９、ワークステーション８、ハブ１０ 、ブリッジ１１及びＳＮＭＰマネジャ１２に接続され、これらはそれぞれ、この 例に於いてはイーサネットである、ローカル・エリア・ネットワークへの接続用 のローカル・エリアネットワーク用アダプタを備えている。 前記装置８，９，１０及び１１は、リッジ６ａのそれぞれのイーサネット用ポ ートに接続され、ＳＮＭＰマネジャ１４は、リッジ６ｂのイーサネット用ポート の一つに接続された状態が図示されている。 前記ＡＴＭワイド・エリア・ネットワークは、前記ルータサーバ４の制御下で 作動し、このサーバは、従来式の無接続式モデルのＬＡＮを、接続式ＡＴＭモデ ルへとトランスレートする。このネットワークは、従来式のルーティングテーブ ル計算プロトコル（例えば、ＲＩＰとＯＳＰＦ）を実行し、外部ルータとの交信 によって、前記無接続式ネットワークの拡張トポロジを学習する。又、このネッ トワークは、前記無接続式ネットワークのトポロジに関するその知識を完全なも のとするためにすべての外部装置の存在を検出する。 前記ルート・サーバ４は、システム・マネジャ５から前記ＡＴＭネットワーク のトポロジを学習し、前記ＡＴＭトポロジとＬＡＮトポロジとの間のマッピング のための必要に応じて、前記リッジ６の環境設定を行う。 前記ルート・サーバ４の機能は、ＡＴＭ−ＬＡＮシステムに接続された諸装置 のトポロジを維持することにある。このトポロジ情報は、ソースからのＬＡＮト ラフィックのＡＴＭネットワークを介した宛先への転送とルーティングに使用さ れる。トラフィック転送は、前記ルート・サーバと、更に、このルート・サーバ がトポロジについて伝える情報を使用する前記リッジ６とによって行われる。こ の環境設定が許容するネットワークのどの場所においても装置を接続することが 出来るという能力は、このシステムに固有のものであり、この機能は、前記ルー ト・サーバ・トポロジ・マネージメントによって行われる。 従って、前記ルート・サーバ４は、ＬＡＮネットワークの数、装置のメンバー シップ、フィルタ及びアクセスの規制等の、仮想ＬＡＮを形成する管理情報を有 している。 前記ルート・サーバは、スイッチとトランクとのレイアウトについて認識して おり、すべての接続装置の存在 を検出する。ルート・サーバは、この完全なネットワークに関する知識を使用し て、確実に、パケットがＡＴＭ接続の動的網を使用して、前記システムを介して 正確に転送されるようにする。 より小型のネットワークにおいては、前記ルート・サーバ４は、ＡＲＰサーバ として、更に、ブロードキャスト・サーバ（より大型のネットワークには、複数 の別個のルート，ＡＲＰ及びブロードキャスト・サーバが含まれる）としても機 能する。この機能において、ルート・サーバ４は、ブロードキャストトラフィッ クを、それを受け取ることを必要とするその他のすべてのネットワーク・エレメ ントに転送する。これによって、ルート・サーバ４は、前記ネットワークを通じ て流れるブロードキャスト・トラフィックの量を制限するための種々の推論と最 適化を利用することができる。例えば、ＡＲＰリクエストは、しばしば、そのネ ットワークに存在する大半の装置のアドレスを既に知っているルート・サーバに よって直接に取り扱うことが可能である。フラッディングされる（ｆｌｏｏｄｅ ｄ）必要のあるパケットの場合、ルート・サーバは、そのパケットの一つのコピ ーを、このパケットがフラッディングされるべきポートを示すマスクとともに、 そのブロードキャストの送り先である各 リッジに送ることができる。 前記ルート・サーバ４の簡略化したブロック図を図１２に示す。このルート・ サーバ４は、集中ルータ転送サーバ４００と、ＮＩＣ装置ドライバ４０７と、ト ランザクション・マネジャ４０２と、トポロジ・マネジャ４０３と、マルチキャ スト・サーバ４０４と、ルート・マネジャ４０５と、ＡＤＰマネジャ４０６とを 有している。これらの装置４０２ないし４０６は、転送機４００と、ＳＮＭＰエ ージェント４０８とに接続されている。前記トランザクション・マネジャ４０２ は、スタンバイ・サーバ４０９に接続されている。前記転送機４００は、ＳＮＭ Ｐエージェント４０８に直接接続されている。 前記ルート・サーバ４は、このシステム上のすべての装置の位置に関する情報 を保持している。この情報は、装置のネットワークへの接続に伴って動的に学習 されるものであり、標準式ルーティング・プロトコル、例えば、ＩＰ及びＩＰＸ を介した、このシステムのエッジにあるルータとの通信を通じて学習される。こ の情報は、アドレス分散プロトコルを介してリッジ６に分配される。リッジ６と の通信によって、これらのリッジは、大半のデータについて直接的にデータ転送 を行うことができる。 前記集中マルチキャスト・サーバ４０４は、すべての マルチキャスト・トラフィックを処理する。可能な場合、ルート・サーバ４は、 更にネットワークへ更にブロードキャストすることなく、送られてきたデータに 応答する。 前記ルート・サーバ４は、更に、ＬＡＮ装置の追加、移動及び変更を動的に許 可するためのＬＡＮトポロジ・マネージメントと、システム管理者によって環境 設定されたルールに反する装置に対する参入許可制御をとを行う。ＡＴＭ ＬＡ Ｎに接続された前記装置９ないし１４は、前記ルート・サーバによって動的に検 出され、許可された場合、ネットワークに参入する。前記リッジ６は、その装置 の検出によってこの検出に参加する。ルート・サーバは、参入を許可するべきか 否かと、もし許可するならばどのようなサービスを許可するのかを決定する。更 に、ルート・サーバ４は、その装置の位置に関する情報を長時間維持する。ルー ト・サーバ４は、非類似ネットワークの装置間がシステムへのポートを共用する ことを可能にする。 前記ルート・サーバ４は、更に、フレキシブルで、ポータブルで、冗長なプラ ットフォーム・サポートを提供する。前記ルート・サーバは、シングルプラット フォームとマルチプロセッサ・プラットフォームとの両方をサポートするＡＴＭ ネットワークインターフェース・カー ドを備えたＳＵＮワークステーション上で実行される。予備の（ｒｅｄｕｎｄａ ｎｔ）ルート・サーバ４０９がサポートされ、これは前記主ルート・サーバ４０ ０が故障した時に、これに取って代わる。これら二つのプラットフォーム間の整 合性を確保するために、ＡＴＭベースのメッセージング・プロトコルが使用され ている。 図１に戻って、各ＡＴＭスイッチ１は、このシステムのコアである高帯域幅セ ル回線交換を提供する。ＡＴＭスイッチは、３つのタイプ、即ち、ＡＴＭワーク グループ・スイッチ（ＷＧＳ）と、３６１７０スイッチング・シェルフと、３６ １７０アクセス・シェルフとがある。 前記ＷＧＳは、顧客宅内アプリケーション用の、低コストの、１２ポート、１ ．６Ｇビット／秒のＡＴＭスイッチである。前記３６１７０スイッチング・シェ ルフは、最大８個のＡＴＭフィーダ・スイッチ及び／又はアクセス・シェルフを 相互接続する１２．８Ｇビット／秒のＡＴＭスイッチである。各スロットは、多 数のＡＴＭインターフェースの一つを受け入れることができる。前記ＷＧＳにつ いて、図１３及び１４を参照してより詳細に説明する。 現在、入力ポートにおいてＯＡＭ（オペレーション・アンド・マネージメント ）サポートを提供するＡＴＭス イッチは、ＯＡＭセルを解釈し、発生するために専用のマイクロプロセッサ５２ を必要とする。ＯＡＭセルは、図１３に図示されているようにシェアードＲＡＭ ５１を使用するセル・プロセッシング・エンジン５０によって前記マイクロプロ セッサ５２との間で伝送される。 このアプローチの欠点は、前記ＯＡＭの機能をサポートするのに追加コストと 複雑性（ＰＣＢエリア、追加コンポーネント、シェアードＲＡＭシステム）が必 要とされることにある。この追加コストによって、コスト的に有利で、フル装備 のマルチポート・スイッチを製造する可能性が阻害される。 図１４に示す本発明に依れば、前記セル・プロセッシング・エンジンは、すべ ての関連ＯＡＭセルを、予め環境設定された内部スイッチ・アドレスを使用して 集中ＯＡＭプロセッシング・リソースへ向きを変えるように改造されている。セ ルのすべての処理は、この一つのマイクロプロセッサにおいて行われ、これによ って、図１４に示すように、各ポートにおいて専用のマイクロプロセッサ５２を 設ける必要が無くなる。 一つの好適な構成において、ＶＣＩ（仮想チャンネル識別子）＝３又は４（セ グメント及びエンド・ツー・エンド）及びＶＰ（仮想パス）が回線交換されたセ ルが、 前記Ｆ４（ＶＰＣ（仮想パス接続））ＯＡＭフローを構成し、ＰＴＩ（ペイロー ド・タイプの識別子）＝４又は５及びＶＣが回線交換されたセルが、前記Ｆ５（ ＶＣＣ（仮想チャンネル接続））ＯＡＭフローを構成する。 ＯＡＭセルタイプ＝０００１（フォールト・マネージメント）及びファンクシ ョンタイプ＝００００，０００１又は１０００（ＡＩＳ，ＦＥＲＦ、ループバッ ク）の入力Ｆ４／Ｆ５ ＯＡＭフローセルが、前記セル・ストリームから抽出さ れ、予め設定されたヘッダを使用して向きを変えられる。これらのセルが、前記 集中ＯＡＭプロセッサによって処理されるセルである。 適当な集中ＯＡＭプロセッシング・リソースは、ＣＣＭ（コントロール・コン プレックス・モジュール）であり、これはすべてのＵＣＳ（ユニバーサル・カー ド・スロット）に対してＯＡＭサポートを提供する。前記ＵＳＣモジュールは、 必要な入力ＯＡＭセル［ＶＣ ＡＩＳ（仮想チャンネル・アラーム表示信号）、 ＶＣ ＦＥＲＦ（仮想チャンネル遠端末受信機故障）、セグメント・ループバッ ク、エンド・ツー・エンド・ループバック］を前記ＣＣＭに向ける。ＣＣＭは、 必要な出力ＯＡＭセルを発生する。 ＵＰＣ（使用目的パラメータ制御）、ＡＴＭアドレス・ トランスレーション又は高速（１５５ｍｂｐｓ以上）の入力又は出力ポートにお いてエンハンスト機能を実施する従来のＡＴＭスイッチは、デュアルポート／シ ェアード・メモリ・システムに位置するポート固有パラメータをアップデートす るための専用のマイクロプロセッサを必要とする。これらのパラメータは、例え ば、新規なＶＰＩ／ＶＣＩの、プロプライエタリ・スイッチ・ヘッダ、ＵＰＣパ ラメータ、統計及び接続バリディティなどを含む。セルが前記入力又は出力ポー トに到達すると、次に、ハードウェア（Ｈ／Ｗ）エンジンが、これらのパラメー タを使用して前記セルを適当に処理する。 このアプローチの欠点は、前記エンハンスト機能を実行するために追加コスト と、複雑性（ＰＣＢエリア、追加コンポーネント、シェアードＲＡＭシステム） が必要なことである。この追加コストによって、コスト的に有利で、フル装備の マルチポート・スイッチを製造する可能性が阻害される。 追加のプロセッサ及びシェアード・メモリ・システムの必要性をなくするため に前記Ｈ／Ｗセル・プロセッシング・エンジンにエンハンスト機能を追加する。 これを行うために、前記データ及びコントロール・ストリームを融合し、Ｈ／Ｗ セル・プロセッシング・エンジンを、 前記コントロール・セルを解釈するように構成する。これによって、入力及び出 力接続を環境設定するのに必要なＲＡＭのアップデートが行われ、ステータス要 求に対するレスポンスが送られる。これは、前記セル・プロセッシング・エンジ ンに、例えばＸｉｌｉｎｘ社から市販されているようなフィールド・プログラマ ブル・ゲート・アレイを設けることによって達成できる。これにより、このセル ・プロセッシング・エンジンは、前記コントロール・セルを解釈することが可能 となる。 このアプローチの更に別の利点は、ＲＡＭシステムの帯域幅の要求を減らすこ とが出来ることにある。既存の構成においては、前記シェアード・メモリ・シス テムを実施するのに高速ＳＲＡＭが必要である。外部マイクロプロセッサによる 追加のアクセスを提供する必要性を除去することによって、前記ＲＡＭ帯域幅を 大幅に減少させることができる。 この技術は、すべてのＡＴＭスイッチによって使用可能である。更に、このア プローチは、頻繁なパラメータのアップデートを必要とするスイッチ環境におい てすべてのライン・カードによって使用可能である。 再び図１において、前記ＡＴＭスイッチ１ａ，１ｂ，１ｃは、それぞれのリッ ジ６ａ，６ｂ，６ｃに接続され ている。一実施例において、各リッジ６は、イーサネットＬＡＮへの接続用の１ ２のイーサネット・ポート７と、ローカル・ワークステーション８のイーサネッ トアダプタと、従来式のルータ９と、ハブ１０又はブジッジ１１とを有している 。 前記リッジ６は、前記ＡＴＭネットワークを介してすべてのユーザ側装置間で トランスパラント（透過式）通信を可能にするために、ブリッジング、ネットワ ーク層転送及びＬＡＮエミュレータ機能を行う。これらのリッジは、ユーザ側装 置が前記ＡＴＭ環境を介してＬＡＮ環境において通信することを可能にする。 即ち、前記リッジは下記の６つの基本的工程を行う。 （１）ソース・アドレス・バリデーション パケットがリッジＬＡＮポートに到着すると、リッジは、そのポートのソース Ｍａｃアドレスを以前に見たことがあることを検証する。もしもそのアドレスが ポートのソース・アドレス・テーブルに見つかった場合には、パケットは宛先識 別へと進む。 もしもそのアドレスが見つからない場合には、新しいステーションがシステム に参入したことになり、このパケットはルート・サーバに転送されて処理される 。 （２）宛先識別 リッジが前記パケットのソース・アドレスを確証すると、リッジは、そのパケ ットとの宛先ＭＡＣアドレスを調べる。この時点でいくつかの可能性が発生する 。即ち、 ・ このパケットはブロードキャスト・アドレス又は、リッジの宛先アドレス ・テーブルには存在しないＭＡＣアドレスに向けられたものである。この場合、 パケットはルート・サーバに転送されて処理される。 ・ このパケットは、前記ＶＩＶＩＤ「ルータ」自身のＭＡＣアドレスに宛て られたものである。これは、このパケットは転送されて、パケットのネットワー ク層アドレスが調べられることになっていることを意味する。もしも、そのネッ トワーク層アドレスが宛先アドレス・テーブル中に存在しているならば、このテ ーブルから転送情報を取り出し、パケットは、フィルタ工程へと進行する。そう でない場合は、パケットはルート・サーバに送られる。 ・ このパケットは、リッジの宛先アドレス・テーブル中に存在するＭＡＣア ドレスに宛てられたものである。この場合、このパケットをブリッジして、テー ブルから転送情報を取り出すことが出来、このパケットはフィルタ工程へと進行 する。 この工程の目的は、前記ルックアップ・テーブル中の 論理宛先アドレスを出力媒体のための物理アドレスにマッピングすることである 。従って、前記宛先アドレス・テーブルから取り出される転送情報は、パケット がどのように、又、どこに転送されるかによって異なる。もしも宛先がリッジの ポートに接続されており、パケットがＭＡＣ層転送されている場合には、宛先ポ ートＩＤを前記テーブルから取り出す。もしも宛先がリッジのポートに接続され ており、パケットがネットワーク層転送されている場合には、宛先ポートＩＤと その宛先のＭＡＣアドレスとを前記テーブルから取り出す。最後に、その宛先が 別のリッジ上に位置している場合には、出力リッジのＡＴＭアドレスのみをテー ブルから取り出す。 この時点で、地理ベースの物理層ＡＴＭアドレスを前記パケット内の論理ネッ トワーク層宛先アドレスと関連させることによって、物理−論理接続性マッピン グを行う。 （３）フィルタリング パケットのソース及び宛先アドレスが確証されると、リッジは、それらの装置 間の会話を許可すべきか否かをチェックする。一般に、これは、単なる、ソース ・アドレス、宛先アドレス及びプロトコル・タイプのチェックである。但し、必 要な場合、アプリケーション・レベル・ フィルタリングを行うためにパケットをより詳しくチェックする必要がある場合 もある。もしも、装置間の通信が許可されない場合には、パケットはドロップさ れ、そうでない場合には、パケットは変形工程へと進む。 （４）変形 もしもパケットがＬＡＮポートからシステムに入り、ネットワーク層転送され ている場合には、パケット中の前記ソース及び宛先ＭＡＣアドレスとともに、前 記イーサネット又は８０２．３カプセルを除去し、このパケットのｔｉｍｅ−ｔ ｏ−ｌｉｖｅをデクリメントする。次に、パケットをルートｐｄｕとしてカプセ ル化して、ＡＴＭ構造（ファブリック）を介して送る。 パケットがリッジ・ポートにおいて転送される時、パケットのソースＭＡＣア ドレスが、ＶＩＶＩＤ「ルータ」のＭＡＣアドレスにセットされる。前記宛先Ｍ ＡＣアドレスは、宛先識別中において宛先アドレス・テーブルから取り出された 値に設定されている。その後、パケットはＬＡＮ用に適当なフォーマットにカプ セル化される。 （５）コール・セットアップ もしもパケットがＡＴＭ構造を介して転送されるべきものであれば、リッジは 、このパケットが出力リッジへのＳＶＣを有しているか否かをチェックする。も しもま だＳＶＣが設定されていない場合には、宛先識別中において得たＡＴＭアドレス を使用して、その出力リッジへのコールを発生する。 （６）伝送 パケットは、前記リッジ出力ポートへ伝送されるか、あるいは、ＡＴＭセルに 分割され、ＳＶＣを介して出力リッジへと送られる。 従って、リッジ６は、従来式のローカル・エリア・ネットワーク（ＬＡＮ）（ 例えば、イーサネット／８０２．３，トークン・リング／８０２．５、分散型フ ァイバ回線データ・インターフェース（ＦＤＤＩ）、等）と非同期転送モード（ ＡＴＭ）ワイド・エリア・ネットワークとの間の媒体−速度相互接続を提供する 。 前記リッジ６は、１７８，５６０ｐｐｓのスイッチング集中エレメントと見な すことができる。このリッジによって実行される機能は、より具体的には以下の 通りである。 ａ）ＡＴＭ層セグメント化及びリアセンブリ、 ｂ）ＡＴＭアダプテーション層５（ＡＡＬ５）、 ｃ）ＲＦＣ１４８３ヘッダのフレームのカプセル化及び脱カプセル化、 ｄ）フレームのヘッダからのＡＴＭアドレス及び／又 はＶＰＩ／ＶＣＩの取り出し、 ｅ）フレームのイーサネット・ブリッジング又はネットワーク層転送、 ｆ）ＡＴＭポートにおいて受け取られたＩＰフレームのフラグメント化、 ｇ）ＳＯＮＥＴ ＳＴＳ−３ｃに従った伝送収れんサブレーヤ処理。 以下により詳細に説明するように、イーサネット・インターフェースにおいて 、前記リッジは、受け取ったセルをカプセル化して、これらをその宛先に向けて ＡＴＭネットワークに送り込む。ＡＴＭインターフェースにおいては、前記リッ ジは、その宛先へイーサネットを介して送る前に、接続されたイーサネット・ホ ストに向けられたこれらのセルをカプセル化する。 コンテンション（回線競合）のない公平性を達成するために、前記リッジとそ れが接続されたイーサネット・ホストとの間にトークンがパスされる。ホストが トークンを受け取ると、ホストは一つのフレーム、又は１セットのフレームをリ ッジへと送る。各フレームは、単数又は複数のＡＴＭセルを有している。特定の 数のフレームを送った後、ホストは、前記トークンをリッジにパスバックする。 このリッジは、トークンをホストにパスバッ クする前に、自ら１セットのフレームを送ることもある。このようにして、前記 リッジとホスト（単数又は複数）が互いに同期されて、各ホストはコンテンショ ン又は衝突無く特定量の帯域幅を得るのである。各ホストが前記トークンを手放 す前に送るフレームの数を変更することによって、あるいは、このトークン通信 プロトコル自身を変更することによって、各ホストは異なったグレードのサービ スを受けることができる。 図２は、別の構成を示しており、ここで、類似の部分は類似の参照番号によっ て示されている。図２において、ＡＴＭスイッチ１ｃは、リッジ６ｃに接続され るとともに、リッジ状ゲートウェイ１４に接続されており、このゲートウェイは 、ワークステーション１５に接続されている。ゲートウェイ１４は、ＡＴＭセル のイーサネット・フォーマットへの変換、又はその逆の変換を行う代わりに、イ ーサネット・フレームとして入力されるＡＴＭセルをカプセル化して、これによ って、これらがイーサネット・ドライバの助力によって、ローカル・ステーショ ンのイーサネット・アダプタによって直接受け取られることを可能にする。 次に図３において、ここに図示されているリッジ６は、イーサネット装置への 接続用の１２個の１０Ｍビット／ 秒（１０ｂａｓｅＴ）のイーサネット・ポート２０と、一つのＲＳ−２３２シリ アルポート２１と、１５５Ｍビット／秒のｏｎｅ ＯＣ−３ ｏｖｅｒ マルチ モード・ファイバＡＴＭポート・インターフェース・ポート２２とを有している 。上述したように、前記リッジ６は、ブリッジング、ＬＡＮエミュレーション、 及びネットワーク層転送機能を行う。ユーザ・データ及びコントロール・トラフ ィック（前記ルート・サーバ及びシステム・マネジャ間）の両方がＡＴＭインタ ーフェースに載せられている。 前記リッジ６の機能は、イーサネット・ブリッジング、ネットワーク層転送、 及び１２個のイーサネットポートと一つのＡＴＭポートのためのＬＡＮエミュレ ーションを行うことである。イーサネット間に挟まれたトラフィックは、ブリッ ジされるか、もしくは、直接にネットワーク層転送される。即ち、他のリッジへ のトラフィックにそのＡＴＭポートが必要な場合には、カプセル化ＡＴＭ層処理 が行われる。 次に、より詳細なブロック図である図４において、前記リッジ６は、イーサネ ットＭＡＣレシーバ２３とトランスミッタ２４、出力フレーム・プロセッサ２５ 、入力フレーム・プロセッサ２６、入出力フレーム保管メモリ ２７，２８、ルックアップ・エンジン・フィルタ２９（図９に図示され、本願と 同時係属の、１９９４年１２月２２日出願Ｎｏ．ＰＣＴ／ＣＡ９４／００６９５ 、「パケットベース・ネットワーク用のルックアップ・エンジン」により詳細に 記載されている）、ＡＴＭ層セグメント化プロセッサ３０、セルａｕｔｏｐａｄ ｄｅｒ３１、ＴＣ層ＳＯＮＥＴフレーマ３２、ＡＴＭ層リアセンブリ・プロセッ サ３３、及びファースト・キュー・サービス・コントローラ３４とを有している 。前記ＴＣ層ＳＯＮＮＥＴフレーマは、光ファイバ又はツイストペア銅ケーブル を介する接続用のＡＴＭインターフェース２２を提供するＡＴＭモジュール３５ に接続されている。 前記ファースト・キュー・サービス・コントローラ３４の目的は、出力キュー （待ち行列）に、イーサネット・ポートを宛先とするパケットをキューイングす ることである。各ポートにそれぞれ一つの出力キューがある。キューがサーブさ れると、パケットは、そのパケットを受け取る準備が出来ているイーサネットＭ ＡＣポートへと転送される。すべてのキューは同じ優先順位を有する。 前記ファースト・キュー・サービス・コントローラ３４において、ポートとデ ータの使用可能性が、次のポートの要求に分解（ｆａｃｔｏｒｅｄ）される。ポ ート の利用可能性は、アドレス中のビットマスクとして表される。ラウンド・ロビン 式優先順位をエンコードされた優先順位により、もしも現在のキュー（前記ラウ ンド・ロビン方式によって定義される）がサーブ出来ない時には、必ず、すべて の要件を満たす次に最も優先順位の高いポートがリターンされる。従って、この 装置は、常に有効な結果をリターンする。有効なデータのアドレス・マップ化ビ ット・マップにより、その結果は、ただ１回の読み込み作業によってリターンさ れることが可能であり、これによってパフォーマンスが改善される。 前記ファースト・キュー・サービス・コントローラ３４は、実際には、サービ スを必要とするすべてのセットのパラレル・キューに適用可能であり、ラウンド ・ロビン式サービス・メカニズムに限定されるものでなく、同等ではない優先順 位がこれらのキューに関連付けられている場合に実施可能である。 リッジ６のトラフィック・フローは、図５に図示されている。このリッジ６は 、受信方向と送信方向とにおいてそれぞれ別個のデータパス用に構成されている 。唯一の例外は、ローカル側において回線交換されるイーサネット・トラフィッ クであり、これはバイパス・ユニット４５を介してセグメンタＲＡＭシステムを 通じて中継さ れる。このアプローチは、すぐにシステムのボトルネックとなる単一のメモリシ ステムへの必要性を軽減する。 図４に示すトランスミッタ２４とレシーバ２３とを提供するＱｕａｄＭＡＣ４ ０は、前記ＡＴＭ方向側においてセグメンタＲＡＭ４１とセグメンタ４２とに接 続され、イーサネット側の入力においてリアセンブラＲＡＭ４３とリアセンブラ ４４とに接続された３Ｋビットの入力及び出力ＦＩＦＯ４５，４６を有している 。バイパス・ユニット４５は、入って来るイーサネット・トラフィックが、ＡＴ Ｍネットワークをバイパスし、前記Ｑｕａｄ ＭＡＣ４０の出力へ直接にパスさ れることを許容する。 図６は、ＡＴＭ方向の前記パケットのフローをより詳細に図示している。先ず 、イーサネット・フレームの全部がＱｕａｄ ＭＡＣ ＡＳＩＣ ＦＩＦＯ４５ 内部でバッファされ、次に、ＱＭＡＣ４０は、受信コントローラ４７を介してＡ ＸＥ ＲＩＳＣプロセッサ４８に対してＤＭＡが必要であることを知らせる。Ａ ＸＥ（伝送エンジン）４８は、どのポートが選択されているかを考慮することな く、セグメンタＲＡＭへのＤＭＡを開始し、受信コントローラ４７は、ラウンド ・ロビン優先順位方式を使用しているポートを選択する。 次に、前述し、又、同時係属出願に記載されている前 記ルックアップ・エンジン２９は、前記フレーム・ヘッダ情報を「ｆｌｙ ｂｙ 」モードでロードし、ソース、宛先ＭＡＣアドレス、プロトコル・タイプ、ポー ト・グループ等のコンテクスト・サーチを開始する。 前記ＡＸＥ４８は、前記検索の結果を取り、もしもそう指示された場合には、 そのパケットをドロップ又はネットワーク層変換を行うこともある。次に、これ はＣＳ−ＰＤＵへ入力するために必要な状態にパケットを再フォーマットし、セ グメンタ４２にセル・スライシングを開始するように指示する。セグメンタは、 ＡＴＭセグメント化を実行し、完了後、前記バッファをリターンする。 前記ＡＸＥ４８は、一体型高速ＤＭＡと、別体の第２プロセッサ・バスとを備 えた５０ＭＨｚのＲ３０００ＲＩＳＣエンジンである。媒体の高速性能を維持す るためには、これは、下記のタスクを５．６マイクロ秒（２８０サイクル）で完 了しなければならない。このＡＸＥ４８は、前記ＤＭＡデータを、一度に約５１ ２バイトの移動速度でフォアグランドにおいてＱＭＡＣとセグメンタＲＡＭとの 間を流し続ける。一旦、一つのパケットＤＭＡが開始されれば、ポートのインタ ーリーブは無い。バックグランドにおいて、パケット情報がＬＵＥＦＩＦＯから 取り出され、ＡＸＥパケット処理が開始さ れる。 前記パケットは、廃棄、ブリッジ、又はネットワーク層転送される。ブリッジ されたパケットの場合には、パケットの改変は行われない。 ネットワーク層転送されたパケットの場合、そのパケットのネットワーク層ペ イロード・ヘッダにおけるフィールドが改変される。即ち、例えば、ＩＰの場合 、ＴＴＬがデクリメントされ、チェックサムが調節される。新しい宛先ＭＡＣア ドレスが、前記送信コントローラによって挿入されるべく前記パケット・デスク リプタにアペンドされる。この段階の処理は、プロトコルによって変わる。 前記パケットは、ＡＴＭアダプテーション層５用のＲＦＣ１４８３タイプのＬ ＬＣカプセル化によってカプセル化される。 前記ＶＣは、ＬＵＥ２９からインサートされる。 フレームはＡＴＭ送信又はローカル送信用に、セグメンタでキューイングされ る。 リッジ・ホスト・プロセッサで発生されたトラフィックは、他のリッジに対し ては単に、「１３番目のポート」として現れる（図８）。前記ホスト・プロセッ サ・コンプレックスは、前記Ｑｕａｄ ＭＡＣ４０を擬態するＦ ＩＦＯインターフェースを有する。 データは、前記ＡＴＭイーサネット方向に於けるデータフローを示す図７に図 示した前述のものに対称的なパスでイーサネット・ポートから流れる。これは、 送信制御プロセッサ５０が、ＱＭＡＣダイレクト・メモリ・アクセスを行い、Ｍ ＡＣヘッダを追加することを除いては、図６に示したものと類似している。前記 送信コントローラ５０は、機能的には、ＡＸＥ４８に類似しており、パケットが 前記セグメンタとリアセンブラＲＡＭからキューイング解除されると、ＭＡＣア ドレスがインサートされ、これらはＱｕａｄ ＭＡＣに対してＤＭＡされる。Ａ ＸＥと同様に、ＴＸＣは、５０ＭＨＺ Ｒ３０００−ベースのＲＩＳＣプロセッ サによって実施され、その処理を５．６マイクロ秒で完了しなければならない。 前記リッジから送信されるイーサネット・パケットのソースとして、ＡＴＭセ ル、ローカル・インターポート・トラフィック及びローカル・ホスト・プロセッ サ起源のものの三種類のソースがある。後の二つの場合、そのフレームは、リア センブラ・メモリではなく、セグメンタ・メモリにある。従って、送信コントロ ーラ５０は、ＱＭＡＣ４０に供給するのに二つのトラフィック・ソースに対応し なければならない。 前記リアセンブラからのパケットのフローは以下の通りである。 １）ＡＴＭセルは、リアセンブラＲＡＭにリアセンブルされる。 ２）前記リアセンブラは、パケット・ヘッダをＬＵＥへダイレクト・メモリ・ アクセスし、このＬＵＥが、ソース及び宛先ＭＡＣアドレスと、出力ポートセッ トとを決定する。情報は、その使用のために、前記送信コントローラによってフ レームにアペンドされる。 ３）フレームは、リアセンブラによって送信コントローラにキューイングされ る。 セグメンタ・メモリ・システムからのパケットのフローは、単に、セグメンタ が送信コントロラ５０に対してフレームをキューイングするだけである。送信コ ントローラＲＩＳＣプロセッサがＡＴＭ又はローカル・スイッチング・パスを介 したフレームの到着を知らされると、これはＭＡＣアドレスをインサートし、Ｑ ｕａｄ ＭＡＣの適当なポートへのＤＭＡを行う。 前記ＱＭＡＣ４０は、図８により詳細に図示されている。これは、４つのポー トのイーサネット・トラフィックを、高速３２ビット幅同期データバス間で流す ＡＳＩＣであり、外部ＤＭＡが必要である。前記ＱＭＡＣ４０は、 一体型１０ＢａｓｅＴ又はＡＵＩトランシーバと、パケット及びバイト・カウン タの完全なセットと、各方向に於ける内部３ｋパケット・バッファとを特徴とし ている。 前記ルックアップ・エンジンは、図９に図示され、前述した同時係属出願に記 載されている。このルックアップ・エンジン（ＬＵＥ）は、パケットがイーサネ ット又はＡＴＭネットワークから受け取られる毎に使用される。このエンジンが 提供し、ルックアップ・テーブルに保管される情報のタイプは、パケット・フロ ーの方向とパケットの種類によって異なる。このＬＵＥは、それぞれの知られて いる宛先へのパスを捜すのに必要なすべての情報を提供するとともに、知られて いない宛先の場合にはデフォールト情報を提供する。このデフォールト情報は、 大抵の場合、パケットをルート・サーバへと向ける。 前記ＬＵＥ２９は、ＭＡＣ及びネットワーク層アドレスや、ネットワーク層プ ロトコル決定用の固定した部分に於けるビットパターン認識等の、パケットの可 変部分のニブル・インデックス化を使用したテーブル検索に基づいている。各ル ックアップ・テーブルは、１６進法の検索ツリーに組織されている。各検索ツリ ーは、１６ワードのルート・テーブルから始まる。検索キー（例えば、ＭＡＣア ドレス）は、後続のテーブルへのインデックス として使用されるニブルに分割される。テーブルへの１６ビットのエントリは、 次の４ビットのニブルと連接されて、次の１６ワードのテーブルの２０ビットの アドレスを形成する。最後のリーフ項目（エントリ）が、所望の情報を示す。Ｌ ＵＥのブロック図を以下に示す。 ビット・パターン認識は、マイクロコード命令セットによって行われる。マイ クロコード化されたエンジンは、ひとつのパケット内のフィールドを予めプログ ラムされた定数と比較して、典型的には一つの命令における分岐とインデックス のインクリメントを行う能力を有する。このマイクロコード・エンジンは、前記 検索アルゴリズムを完全に制御し、従って、これを特定の検索機能に適合させる ことが可能であり、新しい機能が必要な時にはマイクロコードがダウンロードさ れる。前記マイクロコード・エンジンによるパケット分析の出力は、ＡＸＥが処 理ルーチンに迅速に方向を向けるのに使用することが出来るインデックスである 。 ソース・アドレスの学習及びエージングには、ツリーの操作が必要であり、こ れは、ＡＸＥとホストプロセッサを使用してバックグランド・タスクとして行わ れる。新たに発見されたソースのＭＡＣフレームの場合には、ホストプロセッサ に内部メッセージが転送され、ＬＵＥ ソースＲＡＭに追加されるパラメータが要求される。次に、ホストプロセッサは 、デュアルポートメカニズムを介して前記ＬＵＥ ＲＡＭにアクセスし、必要な 状態に前記ツリーを再構成する。 前記ＬＵＥは、物理的には、一つの大きなＦＰＧＡと、それぞれ５１２Ｋバイ トと１Ｍバイトの別々のソース宛先ルックアップ・メモリと、ダウンロード可能 なマイクロコードＲＡＭと、前記ＲＩＳＣプロセッサーのインターフェースとし てのＸｉｌｉｎｘ及びＦＩＦＯ装置との組合せとに分割される。 セグメント化、リアセンブリ、及びＱＭＡＣトラフィックに必要な単一の超高 速メモリ・システムへの要求を緩和するために、前記ＡＴＭ ＳＡＲ機能は、リ ッジによって二つに分割される。従って、アーキテクチャは方向によって水平に 分割され、実際には完全に二重のシステムとなっている。 前記セグメンタ・コンプレックスは、ＡＴＭ化装置と、セグメンタＲＡＭの主 バスと、その第２バスの追加の高速ポインタ・メモリへのインターフェースと、 前記リアセンブラへのデュアルポート・メモリとから構成されている。後者は、 ＯＡＭ用のＳＡＲ通信バッファと軽量スイッチング・サポートとして使用される 。 １０２４以下の同時ＶＣのリッジにおいてＡＴＭリアセンブリを行うには専用 のＡＴＭ化装置が使用される。パケットが再アセンブルされると、前記ＬＵＥが 入って来る最初のセルにスヌープ（ｓｎｏｏｐ）して、もしも、それが中継され たＰＤＵ（前記ソースＭＡＣが、自動的にルート・サーバとなる）である場合に は、宛先ＭＡＣアドレスを提供する。このＭＡＣがリアセンブラによってパケッ トにアペンドされ、送信コントローラによって迅速にインサートされる。 セルは、ＡＴＭ装置間セル・リンクを使用して、前記リアセンブラからセグメ ンタへと送ることができる。これはループバック検査に有効である。 前記セグメンタとリアセンブラＲＡＭとは機能的に類似しており、ＡＴＭ環境 とＬＡＮ環境との間の中間ＣＳ−ＰＤＵバッファリングを提供する。前記セグメ ンタは、４つのポート、即ち、ＡＸＥ第２バス、Ｑｕａｄ ＭＡＣ（ＡＸＥ主バ ス）、前記送信コントローラ及びセグメンタを有する。前記リアセンブラメモリ は、３つのポート、即ち、前記送信コントローラ、と前記リアセンブラの主及び 第２バスとを有している。共にそのサイズは５１２Ｋバイトである。 各ＲＡＭシステムは、類似の調停（アービトレーショ ン）コントローラを有し、ラウンド・ロビン式に一度に複数の要求にサーブする 。この調停機は、バッファの背後でアドレスが蓄積されることを可能にし、これ によってスイッチング時間が最小にされている。現在、前記メモリ・システムは 、３サイクルの調停（アービトレーション）と、４−５サイクルの書き込み及び 読み取りを達成するために高速の１５ナノ秒のＲＡＭを、それぞれ使用している 。ＲＡＭシステムは、保持された帯域幅において８００Ｍビット／秒以上を提供 する。 前記リッジは、システムの始動、電源ＯＮ時の診断、ＬＵＥ及びＲＩＳＣプロ セッサのダウンロード、スパニング・ツリー・アルゴリズムの実行、ネットワー ク・マネージンメント（ＳＮＭＰ，４６０２ Ｉ／Ｆ）の実行、ローカル・シリ アル・ポート環境設定の実行、接続マネージメント（Ｑ．２９３２１）、ＬＵＥ 用のテーブル・メンテナンス、必要な場合におけるＰＨＹモジュール状態コード の実行（ＯＣ３）及びフェースプレートＬＥＤの制御を処理するための管理ホス トプロセッサを必要とする。 前記ホスト・プロセッサ・コンプレックスは、下記の周辺装置を備えた２５Ｍ Ｈｚの６ＭＩＰＳで作動するＭＣ６８３４９ＣＰＵによって実施可能である。即 ち、 ２ＭバイトＲＡＭ、１ＭバイトのフラッシュＥＰＲＯＭ（インテルベース）、３ ２Ｋバイトのバッテリ・バックアップＮＶＭ（不揮発性メモリ）、各方向のパケ ット伝送用の２ＫバイトのＦＩＦＯ、ＡＴＭ化シリアルダウンローダ、及び、ロ ーカル・シリアルポート環境設定用のＲＳ−２３２トランシーバ。 前記リッジと同様に、５−プロセッサ・パイプライン化アーキテクチャは、か なりのデータ・パッシング要求を有するものと期待される。以下の項で記載する ようにこれには実質的に三つのものがある。 前記ホスト・プロセッサは、各ＡＴＭ化装置に対して環境設定、メインテナン ス、統計ポーリング・パケット・メッセージを伝達するとともに、外部のイーサ ネット・ベースの装置と通信しなければならない。これらの二つの要求を能率的 に処理するために、ホスト・プロセッサは、前記ＡＸＥ及び送信コントローラに 対してＱＭＡＣとインラインの「１３番目のポート」として現れる。内部プロセ ッサを宛先とするフレームは、通常のトラフィックと同様に、フラッグを付けら れ、ＡＸＥによって前記セグメンタ・メモリにロードされる。リアセンブラに到 着するためには、メッセージ・パケットを、送信コントローラによって、リアセ ンブラ・メモリに物理的に再 コピーしなければならない。 他の方向において、送信コントローラは、ローカル・メッセージと、ホストを 宛先とするＭＡＣアドレス化されたトラフィックとを、パケットに予めフラッグ を付けておくことによって区別する。ホスト・コントローラは、その内蔵ＤＭＡ コントローラを使用して、そのＱＭＡＣ−エミュレーションＦＩＦＯとのデータ の移動を行う。 バッファ・ポイタがリッジＡＴＭ化装置間でパスされる時、そのサービスに対 する要求を示すために単純な割り込みフラグを使用する。同時に、２ＣＰＣｏｎ ｄ”入力がセットされ、これによって、単一のＲ３０００分岐命令によって、一 つのサイクルで効果的にポーリングとフラッグの方向付けとを行うことができる 。 セグメンタは、データ・バッファの到着を示す割り込み信号をＡＸＥから受け 取る。 ＴＸＣは、データ・バッファの到着を示す割り込み信号をセグメンタとリアセ ンブラから受け取る。 セグメンタとリアセンブラは、そのデュアルポート・メモリ・キューをサーブ するために互いに割り込みを行う。 セグメンタとリアセンブラとは、軽量スイッチング及びＡＴＭ ＯＡＭ等の双 方向プロトコル用の直接通信パ スを必要とする。これは、それらの間の小型のデュアルポート・メモリと、互い に割り込む能力とによって提供される。 ４つのプロセッサが前記リッジの周りでデータを移動させる場合、バッファ・ ポインタをパッシングしフリーのポインタをリターンする最適化スキームが必須 である。セグメンタ及びリアセンブラメモリのマルチポート化によって、実際の データのコピーは不要である。単純性と低コストのためには、バッファ・ポイン タはデータと同じ伝送路においてマルチポート化メモリを通過される。バッファ のリターンにおける複雑化を避けるためには、これらを図１０に示すように一方 向にパッシングさせる。 ＡＸＥによって受け取られたパケットは、ＡＴＭネットワーク宛であるか否か を問わず、セグメンタに転送される。ローカル・トラフィックの場合、セグメン タは、パケットを送信コントローラに再キューイングし、これは、リターンされ たフリー・バッファ・リストが単一のプロセッサによって管理されることを意味 している。これによって再エントランスの問題を避け、全体のバッファ・マネー ジンメントが単純化される。 リアセンブラによって受け取られたデータ・バッファは、単純に、イーサネッ ト伝送用に送信コントローラに パスして、ＤＭＡが完了した時にリターンすることができる。 アプリケーションに依って、統計がリッジのハードウェアとソフトウェアとに よって収集される。前記Ｑｕａｄ ＭＡＣは、下記のためのハードウェア・カウ ンタを有する。 送信／受信フレームの数、 送信／受信バイトの数、 イーサネット受信エラー（ＣＲＣ，アラインメント、ｒｕｎｔ）、 衝突の数、 １６回より多い衝突によって失敗した送信数、 その他の統計が、ホスト・プロセッサを介して報告するべくＡＴＭ化装置によ って収集される。その具体例としては以下のものがある。 送信／受信セルの数、 セキュリティ違反／ポートの数。 リッジのＰＨＹモジュールは、物理インターフェースの種類に関する現在の議 論に対して、これを容易に変更可能とすることによってこれに対応する。これは 図１１により詳細に図示されている。 前記リッジは、従って、ローカル・スイッチングを備 えた１２のイーサネット・ポートを、ＡＴＭスイッチへの接続のために、単一の ＡＴＭトランクに集中するシステムのキーエレメントである。前述したリッジの 具体的実施例は以下の特徴を有する。即ち、１２の１０ＢＡＳＥ−Ｔのイーサネ ット・ポート、一つのモジュラＡＴＭポート（第１出力：マルチモード光ファイ バ・ケーブルを介する１５５Ｍビット／秒のＳＴＳ−３ｃ）、すべてのイーサネ ット・ポートとＡＴＭポート間におけるフルメディア−速度ブリッジング及び転 送、広範囲のパケット・フィルタリング能力、ＡＴＭにおけるイーサネットの方 向のＩＰフラグメント化のサポート、ＳＮＭＰと標準式ＭＩＢを使用した管理能 力、スパニング・ツリー・アルゴリズム、ＡＴＭサポート、ＡＡＬ５、ＣＬＰ、 ＯＡＭ、トラフィック・シェーピング、ニューブリッジ「軽量スイッチング」、 イーサネット「スヌーピング」モードによる遠隔トラフィック・モニタ、ラック 、デスクトップ、あるいは、スタンドアロン・パッケージにおいて壁取り付け可 能性、ローカル・マネージメント・インターフェース（シリアルポート）、「フ ラッシュ」メモリを使用してのソフトウェアのダウンロード可能性、「ソフト」 ＲＩＳＣ及びＡＳＩＣ−ベース構造、２００ＭＩＰＳ以上。 従って、記載したリッジは、ルートされたイーサネット環境をＡＴＭ ＷＡＮ ネットワークに結合させるように構成されたＡＴＭ ＬＡＮエミュレータであっ て、以下の特徴を有するものである。即ち、低コスト、フルメディア速度−ブリ ッジング及びネットワーク層転送、今後に定義／発明されるであろう標準の受け 入れ、フルレンジのフィルタリング能力のサポート、ルートされたプロトコル能 力の理解と利用、スタンドアロン、又は、種々のＡＴＭハブにと一体的に作動可 能、容易なＡＳＩＣへの移行性。 前記リッジの重要要素は以下の通りである。 高密度、高速イーサネットＭＡＣ、 強力なテーブル検索エンジン。 ブリッジとルータの基本的側面は、ＶＣ、ＭＡＣアドレス、セキュリティ規制 、等をリアルタイムで迅速に関連付ける能力である。リッジ側においては、この ために、少なくとも８，０００個の項目を保持するテーブルを５．６マイクロ秒 毎に検索する必要がある。 フレキシブルなネットワーク層ハードウェア・パーサ。高速のネットワーク層 転送を行うためには、フレームを迅速に構文解析し、新しいＭＡＣアドレス、Ｔ ＴＬ及びチェックサムによって修正する必要がある。 実際には、高速のＲＩＳＣプロセッサがこの作業を行い、これは前記テーブル 検索エンジンと接続されてフレームプロセッシング・コンプレックスを構成して いる。 高速のマルチポートＡＴＭ−イーサネット・バッファリング・システム。リッ ジは格納−転送装置であり、双方向において渋滞する可能性があるので、内部バ ッファの容量を考慮しなければならない。メモリ・システムは、各方向において 少なくとも２７５Ｍビット／秒を提供する高速で、比較的大型でしかも低コスト でなければならない。その他の重要の特徴としては、ＲＡＭシステム間の効率的 な調停（ａｒｂｉｔｒａｔｉｏｎ）と、短いアクセス呼び出し時間がある。 前記リッジの基本的側面は、イーサネット・フレームの再パッケージ化、ＶＣ Ｉのインサート、５３バイトのセルへの分解である。逆のプロセスには、複数の フレームの同時接合と、適当なイーサネット・ポートへの再方向付けとが必要で ある。セルの大きさと必要なＡＴＭ処理は、目標とする環境によって大幅に変わ る。 前記「ＡＴＭ化装置」は、ＡＴＭセルをリアルタイムで処理するのに必要な内 部ＲＡＭと、キャッシュと、ＤＭＡ及びＡＴＭシリアル化ハードウェアとに接続 された５０ＭＨｚのＲ３０００コアを有する。 ＲＩＳＣベースＤＭＡ。リッジデータを高速で移動させる能力、フィールドを 修正し、キューのマネージメント、きわめて高速でコスト的に有利なＲＩＳＣソ リューションへのコール。開発プロセスをストリームライン化（合理化）し、高 度に最適化された統合ソリューションを利用するために、リッジは、高速なデー タ処理を行うために非ＡＴＭアプリケーションにおいて２つのＡＴＭ化装置を再 使用する。 高速のＡＴＭポート。伝送媒体を介したＡＴＭスイッチへの接続（スタンドア ロン・リッジ）又は、適当なｂａｃｋｐｌａｎｅインターフェースへの接続（３ ６１５０スイッチのＳｔｅａｌｔｈ）。物理媒体とフレーミング構成については まだ活発に議論が行われているので、この機能用には交換可能（スワップ可能） ＰＨＹモジュールを使用する。 ネットワークマネージメント、診断、環境設定構成、及び全体の管理のための ハウスキーピングプロセッサとしては比較的低速度のプロセッサが必要である。 一実施例において、これはクロック速度が２５ＭＨｚのモトローラ社製６８３４ ９マイクロプロセッサである。 次に、本発明の別態様を図１５ないし１８を参照して説明する。 図１５において、前記ＡＴＭ接続デジタル・コンピュータとレガシーＬＡＮア ダプタ１００，１０１とを使用して、レガシー・イーサネットＬＡＮと、デジタ ル・コンピュータとを前記ＡＴＭスイッチング・ファブリック１０２にインター フェースする。前記ＡＴＭスイッチング・ファブリックは、単数又は複数のＡＴ Ｍスイッチ１０３から構成できる。この環境設定は、種々の端末ユニット間に於 てＬＡＮデータ・トラフィックを伝送するのに使用する。しかし、保証帯域幅（ ＢＷ）、トラフィック・マネージメント、等のＡＴＭの利点は、前記レガシーＬ ＡＮアダプタを越えて前記レガシーＬＡＮ接続（例えばイーサネット）デジタル ・コンピュータに及ぶことはない。従って、前記レガシーＬＡＮ環境においてメ タレベルのアクセス制御メカニズムを使用しない限り、衝突検出モードを備えた 従来式のキャリア・センス・マルチプル・アクセス（ＣＳＭＡ／ＣＤ）において 、直接接続されたＡＴＭコンポーネント（例えば、デジタル・コンピュータ）に おいて可能なすべてのサービスを提供するためにイーサネットを使用することは 不可能である。 ＡＴＭ接続レガシーＬＡＮアダプタを介して前記ＡＴＭスイッチング・ファブ リックにインターフェースされたイーサネット接続端末ステーションにＡＴＭサ ービスを 提供するには、接続されたすべての端末ステーションからのイーサネットＬＡＮ に対するアクセスを決定論的に制御し、ＡＴＭ Ｑ．２９３１シグナリングをイ ーサネット端末ステーションに延長する、接続、シグナリング、及び帯域幅マネ ージメントメカニズムが提供されることが必要である。 次に、前記端末装置の一具体例としてデジタル・コンピュータを使用して、Ａ ＴＭの全サービスのイーサネット接続端末装置への提供について説明する。 図１６は、イーサネット接続デジタル・コンピュータ１０１と、ＡＴＭ−接続 デジタル・コンピュータ１００との相互接続システムの典型例を図示している。 ＡＴＭサービスの前記イーサネット接続コンシューマは、それぞれ１０１ａ， １０１ｂ，１０１ｃ，１０１ｄで示す「アプリケーション」、「ＡＴＭ ＡＰＩ 」、「８０２．３ドライバ」及び「８０２．３インターフェース」から成る４つ の層を有しているブロックとして図示されており、これらはそれぞれ、イーサネ ット・バックボーン１０４に接続され、更に、このイーサネット・バックボーン は、下記に詳述するように仮想ＡＴＭスイッチ１０５によってＡＴＭスイッチ１ ０３に接続されている。 前記「アプリケーション」層１０１ａは、アプリケーションを略して示すもの であり、これは、ＡＴＭサービスをこのアプリケーションに拡張するのに使用さ れるＡＴＭアプリケーション・プログラム・インターフェース（ＡＰＩ）上に積 層されている。 前記「ＡＴＭ ＡＰＩ」層１０１ｂは、この図に於いては「８０２．３ドライ バ」である下層のプロバイダによって、ＡＰＩサービスを上層のコンシューマに 提供するコンポーネントを略して表している。このＡＰＩによって提供される典 型的なサービスとしては、アプリケーション特定ＡＴＭアドレスに対応のＡＴＭ 端末ポイントへの接続を要求するのに使用される「ａｔｍＣｏｎｎｅｃｔＲｅｑ 」、前に設定された接続を介して、サービス・データ・ユニット（ＳＤＵ）をＡ ＴＭ端末ポイントに伝送するのに使用される「ａｔｍＴｘ」、そして、前に設定 された接続を介して一つのＡＴＭ端末ポイントからＳＤＵを受け取るのに使用さ れる「ａｔｍＲｘ」等がある。図１７の天頂部は、これらの構造を略示している 。 前記「８０２．３ドライバ」１０１ｃ層は、ＳＤＵをＡＴＭセル・フォーマッ トに変換し、ＡＴＭ接続マネージメント、帯域幅マネージメント、及びシグナリ ングを 提供するコンポーネントを略して表している。この層は、ＡＴＭ接続の創造及び 破壊、伝送のためのＳＤＵのＡＴＭセルへの変換、逆に、受信のためのＡＴＭセ ルのＳＤＵへの変換、そして、ＡＴＭセルのイーサネットＬＡＮへの伝送の制御 を行うのに使用される。 前記「８０２．３インターフェース」層は、イーサネットＬＡＮへのイーサネ ット・インターフェースを略して表している。これは、イーサネット・フレーム の送信及び受信に使用される。 前記ＡＴＭ１００サービスのＡＴＭ接続コンシューマも、同様に、それぞれ１ ００ａ，１００ｂ，１００ｃ，１００ｄで示す「アアプリケーション」、「ＡＴ Ｍ ＡＰＩ」、「ＡＴＭドライバ」及び「ＡＴＭインターフェース」の４つの層 を有したブロックとして図示されている。 前記「ＡＴＭ ＡＰＩ」１００ａへの上層のインターフェースは、前記「ＡＴ Ｍ ＡＰＩ」が、前記イーサネット端末ステーション派生サービスに対して提供 するインターフェースと同様のインターフェースを、ＡＴＭ接続端末ステーショ ンにあるアプリケーションに提供する。 前記「ＡＴＭドライバ」層１００ｂは、ＳＤＵをＡＴＭセル・フォーマットに 変換し、ＡＴＭ接続マネージメン ト、帯域幅マネージメント、及びシグナリングを提供するコンポーネントを略し て表している。この層は、ＡＴＭ接続の創造及び破壊、伝送のためのＳＤＵのＡ ＴＭセルへの変換、逆に、受信のためのＡＴＭセルのＳＤＵへの変換、そして、 ＡＴＭセルのイーサネットＬＡＮへの伝送の制御を行うのに使用される。 前記「ＡＴＭインターフェース」層１００ｃは、ＡＴＭネットワークへのＡＴ Ｍインターフェースを略して示している。このインターフェースは、ＡＴＭセル の送信受信に使用される。 図１６において、ＡＴＭスイッチは’Ｘ’に類似のアイコンによって示されて いる。このアイコンは１０３と１０３ａとの二つが示されている。スイッチ１０ ３は、ＡＴＭエンドポイントへの直接リンクを提供する。スイッチ１０３ａは、 仮想スイッチ１０５の一部を形成し、これは「８０２．３ドライバ」層の上に重 ねられている。 図１６において、すべてのＡＴＭアプリケーション間にはピア関係が含まれて いる。即ち、これらのアプリケーションは、前記ＡＴＭ ＡＰＩを介して利用可 能となるサービスを利用することによって、ピアベースで情報を交換することが 出来る。 ＡＴＭサービスは、前記イーサネットＬＡＮを前記仮 想ＡＴＭスイッチ１０５への仮想ポート拡張部として使用することによって、イ ーサネット接続端末ステーションにまで拡張される。図１６において接続されて いるその他のいずれかのエンドステーションとのＡＴＭメッセージの交換を希望 するイーサネット・ホストは、前記ＡＴＭ仮想スイッチへ伝送されるセルを転送 し、この仮想スイッチは、これらのセルを適当なＡＴＭリンクに転送する。ここ で重要なことは、これらのセルが伝送されるＡＴＭ端末ステーションが、そのセ ルの発生源と同じイーサネット・セグメント上にある場合においても、これらの セルは、仮想ＡＴＭスイッチに先ず転送されるということである。 前記仮想スイッチ１０５の下層部１０５ｂは、上述したようにリッジによって 提供可能である。 前記イーサネットＬＡＮへの決定論的アクセスを確保するために、前記仮想Ａ ＴＭスイッチ以外のいずれのステーションも、仮想ＡＴＭスイッチからマネージ メント指示フレームを受け取るまでは前記ＬＡＮセグメント上においていかなる データも送信することが出来ない。前記マネージメント指示フレームは、そのイ ーサネット接続端末ステーションがどの仮想チャンネル接続（ＶＣＣ）で伝送出 来るかを特定する情報を含んでいる。更に、仮 想ＡＴＭスイッチが前記マネージンメント指示フレームを発生する場合、この仮 想ＡＴＭスイッチは、初期化された時に、前記ＶＣＣに関連付けられた帯域幅パ ラメータに依って、当該スイッチから前記イーサネット接続端末ステーションに 伝送されるべきデータを測定する。 図１７は、ＡＴＭサービスを使用する前記イーサネット接続端末ステーション において前述した複数の層の関連内部特徴構成を略示している。この図の右手側 は、参照の目的のためのこれらの層を線によって示している。イーサネット接続 端末ステーションにおいてＡＴＭサービスを利用するために開発されたアプリケ ーションは、ＡＴＭ ＡＰＩの上方に図示したインターフェース・ポイントを使 用する。ＡＴＭ ＡＰＩは、図示し前述したサービス・インターフェースの全部 を示すものではない（ｎｏｔ ｅｘｈａｕｓｔｉｖｅ）。代表的なサブセットが 図示されている。図１７は、ＳＤＵからイーサネット・フレームへのＡＴＭセル へのデータの流れを示している。マネージメント・フレーム（表示）のデータ・ フローも図示されている。 図１８は、図１６の仮想ＡＴＭスイッチ１０５の主要部分を示している。図１ ８は、ＡＴＭサービスを希望するイーサネット接続端末ステーションへ拡張され るサー ビスである、集中帯域幅、コール・セットアップ、及びシグナリング機能を示し ている。この図は、更に、前記コール・スイッチング・データ・パス、いかに、 代理（仮想的に拡張された）サービスが、前記ＡＴＭ Ｍｇｍｔ．＆シグナリン グ・ブロックを介してイーサネット接続端末ステーションに拡張されるか、も示 している。 用語集 １０ＢＡＳＥＦ 光ファイバによるイーサネット／８０２．３の三つの標準。８０２．３（ＴＢ Ｄ）に規定されている。 １０ＢＡＳＥＴ 無シールドツイスト・ペアによるイーサネット／８０２．３。８０２．３（ｉ ）に規定されている。 ８０２．１（ｄ）透過スパニング・ツリー これは、ＭＡＣブリッジのネットワークに於ける、ルート選択、ループ検出及 び回避のためのＩＥＥＥ標準プロトコルである。 ８０２．２論理リンク制御 これは、ローカル・エリア・ネットワークのデータ・リンク層のためのＩＥＥ Ｅ標準である。ＩＳＯ ８８０２／２．とも呼ばれる。 ８０２．３ ＣＳＭＡ／ＣＤ ＬＡＮ これはイーサネットとほぼ同じＩＥＥＥ標準ＬＡＮである。これは、アクセス 制御のためにＣＳＭＡ／ＣＤを使用するバスである。ＩＳＯ ８８０２／３とし ても標準化されている。 ８０２．５ トーンクン・リング アクセス制御のためにトークン・パッシングを使用するリング用のＩＥＥＥ標 準。Ｔｏｋｅｎ Ｒｉｎｇ（トークン・リング）としても知られ、ＩＥＥＥ ８ ０２．５及びＩＳＯ ８８０２／３として標準化されている。 ＡＬＬ ＡＴＭ適合化層 非ＡＴＭ情報とＡＴＭセルとの間の双方向変換に使用されるプロトコル。 ＡＴＭ非同期転送モード 転送の基本単位として５３バイトのセルを使用する交換／伝送技術。ＡＴＭセ ルは、５バイトのＡＴＭ層オーバヘッドと、４８バイトのＡＴＭペイロードとに 分けられる。ＡＴＭは基本的に統計的であり、多数の「仮想回路」が帯域幅を共 有する。 ＡＴＭ適応（ａｄａｐｔａｔｉｏｎ）層 非ＡＴＭ情報とＡＴＭセルとの間の双方向変換に使用されるプロトコル。 ＣＰＳＳ（制御パケット交換システム） 装置間の通信用のネットワーク・プロトコル。ＣＰＳＳは、ネットワーク・エ レメントとネットワーク・マネージメント・エンティティ間で制御及びステータ ス情報を伝送するのに使用される無接続パケット交換プロトコルである。 ＣＲＣ（巡回冗長検査） フレーム検査シーケンスの一種。 ＤＶルータ（距離ベクトル・ルータ） ＣＰＳＳによって使用される距離ベクトル（ベルマン−フォードとしても知ら れている）ルート選択アルゴリズム。ＣＰＳＳ−１に於いて提供されている唯一 のルート選択アルゴリズム。 ＤＶＭＲＰ（距離ベクトル・マルチキャスト・ルート選択プロトコル） ＩＰマルチキャスト・サービス用のルート選択テーブル計算プロトコル。 ＥＧＰ（外部ゲートウェイ・プロトコル） 自律システム間においてルート選択情報を伝ぱんするのに使用されるＩＥＴＦ 標準プロトコル。 イーサネット ７０年代後半に、ゼロックス社ＰＡＲＣにおいて開発されたＣＳＭＡ／ＣＤロ ーカル・エリア・ネットワーク。ＩＥＥＥによって８０２．３として標準化され たＬＡＮとほとんど同じ。 ＦＣＳ（フレーム・チェック・シーケンス） データパケットの伝送中のエラーを検出するのに使用するチェックサム・ルー チン。 ＦＦＤＩ（分散型ファイバ回線データ・インターフェース） ＡＮＳＩ標準１００Ｍビット／秒のローカル・エリア・ネットワーク。そのト ポロジはリングであり、アクセス制御にトークン・パッシングを使用する。 ＨＤＬＣ（ハイレベル・データ・リンク制御） 情報フレームにアドレス、制御及びフレーム・チェック・シーケンス・フィー ルドを提供するビット指向（ｂｉｔ−ｏｒｉｅｎｔｅｄ）プロトコルの一群。 ＨＥＣ（ヘッダ・エラー・チェック） 各ＡＴＭセルの最初の４バイトの内容をプロテクトするＣＲＣ−８の妥当性を チェックする処理。 ＬＡＮ（ローカル・エリア・ネットワーク） 地理的に限定された領域（通常、１マイル程度）において複数の計算装置間を 相互接続するように構築された システム。 ＬＡＴ（ローカル・エリア・ターミナル・プロトコル） 低遅延、高帯域幅伝送路用に最適化されたローカル・エリア・ネットワークの ターミナル−ホスト接続用のＤＥＣ−ｐｒｏｐｒｉｅｔａｒｙ。 ＬＡＴＭ（ローカル ＡＴＭ） 物理ＡＴＭリンク ＬＬＣ（論理リンク制御） 前記８０２．２参照 ＬＳルータ（リンク−ステート・ルータ） ＣＰＳＳによって使用されるリンク−ステート（最短経路優先）ルート選択テ ーブル計算アルゴリズム。 ＬＵＥ（ルックアップ・エンジン） ハードウェア・テーブル検索機。 ＭＡＣ（メディア・アクセス制御） ＩＳＯリファレンス・モデルに記載されているデータ・リンク層の下部サブレ ーヤ。ＭＡＣ層の目的は、物理媒体を介する信頼性の高いデータ伝送メカニズム を提供することにある。 ＮＩＣ（ネットワーク・インターフェース・カード） 例えば、ＬＡＮ又はＡＴＭ等のネットワークに対する接続性を提供するために 、通常はユーザによってワークステーション又はパーソナル・コンピュータに追 加可能なアダプタ・ボード。 ＮＬＳＰ（ＮｅｔＷａｒｅリンク・サービス・プロトコル） Ｎｏｖｅｌｌ社のＮｅｔＷａｒｅ用リンク−ステート（別名、最短経路優先） ルート選択プロトコル。 ＮＭＴＩ（ノード・マネージメント・ターミナル・インターフェース） 異なった管理領域下において作動する二つのネットワーク・ノード間のインタ ーフェース。 ＯＡＭ Ｃｅｌｌ（オペレーション・アンド・メインテナンス・セル） 特殊なタグが付けられたＡＴＭセル（例えば、ヘッダが、ユーザ・データＡＴ Ｍセル用のヘッダと異なっている）。ＯＡＭセルは、接続性検証、アラーム・サ ーベーランス、連続性チェック、及びパフォーマンス・モニタリング等のＡＴＭ ネットワーク・メンテナンス・フィーチャをサポートするために特殊化される。 ＯＳＰＦ（オープン最短経路ファースト） ＩＰネットワークにおいて経路決定に使用されるＩＥＴＦ標準リンク状態経路 決定プロトコル。 ＰＣＩ（周辺装置相互接続） 周辺機コンピュータ用の出力高速拡張バス。 ＰＴＳ（プロブラム・トラッキング・システム） フィルード、及び、Ｎｅｗｂｒｉｄｇｅ内に見つかった問題に対応するために Ｎｅｗｂｒｉｄｇｅによって使用される集中問題追跡データベース・システム） 。 ＰＶＣ（固定接続型仮想チャンネル） 管理操作によって設定される、仮想チャンネル又は仮想経路種のエンド・ツー ・エンド論理ＡＴＭ接続。 ＳＮＭＰ（シンプル・ネットワーク・マネージメント・プロトコル） ＴＰＣ／ＩＰローカル・エリア・ネットワーク中のエンティティのマネージメ ントのための標準。オリジナル（ＳＮＭＰｖ１と呼ばれる）と、新拡張バージョ ン（ＳＮＭＰｖ２と呼ばれる）との二つのバージョンがある。 ＳＡＲ（セグメント化及びリアセンブリ） 非ＡＴＭオファドペイロードをＡＴＭセルに分解（セグメント化）し、ＡＴＭ セルを、その回路の元のフォーマットに再構成する（リアセンブリ）プロセス。 ＳＡＣ（交換型仮想チャンネル） シグナリングによって設定される仮想チャンネル。 ＴＣＰ（転送制御プロトコル） ＴＣＰ／ＩＰプロトコル組用の層（およそ）プロトコ ル。ＲＦＣ７９３に定義されている。 トークン・リング 前記８０２．５参照。 ＴＸＣ 転送コントローラ。イーサネット転送用のリッジＲＩＳＣコンプレックス。 ＵＤＰ（ユーザ・データグラム・プロトコル） ＩＰネットワークにおいて使用されている未確認データグラム・プロトコル。 ＲＦＣ７６８に定義されている。 ＵＮＩ（ユーザネットワーク・インターフェース） ＡＴＭユーザとＡＴＭネットワークとの間のインターフェース。 ＶＣ（仮想チャンネル） ＡＴＭセルのシーケンシャル単方向転送を行う通信チャンネル。 ＶＣＣ（仮想チャンネル接続） エンド・ツー・エンドシグニフィカンスを有し、ＡＴＭサービスのユーザがＡ ＴＭ層にアクセスするポイント間に延出する仮想チャンネル・リンクの連鎖。Ａ ＴＭセルのペイロードが、そこへ送られるポイント、又は、そこから受け取られ 、かつ、処理のためにＡＴＭ層を使用するユーザは、ＶＣＣのエンド・ポイント を示す。 ＶＣＩ 仮想回路識別子。ＡＴＭ接続を識別するのに使用する１６ビットのアドレス。 ＶＰ 仮想パス。ＶＣ間の論理関係又はバンドル。 ＶＰＩ（仮想パス接続） ＡＴＭ経路を識別するのに使用され、セル・ヘッダに含まれる８ビット値。Ｖ ＣＩと同様、これは、加入者側においてシグニフィカンスを有し、ｌａｒｇｅ ｓｃｏｐｅ ＶＰＣであるローカルＵＮＩに対してアクティブなＶＰＬを参照す る。 ＷＡＮ（ワイド・エリア・ネットワーク） 一つのキャンパス内において複数のコンピュータ間を相互接続するように構成 されたシステム。 ＸＩＤ（交換識別） 多数のＨＤＬＣ−状プロトコルによって識別と交渉とに使用されるフレーム。

【手続補正書】特許法第１８４条の８ 【提出日】１９９６年２月１日 【補正内容】 コンピュータ通信ネットワーク 本発明は、コンピュータ通信ネットワークに関する。 コンピュータやワークステーション等のデジタル式ユーザ側装置間の通信用の コンピュータ通信ネットワークとして様々なタイプのものがある。例えば、限定 された地理的地域（一般に約１マイル）においてコンピュータ間を相互接続する ように構成されたシステムはローカル・エリア・ネットワーク（ＬＡＮ）として 知られている。このようなシステムの一例はイーサネット（Ｅｔｈｅｒ−ｎｅｔ ）であり、これは１９７０年代後半にゼロックス社によって設計された。これは 、１０Ｍｂｓで作動し、データは、イーサネット・フレームとして構成されたツ イスト・ペアによって伝送される。 より長距離の場合には、ワイド・エリア・ネットワーク（ＷＡＮ）が使用され る。このＷＡＮの一つのタイプは、ＡＴＭ（非同期転送モード）使用するもので ある。ＡＴＭは、伝送の基本単位として５３バイトのセルを使用する。各ＡＴＭ セルは、５バイトのＡＴＭ層オーバヘッドと、４８バイトのＡＴＭペイロードと に分けられる。ＡＴＭネットワークは、本質的に統計的であり、ＡＴＭセルは、 ネットワーク内部に設定される仮想チャンネル を介して伝送される。 セル回線交換多重化方式の使用により、ＡＴＭは、ブロック回線交換構造（ｆ ａｂｒｉｃ）という統計的多重方式の利点を利用することによって帯域幅利用を 行う。同機種間ＡＴＭ環境下においては、ＡＴＭ端末アダプタは、前記ＡＴＭ回 線交換構造（ｆａｂｒｉｃ）に接続され、潜在的に完全な網型の論理接続通信イ ンフラストラクチュアを形成する。ＡＴＭアダプタとしては、ＡＴＭセル・スト リームをＡＴＭサービスのユーザにインターフェースするどのようなエッジ装置 であってもよい。ＡＴＭアダプタの典型的な例としては、デジタル・コンピュー タ用のＡＴＭネットワーク・インターフェース・カード（ＮＩＣ）がある。 一般に、ネットワーク化されたコンピュータは、イーサネット等のローカル・ エリア・ネットワークへの接続用のＬＡＮアダプタを備えている。しかし、この ようなＬＡＮアダプタによっては、ＡＴＭネットワーク等のワイド・エリア・ネ ットワークに接続することはできない。特製のＡＴＭアダプタ・カードをネット ワーク化コンピュータに挿入することも可能ではあるが、これには、コンピュー タの物理評価と、適当なドライバ・ソフトウェアの供給とが必要である。 ＰＣＴ出願ＷＯ／９３／２６１０７は、ＡＴＭセルをイーサネット・フレーム にアセンブルする、又は、逆にイーサネット・フレームをＡＴＭセルにアセンブ ルして、遠隔のイーサネットＬＡＮに接続された装置がＡＴＭネットワークを介 して透過的に通信可能とするＡＴＭ−イーサネット・ポータルが開示されている 。各イーサネット・セグメントと、ＡＴＭネットワークとの間に位置するポータ ルが、出力イーサネット・フレームをＡＴＭセルにセグメント化、もしくは、Ａ ＴＭセルを出力イーサネット・フレームにセグメント化する。ポータルは、ＩＳ Ｏモデルにおいて低レベルで作動し、非イーサネット装置との通信はできない。 データ・リンク・層（層２）よりも上に位置するプロトコルは、ポータルによっ て解釈されない。 一つの実施例において、前記イーサネット・フレームは、マニュアルで環境設 定された仮想回路を介して、一つのイーサネットから別のイーサネットに送られ る。これは、非効率的で時間のかかるプロセスである。別の実施例において、前 記ＡＴＭネットワークにおいて、一対のポータル間に固定仮想回路が設定され、 送信ポータルが各ポータルにセルを送信する。これは、セルをすべてのポータル に送らなければならず、ネットワークを不要 に渋滞させてしまうことから、帯域幅を効率的に利用するものではない。 別の実施例において、イーサネット・セグメントの一つのホストに接続された 接続プロセッサが、種々のイーサネットセグメントに接続されたポータル間のマ ルチポイント接続の環境設定を行う命令を送り出す。次に、送信ポータルは、出 力ＡＴＭセルを前記マルチポイント接続上のすべてのポータルに送る（帯域幅の 非効率的な利用）。別の実施例において、前記接続プロセッサが、ローカル・ポ ータルに対して、予め設定された仮想回路の内どの回路がセルを送り出すかを指 示する原始的なルート決定を裁縫している。これは、ローカル・ポータルに接続 された接続プロセッサがその遠隔ポータルに対して既にＰＶＣをセットアップし ている場合にのみ作用する。 ＰＣＴ出願ＷＯ／９３／２６１０７においては、各ポータル対間において固定 仮想回路が必要であり、これによって、システムの大きさを大幅に制限している 。これは、各電話機対を互いに接続しなければならないｕｎｓｗｉｔｃｈｅｄ電 話システムに類似している。電話機の数の増加に伴って接続の数が指数関数的に 増加する。更に、各ポータルが、どの回路が、その宛先の装置が接続されている ポータルにつながっているかを知って いなければならず、その結果、各ポータルの各ルックアップ・テーブルを、装置 がネットワークに接続される度にアップデートしなければならない。上記出願に 記載されているシステムは、小数のポータル専用として意図されたものである。 ポータルに対して回路が存在しない場合には、ポータルはそのネットワークを介 して通信できない。 最後に、上記ＰＣＴ出願に記載されているシステムは、イーサネット・フレー ムをイーサネット・セグメント間で伝送するように構成されたものにすぎない。 これは、イーサネット接続装置とＡＴＭ接続装置との間の通信を可能にするもの ではない。 ＥＰ ４７３，０６６は、複数のＬＡＮが、それぞれのブリッジを介して一つ のＡＴＭネットワークに接続されているネットワークを記載している。各ブリッ ジは、そのネットワーク上のすべての装置のアドレスを保持している。この構成 の問題は、新しい端末の存在に対して応答することができないということにあり 、従って、もしもブリッジがある宛先端末のアドレスを知らなければ、それは、 前記ＡＴＭネットワークをフラッドしなければならず、従って、大量の帯域幅を 不要に消費してしまう。 ＥＰ ５２４，３１６は、ＡＴＭファブリック（接続 指向ネットワーク）を介して複数のＬＡＮ（無接続ネットワーク）を相互接続す るシステムを記載している。このシステムにおいて、各ＡＴＭスイッチに無接続 サーバが関連つけられ、セグメント化されたＬＡＮフレームは、先ず、ＡＴＭセ ルとして、固定仮想接続（ＰＶＣ）を介して送信サーバへと中継され、次に、こ の送信サーバから前記ＡＴＭファブリックを介して受信サーバへと送られなけれ ばならず、前記受信サーバからセルは、第２の固定接続を介してリアセンブラへ と送られる。これは、この特許において記載されている先行技術を改良したもの ではあるが、このシステムは、各スイッチに関連付けられる無接続サーバと、こ の無接続サーバとそれがサーブする端末との間に維持されるべきＰＶＣ（これは 高価である）とを必要とする。更に、各無接続サーバは、宛先端末のナンバーを 保持しなければならいない。もしも、無接続サーバが宛先アドレスを知らなけれ ば、それは、帯域幅を不要な大量消費するネットワークのフラッディングするこ となく、セルを正しい宛先に転送することが出来ない。 従来のシステムはすべて、一つのＡＴＭを介して相互接続された複数のＬＡＮ に接続された装置間の通信を提供する手段として構成されたものである。これら のシス テムは、いずれも、ＬＡＮに接続された装置と、ＡＴＭネットワークに直接に接 続された他の装置との間の通信可能性を考慮したものではない。 本発明の課題は、これらの欠点を軽減することにある。 本発明に依れば、複数のＡＴＭスイッチを介してＡＴＭセルを伝送するＡＴＭ ネットワークから成るコンピュータ通信システムであって、該システムに接続さ れた複数のユーザ側装置を有し、これら複数のユーザ側装置の少なくともいくつ かが、単数又は複数のローカル・エリアネットワーク（ＬＡＮ）への接続用のＬ ＡＮインターフェース・アダプタを有し、更に、前記ＡＴＭネットワークと前記 ユーザ側装置との間のインターフェース手段を設け、前記ＡＴＭネットワークと 、ＬＡＮに接続された前記ユーザ側装置との間の前記インターフェース手段が、 前記ＡＴＭセルを前記ＬＡＮを介する前記ユーザ側装置への伝送用に適合可能で あるものにおいて、前記ＡＴＭネットワークに接続された集中ルート・サーバが 、前記システムに接続された前記ユーザ側装置の位置に関するアドレス・データ を保管し、前記集中ルート・サーバが、前記インターフェース手段を介して前記 ＡＴＭネットワークとデータを交換して、前記ユーザ側装置の位置を学習し、前 記インターフェース手段が、前記ユーザ側装置 の一つと、このシステムに接続された他のいずれかのユーザ側装置との間のオン デマンド直接透過式通信を提供することを可能とすることを特徴としている。 本発明に依れば、例えば、パーソナル・コンピュータである前記複数のユーザ 側装置は、その既存のＬＡＮアダプタを使用して、前記ＡＴＭネットワークを介 して相互接続することが可能となる。従って、前記ＡＴＭスイッチ構造を含むネ ットワーク全体が、一つの仮想ＬＡＮとして機能する。 一実施例において、前記ＡＴＭセルは、ＬＡＮフレームとしてカプセル化され 、このカプセル化された状態で、イーサネットＬＡＮを介して前記ＬＡＮアダプ タ・カードに直接に伝送される。別の実施例において、前記インターフェース手 段は、前記ＡＴＭネットワークを介してすべての前記ユーザ側装置間の透過的通 信を許容するためのブリッジング、ネットワーク層転送及びＬＡＮエミュレータ 機能を提供する。このような装置は、前記ＡＴＭセルからＬＡＮフレーム、ある いは、逆に、ＬＡＮフレームからＡＴＭセルを作り出すものであり、これはリッ ジ又はブリッジ／ルータとして知られている。 この構成の利点は、前記ネットワーク・インターフェース・アダプタと、ロー カル・ワークステーションに於 けるこれに付随のドライバ・ソフトウェアとのいずれも交換する必要がないこと にある。 前記ＡＴＭネットワークは全体として、外部のルーティング・ピア（ｅｘｔｅ ｒｎａｌ ｒｏｕｔｉｎｇ ｐｅｅｒｓ）とトポロジ及び到達可能性（ｒｅａｃ ｈ−ａｂｉｌｉｔｙ）情報とを共有する分散ルータとして構成される。このネッ トワーク内の接続は、それぞれが類似のトラフィック特性を備えた多重接続を有 する複数の予め定義された仮想パスを介してルーティングされる軽量（ｌｉｇｈ ｔ−ｗｅｉｇｈｔ）シグナル・コールを使用して、オン・デマンドで設定される 。それぞれの接続は、低いユーザ要求（ｃｏｍｍｉｔｔｅｄ）情報速度しか有し ていないが、それが有する前記仮想パスのレベルにまでバーストすることが可能 であるので、トラフィック全体から統計的なゲインを達成しながら、リソースを 制御することができる。 前記ＡＴＭスイッチのネットワークは、ＬＡＮ機能をエミュレートし、前記シ ステムは、極めて大型の分散ブリッジ／ルータとして機能する。このシステムに 接続された装置は、あたかも一つの大きなＬＡＮに接続されているかのごとく挙 動する。このシステムの接続された諸装置は、それらが一つの大きなＬＡＮに接 続されている ものと「信じる」のである。ＬＡＮのどこかに、ルータが現れ、これを介して多 数の別のネットワークに到達することが可能である。これらの装置は、システム の真のアーキテクチャには全く気づかない。これらの装置は、ＬＡＮがＡＴＭ構 造を介して拡張されており、前記「ルータ」の背後のネットワークも、この同じ ＡＴＭ構造の一部を構成しているということを知ることはできない。このシステ ムに接続されているルータも、これを、付属のルータを有するＬＡＮであると見 なす。ルーティング情報は、標準式のルーティング・プロトコルを使用して、外 部ルータとＶＩＶＩＤ「ルータ」との間で交換される。 以下、図面を参照しながら、本発明をより詳細に説明する。ここで、 図１は、本発明の第１実施例によって作動するワイド・エリア・ネットワーク のブロック図、 図２は、本発明の第２実施例によって作動するワイド・エリア・ネットワーク のブロック図、 図３は、リッジの機能を示す図、 図４は、前記リッジの内部動作をより詳細に示すブロック図、 図５は、前記リッジ内のトラフィック・フローの概略を示す図、 図６は、前記リッジへのイーサネット−ＡＴＭ方向のトラフィック・フローを 示す図、 図７は、前記リッジへのＡＴＭ−イーサネット方向のトラフィック・フローを 示す図、 図８は、ＱＭＡＣをより詳細に示す図、 図９は、ルックアップ（検索）エンジンのブロック図、 図１０は、前記リッジ中のバッファ・フローを示す図、 図１１は、ＰＨＹモジュールのブロック図、 図１２は、ＡＴＭ−ＬＡＮネットワーク用のルート・サーバの詳細なブロック 図、 図１３は、ＡＴＭスイッチ用の従来のＯＡＭ処理リソースを示す図、 図１４は、本発明の一実施例に係るＯＡＭ処理リソースを示す図、 図１５は、ＡＴＭの全利点を提供することなく、ＬＡＮアダプタをＡＴＭネッ トワークに接続する構成を示す図、 図１６は、ＡＴＭサービスを使用するイーサネット接続端末ステーションに記 載された層の関連内部特徴構成の略図、そして 図１７は、仮想ＡＴＭスイッチを示す図、 図１８は、図１７に示した仮想ＡＴＭスイッチの詳細を示す略図である。 図１において、ＡＴＭスイッチ１ａ，１ｂ，１ｃは、ワイド・エリア・ネット ワーク非同期転送モード・ネットワーク（ＷＡＮ）を形成している。スイッチ１ ａは、ネットワーク・インターフェース・カード（ＮＩＣ）２を介してルート・ サーバ４に接続されるとともに、ネットワーク・インターフェース・カード（Ｎ ＩＣ）３を介してシステム・マネジャ５に接続されている。 ワークステーション１２は、従来の方法により、ネットワーク・インターフェ ース・カード（ＮＩＣ）１３を介して前記ワイド・エリア・ネットワークに接続 されている。ＮＩＣ１３は、前記ワークステーション１２の前記ＡＴＭネットワ ークへの接続専用に構成されている。 スイッチ１ａ，１ｂ，１ｃは、更に、リッジとして知られているＷＡＮ−ＬＡ Ｎインターフェース装置６を介してルータ９、ワークステーション８、ハブ１０ 、ブリッジ１１及びＳＮＭＰマネジャ１４に接続され、これらはそれぞれ、この 例に於いてはイーサネットである、ローカル・エリア・ネットワークへの接続用 のローカル・エリアネットワーク用アダプタを備えている。 前記装置８，９，１０及び１１は、リッジ６ａのそれぞれのイーサネット用ポ ートに接続され、ＳＮＭＰマネジャ１４は、リッジ６ｂのイーサネット用ポート の一つ に接続された状態が図示されている。 前記ワイド・エリア・ネットワークは、前記ルータサーバ４の制御下で作動し 、このサーバは、従来式の無接続式モデルのＬＡＮを、接続式ＡＴＭモデルへと トランスレートする。このネットワークは、従来式のルーティングテーブル計算 プロトコル（例えば、ＲＩＰとＯＳＰＦ）を実行し、外部ルータとの交信によっ て、前記無接続式ネットワークの拡張トポロジを学習する。又、このネットワー クは、前記無接続式ネットワークのトポロジに関するその知識を完全なものとす るためにすべての外部装置の存在を検出する。 前記ルート・サーバ４は、システム・マネジャ５から前記ＡＴＭネットワーク のトポロジを学習し、前記ＡＴＭトポロジとＬＡＮトポロジとの間のマッピング のための必要に応じて、前記リッジ６の環境設定を行う。 前記ルート・サーバ４の機能は、ＡＴＭ−ＬＡＮシステムに接続された諸装置 のトポロジを維持することにある。このトポロジ情報は、ソースからのＬＡＮト ラフィックのＡＴＭネットワークを介した宛先への転送とルーティングに使用さ れる。トラフィック転送は、前記ルート・サーバと、更に、このルート・サーバ がトポロジについて伝える情報を使用する前記リッジ６とによって行 われる。この環境設定が許容するネットワークのどの場所においても装置を接続 することが出来るという能力は、このシステムに固有のものであり、この機能は 、前記ルート・サーバ・トポロジ・マネージメントによって行われる。 従って、前記ルート・サーバ４は、ＬＡＮネットワークの数、装置のメンバー シップ、フィルタ及びアクセスの規制等の、仮想ＬＡＮを形成する管理情報を有 している。 前記ルート・サーバは、スイッチとトランクとのレイアウトについて認識して おり、すべての接続装置の存在 を検出する。ルート・サーバは、この完全なネットワークに関する知識を使用し て、確実に、パケットがＡＴＭ接続の動的網を使用して、前記システムを介して 正確に転送されるようにする。 より小型のネットワークにおいては、前記ルート・サーバ４は、ＡＲＰサーバ として、更に、ブロードキャスト・サーバ（より大型のネットワークには、複数 の別個のルート，ＡＲＰ及びブロードキャスト・サーバが含まれる）としても機 能する。この機能において、ルート・サーバ４は、ブロードキャストトラフィッ クを、それを受け取ることを必要とするその他のすべてのネットワーク・エレメ ントに転送する。これによって、ルート・サーバ４は、前記ネットワークを通じ て流れるブロードキャスト・トラフィックの量を制限するための種々の推論と最 適化を利用することができる。例えば、ＡＲＰリクエストは、しばしば、そのネ ットワークに存在する大半の装置のアドレスを既に知っているルート・サーバに よって直接に取り扱うことが可能である。フラッディングされる（ｆｌｏｏｄｅ ｄ）必要のあるパケットの場合、ルート・サーバは、そのパケットの一つのコピ ーを、このパケットがフラッディングされるべきポートを示すマスクとともに、 そのブロードキャストの送り先である各 リッジに送ることができる。 前記ルート・サーバ４の簡略化したブロック図を図１２に示す。このルート・ サーバ４は、集中ルータ転送サーバ４００と、ＮＩＣ装置ドライバ４０７と、ト ランザクション・マネジャ４０２と、トポロジ・マネジャ４０３と、マルチキャ スト・サーバ４０４と、ルート・マネジャ４０５と、ＡＤＰマネジャ４０６とを 有している。これらの装置４０２ないし４０６は、転送機４００と、ＳＮＭＰエ ージェント４０８とに接続されている。前記トランザクション・マネジャ４０２ は、スタンバイ・サーバ４０９に接続されている。前記転送機４００は、ＳＮＭ Ｐエージェント４０８に直接接続されている。 前記ルート・サーバ４は、このシステム上のすべての装置の位置に関する情報 を保持している。この情報は、装置のネットワークへの接続に伴って動的に学習 されるものであり、標準式ルーティング・プロトコル、例えば、ＩＰ及びＩＰＸ を介した、このシステムのエッジにあるルータとの通信を通じて学習される。こ の情報は、アドレス分散プロトコルを介してリッジ６に分配される。リッジ６と の通信によって、これらのリッジは、大半のデータについて直接的にデータ転送 を行うことができる。 前記集中マルチキャスト・サーバ４０４は、すべての マルチキャスト・トラフィックを処理する。可能な場合、ルート・サーバ４は、 更にネットワークへ更にブロードキャストすることなく、送られてきたデータに 応答する。 前記ルート・サーバ４は、更に、ＬＡＮ装置の追加、移動及び変更を動的に許 可するためのＬＡＮトポロジ・マネージメントと、システム管理者によって環境 設定されたルールに反する装置に対する参入許可制御をとを行う。ＡＴＭ ＬＡ Ｎに接続された前記装置９ないし１４は、前記ルート・サーバによって動的に検 出され、許可された場合、ネットワークに参入する。前記リッジ６は、その装置 の検出によってこの検出に参加する。ルート・サーバは、参入を許可するべきか 否かと、もし許可するならばどのようなサービスを許可するのかを決定する。更 に、ルート・サーバ４は、その装置の位置に関する情報を長時間維持する。ルー ト・サーバ４は、非類似ネットワークの装置間がシステムへのポートを共用する ことを可能にする。 前記ルート・サーバ４は、更に、フレキシブルで、ポータブルで、冗長なプラ ットフォーム・サポートを提供する。前記ルート・サーバは、シングルプラット フォームとマルチプロセッサ・プラットフォームとの両方をサポートするＡＴＭ ネットワークインターフェース・カー ドを備えたＳＵＮワークステーション上で実行される。予備の（ｒｅｄｕｎｄａ ｎｔ）ルート・サーバ４０９がサポートされ、これは前記主ルート・サーバ４０ ０が故障した時に、これに取って代わる。これら二つのプラットフォーム間の整 合性を確保するために、ＡＴＭベースのメッセージング・プロトコルが使用され ている。 上述したアーキテクチュアの利点の一つは、これによれば、リッジの遠隔モニ タの使用が可能であることにある。エラーを含めて被モニタ・ポートからのデー タは、前記ネットワークを介して遠隔モニタへと送られ、この遠隔モニタ・ポー トにおいて被モニタ・ポートからのデータが複製される。これによって、まるで オンサイトでのように、遠隔的に被モニタ・ポートにおいてテストを行うことが 可能となる。 好ましくは、被モニタ・パケットは、タグ付けされ、受取リッジによって普通 に受け取られるパケットとして扱われることを防止する。 図１に戻って、各ＡＴＭスイッチ１は、このシステムのコアである高帯域幅セ ル回線交換を提供する。ＡＴＭスイッチは、３つのタイプ、即ち、ＡＴＭワーク グループ・スイッチ（ＷＧＳ）と、３６１７０スイッチング・シェルフと、３６ １７０アクセス・シェルフとがある。 前記ＷＧＳは、顧客宅内アプリケーション用の、低コストの、１２ポート、１ ．６Ｇビット／秒のＡＴＭスイッチである。前記３６１７０スイッチング・シェ ルフは、最大８個のＡＴＭフィーダ・スイッチ及び／又はアクセス・シェルフを 相互接続する１２．８Ｇビット／秒のＡＴＭスイッチである。各スロットは、多 数のＡＴＭインターフェースの一つを受け入れることができる。前記ＷＧＳにつ いて、図１３及び１４を参照してより詳細に説明する。 現在、入力ポートにおいてＯＡＭ（オペレーション・アンド・マネージメント ）サポートを提供するＡＴＭスイッチは、ＯＡＭセルを解釈し、発生するために 専用のマイクロプロセッサ５２を必要とする。ＯＡＭ（オペレーション・アンド ・マネージメント）セルは、図１３に図示されているようにシェアードＲＡＭ５ １を使用するセル・プロセッシング・エンジン５０によって前記マイクロプロセ ッサ５２との間で伝送される。 このアプローチの欠点は、前記ＯＡＭの機能をサポートするのに追加コストと 複雑性（ＰＣＢエリア、追加コンポーネント、シェアードＲＡＭシステム）が必 要とされることにある。この追加コストによって、コスト的に有利で、フル装備 のマルチポート・スイッチを製造する 可能性が阻害される。 図１４に示す本発明に依れば、前記セル・プロセッシング・エンジンは、すべ ての関連ＯＡＭセルを、予め環境設定された内部スイッチ・アドレスを使用して 集中ＯＡＭプロセッシング・リソースへ向きを変えるように改造されている。セ ルのすべての処理は、この一つのマイクロプロセッサにおいて行われ、これによ って、図１４に示すように、各ポートにおいて専用のマイクロプロセッサ５１を 設ける必要が無くなる。 一つの好適な構成において、ＶＣＩ（仮想チャンネル識別子）＝３又は４（セ グメント及びエンド・ツー・エンド）及びＶＰ（仮想パス）が回線交換されたセ ルが、 はＶＰＩ／ＶＣＩの取り出し、 ｅ）フレームのイーサネット・ブリッジング又はネットワーク層転送、 ｆ）ＡＴＭポートにおいて受け取られたＩＰフレームのフラグメント化、 ｇ）ＳＯＮＥＴ ＳＴＳ−３ｃに従った伝送収れんサブレーヤ処理。 以下により詳細に説明するように、イーサネット・インターフェースにおいて 、前記リッジは、受け取ったセルをカプセル化して、これらをその宛先に向けて ＡＴＭネットワークに送り込む。ＡＴＭインターフェースにおいては、前記リッ ジは、その宛先へイーサネットを介して送る前に、接続されたイーサネット・ホ ストに向けられたこれらのセルをカプセル化する。 図２は、別の構成を示しており、ここで、類似の部分は類似の参照番号によっ て示されている。図２において、ＡＴＭスイッチ１ｃは、リッジ６ｃに接続され るとともに、リッジ状ゲートウェイ１４に接続されており、このゲートウェイは 、ワークステーション１５に接続されている。ゲートウェイ１４は、ＡＴＭセル のイーサネット・フォーマットへの変換、又はその逆の変換を行う代わりに、イ ーサネット・フレームとして入力されるＡＴＭセ ルをカプセル化して、これによって、これらがイーサネット・ドライバの助力に よって、ローカル・ステーションのイーサネット・アダプタによって直接受け取 られることを可能にする。 コンテンション（回線競合）のない公平性を達成するために、前記リッジによ って接続されたイーサネット・ホストへマネージメント情報フレームが送られる 。ホストがマネージメント情報フレームを受け取ると、これは、そのマネージメ ント情報フレーム中に示された仮想回路（単数又は複数）に、それが初期化され た時に仮想チャンネルと関連付けられた帯域幅パラメータによって、そのデータ を送る。このようにして、前記リッジとホスト（単数又は複数）が互いに同期さ れて、各ホストはコンテンション又は衝突無く特定量の帯域幅を得るのである。 次に図３において、ここに図示されているリッジ６は、イーサネット装置への 接続用の１２個の１０Ｍビット／秒（１０ｂａｓｅＴ）のイーサネット・ポート ２０と、一つのＲＳ−２３２シリアルポート２１と、１５５Ｍビット／秒のｏｎ ｅ ＯＣ−３ ｏｖｅｒ マルチモード・ファイバＡＴＭポート・インターフェ ース・ポート２２とを有している。上述したように、前記リッジ６は、ブリッジ ング、ＬＡＮエミュレーション、及びネットワー ク層転送機能を行う。ユーザ・データ及びコントロール・トラフィック（前記ル ート・サーバ及びシステム・マネジャ間）の両方がＡＴＭインターフェースに載 せられている。 前記リッジ６の機能は、イーサネット・ブリッジング、ネットワーク層転送、 及び１２個のイーサネットポートと一つのＡＴＭポートのためのＬＡＮエミュレ ーションを行うことである。イーサネット間に挟まれたトラフィックは、ブリッ ジされるか、もしくは、直接にネットワーク層転送される。即ち、他のリッジへ のトラフィックにそのＡＴＭポートが必要な場合には、カプセル化ＡＴＭ層処理 が行われる。 次に、より詳細なブロック図である図４において、前記リッジ６は、イーサネ ットＭＡＣレシーバ２３とトランスミッタ２４、出力フレーム・プロセッサ２５ 、入力フレーム・プロセッサ２６、入出力フレーム保管メモリ れる。このアプローチは、すぐにシステムのボトルネックとなる単一のメモリシ ステムへの必要性を軽減する。 図４に示すトランスミッタ２４とレシーバ２３とを提供するＱｕａｄＭＡＣ４ ０は、前記ＡＴＭ方向側においてセグメンタＲＡＭ４１とセグメンタ４２とに接 続され、イーサネット側の入力においてリアセンブラＲＡＭ４３とリアセンブラ ４４とに接続された３Ｋビットの入力及び出力ＦＩＦＯ４６を有している。バイ パス・ユニット４５は、入って来るイーサネット・トラフィックが、ＡＴＭネッ トワークをバイパスし、前記Ｑｕａｄ ＭＡＣ４０の出力へ直接にパスされるこ とを許容する。 図６は、ＡＴＭ方向の前記パケットのフローをより詳細に図示している。先ず 、イーサネット・フレームの全部がＱｕａｄ ＭＡＣ ＡＳＩＣ ＦＩＦＯ４６ 内部でバッファされ、次に、ＱＭＡＣ４０は、受信コントローラ４７を介してＡ ＸＥ ＲＩＳＣプロセッサ４８に対してＤＭＡが必要であることを知らせる。Ａ ＸＥ（伝送エンジン）４８は、どのポートが選択されているかを考慮することな く、セグメンタＲＡＭへのＤＭＡを開始し、受信コントローラ４７は、ラウンド ・ロビン優先順位方式を使用しているポートを選択する。 次に、前述し、又、同時係属出願に記載されている前 記ルックアップ・エンジン２９は、前記フレーム・ヘッダ情報（図９参照）を「 ｆｌｙ ｂｙ」モードでスヌープ及びロードし、ソース、宛先ＭＡＣアドレス、 プロトコル・タイプ、ポート・グループ等のコンテクスト・サーチを開始する。 図６に示すように、デコードされたフレーム・データは、伝送エンジン（Ａｘｅ ）に送られる。 前記ＡＸＥ４８は、前記検索の結果を取り、もしもそう指示された場合には、 そのパケットをドロップ又はネットワーク層変換を行うこともある。次に、これ はＣＳ−ＰＤＵへ入力するために必要な状態にパケットを再フォーマットし、セ グメンタ４２にセル・スライシングを開始するように指示する。セグメンタは、 ＡＴＭセグメント化を実行し、完了後、前記バッファをリターンする。 前記ＡＸＥ４８は、一体型高速ＤＭＡと、別体の第２プロセッサ・バスとを備 えた５０ＭＨｚのＲ３０００ＲＩＳＣエンジンである。媒体の高速性能を維持す るためには、これは、下記のタスクを５．６マイクロ秒（２８０サイクル）で完 了しなければならない。このＡＸＥ４８は、前記ＤＭＡデータを、一度に約５１ ２バイトの移動速度でフォアグランドにおいてＱＭＡＣとセグメンタＲＡＭとの 間を流し続ける。一旦、一つのパケットＤＭＡが開始されれば、ポートのインタ ーリーブ は無い。バックグランドにおいて、パケット情報がＬＵＥ ＦＩＦＯから取り出 され、ＡＸＥパケット処理が開始さ として使用されるニブルに分割される。テーブルへの１６ビットのエントリは、 次の４ビットのニブルと連接されて、次の１６ワードのテーブルの２０ビットの アドレスを形成する。最後のリーフ項目（エントリ）が、所望の情報を示す。Ｌ ＵＥのブロック図を以下に示す。 ビット・パターン認識は、マイクロコード命令セットによって行われる。マイ クロコード化されたエンジンは、ひとつのパケット内のフィールドを予めプログ ラムされた定数と比較して、典型的には一つの命令における分岐とインデックス のインクリメントを行う能力を有する。このマイクロコード・エンジンは、前記 検索アルゴリズムを完全に制御し、従って、これを特定の検索機能に適合させる ことが可能であり、新しい機能が必要な時にはマイクロコードがダウンロードさ れる。前記マイクロコード・エンジンによるパケット分析の出力は、ＡＸＥが処 理ルーチンに迅速に方向を向けるのに使用することが出来るインデックスである 。 ソース・アドレスの学習及びエージングには、ツリーの操作が必要であり、こ れは、ＡＸＥとホストプロセッサを使用してバックグランド・タスクとして行わ れる。新たに発見されたソースのＭＡＣフレームの場合には、ホストプロセッサ に内部メッセージが転送され、ＬＵＥ ソースＲＭＡに追加されるパラメータが要求される。次に、ホストプロセッサは 、前記ＬＵＥ ＲＡＭにアクセスし、必要な状態に前記ツリーを再構成する。 前記ＬＵＥは、物理的には、一つの大きなＦＰＧＡと、それぞれ５１２Ｋバイ トと１Ｍバイトの別々のソース宛先ルックアップ・メモリと、ダウンロード可能 なマイクロコードＲＡＭと、前記ＲＩＳＣプロセッサーのインターフェースとし てのＸｉｌｉｎｘ及びＦＩＦＯ装置との組合せとに分割される。 セグメント化、リアセンブリ、及びＱＭＡＣトラフィックに必要な単一の超高 速メモリ・システムへの要求を緩和するために、前記ＡＴＭ ＳＡＲ機能は、リ ッジによって二つに分割される。従って、アーキテクチャは方向によって水平に 分割され、実際には完全に二重のシステムとなっている。 前記セグメンタ・コンプレックスは、ＡＴＭ化装置と、セグメンタＲＡＭの主 バスと、その第２バスの追加の高速ポインタ・メモリへのインターフェースと、 前記リアセンブラへのメモリとから構成されている。後者は、ＯＡＭ用のＳＡＲ 通信バッファと軽量スイッチング・サポートとして使用される。 １０２４以下の同時ＶＣのリッジにおいてＡＴＭリア センブリを行うには専用のＡＴＭ化装置が使用される。パケットが再アセンブル されると、前記ＬＵＥが入って来る最初のセルにスヌープ（ｓｎｏｏｐ）して、 もしも、それが中継されたＰＤＵ（前記ソースＭＡＣが、自動的にルート・サー バとなる）である場合には、宛先ＭＡＣアドレスを提供する。このＭＡＣがリア センブラによってパケットにアペンドされ、送信コントローラによって迅速にイ ンサートされる。 セルは、ＡＴＭ装置間セル・リンクを使用して、前記リアセンブラからセグメ ンタへと送ることができる。これはループバック検査に有効である。 前記セグメンタとリアセンブラＲＡＭとは機能的に類似しており、ＡＴＭ環境 とＬＡＮ環境との間の中間ＣＳ−ＰＤＵバッファリングを提供する。前記セグメ ンタは、４つのポート、即ち、ＡＸＥ第２バス、Ｑｕａｄ ＭＡＣ（ＡＸＥ主バ ス）、前記送信コントローラ及びセグメンタを有する。前記リアセンブラメモリ は、３つのポート、即ち、前記送信コントローラ、と前記リアセンブラの主及び 第２バスとを有している。共にそのサイズは５１２Ｋバイトである。 各ＲＡＭシステムは、類似の調停（アービトレーショ コピーしなければならない。 他の方向において、送信コントローラは、ローカル・メッセージと、ホストを 宛先とするＭＡＣアドレス化されたトラフィックとを、パケットに予めフラッグ を付けておくことによって区別する。ホスト・コントローラは、その内蔵ＤＭＡ コントローラを使用して、そのＱＭＡＣ−エミュレーションＦＩＦＯとのデータ の移動を行う。 バッファ・ポインタがリッジＡＴＭ化装置間でパスされる時、そのサービスに 対する要求を示すために単純な割り込みフラグを使用する。同時に、２ＣＰＣｏ ｎｄ”入力がセットされ、これによって、単一のＲ３０００分岐命令によって、 一つのサイクルで効果的にポーリングとフラッグの方向付けとを行うことができ る。 セグメンタは、データ・バッファの到着を示す割り込み信号をＡＸＥから受け 取る。 ＴＸＣは、データ・バッファの到着を示す割り込み信号をセグメンタとリアセ ンブラから受け取る。 セグメンタとリアセンブラは、そのメモリ・キューをサーブするために互いに 割り込みを行う。 セグメンタとリアセンブラとは、軽量スイッチング及びＡＴＭ ＯＡＭ等の双 方向プロトコル用の直接通信パスを必要とする。これは、小型のメモリと、互い に割り 込む能力とによって提供される。 ４つのプロセッサが前記リッジの周りでデータを移動させる場合、バッファ・ ポインタをパッシングしフリーのポインタをリターンする最適化スキームが必須 である。セグメンタ及びリアセンブラメモリのマルチポート化によって、実際の データのコピーは不要である。単純性と低コストのためには、バッファ・ポイン タはデータと同じ伝送路においてマルチポート化メモリを通過される。バッファ のリターンにおける複雑化を避けるためには、これらを図１０に示すように一方 向にパッシングさせる。 ＡＸＥによって受け取られたパケットは、ＡＴＭネットワーク宛であるか否か を問わず、セグメンタに転送される。ローカル・トラフィックの場合、セグメン タは、パケットを送信コントローラに再キューイングし、これは、リターンされ たフリー・バッファ・リストが単一のプロセッサによって管理されることを意味 している。これによって再エントランスの問題を避け、全体のバッファ・マネー ジンメントが単純化される。 リアセンブラによって受け取られたデータ・バッファは、単純に、イーサネッ ト伝送用に送信コントローラに ＲＩＳＣベースＤＭＡ。リッジデータを高速で移動させる能力、フィールドを 修正し、キューのマネージメント、きわめて高速でコスト的に有利なＲＩＳＣソ リューションへのコール。開発プロセスをストリームライン化（合理化）し、高 度に最適化された統合ソリューションを利用するために、リッジは、高速なデー タ処理を行うために非ＡＴＭアプリケーションにおいて２つのＡＴＭ化装置を再 使用する。 高速のＡＴＭポート。伝送媒体を介したＡＴＭスイッチへの接続（スタンドア ロン・リッジ）又は、適当なｂａｃｋｐｌａｎｅインターフェースへの接続（３ ６１５０スイッチのＳｔｅａｌｔｈ）。物理媒体とフレーミング構成については まだ活発に議論が行われているので、この機能用には交換可能（スワップ可能） ＰＨＹモジュールを使用する。 ネットワークマネージメント、診断、環境設定構成、及び全体の管理のための ハウスキーピングプロセッサとしては比較的低速度のプロセッサが必要である。 一実施例において、これはクロック速度が２５ＭＨｚのモトローラ社製６８３４ ９マイクロプロセッサである。 次に、本発明の別態様を図１５ないし１８を参照して説明する。 図１５において、前記ＡＴＭ接続デジタル・コンピュータとレガシーＬＡＮア ダプタ１００，１０１とを使用して、レガシー・イーサネットＬＡＮと、デジタ ル・コンピュータとを前記ＡＴＭスイッチング・ファブリック１０２にインター フェースする。前記ＡＴＭスイッチング・ファブリックは、単数又は複数のＡＴ Ｍスイッチ１０３から構成できる。この環境設定は、種々の端末ユニット間に於 てＬＡＮデータ・トラフィックを伝送するのに使用する。しかし、保証帯域幅（ ＢＷ）、トラフィック・マネージメント、等のＡＴＭの利点は、前記レガシーＬ ＡＮアダプタを越えて前記レガシーＬＡＮ接続（例えばイーサネット）デジタル ・コンピュータに及ぶことはない。従って、前記レガシーＬＡＮ環境においてメ タレベルのアクセス制御メカニズムを使用しない限り、衝突検出モードを備えた 従来式のキャリア・センス・マルチプル・アクセス（ＣＳＭＡ／ＣＤ）において 、直接接続されたＡＴＭコンポーネント（例えば、デジタル・コンピュータ）に おいて可能なすべてのサービスを提供するためにイーサネットを使用することは 不可能である。 ＡＴＭ接続レガシーＬＡＮアダプタを介して前記ＡＴＭスイッチング・ファブ リックにインターフェースされたイーサネット接続端末ステーションにＡＴＭサ ービスを 提供するには、接続されたすべての端末ステーションからのイーサネットＬＡＮ に対するアクセスを決定論的に制御し、ＡＴＭ Ｑ．２９３１シグナリングをイ ーサネット端末ステーションに延長する、接続、シグナリング、及び帯域幅マネ ージメントメカニズムが提供されることが必要である。 次に、前記端末装置の一具体例としてデジタル・コンピュータを使用して、Ａ ＴＭの全サービスのイーサネット接続端末装置への提供について説明する。 図１５は、イーサネット接続デジタル・コンピュータ１０１と、ＡＴＭ−接続 デジタル・コンピュータ１００との相互接続システムの典型例を図示している。 図１６において、ＡＴＭサービスの前記イーサネット接続コンシューマは、そ れぞれ１０１ａ，１０１ｂ，１０１ｃ，１０１ｄで示す「アプリケーション」、 「ＡＴＭ ＡＰＩ」、「８０２．３ドライバ」及び「８０２．３インターフェー ス」から成る４つの層を有しているブロックとして図示されており、これらはそ れぞれ、イーサネット・バックボーン１０４に接続され、更に、このイーサネッ ト・バックボーンは、下記に詳述するように仮想ＡＴＭスイッチ１０５によって ＡＴＭスイッチ１０３に接続されている。 前記「アプリケーション」層１０１ａは、アプリケーションを略して示すもの であり、これは、ＡＴＭサービスをこのアプリケーションに拡張するのに使用さ れるＡＴＭアプリケーション・プログラム・インターフェース（ＡＰＩ）上に積 層されている。 前記「ＡＴＭ ＡＰＩ」層１０１ｂは、この図に於いては「８０２．３ドライ バ」である下層のプロバイダによって、ＡＰＩサービスを上層のコンシューマに 提供するコンポーネントを略して表している。このＡＰＩによって提供される典 型的なサービスとしては、アプリケーション特定ＡＴＭアドレスに対応のＡＴＭ 端末ポイントへの接続を要求するのに使用される「ａｔｍＣｏｎｎｅｃｔＲｅｑ 」、前に設定された接続を介して、サービス・データ・ユニット（ＳＤＵ）をＡ ＴＭ端末ポイントに伝送するのに使用される「ａｔｍＴｘ」、そして、前に設定 された接続を介して一つのＡＴＭ端末ポイントからＳＤＵを受け取るのに使用さ れる「ａｔｍＲｘ」等がある。図１７の天頂部は、これらの構造を略示している 。 前記「８０２．３ドライバ」１０１ｃ層は、ＳＤＵをＡＴＭセル・フォーマッ トに変換し、ＡＴＭ接続マネージメント、帯域幅マネージメント、及びシグナリ ングを 想ＡＴＭスイッチ１０５への仮想ポート拡張部として使用することによって、イ ーサネット接続端末ステーションにまで拡張される。図１６において接続されて いるその他のいずれかのエンドステーションとのＡＴＭメッセージの交換を希望 するイーサネット・ホストは、前記ＡＴＭ仮想スイッチへ伝送されるセルを転送 し、この仮想スイッチは、これらのセルを適当なＡＴＭリンクに転送する。ここ で重要なことは、これらのセルが伝送されるＡＴＭ端末ステーションが、そのセ ルの発生源と同じイーサネット・セグメント上にある場合においても、これらの セルは、仮想ＡＴＭスイッチに先ず転送されるということである。 前記仮想スイッチ１０５の下層部１０５ｂは、上述したようにリッジによって 提供可能である。 前記イーサネットＬＡＮへの決定論的アクセスを確保するために、前記仮想Ａ ＴＭスイッチ以外のいずれのステーションも、仮想ＡＴＭスイッチからマネージ メント指示フレームを受け取るまでは前記ＬＡＮセグメント上においていかなる データも送信することが出来ない。前記マネージメント指示フレームは、そのイ ーサネット接続端末ステーションがどの仮想チャンネル接続（ＶＣＣ）で伝送出 来るかを特定する情報を含んでいる。更に、仮 想ＡＴＭスイッチが前記マネージンメント指示フレームを発生する場合、この仮 想ＡＴＭスイッチは、初期化された時に、前記ＶＣＣに関連付けられた帯域幅パ ラメータに依って、当該スイッチから前記イーサネット接続端末ステーションに 伝送されるべきデータを測定する。 図１６は、ＡＴＭサービスを使用する前記イーサネット接続端末ステーション において前述した複数の層の関連内部特徴構成を略示している。この図の右半分 側は、参照の目的のためのこれらの層を線によって示している。イーサネット接 続端末ステーションにおいてＡＴＭサービスを利用するために開発されたアプリ ケーションは、ＡＴＭ ＡＰＩの上方に図示したインターフェース・ポイントを 使用する。ＡＴＭ ＡＰＩは、図示し前述したサービス・インターフェースの全 部を示すものではない（ｎｏｔ ｅｘｈａｕｓｔｉｖｅ）。代表的なサブセット が図示されている。図１７は、ＳＤＵからイーサネット・フレームへのＡＴＭセ ルへのデータの流れを示している。マネージメント・フレーム（表示）のデータ ・フローも図示されている。 図１７は、図１６の仮想ＡＴＭスイッチ１０５の主要部分を示している。 図１８は、ＡＴＭサービスを希望するイーサネット接 続端末ステーションへ拡張されるサービスである、集中帯域幅、コール・セット アップ、及びシグナリング機能を示している。この図は、更に、前記コール・ス イッチング・データ・パス、いかに、代理（仮想的に拡張された）サービスが、 前記ＡＴＭ Ｍｇｍｔ．＆シグナリング・ブロックを介してイーサネット接続端 末ステーションに拡張されるか、も示している。 用語集 ８０２．１（ｄ）透過スパニング・ツリー これは、ＭＡＣブリッジのネットワークに於ける、ルート選択、ループ検出及 び回避のためのＩＥＥＥ標準プロトコルである。 ８０２．２論理リンク制御 これは、ローカル・エリア・ネットワークのデータ・リンク層のためのＩＥＥ Ｅ標準である。ＩＳＯ ８８０２／２．とも呼ばれる。 ８０２．３ ＣＳＭＡ／ＣＤ ＬＡＮ これはイーサネットとほぼ同じＩＥＥＥ標準ＬＡＮである。これは、アクセス 制御のためにＣＳＭＡ／ＣＤを 使用するバスである。ＩＳＯ ８８０２／３としても標準化されている。 ＡＴＭ適応（ａｄａｐｔａｔｉｏｎ）層 非ＡＴＭ情報とＡＴＭセルとの間の双方向変換に使用されるプロトコル。 ＣＰＳＳ（制御パケット交換システム） 装置間の通信用のネットワーク・プロトコル。ＣＰＳＳは、ネットワーク・エ レメントとネットワーク・マネージメント・エンティティ間で制御及びステータ ス情報を伝送するのに使用される無接続パケット交換プロトコルである。 ＣＲＣ（巡回冗長検査） フレーム検査シーケンスの一種。 イーサネット ７０年代後半に、ゼロックス社ＰＡＲＣにおいて開発されたＣＳＭＡ／ＣＤロ ーカル・エリア・ネットワーク。ＩＥＥＥによって８０２．３として標準化され たＬＡＮとほとんど同じ。 ＦＣＳ（フレーム・チェック・シーケンス） データパケットの伝送中のエラーを検出するのに使用するチェックサム・ルー チン。 ＦＦＤＩ（分散型ファイバ回線データ・インターフェース） ＡＮＳＩ標準１００Ｍビット／秒のローカル・エリア・ネットワーク。そのト ポロジはリングであり、アクセス制御にトークン・パッシングを使用する。 ＨＤＬＣ（ハイレベル・データ・リンク制御） 情報フレームにアドレス、制御及びフレーム・チェック・シーケンス・フィー ルドを提供するビット指向（ｂｉｔ−ｏｒｉｅｎｔｅｄ）プロトコルの一群。 ＬＡＮ（ローカル・エリア・ネットワーク） 地理的に限定された領域（通常、１マイル程度）において複数の計算装置間を 相互接続するように構築されたシステム。 ＬＵＥ（ルックアップ・エンジン） ハードウェア・テーブル検索機。 ＭＡＣ（メディア・アクセス制御） ＩＳＯリファレンス・モデルに記載されているデータ・リンク層の下部サブレ ーヤ。ＭＡＣ層の目的は、物理媒体を介する信頼性の高いデータ伝送メカニズム を提供することにある。 ＮＩＣ（ネットワーク・インターフェース・カード） 例えば、ＬＡＮ又はＡＴＭ等のネットワークに対する接続性を提供するために 、通常はユーザによってワークステーション又はパーソナル・コンピュータに追 加可能なアダプタ・ボード。 ＯＡＭ Ｃｅｌｌ（オペレーション・アンド・メインテナンス・セル） 特殊なタグが付けられたＡＴＭセル（例えば、ヘッダが、ユーザ・データＡＴ Ｍセル用のヘッダと異なっている）。ＯＡＭセルは、接続性検証、アラーム・サ ーベーランス、連続性チェック、及びパフォーマンス・モニタリング等のＡＴＭ ネットワーク・メンテナンス・フィーチャをサポートするために特殊化される。 ＯＳＰＦ（オープン最短経路ファースト） ＩＰネットワークにおいて経路決定に使用されるＩＥＴＦ標準リンク状態経路 決定プロトコル。 ＰＶＣ（固定接続型仮想チャンネル） 管理操作によって設定される、仮想チャンネル又は仮想経路種のエンド・ツー ・エンド論理ＡＴＭ接続。 ＳＮＭＰ（シンプル・ネットワーク・マネージメント・プロトコル） ＴＰＣ／ＩＰローカル・エリア・ネットワーク中のエンティティのマネージメ ントのための標準。オリジナル（ＳＮＭＰｖ１と呼ばれる）と、新拡張バージョ ン（ＳＮＭＰｖ２と呼ばれる）との二つのバージョンがある。 ＳＡＲ（セグメント化及びリアセンブリ） 非ＡＴＭオファドペイロードをＡＴＭセルに分解（セグメント化）し、ＡＴＭ セルを、その回路の元のフォーマットに再構成する（リアセンブリ）プロセス。 ＳＡＣ（交換型仮想チャンネル） シグナリングによって設定される仮想チャンネル。 ＴＣＰ（転送制御プロトコル） ＴＣＰ／ＩＰプロトコル組用の層（およそ）プロトコル。ＲＦＣ７９３に定義 されている。 ＴＸＣ 転送コントローラ。イーサネット転送用のリッジＲＩＳＣコンプレックス。 ＵＮＩ（ユーザネットワーク・インターフェース） ＡＴＭユーザとＡＴＭネットワークとの間のインターフェース。 ＶＣ（仮想チャンネル） ＡＴＭセルのシーケンシャル単方向転送を行う通信チャンネル。 ＶＣＣ（仮想チャンネル接続） エンド・ツー・エンドシグニフィカンスを有し、ＡＴＭサービスのユーザがＡ ＴＭ層にアクセスするポイント間 に延出する仮想チャンネル・リンクの連鎖。ＡＴＭセルのペイロードが、そこへ 送られるポイント、又は、そこから受け取られ、かつ、処理のためにＡＴＭ層を 使用するユーザは、ＶＣＣのエンド・ポイントを示す。 ＶＣＩ 仮想回路識別子。ＡＴＭ接続を識別するのに使用する１６ビットのアドレス。 ＶＰ 仮想パス。ＶＣ間の論理関係又はバンドル。 ＶＰＩ（仮想パス接続） ＡＴＭ経路を識別するのに使用され、セル・ヘッダに含まれる８ビット値。Ｖ ＣＩと同様、これは、加入者側においてシグニフィカンスを有し、ｌａｒｇｅ ｓｃｏｐｅ ＶＰＣであるローカルＵＮＩに対してアクティブなＶＰＬを参照す る。 ＷＡＮ（ワイド・エリア・ネットワーク） 一つのキャンパス内において複数のコンピュータ間を相互接続するように構成 されたシステム。 請求の範囲： １． 複数のＡＴＭスイッチを介してＡＴＭセルを伝送するＡＴＭネットワーク と、前記システムに接続され、かつ、少なくともその内の一部が単数又は複数の ローカル・エリア・ネットワーク（ＬＡＮ）を介した前記ＡＴＭネットワークへ の接続用のＬＡＮインターフェース・アダプタを備えた複数のユーザ側装置と、 前記ＡＴＭネットワークと前記ユーザ側装置との間のインターフェース手段とを 有し、前記ＡＴＭネットワークと前記ＬＡＮに接続された前記ユーザ側装置との 間の前記インターフェース手段が、前記ＡＴＭセルを前記ＬＡＮを介した前記ユ ーザ側装置への伝送用に適合可能なものにおいて、前記ＡＴＭネットワークに接 続された集中ルート・サーバが、前記システムに接続された前記ユーザ側装置の 位置に関するアドレス・データを格納し、前記集中ルート・サーバが、前記ＡＴ Ｍネットワークを介して前記インターフェース手段とデータを交換して、前記ユ ーザ側装置の位置を学習し、かつ、前記システムに接続された一つのユーザ側装 置と、該システムに接続された別のユーザ装置との間に、オンデマンドで直接透 過的通信を設定することを許容することを特徴とするコンピュータ通信システム 。 ２． 請求項１のコンピータ通信システムであって、前記インターフェース手段 は、前記ユーザ側装置が前記ＡＴＭネットワークに直接接続されたユーザ側装置 と通信可能とするべく、前記ＡＴＭセルを前記ユーザ側装置のＬＡＮインターフ ェース・アダプタへ直接に伝送するために前記ＬＡＮフレーム中にカプセル化す る手段である。 ３． 請求項２のコンピュータ通信システムであって、前記ＬＡＮインターフェ ース・アダプタは、イーサネット・アダプタであって、前記カプセル化手段は、 前記ＡＴＭセルを、前記イーサネット・アダプタに伝送するべく、イーサネット ・フレーム中にてカプセル化する。 ４． 請求項１のコンピュータ通信システムであって、前記インターフェース手 段は、前記システムに接続された前記全ユーザ側装置間の透過通信を許容するた め、ブリッジング、ネットワーク層転送及びＬＡＮエミュレーション機能を提供 する。 ５． 請求項１のコンピュータ通信システムであって、更に、前記インターフェ ース手段の遠隔モニタを許容するためのモニタ手段を有し、該遠隔モニタ手段が 、被モニタ・ポートから遠隔モニタ・ポートへの、エラ ーを含むデータを、前記遠隔モニタ・ポートにおける前記被モニタ・ポートから のデータを複製するべく伝送し、これによって、前記被モニタ・ポートにおいて あたかも現場におけるようなテストを行うことを可能に構成されている。 ６． 請求項５のコンピュータ通信システムであって、更に、モニタ・パケット にタグを付けて、これらのパケットが、前記受信インターフェース手段によって 正常に受け取られたパケットとして扱われることを防止する手段を有している。 ７． 請求項３のコンピュータ通信システムであって、更に、前記インターフェ ース手段と前記ユーザ側装置との間でマネージメント情報フレームを交換する手 段を有し、これによって、このマネージメント情報フレームが前記インターフェ ース手段に戻される前に、該マネージメント情報フレームを受け取った装置によ って一定量のデータが送られ、その後、この装置が、前記マネージメント情報フ レームをパスする前に、一定量のデータを送り出す。 ８． 請求項１のコンピュータ通信システムであって、前記インターフェース 手段は、それぞれそれぞれのローカル・エリア・ネットワーク・アダプタへの接 続用 の複数のポートと、これらのポートの内の一つにおいて入力ＬＡＮフレームを受 け取るための手段と、出力ＡＴＭセルを作るためのＡＴＭセグメント化手段と、 前記ＡＴＭネットワークを介して前記出力ＡＴＭセルを伝送する手段と、前記Ａ ＴＭネットワークから入力ＡＴＭセルを受け取るための手段と、入力ＡＴＭセル からＬＡＮフレームを再アセンブルするためのリアセンブル手段と、出力ＬＡＮ フレームを選択された前記ポートに伝送するためのフレーム・キューイング伝送 手段とを有している。 ９． 請求項８のコンピュータ通信システムであって、更に、前記ＬＡＮ受取手 段からのローカルＬＡＮトラフィックを、前記ＬＡＮフレーム・キューイング伝 送手段に向けるためのバイパス手段を有している。 １０．請求項８の装置であって、入力ＬＡＮフレームを受け取る前記手段は、入 力ＬＡＮフレームをバッファするためのバッファ手段を有し、このバッファ手段 が、入力ＬＡＮフレーム中のＭＡＣヘッダを読み取るための手段と、セグメント 化のために準備されるＬＡＮフレームを格納するシェアードセグメント化ＲＡＭ と、前記フレームの前記バッファ手段から前記セグメント化ＲＡＭへの伝送を開 始する伝送エンジンとを有して いる。 １１．請求項１０のコンピュータ通信システムであって、前記バッファ手段は、 メディア・アクセス・コントローラ（ＭＡＣ）に内蔵されている。 １２．請求項１０のコンピュータ通信システムであって、前記フレーム・キュー イング伝送手段は、更に、シェアード・リアセンブラＲＡＭと、前記選択された 出力ポートに関連付けられた独立したバッファとを有している。 １３．請求項１０のコンピュータ通信システムであって、前記バッファ手段は前 記ＡＴＭセグメント化手段に対してｎ−ビット幅のバスでデータを出力し、前記 装置は、更に、前記バッファ手段と前記ＡＴＭセグメント化手段との間のＤＭＡ パケット伝送を確実にするためのトランスレーション・エンジンを有している。 １４．請求項１０の装置であって、前記トランスレーション・エンジンは、入力 ＬＡＮパケットを廃棄、ブリッジング又はネットワーク層転送するための手段と 、前記パケットをＡＴＭ層適合用にカプセル化するための手段と、仮想チャンネ ルを前記ＡＴＭネットワークを通じてセットアップするための手段とを有する。 １５．請求項１４のコンピュータ通信システム装置であ って、前記トランスレーションは、ＲＩＳＣプロセッサである。 １６．請求項１５のコンピュータ通信システムであって、前記セグメント化手段 は、ＡＴＭ化装置と、その主要バス上のセグメント化ＲＡＭと、第２バス上の高 速ポインタ・メモリと、前記リアセンブリ手段へのシェアード・メモリとを有し ている。 １７．請求項８のコンピュータ通信システム装置であって、ポート・アベイラビ リティがハードウェア信号から導かれるビット・マスクとして提供され、データ ・アベイラビリティがパケット・アドレス中のビット・マスクとして表される。 １８．請求項１７のコンピュータ通信システムであって、更に、現在のキューが サービス不能である時に、次に高いプライオリティを有するポートをリターンす るためのラウンド・ロビン式プライオリティを備えたプライオリティ・エンコー ダを有している。 １９．請求項１のコンピュータ通信システムであって、更に、集中ＯＡＭリソー スを有し、ＯＡＭセルが、ＡＴＭスイッチにおいてＡＴＭセル・ストリームから 取り出され、前記ＡＴＭネットワークを介して前記集中ＯＡＭリソースへ向けら れて処理される。 ２０．請求項１のコンピュータ通信システムであって、前記ＡＴＭスイッチにお ける各ポートが、ＲＡＭと、前記ＡＴＭストリームに合流する制御セルを解釈し て、入力及び出力接続の環境設定を行い、ステータス要求に対してレスポンスを 送るハードウェア・プロセッシング・エンジンとを有する。 ２１．請求項８のコンピュータ通信システムであって、前記リアセンブリ手段は 、入力第１セルをスヌーピングし、これから宛先ＭＡＣアドレスを導出するため の手段と、前記導出されたアドレスを出力フレームにアペンドするための手段と を有する。 ２２．請求項８のコンピュータ通信システムであって、前記セグメント化手段は 、入力フレームをスヌープし、データを該セグメント化手段に転送するためのル ックアップ・エンジンを有している。 ２３．請求項１のコンピュータ通信システムであって、前記ルート・サーバは、 更に、システム・アドミニストレータによって設定されたルールに従って、参入 許可制御を行う。 【図５】 【図６】 【図７】 【図８】 【図９】 【図１０】 【図１１】 【図１２】

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，Ｍ Ｃ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ， ＴＤ，ＴＧ)，ＡＰ(ＫＥ，ＭＷ，ＳＤ，ＳＺ)，ＡＭ， ＡＴ，ＡＵ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，Ｃ Ｎ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ ，ＨＵ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＫ， ＬＲ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＮ，ＭＷ，Ｍ Ｘ，ＮＬ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ ，ＳＥ，ＳＩ，ＳＫ，ＴＪ，ＴＴ，ＵＡ，ＵＳ，ＵＺ， ＶＮ (72)発明者 クーマー，デイヴ カナダ国 オンタリオ ケイ２エイチ ５ イー８ ネピーン ホーナー・ドライブ 35 (72)発明者 ダックスベリー，トム カナダ国 オンタリオ ケイ０エイ １テ ィ０ ダンロビン ベリー・サイド・ロー ド 530 (72)発明者 ベーキ，ナタン カナダ国 オンタリオ ケイ２ジー ０エ ム７ ネピーン ムーアクロフト・ロード 40 (72)発明者 ギャルウェイ，キース カナダ国 オンタリオ ケイ４エム １ジ ー３ マノティック ブラヴァー・ドライ ブ 1092 (72)発明者 ワット，ジェイムズ カナダ国 オンタリオ ケイ２ケイ ２ビ ー６ カナタ テロン・ロード 1003− 960 (72)発明者 グレンディニング，ダンカン カナダ国 オンタリオ ケイ２エル ３エ イ５ カナタ タンブリン・クレッセント 21 (72)発明者 ズィウッキー，ユージン カナダ国 オンタリオ ケイ２ジー ４ジ ー５ ネピーン アーデル・グローヴ ９

Claims (1)

1. 【特許請求の範囲】 １． ＡＴＭセルを伝送するための複数の相互接続ＡＴＭスイッチのネットワー クと、単数又は複数のローカル・エリア・ネットワーク（ＬＡＮ）への接続用の ＬＡＮインターフェース・アダプタを有する複数のユーザ側装置とを有するコン ピュータ通信ネットワークであって、前記複数のＡＴＭスイッチの少なくともい くつかが、インターフェース手段によって前記ＬＡＮインターフェース・アダプ タに接続され、前記インターフェース手段が、前記ＡＴＭセルを前記ＬＡＮによ る伝送用に適合させ、これによって、前記ユーザ側装置が、前記ＬＡＮインター フェース・アダプタを介して透過的に前記ネットワークと通信可能に構成されて いるネットワーク。 ２． 請求項１のコンピータ通信ネットワークであって、前記インターフェース 手段は、前記ＡＴＭセルを、前記ユーザ側装置へ直接に伝送するべく、前記ＬＡ Ｎフレーム中にてカプセル化する手段である。 ３． 請求項２のコンピュータ通信ネットワークであって、前記ＬＡＮインター フェース・アダプタは、イーサネット・アダプタであって、前記カプセル化手段 は、前記ＡＴＭセルを、前記イーサネット・アダプタに伝 送するべく、イーサネット・フレーム中にてカプセル化する。 ４． 請求項１のコンピュータ通信ネットワークであって、前記インターフェー ス手段は、前記全ユーザ側装置間の透過通信を許容するため、ブリッジング、ネ ットワーク層転送及びＬＡＮエミュレーション機能を提供する。 ５． 請求項１のコンピュータ通信ネットワークであって、該ネットワークは、 更に、前記ＡＴＭスイッチの少なくとも一つに接続されたネットワーク・マネー ジャを有し、このネットワーク・マネージャは、そのオペレータが前記ネットワ ークを環境設定することを許容する。 ６． 請求項１のコンピュータ通信ネットワークであって、該ネットワークは、 更に、前記ＡＴＭネットワーク・スイッチの一つに接続されたルート・サーバ手 段を有し、このルート・サーバ手段は、前記ＡＴＭネットワークを含む仮想ＬＡ Ｎを形成する管理情報を有している。 ７． 請求項１のコンピュータ通信ネットワークであって、更に、前記インター フェース手段の遠隔モニタを許容するためのモニタ手段を有し、該遠隔モニタ手 段 が、被モニタ・ポートから遠隔モニタ・ポートへの、エラーを含むデータを、前 記遠隔モニタ・ポートにおける前記被モニタ・ポートからのデータを複製するデ ータを伝送し、これによって、前記被モニタ・ポートにおいてあたかも現場にお けるようなテストを行うことを可能に構成されている。 ８． 請求項４のコンピュータ通信ネットワークであって、更に、受け取ったモ ニタ・パケットにタグを付けて、これらのパケットが、前記受信インターフェー ス手段によって正常に受け取られたパケットとして扱われることを防止する手段 を有している。 ９． 請求項１のコンピュータ通信ネットワークであって、更に、前記インター フェース手段と前記ユーザ側装置との間でトークンを交換する手段を有し、これ によって、このトークンが前記インターフェース手段に戻される前に、該トーク ンを受け取った装置によって一定量のデータが送られ、その後、この装置が、前 記トークンをパスする前に、一定量のデータを送り出す。 １０．ＡＴＭコンピュータ通信ネットワークを、複数のローカル・エリア・ネッ トワーク（ＬＡＮ）アダプタとインターフェースさせるための装置であって、そ れぞれのローカル・エリア・ネットワーク・アダプタへ の接続用の複数のポートと、これらのポートの内の一つにおいて入力ＬＡＮフレ ームを受け取るための手段と、出力ＡＴＭセルを作るためのＡＴＭセグメント化 手段と、前記ＡＴＭネットワークから入力ＡＴＭセルを受け取るための手段と、 入力ＡＴＭセルからＬＡＮフレームを再アセンブルするためのリアセンブル手段 と、出力ＬＡＮフレームを選択された前記ポートに伝送するためのフレーム・キ ューイング伝送手段とを有している。 １１．請求項１０の装置であって、更に、前記ＬＡＮ受取手段からのローカルＬ ＡＮトラフィックを、前記ＬＡＮフレーム・キューイング伝送手段に向けるため のバイパス手段を有し、これによって前記装置はブリッジとして機能可能に構成 されている。 １２．請求項１１の装置であって、更に、前記ポートにおいて入力及び出力ＬＡ Ｎフレームをバッファするためのバッファ手段を有し、このバッファ手段が、入 力ＬＡＮフレーム中のＭＡＣヘッダを読み取るための手段を有している。 １３．請求項１１の装置であって、前記バッファ手段は前記ＡＴＭセグメント化 手段に対してｎ−ビット幅のバスでデータを出力し、前記装置は、更に、前記バ ッ ファ手段と前記ＡＴＭセグメント化手段との間のＤＭＡパケット伝送を確実にす るためのトランスレーション・エンジンを有している。 １４．請求項１３の装置であって、前記トランスレーション・エンジンは、入力 ＬＡＮパケットを廃棄、ブリッジング又はネットワーク層転送するための手段と 、前記パケットをＡＴＭ層適合用にカプセル化するための手段と、仮想チャンネ ルをインサートするための手段とを有する。 １５．請求項１４の装置であって、前記トランスレーションは、ＲＩＳＣプロセ ッサである。 １６．請求項１５の装置であって、前記セグメント化手段は、ＡＴＭ化装置と、 その主要バス上のセグメント化ＲＡＭと、第２バス上の高速ポインタ・メモリと 、前記リアセンブリ手段へのデュアル・ポート・メモリとを有している。 １７．請求項１０の装置であって、更に、前記ローカル・エリア・ネットワーク へトークンをパスする手段を有し、前記トークンは、受取ホストからのデータの 伝送を認可する。 １８．請求項１０の装置であって、ポート・アベイラビリティがハードウェア信 号から導かれるビット・マス クとして提供され、データ・アベイラビリティがパケット・アドレス中のビット ・マスクとして表される。 １９．請求項１６の装置であって、更に、現在のキューがサービス不能である時 に、次に高いプライオリティを有するポートを戻すためのラウンド・ロビン式プ ライオリティを備えたプライオリティ・エンコーダを有している。 ２０．請求項１０の装置であって、更に、パケット長を検出する手段と、セグメ ント化されるデータパケットを保管するセグメンタＲＡＭと、セグメンタと、前 記セグメンタＲＡＭ中においてデータ・パケットのＤＭＡアクセスを許容するパ スと、ＤＭＡアクセス中において最後のバイトが読み出された後、前記データ・ バス上のデータを変えるための手段とを有する。 ２１．コンピュータ通信ネットワークであって、複数の相互接続されたＡＴＭス イッチと、ネットワーク・マネジャと、前記ＡＴＭスイッチの内の少なくとも一 つに接続されたルート・サーバと、ＬＡＮインターフェース・アダプタを備えた 複数の装置と、前記ＬＡＮインターフェース・アダプタの前記複数のＡＴＭスイ ッチとの通信を許可する手段、とを有している。 ２２．請求項２１のコンビュータ通信ネットワークであ って、前記許可手段は、前記ＡＴＭセルを、前記複数の装置のいくつかの前記Ｌ ＡＮインターフェース・アダプタへと直接に伝送するべく、ＬＡＮフレームにカ プセル化するための手段と、ＬＡＮフレームを前記複数の装置の内のその他の装 置の前記ＬＡＮインターフェース・アダプタにＬＡＮフレームを転送するための ブリッジング、ネットワーク層転送及びＬＡＮエミュレーション機能を提供する ための手段、とを有している。