JPH09509557A - フェーズド・アレイ・パワー・プロセッサとその動作方法 - Google Patents

Abstract

(57)【要約】 切替えモード電力変換アレイ（１０）上で入力及び出力リップル電流及びリップル電圧の低減が大電力レベルで高周波数において実現された。入力電力信号（１２）が、複数のより小さなパワーコンバータ回路（２０（１）−２０（２））が並列に接続されている入力キャパシタンス（１６）にまたがって接続されるようにしている。各コンバータ回路は変換周波数にわたって位相シフトして、時間的に重なり合う関係で動作するようにされている。例えば、Ｎ個のコンバータがあるとし、変換周波数の周期がＴであるとすると、各回路は前段又は後段のコンバータに対してＴ／Ｎ遅延の時間歩進に対応する位相シフトでトリガすなわち切替えがされる。各コンバータの出力（１４）は次に並列に出力キャパシタンスに接続される。このコンバータの動作を実施例ではパルス幅変調として例示し、調整された出力を得ている。

Description

【発明の詳細な説明】 フェーズド・アレイ・パワー・プロセッサとその動作方法 発明の背景 １．発明の分野 切替えモード（スイッチトモード）パワーコンバータの分野に属し、とくに大 電力ＤＣ−ＤＣコンバータであって、並列に動作する低電力コンバータのフェー ズドアレイを利用するものに関する。２．先行技術の記述 切替えモードパワーコンバータは各種形態の電力変換を組織的な切替え（スイ ッチング）と電気エネルギーの貯蔵とによって達成している。広範な回路トポロ ジイが使われて多数の異なる電力変換要件と応用とに向けられている。電力変換 過程の調整は一般に１又は複数の能動スイッチング素子の制御を通じて実現され る。 ＤＣ−ＤＣ切替えパワーモードコンバータで使用される大部分の回路トポロジ イは１又は複数の重要な動作用パラメータを監視し、このパラメータ化した情報 を処理し、信号出力を作り、それを使って単一の能動パワースイッチングデバイ ス又は複数のパワースイッチングデバイスで直列又は並列に接続されているもの を駆動している。また、幾つかの異なるトポロジイがあり、２つの制御出力を使 って２又は４の能動スイッチングデバイスを駆動している。切替えモード電力変 換が普通に使われるのは、線形の調整が調整の主たる方法として使用していない 電力を消費するのに比して一層効果的であることによる。理論的には、スイッチ とエネルギー貯蔵素子とが無損失、すなわち無損失のインダクタとキャパシタと であれば、切替えモード電力変換は効率が１００％である。実際には、部品が理 想的ではなく、損失を示すから、効率は１００％を下回り、回路のトポロジイと 応用に依存して、一般には７５ないし９５％である。 切替えモード電力変換が普通に用いられるのは、スイッチング（切替え）周波 数が増大すると、コンバータの大きさと重さとが減少されるからである。寸法と 重量とのこの減少はエネルギー貯蔵部品の周波数スケーリング特性に主として起 因している。 切替えモード電力変換の本質的な欠点の１つは、より小さい寸法で、より高い 周波数を必要とする応用で明らかになろう。より小さな寸法の要求はコンバータ の切替え周波数が顕著に増大しなければならないことを意味する。しばしば、周 波数の増大は使用できる部品の一番効率的な動作範囲を超えてしまうことになる 。その結果、寄生効果が支配的となり始め、損失が増大し、それが変換効率の低 下と回路設計の複雑さの著しい増加の原因となる。寸法と周波数との間のこの関 係は切替えモードパワーコンバータの大きさと効率とを終局的には制限している 。 寸法と周波数制限は電力レベルが増大するとともにさらに一層重要となる。こ れは、大電力レベルを変換するのに必要とされるより大きな部品は一般により高 度な寄生、損失及び理想的でない性質を示すからである。さらに、これらの効果 は、通常は部品の寸法が増大するときに低い方の周波数で生ずる。したがって、 変換すべき電力量が増大しなければならないときにスイッチング（切替え）周波 数を増大させることが一層難しくなる。 寸法の減少と周波数の増大から生ずる別の問題は、高い動作温度と熱点（ホッ トスポット）が創り出されることである。これは回路のトポロジイの集中する性 質と、また寸法の減少が対応した損失の減少もしくは効率の向上を伴わないこと である。事実、上述のように、動作効率はこの場合に減少する傾向にある。した がって、熱の除去は重要な問題となる。 並列位相シフト形ＤＣ−ＤＣコンバータの使用は公知である。例えば、Hergen han,“Ｎ Phase Digital Converter,”U.S．Pat.4,290,101(1981)を見よ。しか し、Hergenhanでは、制御回路はパワースイッチの各々に対して継続的なトリガ 用のパルスを個々に送っており、Hergenhanの図２に示すような重なることのな い制御パルスを送出するようなやり方が用意されている。 フライバック変圧器を切替えて電力変換回路の入力及び出力キャパシタを通る リップル電流のＲＭＳ値をより小さくすることは、Petersonにより示されている ：“Inductor with Centertap Switching Transistor for Reduced Radio Frequ ency Emissions,”U.S．Pat.4,972,292(1990)。しかし、Petersonは４つのスイ ッ チアレイを記述し、各スイッチは互いに９０°ずつ位相がずれて、重ならない関 係で、しかも変化するデュティサイクルで駆動がされていることはPetersonの図 ２ａのラインＡとＢとして示される通りである。 ＡＣ電源用の周波数変換器の並列アレイがHaradaらによって示されている：“ X-Ray Power Supply with Frequency Convertors,”U.S.Pat.5,105,351(1992)。 しかし、切替え変圧器の一次コイルは並列であるが、その二次出力回路は直列に 接続されていて、ブーストされたＤＣ出力電圧を送出している。 Inouらの“DC/DC Convertor,”U.S．Pat.4,685,039(1987)はＤＣ−ＤＣコンバ ータで切替え一次側が直列に接続され、二次回路が並列に出力キャパシタンス及 び負荷に接続されているものを記述している。Inouの示す図７ｂの実施例は３つ のこの種の回路が入力及び出力キャパシタンスの間に並列に接続されているのを 示す。各回路内の一次回路の切替えはInouの図４ａに示すように同時にか、ある いは図４ｂに示すように１８０°ずれた位相かのいずれかである。複数の切替え 一次側の中での継続的な位相シフトは２つのモード以上では考えられていない。 したがって、必要とされているものはある種の切替えモード電力変換器トポロ ジイと方法とであり、それによって寸法と周波数制限とに関する各々の欠点、と くに大電力応用における欠点が回避されるか低減されるようにすることである。 発明の簡単な要約 以下に記述するところは、大電力切替えモードパワーコンバータであって、多 数のより低電力のコンバータのアレイから構成され、それらが寸法と周波数との 制限から生ずる欠点を克服するような仕方で結合されているものである。とくに 、複数のより低電力のコンバータはコンバータ内の入力及び出力キャパシタンス 中を流れる電流が減少されるようなやり方で結合されている。これによって、よ り低電力のコンバータのアレイが高周波数動作の多くの利点を示しながら、アレ イ内の各個々のコンバータがより一層低い周波数で動作するようにしている。こ れはまた、一層標準部品の使用を可能にし、標準部品が理想に近く、すなわち寄 生効果が少い最適動作範囲内で一層効率よく利用できるようにしている。この技 術はもっと大きな電力レベルでより魅力的となる。その理由は、幾つかのより低 電 力のコンバータの中でアレイ内の高電力の分布が原因していることによる。電力 分布は損失を平準的に分配するのに役立ってもおり、周波数能力の上限で動作し 、大きな損失と寄生効果とを示している大形の集中部品で一般に遭遇するホット スポットを回避する。 もっと厳格に言うと、この発明は電力変換アレイであって、入力キャパシタン ス、出力キャパシタンス、及び複数のコンバータで構成されている。各コンバー タには入力があって入力キャパシタンスに並列に接続されており、また出力があ って出力キャパシタンスに並列に接続されている。各コンバータは入力電圧を出 力電圧に変換するのに切替えモード電力変換を使用している。複数のコンバータ は変換周波数で動作し、変換周波数の１周期にわたって位相シフトされていて、 各コンバータが複数のコンバータのうちの少くとも１つ他のものと時間的に重な りをもつ関係で切替えられるようにしている。その結果、入力と出力電流及び電 圧リップルが実質的に低減され、アレイの動作周波数は増大され、電力容量が増 大される。 実施例では、複数のコンバータは１つから他へと、周期にわたって実質的に均 等に位相シフトされる。 複数のコンバータは周期にわたって複数のコンバータを継続的に位相シフトさ せるための制御回路を備えている。複数のコンバータは数がＮで、各コンバータ の動作周波数は周期がＴである。複数のコンバータの各々は時間歩進（インクレ メント）がＴ／Ｎで、互いに他から位相シフトしている。複数のコンバータの各 々はＴｏｎの時間にわたりオンに切替えられる。コンバータは任意の回路トポロ ジイを有するものである。 電力変換アレイはさらに制御回路とクロック回路とを備える。クロック回路は 複数のコンバータの動作周波数でクロック信号を生成する。クロック回路は制御 回路に接続されている。制御回路は調整された制御パルスを遅延回路に送出する 。遅延回路は複数の継続して遅延されたスイッチングパルスを生成する。遅延回 路は各コンバータに接続され、スイッチングパルスでコンバータを継続して切替 える。 遅延回路は複数の遅延線モジュールが一緒に直列に接続されて成り、各遅延線 モジュールは遅延したトリガを送出して次の遅延線モジュールのを始動させる。 次に各遅延線モジュールは複数の遅延したトリガ信号を生成する。遅延線モジュ ールは複数のコンバータの選ばれた１つに接続されてコンバータの位相遅延した 切替えモード動作を提供している。 遅延線モジュールは複数タップの遅延線回路で成り、遅延回路は対応する複数 の複数ラインドライバで成る。各ドライバは対応する複数のコンバータに接続さ れて、コンバータのオン・オフ駆動を、遅延回路に送られた遅延トリガに応答し て行なう。 調整された制御パルスで制御回路で生成されたものはパルス幅変調された信号 である。 この発明はまた、入力キャパシタンスと出力キャパシタンスとの間で切替えモ ード電力変換を提供するための方法を特徴としている。この方法は入力電力信号 を用意し、入力及び出力キャパシタンスの間に並列に接続された任意の回路トポ ロジイをもつ複数の切替えモードコンバータを経由して入力電力信号を継続的に 接続する段階で構成される。入力電力信号は、ある周期をもつ動作周波数で切替 えられ、複数の切替えモード変換器の各々を介して、その周期の中で少くとも一 部の時間が重なり合う関係で、各コンバータの動作の所定の位相シフトにより継 続的に接続されている。出力電力信号は複数のコンバータの出力と並列に接続さ れた出力キャパシタンスで用意される。その結果、高い周波数での大電力動作が 、周波数、寸法及び温度の制限なしに得られる。 この方法はまた、切替えモードコンバータの各々を調節して出力電力信号に対 して所定の信号プロフィルを提供するようにする段階を備えている。 複数の切替えモードコンバータを介して入力電力信号を継続して接続する段階 は、カスケード接続の遅延を介して複数の切替え信号を生成し、かつ、複数の切 替えモードコンバータの各１つを切替え信号の対応する１つで切替える段階で成 る。 複数の切替えモードコンバータを介して入力電力信号を継続して接続する段階 では、複数のコンバータは時間が重なっている継続的なシリーズで動作して、出 力キャパシタンスへの出力を提供するコンバータが常に２以上であるようにして いる。 この発明は次の図面を参照してより明らかになろう。ここでは同じ素子には同 じ番号が使われている。 図面の簡単な説明 図１はこの発明の構成をとるＮ相切替えモードパワーコンバータの構成図であ る。 図２は図１の切替えモードパワーコンバータをより詳しく説明する１実施例で 、単純化しかつ理想的にした模式図である。 図３は図２のスイッチングデバイスのゲートに加えられる駆動信号用の波形を 示すタイミング図である。 図４は図２に示した変圧器の一次側の電流波形を示すタイミング図である。 図５は図２に示した変圧器の二次側の電流波形を示すタイミング図である。 図６はこの発明の第２の実施例の構成図である。 図７は三角出力波形をもつこの発明の変換アレイからのＡＣ電圧リップルの改 善比を、同数同形式のコンバータを同相で駆動したときの変換アレイからのＡＣ リップルと比較したグラフである。 図８は短形波出力波形をもつこの発明の変換アレイにおけるＡＣ電圧リップル と、同じ数と形式のコンバータを同相で駆動した変換アレイからのＡＣリップル との改善比を示す。 この発明及びその各種の実施例は、今度は以下に記述する詳細な説明と関連づ けて理解することができよう。 実施例の詳細な説明 切替えモード電力変換アレイ上での入力と出力のリップル電流及びリップル電 圧を低減させることは、大電力かつ高周波数においても、入力電力信号を入力キ ャパシタンスで複数のより小さいパワーコンバータ回路に並列に接続されている ものに対して接続することによって実現できる。このコンバータ回路は既知のも の、または後に考案されるどんなトポロジイをもつものでもよい。各コンバータ 回路は変換周波数の周期にわたって、時間的に重なりをもつ関係で位相シフトす る方法で継続的に動作される。例えば、Ｎ個のコンバータがあり、変換周波数の 周期がＴであれば、各コンバータ回路は、先行もしくは後続のコンバータに対し て遅れた時間歩進分Ｔ／Ｎに対応する位相シフトでトリガすなわち切替えがされ る。各コンバータの出力は次に出力キャパシタンスに並列に接続される。コンバ ータの動作は既知又は後考案のいかなる方法でも調整でき、実施例ではパルス幅 変調をして調整された出力が送出されるようにしている。 図１は、Ｎ相、切替えモード、パワーコンバータでこの発明により組織された ものの簡単な構成図である。入力電圧Ｖｉは２線入力１２に送られ、出力電圧Ｖ ｏが２線入力１４で作られる。電圧ＶｉとＶｏとはＤＣであるか、もしくはコン バータ１０内部での切替え周波数に比してゆっくりと変化している。入力１２に おける入力電流はＩｉであり、出力１４における出力電流はＩｏである。コンバ ータ１０の入力及び出力キャパシタンスは模式的に入力キャパシタンス１６，Ｃ ｉと、出力キャパシタンス１８，Ｃｏで示される。入力及び出力キャパシタンス １６，１８はそれぞれ入力及び出力電圧を安定化して、電力処理用アレイ１０を 形成するために使用されるＮ個のコンバータ２０（１）−２０（Ｎ）の高周波数 切替え電流を受入れるようにするのに使われている。 コンバータ２０（ｎ）の入力及び出力切替え電流は、図１では電流Ｉｐｎ及び Ｉｓｎとしてそれぞれ表示してあり、ｎ＝１，２，・・・Ｎである。コンバータ ２０（ｎ）は各々が継続的に時間遅延され、すなわち位相シフトされ、その間隔 はアレイ１０内の先行するコンバータ２０（ｎ−１）に対してＴ／Ｎであり、し たがって、スイッチングとエネルギーの蓄積とはスイッチング周期Ｔ全体にわた って均等に拡がっている。 単一のコンバータあるいは複数のコンバータが同相である場合と比較すると、 結果として得られる入力及び出力リップル電流、Ｉｃｉ及びＩｃｏは図４と５に それぞれ示すように、著しく低減され、しかも周期Ｔ／Ｎで周期的となっている 。対応するリップル電圧でキャパシタンス１６，１８に現れるものは、低減され たリップル電流と増大した周波数の両方の結果としてさらに一層低減されている 。 入力及び出力キャパシタンスリップル電流及び電圧の低減が物理的に実現でき る切替えモードパワーコンバータ回路トポロジイのいずれにも適用できることは 数学的に示すことができる。低減の程度はコンバータ入力及び出力電流、Ｉｐｎ 及びＩｓｎと、アレイ１０内で利用されるコンバータの数Ｎの関数である。一般 に、低減はコンバータの数Ｎが増加し、また、コンバータ電流のＡＣ成分がＤＣ 成分に比して増加することによって一層顕著となる。 図１に示す回路トポロジイの特定の例について考えることとし、その簡略化し た模式図が図２に示されている。図２では、Ｎ個の同一の切替えモードパワーコ ンバータ２０（１）−（Ｎ）のフェーズドアレイが示されており、フライバック トポロジイが利用され、不連続的な導電モードで動作するようにしている。この 発明の思想を逸脱することなく、他のどんな形式のコンバータトポロジイも使用 できることを理解されたい。コンバータ２０（１）−（Ｎ）の入力２２（１）− （Ｎ）及び出力２４（１）−（Ｎ）はそれぞれ並列に接続されて、全体の組合わ されたコンバータアレイ１０に対して単一の入力１２と出力１４とを形成してい る。 コンバータの１つ、例えばコンバータ２０（ｎ）を見る。各コンバータ２０（ ｎ）は能動スイッチ２６（ｎ）を有し、例示の実施例ではＭＯＳ ＦＥＴとして 示されてはいるが、他の適当な能動スイッチが使用できる。スイッチ２６（ｎ） は変圧器２８（ｎ），Ｔ（ｎ）を通る電流を切替える。変圧器２８（ｎ）の出力 はダイオード３０（ｎ）を通して接続されている。変圧器２８（ｎ）にはＮＰ一 次巻線と、二次巻線としてＮＳとを有している。話を簡単にするために、ここで の議論のためにはすべての部品が理想的で無損失であると仮定する。もっともこ の仮定はこの発明の必要条件とはならない。 一次スイッチ２６（ｎ），Ｑ（ｎ）は図３に示したタイミング波形にあるよう に別な駆動信号によって駆動される。水平軸は時間を表わし、垂直軸は電圧を表 わし、ライン３２（１）−（Ｎ）上では、それぞれスイッチ２６（１）−（Ｎ） の各々のゲージに加えられる電圧に対応する。第１のスイッチ２６（１）に対す る駆動パルスは任意に選んだ時間３４，ｔ＝Ｔ／Ｎでパルス幅のＴｏｎで始まる 。図３のライン３２（２）上に示した駆動パルスでコンバータ２０（２）の第２ の 能動スイッチ２６（２）のためのものは、ライン３２（１）上に示したような第 １のスイッチに対して提供される駆動信号と同一である。ただし、遅延すなわち 位相シフトが時間Ｔ／Ｎだけあって、したがって２Ｔ／Ｎの時間３６で始まる。 図３のライン３２（ｎ）上に示した他のスイッチ２６（ｎ）に対する駆動パル スもまたライン３２（１）上のパルスと同一であるが、各々は順々に付加的な時 間歩進Ｔ／Ｎだけ先段のスイッチから遅れている。最後の駆動パルスでコンバー タ２０（Ｎ）のスイッチ２６（Ｎ）を駆動するライン３２（Ｎ）上のものは、し たがって、最初のタイミング点３４に対して（Ｎ−１）Ｔ／Ｎの全時間歩進分だ け遅れていて、図３に示すように実際には次の時間周期３８で始まっている。 駆動信号のこの位相シフトは全体のコンバータエネルギー処理周波数、Ｎ／Ｔ をもたらし、これは各個々のコンバータの動作周波数のＮ倍である。注意したい のは、唯１つの固有の駆動信号がコンバータアレイ１０全体に送られていて、コ ンバータアレイ１０を制御するために実施例ではこの駆動信号にパルス幅調整が 行なわれていることである。この信号は次にコンバータアレイ１０内部で、内部 的に位相シフトされて、アレイ１０内の個々のコンバータの各々の駆動を提供す ることになる。 図３の位相シフトした駆動信号で駆動されるときの図２の回路の特長は、図４ の一次電流波形タイミング図と、図５の二次電流波形タイミング図で例示されて いるところである。図４のタイミング図についてまず見ると、一次電流Ｉｐｎは 、図４のライン４０（１）−（Ｎ）に示すように、Ｎ個のフライバックコンバー タ２０（Ｎ）の過ぎたアレイ内を流れる。時間はここでも水平軸上で示され、電 流は垂直軸で示される。一次電流Ｉｐｎはそれぞれの駆動パルスＶｑｎが高レベ ルのときに、各コンバータ２０（ｎ）内を流れる。電流は入力電圧Ｖｉ、変圧器 ２８（ｎ）の一次インダクタンスＴｎ、及び導通時間Ｔｏｎにしたがって傾斜を 線形に上ってピーク電流Ｉｐに達する。導通時間は駆動パルスの同一なパルス幅 に対応して、すべてがＴｏｎである。コンバータアレイ１０への全入力電流Ｉｉ は全コンバータ一次電流ＩｐｎのＤＣ成分の和に等しい。入力キャパシタリップ ル電流Ｉｃｉは全入力電流からコンバーター次電流Ｉｐｎの和を減じたものであ る。ピーク間電流はＩｐに等しいに過ぎず、これは各コンバータ２０（ｎ）に対 して 同一である。すべてのコンバータ２０（ｎ）が同相で切替わるか、あるいはそれ らを単一のコンバータで置換したとすると、このピーク間入力キャパシタリップ ル電流はＮ倍大きなＮＩｐとなる。コンバータ２０（Ｎ）の位相シフト作用は一 次電流をして加算を生じさせて、その結果、コンバータの数Ｎに等しい因子だけ 小さな、ピーク間入力キャパシタ電流を生じさせる。これと対応した減少が入力 キャパシタＲＭＳリップル電流を生じさせる。この減少の大きさはＮのオーダー であるが、導通時間Ｔｏｎの関数としても変化する。リップル電流Ｉｃｉは図４ のライン４２に示す。入力キャパシタリップル電流の周波数はこうして個々のコ ンバータ２９（ｎ）の各々の動作周波数のＮ倍であることが示された。 また、図４のライン４４上には入力リップル電圧が示され、これは入力キャパ シタ１６を通って流れる電流から生じたものである。この電圧は通常のＤＣ入力 成分に、入力キャパシタリップル電流によって生じた付加的なＡＣ成分を加えた ものである。簡単な解析から、ピーク間及びＲＭＳ入力キャパシタリップル電圧 は、複数のコンバータを同相で駆動したときもしくは単一のコンバータの場合と 比較してＮ²のオーダーの因子だけ低減されることが示される。この低減のＮ因 子の１つはリップル電流自体の減少から生じている。リップル電圧の低減の他の Ｎ因子は入力キャパシタ１６で見た周波数の増加から生じている。低減は入力波 形の形とは無関係に生じ、したがって、変換回路のトポロジイに無関係である。 図７はこの発明にしたがって位相シフトした順序で駆動した場合に三角形の出 力波形をもつ変換アレイからのＡＣ電圧リップルの改善比を示すグラフであり、 同数かつ同形式のコンバータが同相で駆動された変換アレイからのＡＣリップル と比較してあって、デュティサイクルＤとアレイ内のコンバータの数の関数とし て示している。これを改善比として定義している。図８はこの発明にしたがって 位相シフトした順で駆動したときに、矩形出力波形をもつ変換アレイ内のＡＣリ ップルの改善比を示し、同数かつ同形式のコンバータが同相で駆動された変換ア レイからのＡＣリップルと比較してあって、デュティサイクルＤとアレイ内のコ ンバータの数の関数として示している。ＡＣ電流の減少はリップル電圧に対して 示したところと類似している。図７及び８から明らかなことは、リップルは常に 低減され、またデュティサイクルＤ、コンバータの数Ｎ、及びコンバータ出力波 形の形の関数として減少することである。 図５は同様に変圧器２８（ｎ）の二次側の電流Ｉｓｎを示す。二次電流はライ ン４６（１）−（Ｎ）に示され、各コンバータ回路２０（ｎ）内の二次電流は図 ４に示した一次電流のオフ切替え時４８で始まって、パルス幅Ｔｏｎにわたって 直線的に傾斜を下っていく。こうして各二次電流は先段から同じ歩進Ｔ／Ｎだけ 位相シフトされている。アナログ出力キャパシタリップル電流Ｉｃｏはライン５ ０上に示され、各個別コンバータの周波数よりもＮ倍大きな周波数を有する。同 様に、出力電圧は図５のライン５２上に示され、ＡＣリップル成分は単一コンバ ータもしくは複数の同相コンバータと比較してＮ²のオーダーの因子だけ低減さ れている。 入力及び出力キャパシタリップル電流及び電圧におけるこれらの低減は、Ｎが 増加すると大きくなる。逆に、固定のリップル電流及び電圧が必要とされるとき は、入力及び出力キャパシタンスの量と質とはＮの増加とともに著しく減少する 。 図６はこの発明の第２の実施例の構成図であり、ここには３００ワット絶縁形 力率補正フロントエンド５４が図示されている。ＡＣ入力、すなわち回路５４の 切替え周波数と比べると少くともゆっくりと変化する入力５６が電磁的干渉（Ｅ ＭＩ）フィルタ及び整流器５８に加えられ、そこでＥＭＩが濾波され、ＡＣ入力 が整流される。濾波されたＤＣ入力は次に並列に１６の切替えモード電力回路６ ０に送られる。これらの電力回路６０の各々はＭＯＳ ＦＥＴスイッチ６２、変 圧器６４、二次ダイオード６６及び関連するキャパシタ及び抵抗器で構成される ことは図６に示す通りである。しかし、どんなコンバータトポロジイもこの発明 と関係して使用することができ、図６に示したものは例示のために選ばれたもの である。 ＭＯＳ ＦＥＴスイッチ６２は、今度はＭＯＳ ＦＥＴドライバ６８によって 駆動される。実施例では、ＭＯＳ ＦＥＴドライバ６８は集積回路ＣＭＯＳクワ ッドドライバ（ＴＣ４４６９ＣＯＥ）である。各ドライバ６８は４つの対応する コンバータ６０内のＭＯＳ ＦＥＴ６２に対して駆動信号を送る。 ＭＯＳ ＦＥＴドライバは、今度は遅延線回路７０の継続するチェーン（鎖） によってトリガされる。回路７０は実施例では５タップの遅延線回路（ＤＳ１０ ００Ｓ−５００）である。遅延線回路７０の第１のものは通常のパルス幅変調（ ＰＷＭ）された一次制御回路７２によって提供された信号、ＯＵＴによって制御 される。ＰＷＭ一次制御回路７２は、今度はクロック７４によって駆動され、ク ロック７４は５MHz信号を１６分周して３１２．５kHzとしている。したがって、 一次制御回路７２から毎３．２マイクロ秒でパルスが送出され、そのパルス幅は 通常の二次制御回路７６によって決定され、回路７６と７２とは光で接続されて いる。二次制御回路７６は出力７８から帰還信号を得ている。遅延線回路７０の 各々は２００ナノ秒隔った遅延パルスを、それが対応するＭＯＳ ＦＥＴドライ バ６８に対して効果的に送り、ドライバ６８は今度はそれに接続されている４つ のコンバータ回路６０を継続的に駆動する。例えば、遅延線回路７０（１）は４ つの遅延信号を０，２００，４００及び６００ナノ秒遅延で、信号ＯＵＴから位 相シフトしてＭＯＳ ＦＥＴドライバ６８（１）へ送る。ＭＯＳ ＦＥＴドライ バ６８（１）は今度は順に継続してコンバータ回路６０（１）−６０（４）を駆 動して、トリガ信号ＯＵＴ後の０，２００，４００及び６００ナノ秒でそれらを オンとし、信号ＯＵＴ上に一次制御回路７２によって用意されたパルス幅の間オ ンに留まる。しかし、８００ナノ秒の時間に到達すると、第２の遅延線回路７０ （２）がトリガされ、同様に４つの２００ナノ秒遅延信号は第２のＭＯＳ ＦＥ Ｔドライバ６８（２）に送られる。同様なやり方で、コンバータ６０（５）−（ ８）は、一次制御回路７２からのパルスＯＵＴの初動から８００ナノ秒後に始ま る２００ナノ秒時間歩進で順次継続して駆動される。 同様にして、すべて１６のコンバータ回路６０がクロック７４で定義された３ ．２マイクロ秒サイクル周期の間に、一次制御７２によって生成されたパルス幅 によって決定される時間にわたってオンとなるように順次継続して駆動されるこ とになる。実施例では５タップ遅延線７０を使用したから、実際の形は図６に示 したものではないが、この種の遅延線回路を６つ利用して、図６の４遅延線回路 ７０について記述した機能を効果的に実行することができ、１６の２００ナノ秒 遅延トリガパルスを記述した通りにそれぞれのＭＯＳ ＦＥＴでドライバ６８に 送るようにする。 この発明はこれまで２つの特定の実施例と関連して記述してきたが、どんな切 替えモードパワーコンバータ回路トポロジイであってあるレベルの直流電圧を他 のレベルの直流電圧に変換し、かつ入力及び／又は出力キャパシタを利用するも のにも応用することができる。しかし、この発明はＤＣ対ＤＣコンバータに限定 されず、入力と出力電圧とがコンバータの動作周波数と比較するとゆっくりとし た周波数で変化する場合にも応用できる。この種の応用例は力率補正回路への応 用であり、そこでは入力電圧がライン周波数でゆっくりと変化する。 この発明は固定及び可変周波数制御技術にも応用できる。このときはＮ個のコ ンバータアレイの駆動は、周波数が変るときにＴ／Ｎというような歩進で位相シ フトがされることを条件とする。この発明は図６に示したようなパルス幅変調回 路でも、また共振回路トポロジイでも両方で使用することができる。 この発明は絶縁形及び非絶縁形回路トポロジイの両方で完全に応用される。さ らに、位相シフトが一定に留まることを要しないが、この発明の範囲には位相シ フトが実時間ベースで変換周波数の変動の関数として、あるいは変換周波数の変 動とは独立して変り得るものが含まれ、この条件は手許の応用と、求めている利 点とによって定められるものである。 この発明の利点は理解されたと思うが、次のようなことが含まれ、もとより、 これらに限定されるわけではない。 １．与えられた電力レベルと動作周波数に対してコンバータの寸法が減少された ；等価なことであるが、１立方インチ当り１００ワット以上で電力密度が増大す るコンバータが容易に得られること； ２．均一な熱放散を含む最適熱特性、所定体積に対する表面積の最大化、熱点（ ホットスポット）数の低減と冷却、及び熱的シンクの必要性の低減； ３．動作温度の低減の結果として、少い熱点及び組込み余裕の可能性の信頼性が 改良された； ４．自動製造技術の１００％利用実現性：これには表面実装技術が含まれており 、各コンバータ内部では少量の電力が処理されることにより、製造コストの著し い低減に通じている； ５．使用する部品の形式数の低減：これにより標準化が増進され、全体のコスト が低下する； ６．一層効率的な材料の利用と高い体積価格とによる、材料の内容とコストの低 減； ７．新応用で使用するための低い（高さ）プロフィルをもつコンバータの実現： 典型的なものは０．２５インチ以下の厚さのコンバータが考えられている； ８．ＥＭＩ発生源の分散、リップル電圧の減少、及びフィルタにかけやすい高い リップル周波数に起因する改良されたＥＭＩ特性； ９．パワーコンバータ内部での高周波数動作の利点をそれに伴う不利益なしに実 現すること； １０．コンバータトポロジイ、入力電圧及び出力電圧など広範な応用への利用便 宜性； １１．標準化した電力及び制御素子もしくはモジュールを介しての標準化の容易 性と、これによる出荷時間の短縮、開発コスト、材料コスト及び製品導入に関係 する全体コストの低減； １２．アレイ内の個々の電力素子の数及び寸法を変えることによるこの発明の設 計での電力処理能力の容易な定格化；及び １３．回路の入力及び出力キャパシタンス要件がこの発明の教示する大きさの数 倍も低減できること。 当業者であれば、この発明の思想と範囲とを離脱することなく、色々な変形と 修正を作ることができる。したがって、ここに開示した実施例は単に例を示した に過ぎず、この発明がこの例に限定されると解してはならない。以下に述べる請 求の範囲は、書かれている文言通りの素子の組合わせを含むだけでなく、実質的 に同一の結果をもたらす実質的に同じ方法で同じ機能を実質的に実行する等価な 素子のすべてを含むと読み取られるべきものである。したがって、請求の範囲は とくに例示して上述したもの、思想的に等価なもの、及びこの発明の本質的なア イディアを本質的に具体化するものを含むと理解すべきものである。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，Ｍ Ｃ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ， ＴＤ，ＴＧ)，ＡＰ(ＫＥ，ＭＷ，ＳＤ，ＳＺ)，ＡＭ， ＡＴ，ＡＵ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，Ｃ Ｎ，ＣＺ，ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＨＵ ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＫ，ＬＴ， ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＮ，ＭＷ，ＮＬ，ＮＯ，Ｎ Ｚ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＩ，ＳＫ ，ＴＪ，ＴＴ，ＵＡ，ＵＺ，ＶＮ

Claims (1)

1. 【特許請求の範囲】 １．入力キャパシタンスと； 出力キャパシタンスと； 複数のコンバータとで成る電力変換アレイにおいて、 各コンバータは並列に該入力キャパシタンスに接続された入力と、並列に該出 力キャパシタンスに接続された出力とを有して、切替えモード電力変換を用いて 入力電圧を出力電圧に変換し、該複数のコンバータは変換周波数で動作し、かつ 該変換周波数の１周期にわたって位相シフトされていて、各コンバータが該複数 のコンバータの他の少くとも１つと時間的に重なる関係で切替えられるようにさ れていることを特徴とされる電力変換アレイ。 ２．前記複数のコンバータは前記周期にわたって順次継続して均等に位相シフト される請求項１記載の電力変換アレイ。 ３．前記複数のコンバータは前記周期にわたって該複数のコンバータを継続的に 位相シフトするための制御回路手段を備えた請求項１記載の電力変換アレイ。 ４．前記複数のコンバータは順次継続して均等に位相シフトされる請求項３記載 の電力変換アレイ。 ５．前記複数のコンバータは数がＮであり、該コンバータの各々の前記動作周波 数は周期Ｔを有し、該複数のコンバータの各々は相互にＴ／Ｎの時間歩進分だけ 位相シフトされる請求項１記載の電力変換アレイ。 ６．さらに制御回路とクロック回路とを有し、該クロック回路は前記複数のコン バータの前記動作周波数でクロック信号を生成し、かつ該制御回路に接続されて おり、該制御回路は調整された制御パルスを遅延回路に送出し、該遅延回路は複 数の継続的に遅延された切替え信号を生成し、かつ該コンバータの各々に接続さ れて該切替えパルスで該コンバータを順次継続的に切替えるようにする請求項１ 記載の電力変換アレイ。 ７．前記遅延回路は複数の遅延線モジュールが一緒に直列に接続されて成り、各 遅延線モジュールは遅延トリガを提供して該遅延線モジュールの次のものを始動 させ、次に複数の遅延トリガ信号を生成して、前記複数のコンバータの位相遅延 された切替えモード動作を提供するようにしている請求項６記載の電力変換アレ イ。 ８．前記遅延線モジュールは複数タップの遅延線回路で成り、該遅延回路は対応 する複数の多線ドライバで成り、各該ドライバは対応する複数の前記コンバータ に接続されて該遅延回路に送られた遅延トリガに応答して該コンバータのオン・ オフ駆動を行なう請求項７記載の電力変換アレイ。 ９．入力キャパシタンスと出力キャパシタンスとの間で切替えモード電力変換を 行なう方法であって、次の段階で成る方法： ａ．入力電力信号を用意する段階と； ｂ．該入力及び出力キャパシタンスの間に並列に接続された複数の切替えモー ドコンバータを介して該入力電力信号を継続して接続し、該入力電力信号は周期 をもつ動作周波数で切替えられ、かつ該複数の切替えモードコンバータを介して 、少くとも一部が時間的に重なる関係をもって、該周期内で各コンバータの動作 の所定の位相シフトによって継続して接続されるようにする段階；及び ｃ．該複数のコンバータの該出力に並列に接続された該出力キャパシタンスに 出力電力信号を送出する段階。 １０．前記複数の切替えモードコンバータを介して継続して接続されている前記 入力電力信号は、前記周期にわたり均等の位相シフトで該周期にわたって該入力 電力信号を切替える請求項９記載の方法。 １１．前記周期は時間間隔Ｔであり、該複数の切替えモードコンバータの数はＮ であり、前記入力電力信号を継続して接続する段階は、該入力電力信号を該切替 えモードコンバータを介して、該コンバータの各々の間でＴ／Ｎに対応する継続 した位相シフトで継続的に接続する請求項１０記載の方法。 １２．さらに前記複数の切替えモードコンバータの各々を調整して前記出力電力 信号用に所定の信号プロフィルを提供する段階を有する請求項１１記載の方法。 １３．前記複数の切替えモードコンバータを介して継続的に接続されている前記 入力電力信号は、カスケード遅延を介して複数の切替え信号を生成し、該複数の 切替えモードコンバータの各１つを該切替え信号の対応する１つで切替える段階 を有する請求項１２記載の方法。 １４．前記入力電力信号を前記複数の切替えモードコンバータを介して継続的に 接続している間、該コンバータは時間的に重なる継続したシリーズで動作して常 に２以上のコンバータが前記出力キャパシタンスに出力を送出するようにしてい る請求項１３記載の方法。 １５．さらに前記切替えモードコンバータの各々を調整して前記出力電力信号用 の所定の信号プロフィルを提供する段階を有する請求項９記載の方法。 １６．さらに前記切替えモードコンバータの各々を調整して前記出力電力信号用 の所定の信号プロフィルを提供する段階を有する請求項１５記載の方法。 １７．前記切替えモードコンバータの各々の調整はパルス幅変調信号を送って該 コンバータをトリガすることによって実行される請求項１６記載の方法。