JPH04364359A - 同期スイッチングシステムを備えた高効率パワーコンバータ - Google Patents
同期スイッチングシステムを備えた高効率パワーコンバータInfo
- Publication number
- JPH04364359A JPH04364359A JP3022767A JP2276791A JPH04364359A JP H04364359 A JPH04364359 A JP H04364359A JP 3022767 A JP3022767 A JP 3022767A JP 2276791 A JP2276791 A JP 2276791A JP H04364359 A JPH04364359 A JP H04364359A
- Authority
- JP
- Japan
- Prior art keywords
- switching device
- output
- inductor
- coupled
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
- H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
- H02M3/10—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
- H02M3/1588—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、電源技術、特にパワー
コンバータに関する。
コンバータに関する。
【０００２】
【従来の技術】固体パワーコンバータは、例えば典型的
に人工衛星に使用されている。固体電力増幅器と接続し
て機能するこの型のパワーコンバータは、活性的なシス
テム効率仕様と合致する必要がある。これらの増幅器お
よびコンバータに対する入力の典型的な電源は、太陽電
池パネルおよび太陽電池パネルが付勢されたとき充電さ
れる蓄電池からの高電圧バスである。この電源は限定さ
れるので、低損失を有する高効率パワーコンバータが必
要である。人工衛星適用では、従来技術に対する３％の
改善は大きな利点である。
に人工衛星に使用されている。固体電力増幅器と接続し
て機能するこの型のパワーコンバータは、活性的なシス
テム効率仕様と合致する必要がある。これらの増幅器お
よびコンバータに対する入力の典型的な電源は、太陽電
池パネルおよび太陽電池パネルが付勢されたとき充電さ
れる蓄電池からの高電圧バスである。この電源は限定さ
れるので、低損失を有する高効率パワーコンバータが必
要である。人工衛星適用では、従来技術に対する３％の
改善は大きな利点である。
【０００３】
【発明が解決しようとする課題】通常のパワーコンバー
タにおいて、入ってくる電圧は出力における予め定めら
れた一定電圧レベルを生成するためにパルス幅変調され
る。パルス幅変調制御装置は入力電圧レベルおよび所望
の出力電圧レベルによってスイッチング装置を交互にオ
ンオフに切換える。デューティサイクル（Ｔｏｎ対Ｔｏ
ｆｆ ）を調節することによって、必要の出力電圧レベ
ルは達成される。スイッチング装置がオンにされるとき
、インダクタを通って出力に流れる電流はインダクタに
対する電磁力を発生させる。スイッチング装置がオフに
なるとき、電磁界は連通ダイオードを通って出力へ流れ
るフライバック電流を誘導して減衰する。このシステム
の効率は、一定電圧降下（例えばショッツキダイオード
では０．４ Ｖ）を有する高減衰連通ダイオードより効
率的な機構を設けることによって増加されることができ
る。同期整流器は連通ダイオードの代りとして提案され
たが、スイッチング装置間の導電重複を防ぐ特定の同期
システムは、利用不可能である。
タにおいて、入ってくる電圧は出力における予め定めら
れた一定電圧レベルを生成するためにパルス幅変調され
る。パルス幅変調制御装置は入力電圧レベルおよび所望
の出力電圧レベルによってスイッチング装置を交互にオ
ンオフに切換える。デューティサイクル（Ｔｏｎ対Ｔｏ
ｆｆ ）を調節することによって、必要の出力電圧レベ
ルは達成される。スイッチング装置がオンにされるとき
、インダクタを通って出力に流れる電流はインダクタに
対する電磁力を発生させる。スイッチング装置がオフに
なるとき、電磁界は連通ダイオードを通って出力へ流れ
るフライバック電流を誘導して減衰する。このシステム
の効率は、一定電圧降下（例えばショッツキダイオード
では０．４ Ｖ）を有する高減衰連通ダイオードより効
率的な機構を設けることによって増加されることができ
る。同期整流器は連通ダイオードの代りとして提案され
たが、スイッチング装置間の導電重複を防ぐ特定の同期
システムは、利用不可能である。
【０００４】したがって、本発明の目的は、非常に実効
的でスイッチングフライバックまたは連通電流を実効的
に処理する電源を提供することである。本発明の別の目
的はパワーコンバータの効率を増加させることによって
固体電力増幅器に対する端末相互間の効率仕様と合致す
ることである。さらに別の本発明の目的は、スイッチン
グフライバックまたは連通電流を制御するときスイッチ
ング装置の導電重複を防ぐことである。
的でスイッチングフライバックまたは連通電流を実効的
に処理する電源を提供することである。本発明の別の目
的はパワーコンバータの効率を増加させることによって
固体電力増幅器に対する端末相互間の効率仕様と合致す
ることである。さらに別の本発明の目的は、スイッチン
グフライバックまたは連通電流を制御するときスイッチ
ング装置の導電重複を防ぐことである。
【０００５】
【課題を解決するための手段】本発明にしたがって、通
常のパワーコンバータにおいてインダクタからの連通ま
たはフライバック電流を導電する損失を有するダイオー
ドである第１の連通装置は、主スイッチング装置の導電
しない期間中に導電するために同期する効率のよい第２
のスイッチング装置と並列に接続される。本発明は通常
パルス幅変調制御装置集積回路中に存在する同期パルス
を使用する。本発明は第２のスイッチング装置を同期さ
せるインダクタの感知巻線を追加する。デジタル論理回
路はパルス幅変調制御装置モジュールおよびインダクタ
の感知巻線からの信号に基づいて第２のスイッチング装
置の導電時間を制御するために設けられる。
常のパワーコンバータにおいてインダクタからの連通ま
たはフライバック電流を導電する損失を有するダイオー
ドである第１の連通装置は、主スイッチング装置の導電
しない期間中に導電するために同期する効率のよい第２
のスイッチング装置と並列に接続される。本発明は通常
パルス幅変調制御装置集積回路中に存在する同期パルス
を使用する。本発明は第２のスイッチング装置を同期さ
せるインダクタの感知巻線を追加する。デジタル論理回
路はパルス幅変調制御装置モジュールおよびインダクタ
の感知巻線からの信号に基づいて第２のスイッチング装
置の導電時間を制御するために設けられる。
【０００６】動作的に、一度主スイッチング装置が必要
な時間中に導電すると、パルス幅変調制御装置はオフに
なる。ほぼ同じ瞬間に、インダクタを横切る電圧は連通
する。パルス幅変調制御装置と接続して動作するデジタ
ル論理回路は、インダクタの電圧レベルを感知し、第２
のスイッチング装置にオンに切換える。そのとき主スイ
ッチング装置はオフにされるか或いは非導電状態にされ
た直後にそれを導電させる。デジタル論理回路は、第２
のスイッチング装置が主スイッチング装置と同時に導電
するのを防ぐためにパルス幅変調制御装置およびインダ
クタの感知巻線に接続される。
な時間中に導電すると、パルス幅変調制御装置はオフに
なる。ほぼ同じ瞬間に、インダクタを横切る電圧は連通
する。パルス幅変調制御装置と接続して動作するデジタ
ル論理回路は、インダクタの電圧レベルを感知し、第２
のスイッチング装置にオンに切換える。そのとき主スイ
ッチング装置はオフにされるか或いは非導電状態にされ
た直後にそれを導電させる。デジタル論理回路は、第２
のスイッチング装置が主スイッチング装置と同時に導電
するのを防ぐためにパルス幅変調制御装置およびインダ
クタの感知巻線に接続される。
【０００７】同期および同期＊信号は主スイッチング装
置をオンにする前に第２のスイッチング装置をオフにす
るために使用される。同期パルスは次のスイッチング期
間の開始の直前に常時発生するので、高く転換する時間
が第２のスイッチング装置をオフにするために使用され
る。多くのパルス幅変調制御装置集積回路によって、同
期パルス幅は調節される。第２のスイッチング装置がオ
フになる時間と等しく同期パルス幅を調節することによ
り、第２のスイッチング装置は主スイッチング装置がオ
ンになる直前にオフさせることができる。第２のスイッ
チング装置が導電時間が最大になるので、最大システム
導電時間が得られる。
置をオンにする前に第２のスイッチング装置をオフにす
るために使用される。同期パルスは次のスイッチング期
間の開始の直前に常時発生するので、高く転換する時間
が第２のスイッチング装置をオフにするために使用され
る。多くのパルス幅変調制御装置集積回路によって、同
期パルス幅は調節される。第２のスイッチング装置がオ
フになる時間と等しく同期パルス幅を調節することによ
り、第２のスイッチング装置は主スイッチング装置がオ
ンになる直前にオフさせることができる。第２のスイッ
チング装置が導電時間が最大になるので、最大システム
導電時間が得られる。
【０００８】本発明は、固体電力増幅器と共に使用され
るように９５％の効率の電源を提供する。したがって、
固体状電力増幅器は、スイッチング装置の同時導電を防
ぎながらフライバックまたは連通電流の効率的な処理に
よって活性的な端末相互間の効率仕様と合致することを
可能にさせる。
るように９５％の効率の電源を提供する。したがって、
固体状電力増幅器は、スイッチング装置の同時導電を防
ぎながらフライバックまたは連通電流の効率的な処理に
よって活性的な端末相互間の効率仕様と合致することを
可能にさせる。
【０００９】
【実施例】図１を参照にすると、同期スイッチングシス
テムを備えた高効率パワーコンバータ１０の例示的な実
施例が示されている。入力電源（図示せず）は接地に接
続されたその帰路を有する高電圧バス１２に接続される
。バス１２は２つの入力１５，１６ および単一出力１
８を有する主スイッチング装置１４に結合される。第１
の入力１５はバス１２に結合され、第２の入力１６は主
スイッチング装置１４のデューティサイクルを制御する
ために使用される。主スイッチング装置１４は例えば金
属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）
で構成されている。第２の入力１６は駆動装置２０を介
してパルス幅変調制御装置２２に結合される。駆動装置
２０は市販されている集積回路（ＩＣ）チップである。
テムを備えた高効率パワーコンバータ１０の例示的な実
施例が示されている。入力電源（図示せず）は接地に接
続されたその帰路を有する高電圧バス１２に接続される
。バス１２は２つの入力１５，１６ および単一出力１
８を有する主スイッチング装置１４に結合される。第１
の入力１５はバス１２に結合され、第２の入力１６は主
スイッチング装置１４のデューティサイクルを制御する
ために使用される。主スイッチング装置１４は例えば金
属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）
で構成されている。第２の入力１６は駆動装置２０を介
してパルス幅変調制御装置２２に結合される。駆動装置
２０は市販されている集積回路（ＩＣ）チップである。
【００１０】パルス幅変調（ＰＷＭ）制御装置２２は、
出力同期パルス５６を供給するために構成されているの
こぎり波状発振器２４を含む市販されている集積回路（
ＩＣ）チップである。多くのＰＷＭ制御装置ＩＣによっ
て、同期パルス５６の幅は調節されることができる。同
期パルス５６に加えて、ＰＷＭ制御装置２２は２つの駆
動信号、すなわちＡ駆動信号５８およびＢ駆動信号６０
を供給するように構成されている。Ａ駆動信号５８およ
びＢ駆動信号６０はプッシュプル出力を生じるために交
互に現れるように構成されている。すなわち、１つの駆
動装置がオンであるとき、別の駆動装置はオフである。 制御装置２２のＡ駆動信号５８は駆動装置２０の入力５
９を通って主スイッチング装置１４に結合され、且つデ
ジタル論理回路５４に結合される。 Ａ駆動信号５８は主スイッチング装置１４の導電時間を
デジタル論理回路５４に示し、主スイッチング装置１４
の同電時間を制御するように構成されている。Ｂ駆動信
号６０はデジタル論理回路５４に接続される。
出力同期パルス５６を供給するために構成されているの
こぎり波状発振器２４を含む市販されている集積回路（
ＩＣ）チップである。多くのＰＷＭ制御装置ＩＣによっ
て、同期パルス５６の幅は調節されることができる。同
期パルス５６に加えて、ＰＷＭ制御装置２２は２つの駆
動信号、すなわちＡ駆動信号５８およびＢ駆動信号６０
を供給するように構成されている。Ａ駆動信号５８およ
びＢ駆動信号６０はプッシュプル出力を生じるために交
互に現れるように構成されている。すなわち、１つの駆
動装置がオンであるとき、別の駆動装置はオフである。 制御装置２２のＡ駆動信号５８は駆動装置２０の入力５
９を通って主スイッチング装置１４に結合され、且つデ
ジタル論理回路５４に結合される。 Ａ駆動信号５８は主スイッチング装置１４の導電時間を
デジタル論理回路５４に示し、主スイッチング装置１４
の同電時間を制御するように構成されている。Ｂ駆動信
号６０はデジタル論理回路５４に接続される。
【００１１】第２のスイッチング装置２６は第１および
第２の入力２７，２８ および単一出力２９を有し、例
えばＭＯＳＦＥＴで構成される。第１の入力２７は主ス
イッチング装置１４の出力１８に接続される。装置２６
の制御に使用される別の入力２８は第２の駆動装置３２
に結合される。第２の駆動装置３２は前述の駆動装置２
０と同一である。第２のスイッチ装置２６は接地に結合
された出力２９を有する。
第２の入力２７，２８ および単一出力２９を有し、例
えばＭＯＳＦＥＴで構成される。第１の入力２７は主ス
イッチング装置１４の出力１８に接続される。装置２６
の制御に使用される別の入力２８は第２の駆動装置３２
に結合される。第２の駆動装置３２は前述の駆動装置２
０と同一である。第２のスイッチ装置２６は接地に結合
された出力２９を有する。
【００１２】フライバックまたは連通ダイオード３５は
スイッチング装置１４の出力１８に結合されたカソード
３４および接地されたアノード３６を有し、例えばショ
ッツキダイオードを含む。ダイオード３５は異極性のパ
ワーコンバータ１０に反転して接続される。例えば１０
０ μＨ程度であるインダクタ３８はスイッチング装置
１４の出力１８に結合された端子１９を有する。インダ
クタ３８の他方の端子４０は帰路が接地された負荷４８
に接続される。負荷４８は例えば固体電力増幅器（ＳＳ
ＰＡ）である。
スイッチング装置１４の出力１８に結合されたカソード
３４および接地されたアノード３６を有し、例えばショ
ッツキダイオードを含む。ダイオード３５は異極性のパ
ワーコンバータ１０に反転して接続される。例えば１０
０ μＨ程度であるインダクタ３８はスイッチング装置
１４の出力１８に結合された端子１９を有する。インダ
クタ３８の他方の端子４０は帰路が接地された負荷４８
に接続される。負荷４８は例えば固体電力増幅器（ＳＳ
ＰＡ）である。
【００１３】インダクタ３８は第２のスイッチング装置
２６を同期するために使用される感知巻線４１を有する
。感知巻線４１の１つの端子４２は接地され、他方の端
子４３は同期デジタル論理回路５４に結合される。同期
デジタル論理回路５４の別の実施例が以下記載される。 例えば５００ μＦ程度のキャパシタ４５はインダクタ
３８の出力端子４０に結合された１端部４６および接地
された別の端部４７を有する。電圧フィードバック接続
４９はインダクタ３８の出力端子４０からＰＷＭ制御装
置２２の入力に接続される。ＰＷＭ制御装置２２の入力
５０は主スイッチング装置１４の導電時間を決定するた
めに使用される。ＰＷＭ制御装置２２からの同期パルス
５６は発振器２４からデジタル論理回路５４に供給され
る。デジタル論理回路５４は第２の駆動装置３２を通っ
て第２のスイッチング装置２６の第２または制御入力２
８に結合された出力６２を有する。
２６を同期するために使用される感知巻線４１を有する
。感知巻線４１の１つの端子４２は接地され、他方の端
子４３は同期デジタル論理回路５４に結合される。同期
デジタル論理回路５４の別の実施例が以下記載される。 例えば５００ μＦ程度のキャパシタ４５はインダクタ
３８の出力端子４０に結合された１端部４６および接地
された別の端部４７を有する。電圧フィードバック接続
４９はインダクタ３８の出力端子４０からＰＷＭ制御装
置２２の入力に接続される。ＰＷＭ制御装置２２の入力
５０は主スイッチング装置１４の導電時間を決定するた
めに使用される。ＰＷＭ制御装置２２からの同期パルス
５６は発振器２４からデジタル論理回路５４に供給され
る。デジタル論理回路５４は第２の駆動装置３２を通っ
て第２のスイッチング装置２６の第２または制御入力２
８に結合された出力６２を有する。
【００１４】図２の（ａ）を参照にすると、同期デジタ
ル論理回路５４の１実施例の概略図が示されている。３
入力アンドゲート６６は第１、第２、および第３の論理
インバータ７２ａ，７２ｂ，７２ｃ にそれぞれ結合さ
れた入力６７，６８，６９を有し、上述のようにデジタ
ル論理回路５４の出力６２を第２の駆動装置３２を通っ
て第２のスイッチング装置２６に供給する。アンドゲー
ト６６の第１の入力６７は第３の論理インバータ７２ｃ
を通ってインダクタ３８の感知巻線４１の感知端子４
３に接続される。アンドゲート６６の第２の入力６８は
第２の論理インバータ７２ｂ を通ってＰＷＭ制御装置
２２のＡ駆動信号５８に結合される。ＰＷＭ制御装置２
２の同期パルス５６に結合する第１の入力およびＲＳフ
リップフロップ７４に結合する第２の入力８１を有する
２入力アンドゲート７９は、第１の論理インバータ７２
ａ を通って３入力アンドゲート６６の入力６９に結合
する同期＊出力８２を有する。 ＲＳフリップフロップ７４はＰＷＭ制御装置２２のＡ駆
動信号５８およびＢ駆動信号６０を受信するために接続
された２つの入力および２入力アンドゲート７９の第２
の入力８１に結合する単一出力７７を有する。
ル論理回路５４の１実施例の概略図が示されている。３
入力アンドゲート６６は第１、第２、および第３の論理
インバータ７２ａ，７２ｂ，７２ｃ にそれぞれ結合さ
れた入力６７，６８，６９を有し、上述のようにデジタ
ル論理回路５４の出力６２を第２の駆動装置３２を通っ
て第２のスイッチング装置２６に供給する。アンドゲー
ト６６の第１の入力６７は第３の論理インバータ７２ｃ
を通ってインダクタ３８の感知巻線４１の感知端子４
３に接続される。アンドゲート６６の第２の入力６８は
第２の論理インバータ７２ｂ を通ってＰＷＭ制御装置
２２のＡ駆動信号５８に結合される。ＰＷＭ制御装置２
２の同期パルス５６に結合する第１の入力およびＲＳフ
リップフロップ７４に結合する第２の入力８１を有する
２入力アンドゲート７９は、第１の論理インバータ７２
ａ を通って３入力アンドゲート６６の入力６９に結合
する同期＊出力８２を有する。 ＲＳフリップフロップ７４はＰＷＭ制御装置２２のＡ駆
動信号５８およびＢ駆動信号６０を受信するために接続
された２つの入力および２入力アンドゲート７９の第２
の入力８１に結合する単一出力７７を有する。
【００１５】図２の（ｂ）を参照にすると、図１および
図２の（ａ）のパワーコンバータ１０の２重出力ＰＷＭ
制御装置２２を使用するときの第２のスイッチング装置
２６の同期を制御する信号のタイミング図が示されてい
る。図２の（ｂ）では、時間は横座標に従い、論理レベ
ルは縦座標に従う。高いレベルは論理レベル１を示し、
低いレベルは論理レベル０を示す。図２の（ｂ）におけ
る第１または最上の波形はＰＷＭ制御装置２２からのＡ
駆動信号５８であり、第２の波形はＢ駆動信号６０であ
り、第３の波形はＰＷＭ制御装置２２内の発振器２４か
らの同期パルス５６であり、次の波形は２入力アンドゲ
ート７９からの同期＊出力８２であり、次の波形Ｌはイ
ンダクタ３８の感知巻線４１からの感度信号４３であり
、最後の波形は第２のスイッチング装置２６に送られる
デジタル論理回路５４からの出力６２である。
図２の（ａ）のパワーコンバータ１０の２重出力ＰＷＭ
制御装置２２を使用するときの第２のスイッチング装置
２６の同期を制御する信号のタイミング図が示されてい
る。図２の（ｂ）では、時間は横座標に従い、論理レベ
ルは縦座標に従う。高いレベルは論理レベル１を示し、
低いレベルは論理レベル０を示す。図２の（ｂ）におけ
る第１または最上の波形はＰＷＭ制御装置２２からのＡ
駆動信号５８であり、第２の波形はＢ駆動信号６０であ
り、第３の波形はＰＷＭ制御装置２２内の発振器２４か
らの同期パルス５６であり、次の波形は２入力アンドゲ
ート７９からの同期＊出力８２であり、次の波形Ｌはイ
ンダクタ３８の感知巻線４１からの感度信号４３であり
、最後の波形は第２のスイッチング装置２６に送られる
デジタル論理回路５４からの出力６２である。
【００１６】図１および図２の（ａ）に示されたパワー
コンバータ１０の実施例は図２の（ｂ）の波形によって
示されたように動作する。ＰＷＭ制御装置２２は、スイ
ッチング期間の開始のときにＰＷＭ制御装置２２のＡ駆
動信号５８を高く転換させることにより主スイッチング
装置１４をオンにし、駆動装置２０の出力２１を高くさ
せ、そして主スイッチング装置１４をオンにする。スイ
ッチング装置１４がオンになるとき、電流は電圧バス１
２からスイッチング装置１４およびインダクタ３８を通
って負荷４８へ流れる。インダクタ３８を通る電流はイ
ンダクタ３８の感知巻線４１の電圧を高くしインダクタ
３８に電磁界を生じさせる。
コンバータ１０の実施例は図２の（ｂ）の波形によって
示されたように動作する。ＰＷＭ制御装置２２は、スイ
ッチング期間の開始のときにＰＷＭ制御装置２２のＡ駆
動信号５８を高く転換させることにより主スイッチング
装置１４をオンにし、駆動装置２０の出力２１を高くさ
せ、そして主スイッチング装置１４をオンにする。スイ
ッチング装置１４がオンになるとき、電流は電圧バス１
２からスイッチング装置１４およびインダクタ３８を通
って負荷４８へ流れる。インダクタ３８を通る電流はイ
ンダクタ３８の感知巻線４１の電圧を高くしインダクタ
３８に電磁界を生じさせる。
【００１７】ＰＷＭ制御装置２２は電圧フィードバック
接続４９によって負荷４８を感知し、スイッチング装置
１４は時間の電流Ｔｏｎが正しい長さであることを感知
するとき、ＰＷＭ制御装置２２のＡ駆動信号５８を低く
転換させ、駆動装置２０によってスイッチング装置１４
をオフにする。スイッチング装置１４がオフになるとき
、電磁界は連通ダイオード３５を通過するフライバック
電流を誘導し減衰する。 そしてインダクタ３８の電圧レベルは極性を反転するか
或いは低くなる。
接続４９によって負荷４８を感知し、スイッチング装置
１４は時間の電流Ｔｏｎが正しい長さであることを感知
するとき、ＰＷＭ制御装置２２のＡ駆動信号５８を低く
転換させ、駆動装置２０によってスイッチング装置１４
をオフにする。スイッチング装置１４がオフになるとき
、電磁界は連通ダイオード３５を通過するフライバック
電流を誘導し減衰する。 そしてインダクタ３８の電圧レベルは極性を反転するか
或いは低くなる。
【００１８】この時に、任意の適用できる同期パルス５
６または同期＊出力８２は高くないとき、同期デジタル
論理回路５４は第２の駆動装置３２によって第２のスイ
ッチング装置２６をオンにする。スイッチング装置２６
がオンになるとき、フライバック電流は、例えばショッ
ツキダイオードでは約０．４ ボルトの固定電圧降下を
有する連通ダイオード３５を通過しないで、スイッチン
グ装置２６を含む低い損失の通路を通る。主スイッチン
グ装置１４は第２のスイッチング装置２６がオンになる
前に常にオフにされなければならない。同期パルス５６
および同期＊出力８２は主スイッチング装置１４がオン
になる前に第２のスイッチング装置２６をオフにするた
めに使用される。同期パルス５６は次のスイッチング期
間の開始直前に常時発生するので、同期パルス５６が高
くなるとき、第２のスイッチング装置２６をオフにする
ために使用される。大抵のＰＷＭ制御装置２２のＩＣチ
ップによって、同期パルス５６の幅は調節可能である。 第２のスイッチング装置２６をオフにするのに必要な時
間と等しく同期パルス５６の幅を設定することにより、
第２のスイッチング装置２６は主スイッチング装置１４
がオンになる直前にオフにされる。故に、第２のスイッ
チング装置２６がオンの状態であり、主スイッチング装
置１４および第２のスイッチング装置２６が同時にオン
にならない時間を最大にすることによって、パワーコン
バータ１０の効率は最大になる。
６または同期＊出力８２は高くないとき、同期デジタル
論理回路５４は第２の駆動装置３２によって第２のスイ
ッチング装置２６をオンにする。スイッチング装置２６
がオンになるとき、フライバック電流は、例えばショッ
ツキダイオードでは約０．４ ボルトの固定電圧降下を
有する連通ダイオード３５を通過しないで、スイッチン
グ装置２６を含む低い損失の通路を通る。主スイッチン
グ装置１４は第２のスイッチング装置２６がオンになる
前に常にオフにされなければならない。同期パルス５６
および同期＊出力８２は主スイッチング装置１４がオン
になる前に第２のスイッチング装置２６をオフにするた
めに使用される。同期パルス５６は次のスイッチング期
間の開始直前に常時発生するので、同期パルス５６が高
くなるとき、第２のスイッチング装置２６をオフにする
ために使用される。大抵のＰＷＭ制御装置２２のＩＣチ
ップによって、同期パルス５６の幅は調節可能である。 第２のスイッチング装置２６をオフにするのに必要な時
間と等しく同期パルス５６の幅を設定することにより、
第２のスイッチング装置２６は主スイッチング装置１４
がオンになる直前にオフにされる。故に、第２のスイッ
チング装置２６がオンの状態であり、主スイッチング装
置１４および第２のスイッチング装置２６が同時にオン
にならない時間を最大にすることによって、パワーコン
バータ１０の効率は最大になる。
【００１９】図２の（ｃ）を参照にすると、Ａ駆動信号
５８の出力論理回路レベル、感知巻線４１の出力、およ
び２入力アンドゲート７９からの同期＊出力８２がどの
ようにデジタル論理回路５４の出力６２における論理レ
ベルに関連するかを示すデジタル論理回路５４の上述の
実施例に対する真値表が示されている。真値表に与えら
れた論理を構成する多くの等価の論理回路が構成可能で
ある。例えばＲＳフリップフロップは２つの交差結合し
た２入力ノアゲートによって構成されることができる。 その場合、２つのゲートのそれぞれの１入力は他方のゲ
ートの出力に結合され、残りの２つの入力は２つのゲー
トのそれぞれに結合されるＲおよびＳ入力である。別の
実施例は入力のそれぞれに対するインバータを備えたア
ンドゲートに等価であるノアゲートである。
５８の出力論理回路レベル、感知巻線４１の出力、およ
び２入力アンドゲート７９からの同期＊出力８２がどの
ようにデジタル論理回路５４の出力６２における論理レ
ベルに関連するかを示すデジタル論理回路５４の上述の
実施例に対する真値表が示されている。真値表に与えら
れた論理を構成する多くの等価の論理回路が構成可能で
ある。例えばＲＳフリップフロップは２つの交差結合し
た２入力ノアゲートによって構成されることができる。 その場合、２つのゲートのそれぞれの１入力は他方のゲ
ートの出力に結合され、残りの２つの入力は２つのゲー
トのそれぞれに結合されるＲおよびＳ入力である。別の
実施例は入力のそれぞれに対するインバータを備えたア
ンドゲートに等価であるノアゲートである。
【００２０】図３の（ａ）および（ｂ）を参照にすると
、同期デジタル論理回路５４の２つの異なる実施例の概
略図が示されている。図３の（ａ）はＰＷＭ制御装置２
２を使用するときに同期デジタル論理回路５４中で使用
されることができる３入力ノアゲート７５を示す。この
実施例はＢ駆動信号６０を与えていないが、Ａ駆動信号
５８および同期パルス５６を有する。Ａ駆動信号５８、
同期パルス５６および感知巻線出力４１の出力は任意の
シーケンスにおいてノアゲート７５に接続される。図３
の（ｂ）はデジタル論理回路５４の別の形状を示す。入
力にそれぞれ接続された論理インバータ７２ａ，７２ｂ
，７２ｃ を備えた３入力アンドゲート６６は、制御装
置２２を使用するときにＡ駆動信号５８および同期パル
ス５６のみを使用する。Ａ駆動信号５８、同期パルス５
６および感知巻線出力４３は任意のシーケンスでインバ
ータ７２ａ，７２ｂ，７２ｃ を通ってアンドゲート６
６に接続される。
、同期デジタル論理回路５４の２つの異なる実施例の概
略図が示されている。図３の（ａ）はＰＷＭ制御装置２
２を使用するときに同期デジタル論理回路５４中で使用
されることができる３入力ノアゲート７５を示す。この
実施例はＢ駆動信号６０を与えていないが、Ａ駆動信号
５８および同期パルス５６を有する。Ａ駆動信号５８、
同期パルス５６および感知巻線出力４１の出力は任意の
シーケンスにおいてノアゲート７５に接続される。図３
の（ｂ）はデジタル論理回路５４の別の形状を示す。入
力にそれぞれ接続された論理インバータ７２ａ，７２ｂ
，７２ｃ を備えた３入力アンドゲート６６は、制御装
置２２を使用するときにＡ駆動信号５８および同期パル
ス５６のみを使用する。Ａ駆動信号５８、同期パルス５
６および感知巻線出力４３は任意のシーケンスでインバ
ータ７２ａ，７２ｂ，７２ｃ を通ってアンドゲート６
６に接続される。
【００２１】図３の（ｃ）を参照にすると、単一出力Ｐ
ＷＭ制御装置２２を使用するときの第２のスイッチング
装置２６の同期を制御する信号のタイミング図が示され
ている。図３の（ｃ）では、時間は横座標に従い、論理
レベルは縦軸に従う。高いレベルは論理レベル１を示し
、低いレベルは論理レベル０を示す。図３の（ｃ）の第
１または最上の波形はＰＷＭ制御装置２２からのＡ駆動
信号５８であり、第２の波形はＰＷＭ制御装置２２内の
発振器２４からの同期パルス５６であり、第３の波形Ｌ
はインダクタ３８における感知巻線４１からの感度信号
であり、第４の波形は第２のスイッチング装置２６に送
られるデジタル論理回路５４の出力６２であり、最後の
２つの波形は２つのスイッチ１４，２６ のタイミング
関係を示す。下から２番目の波形は第２のスイッチング
装置２６のオンオフ時間を示し、最後の波形は主スイッ
チング装置１４のオンオフ時間を示す。
ＷＭ制御装置２２を使用するときの第２のスイッチング
装置２６の同期を制御する信号のタイミング図が示され
ている。図３の（ｃ）では、時間は横座標に従い、論理
レベルは縦軸に従う。高いレベルは論理レベル１を示し
、低いレベルは論理レベル０を示す。図３の（ｃ）の第
１または最上の波形はＰＷＭ制御装置２２からのＡ駆動
信号５８であり、第２の波形はＰＷＭ制御装置２２内の
発振器２４からの同期パルス５６であり、第３の波形Ｌ
はインダクタ３８における感知巻線４１からの感度信号
であり、第４の波形は第２のスイッチング装置２６に送
られるデジタル論理回路５４の出力６２であり、最後の
２つの波形は２つのスイッチ１４，２６ のタイミング
関係を示す。下から２番目の波形は第２のスイッチング
装置２６のオンオフ時間を示し、最後の波形は主スイッ
チング装置１４のオンオフ時間を示す。
【００２２】図３の（ｄ）を参照にすると、図３の（ａ
）および（ｂ）に示されたデジタル論理回路５４の実施
例に対する真値表は、Ａ駆動信号５８の出力論理レベル
と、感知巻線４１の出力と、同期パルス５６がデジタル
論理回路５４の出力６２においてどの様に論理レベルに
関係するかを示す。
）および（ｂ）に示されたデジタル論理回路５４の実施
例に対する真値表は、Ａ駆動信号５８の出力論理レベル
と、感知巻線４１の出力と、同期パルス５６がデジタル
論理回路５４の出力６２においてどの様に論理レベルに
関係するかを示す。
【００２３】以上、同期スイッチングシステムを用いる
新しく改良されたパワーコンバータが説明された。高効
率パワーコンバータの同期スイッチングシステムは、フ
ライバックまたは連通電流を効率的に処理し、スイッチ
ング装置の導電重複を防ぐ。これは９６％の効率で３０
ワットのパワーコンバータを可能にし、ＳＳＰＡＳに対
する９５％の効率の低圧（６乃至８Ｖ）電源を提供する
。上述の実施例は、本発明の原理の適用を示す特定の実
施例を単に例示しただけにすぎないことを理解すべきで
ある。 明らかに、多くの他の装置は本発明の技術的範囲から逸
脱することなく当業者により容易に構成されることがで
きる。
新しく改良されたパワーコンバータが説明された。高効
率パワーコンバータの同期スイッチングシステムは、フ
ライバックまたは連通電流を効率的に処理し、スイッチ
ング装置の導電重複を防ぐ。これは９６％の効率で３０
ワットのパワーコンバータを可能にし、ＳＳＰＡＳに対
する９５％の効率の低圧（６乃至８Ｖ）電源を提供する
。上述の実施例は、本発明の原理の適用を示す特定の実
施例を単に例示しただけにすぎないことを理解すべきで
ある。 明らかに、多くの他の装置は本発明の技術的範囲から逸
脱することなく当業者により容易に構成されることがで
きる。
【図１】本発明の原理による同期スイッチングシステム
を使用する高効率パワーコンバータの１実施例の略図。
を使用する高効率パワーコンバータの１実施例の略図。
【図２】図１の同期スイッチングシステムに使用される
ことができる同期論理回路の略図および論理回路の波形
のタイミング図および論理回路の真値表。
ことができる同期論理回路の略図および論理回路の波形
のタイミング図および論理回路の真値表。
【図３】図１の同期スイッチングシステムに用いること
ができる同期論理回路の２つの異なる実施例の略図およ
び種々の波形を示すこの同期論理回路のタイミング図お
よび論理回路の真値表。
ができる同期論理回路の２つの異なる実施例の略図およ
び種々の波形を示すこの同期論理回路のタイミング図お
よび論理回路の真値表。
１０…高効率パワーコンバータ、１２…高圧バス、１４
，２６ …スイッチング装置、１５，１６ …入力、１
８…出力、２０…駆動装置、２２…パルス幅変調制御装
置、２４…発振器、３５…連通ダイオード、３８…イン
ダクタ、４１…感知巻線、４５…キャパシタ、４９…電
圧フィードバック接続、５４…デジタル論理回路、５８
，６０ …駆動信号。
，２６ …スイッチング装置、１５，１６ …入力、１
８…出力、２０…駆動装置、２２…パルス幅変調制御装
置、２４…発振器、３５…連通ダイオード、３８…イン
ダクタ、４１…感知巻線、４５…キャパシタ、４９…電
圧フィードバック接続、５４…デジタル論理回路、５８
，６０ …駆動信号。
Claims (5)
- 【請求項１】 電源に結合されるように構成され
た第１の入力と、パルス幅変調制御信号を受信するよう
に構成された第２の入力と、予め定められた平均電圧レ
ベルを出力する出力とを有する主スイッチング装置と、
主スイッチング装置の出力に結合され、感知巻線を有す
るインダクタと、インダクタの出力から接地へ接続され
たキャパシタと、インダクタからの最初の連通またはフ
ライバック電流を導電するために主スイッチング装置の
出力から接地へ結合されたダイオードと、パルス幅変調
制御信号を供給してその導電を制御するために主スイッ
チング装置に結合した出力とデジタル論理回路網に結合
する出力と１つの入力とを有するパルス幅変調制御装置
と、パルス幅変調制御装置がスイッチングシステムの出
力レベルを感知するのに必要な電圧を供給するためのイ
ンダクタの出力から制御装置の入力への電圧フィードバ
ック接続と、２つの入力および接地に結合された１つの
出力を有し、前記ダイオードと並列に接続された第２の
スイッチング装置と、インダクタの感知巻線と、パルス
幅変調制御装置と、第２のスイッチング装置の入力とに
結合され、第２のスイッチング装置の導電を制御するデ
ジタル論理回路とを具備し、第２のスイッチング装置は
、インダクタからの連通またはフライバック電流に対す
る低損失通路を備え、スイッチングシステムが第２のス
イッチング装置のオンタイムを最大にすることができる
ように主スイッチング装置が導電している時間と重なら
ずに主スイッチング装置が導電しないほぼ全時間中に電
流を導電するすることを特徴とする同期スイッチングシ
ステムを備えた高効率パワーコンバータ。 - 【請求項２】 主スイッチング装置と、インダクタと
、キャパシタと、連通ダイオードと、パルス幅変調制御
装置と、電圧フィードバック接続とを含む同期スイッチ
ングシステムを備えた高効率パワーコンバータにおいて
、インダクタの感知巻線と、連通ダイオードと並列に接
続され、デジタル論理回路網からの出力信号を受信する
ために１つの入力を含む２つの入力と接地に接続された
出力とを有する第２のスイッチング装置と、インダクタ
の感知巻線とパルス幅変調制御装置と第２のスイッチン
グ装置の入力に結合され、インダクタからの連通または
フライバック電流を導電する低損失通路を設けるように
第２のスイッチング装置を制御し、第１および第２のス
イッチング装置を同時に導電状態にすることなく主スイ
ッチング装置が導電されないほとんどの時間中導電する
ように第２のスイッチング装置を制御するデジタル論理
回路とを具備している同期スイッチングシステムを備え
た高効率パワーコンバータ。 - 【請求項３】 電源に結合される入力と、パルス幅変
調制御信号を受信する入力と、予め定められた平均電圧
レベルを出力する単一出力とを有する主スイッチング装
置と、主スイッチング装置の出力に結合され感知巻線を
有するインダクタと、インダクタの出力から接地へ結合
されたキャパシタと、インダクタからの連通またはフラ
イバック電流を導電するために主スイッチング装置の出
力から接地に結合されたダイオードと、同期信号出力を
デジタル論理回路網に供給するのこぎり波発振器を含み
、複数の出力および入力を有し、出力の１つはパルス幅
変調制御信号を供給し導電を制御する主スイッチング装
置に結合しているパルス幅変調制御装置と、パルス幅変
調制御装置がスイッチングシステムの出力レベルを感知
するのに必要な電圧を生成するインダクタの出力から制
御装置の入力への電圧フィードバック接続と、ダイオー
ドと並列に接続され、デジタル論理回路からの出力信号
を受信する入力を含む２つの入力と接地に接続された出
力を有する第２のスイッチング装置と、インダクタの感
知巻線とパルス幅変調制御装置と第２のスイッチング装
置の入力に結合され、スイッチング装置の同期動作なし
に最大導電時間に対する低損失通路を与えるために第２
のスイッチング装置を制御するデジタル論理回路と、１
対の駆動回路とを具備し、駆動回路の１つは制御装置と
主スイッチング装置の制御入力の間で直列に接続され、
他方の駆動回路はデジタル論理回路と第２のスイッチン
グ装置の制御入力の間で直列に結合され、インダクタの
出力と接地の間に結合された負荷を具備している同期ス
イッチングシステムを備えた高効率パワーコンバータ。 - 【請求項４】 電源は人工衛星に配置されている高電
圧バスである請求項３記載の高効率パワーコンバータ。 - 【請求項５】 主スイッチング装置とインダクタとキ
ャパシタと連通ダイオードとパルス幅変調制御装置と電
圧フィードバック接続とを含む同期スイッチングシステ
ムを備えた高効率パワーコンバータにおいて、連通また
はフライバック電流の効率的な処理に与えるためにダイ
オードと並列に接続された第２のスイッチング装置と、
第２のスイッチング装置がオフになるとき消費する時間
と等しくするために調節されたパルス幅を有する同期パ
ルスを生成するパルス幅変調制御装置と、デジタル論理
回路網に結合されたインダクタの感知巻線と、パルス幅
変調制御装置の同期パルスを受信するために、インダク
タの感知巻線および第２のスイッチング装置の入力に結
合され、インダクタからの連通またはフライバック電流
に対する低損失通路を設け、第１および第２のスイッチ
ング装置の同時に動作することなしに主スイッチング装
置が導電しないほとんどの時間中導電して第２のスイッ
チング装置を制御するデジタル論理回路とを具備してい
る同期スイッチングシステムを備えた高効率パワーコン
バータ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/468,514 US5072171A (en) | 1990-01-23 | 1990-01-23 | High efficiency power converter employing a synchronized switching system |
| US468514 | 1990-01-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04364359A true JPH04364359A (ja) | 1992-12-16 |
| JPH0748942B2 JPH0748942B2 (ja) | 1995-05-24 |
Family
ID=23860106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3022767A Expired - Lifetime JPH0748942B2 (ja) | 1990-01-23 | 1991-01-23 | 同期スイッチングシステムを備えた高効率パワーコンバータ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5072171A (ja) |
| EP (1) | EP0439151B1 (ja) |
| JP (1) | JPH0748942B2 (ja) |
| CA (1) | CA2032942C (ja) |
| DE (1) | DE69103918T2 (ja) |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2654876B1 (fr) * | 1989-11-23 | 1993-11-12 | Commissariat A Energie Atomique | Dispositif de charge de moyens d'accumulation d'energie electrique, muni de moyens permettant de maitriser cette charge. |
| US5355077A (en) * | 1992-04-27 | 1994-10-11 | Dell U.S.A., L.P. | High efficiency regulator with shoot-through current limiting |
| JPH0688194U (ja) * | 1993-05-21 | 1994-12-22 | 東光株式会社 | 同期整流回路 |
| US5537305A (en) * | 1994-10-11 | 1996-07-16 | Telephonics Corporation | Synchronously tuned power converter method and apparatus |
| US5479089A (en) * | 1994-12-21 | 1995-12-26 | Hughes Aircraft Company | Power converter apparatus having instantaneous commutation switching system |
| JPH09215319A (ja) * | 1996-02-01 | 1997-08-15 | Toyota Autom Loom Works Ltd | Ｄｃ／ｄｃコンバータ |
| US5912552A (en) * | 1997-02-12 | 1999-06-15 | Kabushiki Kaisha Toyoda Jidoshokki Seisakusho | DC to DC converter with high efficiency for light loads |
| JPH10313572A (ja) * | 1997-05-09 | 1998-11-24 | Toyota Autom Loom Works Ltd | スイッチングレギュレータ制御方式 |
| JP3418672B2 (ja) * | 1998-02-10 | 2003-06-23 | シャープ株式会社 | 同期整流回路 |
| FI104034B (fi) * | 1998-03-30 | 1999-10-29 | Teknoware Oy | Menetelmä ja laite tehon syöttämiseksi valodiodeille |
| US5940287A (en) * | 1998-07-14 | 1999-08-17 | Lucent Technologies Inc. | Controller for a synchronous rectifier and power converter employing the same |
| US6754086B2 (en) * | 1999-07-15 | 2004-06-22 | Incep Technologies, Inc. | Integrated magnetic buck converter with magnetically coupled synchronously rectified mosfet gate drive |
| TW519792B (en) * | 2000-08-30 | 2003-02-01 | Cirrus Logic Inc | Circuits and methods for reducing interference from switched mode circuits |
| US6844704B2 (en) | 2001-10-04 | 2005-01-18 | Ise Corp. | Voltage threshold device and energy storage cell failure detection system for power supply |
| US7689852B2 (en) * | 2003-09-12 | 2010-03-30 | Broadcom Corporation | Method and system for providing power management for an integrated gigabit ethernet controller |
| EP1892821A4 (en) * | 2005-05-11 | 2014-05-28 | Murata Manufacturing Co | DC-DC CONVERTER AND POWER SUPPLY |
| EP1748538A1 (en) * | 2005-07-29 | 2007-01-31 | STMicroelectronics S.r.l. | Switching power supply with voltage limiting device and control method thereof |
| US8081785B2 (en) * | 2006-03-21 | 2011-12-20 | Fairchild Semiconductor Corporation | High efficiency converter providing switching amplifier bias |
| US7498880B2 (en) | 2006-03-21 | 2009-03-03 | Leadis Technology, Inc. | Class L amplifier |
| US7522433B2 (en) * | 2006-03-21 | 2009-04-21 | Fairchild Semiconductor Corporation | Efficient voltage rail generation |
| US8081777B2 (en) | 2006-03-21 | 2011-12-20 | Fairchild Semiconductor Corporation | Volume-based adaptive biasing |
| US20070236295A1 (en) * | 2006-03-21 | 2007-10-11 | Leadis Technology, Inc. | FM Power Amplifier With Antenna Power Control |
| US7408414B2 (en) * | 2006-03-21 | 2008-08-05 | Leadis Technology, Inc. | Distributed class G type amplifier switching method |
| US20070285176A1 (en) * | 2006-03-21 | 2007-12-13 | Leadis Technology, Inc. | Phase-Slipping Phase-Locked Loop |
| US8179372B1 (en) | 2007-10-01 | 2012-05-15 | Integrated Device Technology, Inc. | Electronic display with array context-sensitive search (ACS) technology |
| US7733178B1 (en) | 2007-10-24 | 2010-06-08 | Fairchild Semiconductor Corporation | High efficiency audio amplifier |
| US7750732B1 (en) | 2007-12-04 | 2010-07-06 | Fairchild Semiconductor Corporation | Adaptive rail amplifier (ARA) technology |
| US8278897B2 (en) * | 2009-12-17 | 2012-10-02 | Semiconductor Components Industries, Llc | Power supply converter and method |
| KR101843560B1 (ko) * | 2010-09-30 | 2018-03-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 전원 회로 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3621372A (en) * | 1970-07-31 | 1971-11-16 | Nasa | Load current sensor for a series pulse-width modulated power supply |
| SU860034A1 (ru) * | 1980-01-03 | 1981-08-30 | Томский Институт Автоматизированных Систем Управления И Радиоэлектроники | Импульсный стабилизатор напр жени с защитой от перегрузки |
| EP0184963A3 (en) * | 1984-12-13 | 1987-08-19 | Unitrode Corporation | Synchronous power rectifier and applications thereof |
| US4727308A (en) * | 1986-08-28 | 1988-02-23 | International Business Machines Corporation | FET power converter with reduced switching loss |
-
1990
- 1990-01-23 US US07/468,514 patent/US5072171A/en not_active Expired - Lifetime
- 1990-12-21 CA CA002032942A patent/CA2032942C/en not_active Expired - Lifetime
-
1991
- 1991-01-23 JP JP3022767A patent/JPH0748942B2/ja not_active Expired - Lifetime
- 1991-01-23 EP EP91100844A patent/EP0439151B1/en not_active Expired - Lifetime
- 1991-01-23 DE DE69103918T patent/DE69103918T2/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CA2032942C (en) | 1996-01-09 |
| DE69103918T2 (de) | 1995-01-05 |
| US5072171A (en) | 1991-12-10 |
| JPH0748942B2 (ja) | 1995-05-24 |
| EP0439151B1 (en) | 1994-09-14 |
| DE69103918D1 (de) | 1994-10-20 |
| CA2032942A1 (en) | 1991-07-24 |
| EP0439151A1 (en) | 1991-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04364359A (ja) | 同期スイッチングシステムを備えた高効率パワーコンバータ | |
| EP3537585B1 (en) | Switched-capacitor converter with interleaved half bridges | |
| US6765810B2 (en) | Full-wave coupled inductor power converter having synchronous rectifiers and two input switches that are simultaneously off for a time period of each switching cycle | |
| US6061255A (en) | Drive circuit for synchronous rectifiers in isolated forward converter | |
| US6831847B2 (en) | Synchronous rectifier drive circuit and power supply including same | |
| EP0602835B1 (en) | Voltage control circuits | |
| US6570268B1 (en) | Synchronous rectifier drive circuit and power supply including same | |
| US5872705A (en) | Low loss synchronous rectifier for application to clamped-mode power converters | |
| US7345896B2 (en) | Secondary side power supply controller and method therefor | |
| EP1120896B1 (en) | Resonant power converter | |
| US6297970B2 (en) | Multiple output synchronous rectifier circuit providing zero volt switch mode operation | |
| EP1266440A1 (en) | Synchronous rectification in a flyback converter | |
| JPH09131075A (ja) | インバータ装置 | |
| US4025863A (en) | Regulating electric power circuit arrangement | |
| JPH06225522A (ja) | スイッチング電源回路 | |
| US8183845B2 (en) | Low voltage power supply | |
| JPS61142964A (ja) | 電力同期整流器 | |
| JPS60180322A (ja) | 高速度パルス電源装置 | |
| JPH07194104A (ja) | 同期整流回路 | |
| JPH06141536A (ja) | Ｄｃ／ｄｃコンバータを含む低損失電源供給装置 | |
| US6977823B2 (en) | Switch power supply apparatus | |
| US20020122321A1 (en) | Voltage converter | |
| JP3758910B2 (ja) | バックアップ回路を備えた無停電電源装置 | |
| JP4409076B2 (ja) | 多出力同期整流式スイッチング電源装置 | |
| JP2002112555A (ja) | インバータ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090524 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090524 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100524 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110524 Year of fee payment: 16 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110524 Year of fee payment: 16 |