JPH09510334A - 直列接続されたゲート制御される半導体の電圧配分の均等化のための方法および装置 - Google Patents

Abstract

(57)【要約】 本発明は直列接続されたゲート制御される半導体（２）の電圧配分の均等化のための方法および装置に関する。本発明によれば、オン状態の間に、負荷電流（ｉ_L）の電流測定値に関係して予め決定されたターンオフ遅れ時間が呼び出され、またこれらがスイッチオフが行われた後に求められた電圧誤配分に関係して更新される。こうして、自動的に常に更新された作動状態に適応する、直列接続されたゲート制御される半導体（２）の電圧配分の均等化のための方法および装置（１４）が得られる。

Description

【発明の詳細な説明】 直列接続されたゲート制御される半導体の 電圧配分の均等化のための方法および装置 本発明は相い異なる長さのターンオフ時間を有するゲート制御される半導体の 直列回路における電圧配分を均等化するための方法および装置に関する。 ここでゲート制御される半導体とは制御端子（ゲート）を介してターンオンも ターンオフもされ得るすべての半導体を指すものとする。 変換装置の能力を高めるため動作電圧を高めることは決定的な寄与をする。そ の際に電力用半導体の直列回路は１つの可能性を呈する。特にその際にゲートタ ーンオフ（ＧＴＯ）サイリスタが半導体として重要である。なぜならば、それら はターンオフ可能な半導体弁の最も高いオフ電圧強度を有するからである。 直列回路における主な問題は、半導体弁のターンオフ特性が同一でなく、それ によってこれらが不均等にオフ電圧により負荷されることにある。なかんずく異 なるターンオフ時間により表面化する相い異なるターンオフ特性は半導体の個々 のばらつきによってもターンオフ電流および温度のような外部パラメータによっ ても惹起される。他の措置が講じられないならば、このことは半導体弁およびそ の付属回路のオーバーディメンジョニングをひき起こし、それによってこのよう な回路は不経済なものとなり、また直列接続される半導体弁の数が制限される。 直列接続された半導体弁のターンオン過程は、常に電流上昇の制限が行われて いる変換装置回路の設定により、ターンオンの瞬間における半導体弁のオフ電圧 強度により、また電力用半導体のターンオフ特性のごくわずかな相違により比較 的臨界的でない。静的なオフ電圧負荷は受動的な手段により意のままになる。従 って、ターンオフ特性および静的なオフ電圧負荷はここではこれ以上考察しない 。 すなわち、ターンオフ過程の間の半導体弁の動的電圧負荷を均等にするための 方策が見い出されなければならない。設定される周辺条件として、変換装置が直 ちに完全な電圧で作動しなければならないこと、また半導体弁または他の手動的 措置の選択が回避されなければならないことが注意されなければならない。さら に、半導体弁のターンオフ特性に、すなわち特にターンオフ時間の相違に半導体 のばらつきのほかにターンオフ電流および温度が影響を及ぼすことが注意されな ければならない。すなわち、跳躍的に変化するターンオフ電流の影響が徐々に変 化する温度の影響と同様に補償されなければならない。直列接続された電力用半 導体における電圧配分を均等化するためのこのような方法における別の必要事項 はすべての（誤りを含む）状態での回路の作動の確実さである。 ターンオフ可能な半導体弁を直列に接続し、その際に確実なターンオフを保証 する種々の方法が知られている。その際に解決策は純粋に受動的な方法から手動 による関与を必要とする措置を経て調節に基づく方法まで達している。 純粋に受動的な方法とは、外部接続キャパシタンスのオーバーディメンジョニ ング、半導体弁のオフ電圧のオーバーディメンジョニング、等しいターンオフ特 性の半導体弁の選定ならびに駆動および外部回路の選択を指すものとする。これ は、可能なかぎり均等な動的オフ電圧配分を得る目的で行われる。 回路への手動による関与としては、ターンオフ時点の手動調節により達成可能 であり駆動回路または種々のゲートインダクタンス内の遅れにより半導体弁にお ける均等なオフ電圧配分を達成しようと努める方法が知られている。 これらの種々の解決策は、半導体弁の直列接続のための方法に対する上記の必 要条件を満足しないように見受けられる。なかんずく半導体弁の直列接続は経済 的でないと思われる。 ヨーロッパ特許第 0288422B1号明細書から、制御される半導体の直列回路のタ ーンオフの際の電圧配分を均等化するための方法であって、個々の半導体弁のタ ーンオフ時点が駆動側で相応に遅らされることによって、オフ電圧の調節に基づ く方法は公知である。この方法では、直列接続された半導体弁の陽極電圧の実際 の振幅が測定され、また、個々の半導体弁に対するターンオフ遅れを決定する補 正量が形成されるように、直列接続された半導体弁の全電圧の振幅と比較される 。それにより理想的な場合の半導体の間の電圧差が零に補償される。電力用半導 体のターンオフは最後に完全な作動電流で行われるまで最初はごくわずかな電流 で行われ、その際に２つの相い続くターンオフ過程のターンオフ電流の間の差は 個々の半導体弁に対する決定された遅れ時間を補正する。個々の半導体弁に対す る 遅れ時間を発生するため差形成器が設けられている。それによって、実際の電圧 配分と理想的な電圧配分との間の測定された電圧差に比例し、同時にそのつどの 半導体弁に対するターンオフ遅れの値を表わす信号が発生されなければならない 。ここに説明される調節器はこうして純粋に比例性の特性を有する。相い続く開 閉過程の間の相い異なるターンオフ電流は、変化する電流の影響を補償するため 、電流差形成器を介してターンオフ信号の追加的な遅れを生じさせなければなら ない。この調節システムは、たとえば電力用トランジスタおよび絶縁ゲート‐バ イポーラトランジスタ（ＩＧＢＴ）のように、そのターンオフ時間とターンオフ 電流との関係がごくわずかであり、全体としてまさに丈夫な特性を有する半導体 弁において重要である。しかし、このような半導体弁では、ターンオフ過程で当 該の半導体弁の電圧が外部から予め設定された電圧もしくは固定的に設定された 電圧を上方超過する際に遅れるより簡単な純粋の追従調節も実現可能であると考 えられる。 本発明の課題は、直列接続されたゲート制御される半導体における電圧配分を 均等化するための方法および装置であって、確実なターンオフを保証するため、 各ターンオフ瞬間に直列接続されたゲート制御される半導体弁に対する正しい遅 れ時間が正確に知られている方法および装置を提供することである。 この課題は、本発明によれば、請求項１の特徴ａ）ないしｇ）および請求項４ の特徴により解決される。 本発明による方法は直列接続されたゲート制御される半導体の許容可能なター ンオフ電流範囲を多くの範囲に配分することに基づいており、その際に直列接続 された半導体弁の各々に対する各範囲に対して予め決定された遅れ時間が得られ る。それにより既にオン状態の間に瞬時電流に対して遅れ時間が得られるので、 各ターンオフ瞬間に半導体弁に対する十分に正確な遅れ時間が得られる。さらに 予め決定された遅れ時間がターンオフが行われた後に常に更新されるので、遅れ 時間は開閉動作から開閉動作へと常に、その変換装置弁がそれぞれ直列接続され たゲート制御される半導体から成る変換装置の作動に適合している。この方法で は、ターンオフ電流および温度のような変化する影響量も考慮に入れられる。こ うして、直列接続されたゲート制御される半導体の電圧配分を均等化するための 方法であって、自動的に常に更新された作動状態に設定される方法が得られ、そ れによって学習能力のある方法が得られる。 有利な方法では、予め決定されるターンオフ遅れ時間が学習段階により求めら れる。システムの学習段階は請求項１による方法と異なり、ここではターンオフ 電流の設定または制限が調節システムにより与えられる。その際に最も簡単な場 合には学習段階は、個々の弁に対する遅れ時間の設定により電圧不均等配分が近 似的に零に補正されるように進行する。このことが最初の電流範囲で行われると 、この遅れ時間がすぐ次の電流範囲に初期値として与えられる。いまこのより高 い電流に対して等しい調節過程が、これに対しても電圧不均等配分が補償される まで行われる。正しいディメンジョニングの際には調節過程は２つの開閉過程以 上に継続しない。この過程は最高の電流範囲まで繰り返される。その際に電圧誤 配分が常に限界内に保たれ得ることは、半導体弁におけるスイッチオフ電流とス イッチオフ時間との間の不変の関係に基づいている。学習段階の間の最大の電圧 誤配分は電流範囲の決定により決定され得る。 本発明による方法を実施するための有利な装置では、本方法を実現するために マイクロプロセッサが設けられており、このマイクロプロセッサに電流測定値、 検出されたオフ電圧配分の電圧測定値およびパルス変調器からのターンオンおよ びターンオフ信号が供給されている。このソフトウェア的な解決策は、パルス変 調器が既にマイクロプロセッサを使用しているときに考慮に値する。この解決策 は、パルス変調器および本発明による方法を実施するための装置が構成ユニット を形成するときにも有利である。 本発明による方法を実施するための装置は離散的な調節器によっても構成され 得る。その際に各電流範囲に対して、また各々の直列接続されたゲート制御され る半導体に対して離散的なＩ調節器が設けられる。この調節器形式は徐々に変化 するパラメータ（たとえば温度）の補償も個々の半導体弁に対する正しい遅れ時 間を記憶する能力も保証する。弁の各スイッチオフの際に先行の開閉過程の時間 の補正から成る遅れ時間が調節器の出力端に得られ、その際に補正は最後のスイ ッチオフの際に存在した電圧誤配分に比例する大きさを表わす。 電流の各範囲に固有の調節器が割り当てられていることにより、各スイッチオ フ過程の際に、そのつどのスイッチオフ電流に相応する遅れ時間が得られること が保証されている。ソフトウェア的な解決策の際にも実現されるこのコンセプト は遅れ時間とスイッチオフ電流との間の任意の非線形的な関係も許す。さらに、 それはスイッチオフの際に直ちに正しい遅れ時間が得られることを保証する。 スイッチオフ電流の検出は最も望ましくは変換装置の出力電流の測定により行 われる。なぜならば、これは相応の電流方向の際に弁電流と同一であるからであ る。この方法の利点は、負荷電流が簡単に測定技術的に近接可能であり、または 既にたいてい測定値として無電位で存在していることにある。 電圧誤配分の測定は一方では半導体弁における陽極電圧を測定し、それを弁に おける全電圧と半導体の数との比と比較することにより行われ得る。電圧測定の 第２の可能性は、個々の陰極電位と並列に取付けられている分圧回路網との間の 電圧差のみを測定することにある。この小さい電圧差は互いに結び付けられ、ま た装置により零に補償される。これらの方法の共通の特徴は、常に静的なオフ電 圧の検出が行われること、すなわち動的な過程に対する高価な測定値検出器が応 用されなくてよいことにある。 以下、直列接続されたゲート制御される半導体の電圧配分の均等化のための本 発明による方法を実施するための装置の概要を示す図面により本発明を説明する 。 第１図は直列接続されたゲート制御される半導体の駆動時間に対する本発明に よる装置の有利な実施例の原理回路図を示す。 第２図は直列接続されたゲート制御される半導体に対するスイッチオフ遅れ時 間の本発明による装置の学習能力のある調節に対する進行ダイアグラムを示す。 第３図は簡単な電圧検出に対する原理回路図を示す。 第４図は補償なしのスイッチオフ時間差を有する２つの直列接続されたゲート 制御される半導体における制御信号、制御電流ならびに陽極電流および陽極電圧 の典型的な時間的経過を時間ｔを横軸にとって示す。 第５図は駆動側のスイッチオフ時間の補償ありのこの信号経過を時間ｔを横軸 にとって示す。 第１図は相い異なる長さのターンオフ時間を有するゲート制御される半導体２ の直列回路における電圧配分を均等化するための学習能力のある調節器システム の原理回路図を示す。ゲート制御される半導体２としてここではターンオフ可能 なサイリスタ（ＧＴＯサイリスタ）が設けられている。これらのＧＴＯサイリス タは詳細には示されていない変換装置回路のブリッジ枝路の半部を形成する。こ の変換装置回路たとえば６パルス‐インバータは直流電圧源から給電されるが、 図面には正の中間回路母線のみが示されている。ブリッジ枝路の図示されている 部分はｎのＧＴＯサイリスタ２とならんで電流制限のためのリアクトル６をも有 する。ブリッジ枝路の中心点に負荷電流ｉ_Lを検出するための変流器１０を有す る負荷端子８が接続されている。各半導体弁２は弁に電気的に並列に接続されて いる装置１２を設けられている。 この装置１２は一般にスナバ回路とも呼ばれる公知の減負荷回路網、たとえば ＲＣＤ付属回路、分圧回路網の抵抗およびそれぞれ電圧誤配分の値を測定する電 圧測定装置を含んでいる。公知のＲＣＤ付属回路は付属コンデンサと、オーム抵 抗が電気的に並列に接続されている付属ダイオードとの直列回路から成っている 。ｎの半導体弁２の直列回路への電圧配分は定常的な状態では各半導体２に並列 に接続されている抵抗により保証される。比較的高抵抗の並列に接続されている 抵抗により徐々にしか電圧配分が生じないこの定常的な状態は弁２の持続的オフ 状態でしか本来の意義を有していない。それにくらべてスイッチオフ過程の直後 に存在する電圧誤配分は正常なパルス継続時間の間はほぼ不変にとどまり、それ によってこの誤配分はオフ段階の端に準静的に近接可能である。さらに各装置１ ２は付属の半導体弁２に対するフリーホィーリングダイオードをも有する。出力 信号、すなわち電圧誤配分の値ΔＵ₁、ΔＵ₂、…、ΔＵ_n-2、ΔＵ_n-1はそれぞれ 電位絶縁されてｎ−１の導線の１つを経て装置１４に導かれる。 ｎの半導体弁２をスイッチオンおよびスイッチオフするための駆動は当該のゲ ート制御される半導体２の制御端子Ｇおよび陰極Ｋにそれぞれ接続されているそ れぞれ公知のドライバ回路１６により行われる。入力側でドライバ回路１６はそ れぞれ電位絶縁されて装置１４の出力端と接続されている。 電位絶縁のために、オプトカップラーおよび光導波路による電圧‐周波数変換 またはディジタル信号の光学的伝送による測定電位上のの測定値のディジタル化 が行われている。その際に信号伝送の簡単化のために、電圧誤配分の非常に粗い 測定のみを行うことも可能であると考えられる。 直列接続されたゲート制御される半導体２における電圧配分を均等化するため の装置１４は入力側で変換装置のパルス変調器１８と接続されており、それから 制御信号Ｅ／Ａ（スイッチオンおよびスイッチオフ信号）および開始信号ＳｔＡ を受ける。この変調器１８は装置１４から半導体弁２の開閉状態または学習段階 に関するそれぞれ帰還報知信号ＲＳまたはＲＬを受ける。装置１４は非対称性監 視装置２０、制御装置２２、計算装置２４、一時記憶装置２６および出力装置２ ８から成っている。制御装置２２は装置１４のなかで入力側に配置されており、 またパルス変調器１８から開始信号ＳＴまたは制御信号Ｅ／Ａを受信する。さら にこの制御装置２２にはオフ信号ＳＧおよび負荷電流ｉ_Lの電流測定信号も供給 される。制御装置２２から一方では変調器１８に対する帰還報知信号ＲＳおよび ＲＬが、また他方では計算装置２４に対する状態信号ＳＬ、ＳＥＡおよび出力装 置２８に対する開始信号Ｓｔが発生される。計算装置２４にはさらに電圧誤配分 の値ΔＵ₁、…、ΔＵ_n-1および負荷電流ｉ_Lの電流測定信号も供給される。 本発明による方法をこの原理回路図および第２図による進行ダイアグラムによ り一層詳細に説明する。その際に先ず請求項１による方法を、次いで学習プログ ラムを一層詳細に説明する。 計算装置２４には、ｋの電流範囲およびｎの半導体弁２に対する遅れ時間を有 する表が用意されており、これらの遅れ時間はたとえば本発明による方法のサブ プログラムである学習プログラムにより作成され得る。正常作動の間に装置１４ の制御装置２２はパルス変調器１８から制御信号ＥまたはＡを受ける。それに基 づいて制御装置２２は状態信号ＳＥＡを能動化し、それによって計算装置２４が 開閉モードにおかれる。詳細には示されていないクロック信号に関係して負荷電 流ｉ_Lの相い続く測定値が計算装置２４に読み入れられ、その際にこの電流測定 範囲にすぐ次のクロックの際に表からｎの付属の遅れ時間が読み出され、それら がすぐ次のクロックの際に一時記憶装置２６に記憶される。いま変調器１８の制 御信号がＥからＡ（オフ状態）へ切換わると、制御装置２２が開始信号Ｓｔを発 生し、それによって一時記憶装置２６に記憶されたｎの遅れ時間が出力装置２８ に転送されるので、ｎの半導体弁２はそれぞれそれらの個別の遅れ時間によりタ ーンオフされる。さらに状態信号ＳＥＡのレベルが切換わり、それによって最後 に呼び出された遅れ時間が記憶される。 ｎの直列接続されたゲート制御される半導体２のスイッチオフが行われた後に 、スイッチオフ電流範囲に対して記憶された遅れ時間が更新される。これは、設 定すべき時間の後に各弁２に対する電圧値に関係して電圧誤配分の値ΔＵ₁、… 、ΔＵ_n-1が形成され、また非対称性監視装置２０および計算装置２４に供給さ れることによって行われる。電圧誤配分のこれらの値ΔＵ₁、…、ΔＵ_n-1から計 算装置２４がこれらのスイッチオフ電流範囲に対して、記憶された遅れ時間に電 圧誤配分の値ΔＵ₁、…、ΔＵ_n-1からの演算に比例する大きさがそれぞれ加わえ られることによって、新しい遅れ時間を求める。 電圧誤配分の値ΔＵ₁、…、ΔＵ_n-1はたとえば式 Ｕ_Unsym.Vi＝ΔＵ_n-1＋ΔＵ_i−ΔＵ_i-1 により互いに演算され得る。その際にｎは直列接続された弁２の数、またｉは第 １、第２、…、第ｎの弁２を示す。 これらの更新された遅れ時間はこれらのスイッチオフ電流範囲に対して表中に 記憶される。すなわち現在の遅れ時間がこれらの電流範囲に対する相応の記憶さ れた遅れ時聞を重ね書きする。それにより装置１４は連続的に可変のパラメータ に適合する。電圧誤配分の値が予め定められた限界値を超過すると、装置１４は スイッチオフされ、また光学的信号により識別しやすくされる。スイッチオフに より、すぐ次の開閉過程の際に過大な電圧誤配分の結果として直列接続されたゲ ート制御される弁２が損傷されることが回避される。 これが正常作動中の装置１４の典型的な調節過程であり、それによって装置１ ４が重要な特性を有することが明らかなる。それによって調節誤差、すなわち電 圧誤配分が零に補償され得る。装置１４のクロック周波数または走査時間は弁２ の開閉時間に相当する。 計算装置２４内の表の代わりに各表値に対して離散的なＩ調節器も使用され得 る。なぜならば、この調節器形式は徐々に変化するパラメータ（たとえば温度） の補償も個々の半導体弁２に対する正しい遅れ時間を“記憶”する能力も保証す るからである。 変換装置の最初のスイッチオンの際には半導体弁２に対する遅れ時間は知られ ていないが、電圧過負荷が既に最初のスイッチオフの際に半導体２の損傷に通じ 得るので、本発明による方法によりいわゆる学習段階で遅れ時間が求められる。 学習段階での方法は既に説明した方法と、学習段階ではスイッチオフ電流の設定 または制限が調節により与えられることにより相違する。 第２図による進行ダイアグラムによれば、電圧は定格電圧に等しく、電流値は 近似的に零であり、またＧＴＯパラメータは知られていない。ＧＴＯ弁２のパラ メータが知られていないので、スイッチオフ遅れ時間が装置１４に記憶されてい ないこともあり得る。最小の電流範囲ｋ＝１では直列接続されたゲート制御され る半導体２はスイッチオフされる。電圧誤配分の求められた値ΔＵ₁、…、ΔＵ_{n -1} は計算装置２４により遅れ時間に換算される。すぐ次に低い電流範囲ｋ＝１に 対するこの過程は、電圧誤配分が近似的に零に補正されるように、複数回繰り返 され得る。この調節過程は２つよりも多い開閉過程にわたり継続しないことが好 ましい。最初の電流範囲に対するこれらの求められたｎの遅れ時間は計算装置２ ４の表に記憶され、また電流範囲ｋ＝２に対する選択された遅れ時間として記憶 される。スイッチオフが行われた後に、電流範囲ｋ＝２のこれらの記憶された遅 れ時間は電圧誤配分の求められた値ΔＵ₁、…、ΔＵ_n-1により更新され、また第 ２の電流範囲に対する表に記憶される。同時にこれらの遅れ時間は再びすぐ次の 電流範囲ｋ＝３に対する遅れ時間を形成する。これらの過程は、最大の電流範囲 ｋ＝ｋが到達されるまで、繰り返される。 各電流範囲ｋでスイッチオフ過程は複数回行われ得る。それによってスイッチ オフ遅れ時間を求める際の非常に高い精度が達成される。装置１４のこの学習段 階では詳細には示されていない調節により電流が値零から最大のスイッチオフ電 流まで高められる。ｋの電流範囲に対してそれぞれｎのスイッチオフ遅れ時間が 求められているならば、正常作動に切換えられる。 電圧誤配分の測定は一方では半導体弁２における陽極電圧Ｕ_V1、…、Ｕ_Vnを測 定し、次いでそれを弁２における全電圧Ｕges と半導体２の数ｎとの商Ｕｇｅｓ ／ｎと比較することにより行われ得る。電圧測定の第２の可能性は個々の陰極電 位Ｕ_V1、…、Ｕ_Vnと並列に取付けられた分圧器回路網との間の電圧差ΔＵ₁、… 、 ΔＵ_n-1のみを測定することにある（第３図）。これらの両方法の共通の特徴は 、常にスイッチオフの後に存在する静的なオフ電圧の検出が行われること、すな わち動的な過程に対する高価な測定変換器が応用されなくてよいことである。双 方の場合に電圧測定値の電位絶縁された伝達が必要とされ、その際に全陽極電圧 の検出の際には純粋な電圧差の検出の際よりも約４倍高い分解能が必要とされる 。電位絶縁された伝達は有意義な仕方で測定信号のディジタル化により行われ、 また基本的にいずれにせよ存在するドライバ帰還報知の範囲内で妥当な費用によ り実現可能であると考えられる。 第３図には半導体弁２における電圧誤配分を測定するために抵抗分圧器回路網 を使用する際の電圧検出に対する原理回路図が示されている。この際にドライバ １６のただ１つの追加的な帰還報知ＲＳＺ、すなわち、ΔＵ_maxが上方超過され たか、−ΔＵ_maxが下方超過されたかの帰還報知が必要であることが明らかにな る。それによってＡ／Ｄ変換が省略され、また電位絶縁も簡単にされると考えら れる。 この本発明による方法により長時間のパラメータ変化、すなわちたとえば温度 変化のような多くの開閉過程にわたるパラメータ変化が純粋な追従調節により補 償され、それに対して速く変化する影響量、すなわちスイッチオフ電流は制御量 として直ちに、またそれによって現在のスイッチオフ過程で遅れ時間に作用する 。調節の追従と離散的な制御との間のこの組み合わせにより、最初にあげた問題 の非常に有利な解決策が得られる。 直列接続されたゲート制御される半導体２の電圧配分を均等化するための本発 明による方法の作用を明らかにするため、第４図および第５図に、異なるスイッ チオフ時間を有する２つの直列接続された半導体弁２のスイッチオフに対してそ れぞれ時間的経過がそれぞれ時間ｔを横軸にとったダイアグラムで示されている 。ダイアグラム中には制御信号Ｓ、制御電流Ｉ_GV1、Ｉ_GV2ならびに陽極電流Ｉ_{AV 1} 、Ｉ_AV2および陽極電圧Ｕ_AV1、Ｕ_AV2の典型的な時間的経過が示されている。ス イッチオフ時間差Δｔoff は第４図中では零に等しくなく、それに対してこのス イッチオフ時間差Δｔoff は第５図中では本発明による方法により零に補正され ている。より速い半導体弁の相応の遅れにより弁２における電圧経過が均等化 されている。 本発明による方法の別の利点は、高価な装置なしに自動的に始動可能であり、 またその際に変換装置の確実な作動を保証するシステムの能力である。いわゆる 学習段階での本方法により、構成部分の交換または長時間の停止の後の最初の始 動の際に半導体弁２の遅れ時間が知られていないという問題が解決される。

Claims (1)

1. 【特許請求の範囲】 １．相い異なる長さのターンオフ時間を有するゲート制御される半導体（２）の 直列回路における電圧配分を均等化するための方法において、 ａ）直列接続されたゲート制御される半導体（２）のオン状態の間に、この半導 体（２）を通って流れる電流（ｉ_L）が測定され、 ｂ）この測定された電流値に関係して、直列接続されたゲート制御される半導体 （２）に対してそれぞれ予め決定されたターンオフ遅れ時間が呼び出され、 ｃ）ターンオフ信号（Ａ）の到来により、求められたターンオフ遅れ時間を有す る直列接続されたゲート制御される半導体（２）がスイッチオフされ、 ｄ）この半導体（２）のスイッチオフが行われた後に設定すべき時間の後にこの 半導体（２）におけるオフ電圧配分が求められ、 ｅ）この求められたオフ電圧配分に関係して電圧誤配分の値が求められ、 ｆ）呼び出されたターンオフ遅れ時間が、電圧誤配分の求められた値（ΔＵ₁、 …、ΔＵ_n-1）から成るブール演算に比例する大きさがそれぞれ加えられること によって更新され、また ｇ）これらの更新されたターンオフ遅れ時間が記憶される ことを特徴とする直列接続されたゲート制御される半導体の電圧配分の均等化の ための方法。 ２．予め決定されるターンオフ遅れ時間が始動の際に自動的に学習段階により求 められ、また記憶されることを特徴とする請求項１記載の方法。 ３．学習段階が、 ａ）直列接続されたゲート制御される半導体（２）を通って流れる電流（ｉ_L） の測定範囲がｋの電流測定範囲に分割され、 ｂ）各電流範囲に対して請求項１によるａ）ないしｇ）の工程が実行され、その 際にそれぞれ記憶すべき更新されたターンオフ遅れ時間が同時に後続の電流 測定範囲に対する予め決定されるターンオフ遅れ時間としての役割をし、また ｃ）すべてのｋの電流測定範囲に対して更新されたターンオフ遅れ時間がが求め られた後に、正常作動に切換えられる ことを特徴とする請求項２記載の方法。 ４．相い異なる長さのスイッチオフ時間を有するゲート制御される半導体（２） であって、電位絶縁装置によりパルス変調器（１８）と導電的に接続されている 制御端子（Ｇ、Ｋ）にそれぞれドライバ回路（１６）が接続されている半導体（ ２）の直列回路に対して、請求項１による方法を実施するための装置（１４）に おいて、この装置（１４）が制御装置（２２）、計算装置（２４）、一時記憶装 置（２６）および出力装置（２８）を有し、またパルス変調器（１８）と電位絶 縁装置との間に接続されており、その際に制御装置（２２）がパルス変調器（１ ８）の信号（ＳｔＡ、Ｅ／Ａ）に関係して計算装置（２４）および出力装置（２ ８）を制御し、その際に負荷電流（ｉ_L）の測定値が制御装置（２２）および計 算装置（２４）に供給されており、またその際に計算装置（２４）に電圧測定値 （Ｕ_V1、…、Ｕ_Vn；ΔＵ_V1、…、ΔＵ_n-1）も供給されることを特徴とする装置 。 ５．装置（１４）が、入力側に電圧測定値（ＵV1、…、ΔＵn-1）を供給され、 また出力側で一方では制御装置（２２）と、また他方では一時記憶装置（２６） と接続されている非対称性監視装置（２０）を含んでいることを特徴とする請求 項４記載の装置（１４）。 ６．装置（１４）としてマイクロプロセッサが設けられていることを特徴とする 請求項４記載の装置（１４）。 ７．装置（１４）がパルス変調器（１８）の構成部分であることを特徴とする請 求項４記載の装置（１４）。