JPH11235015A - 電圧駆動型電力用半導体装置およびそのゲート制御方法 - Google Patents
電圧駆動型電力用半導体装置およびそのゲート制御方法Info
- Publication number
- JPH11235015A JPH11235015A JP10031401A JP3140198A JPH11235015A JP H11235015 A JPH11235015 A JP H11235015A JP 10031401 A JP10031401 A JP 10031401A JP 3140198 A JP3140198 A JP 3140198A JP H11235015 A JPH11235015 A JP H11235015A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- semiconductor elements
- value
- voltage
- voltage value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】
【課題】複数個の電力用半導体素子を並列接続して運転
する場合に素子毎の電流バランスが良好になるように駆
動する。 【解決手段】並列接続された複数個のＩＧＢＴ素子11、
12と、各素子のゲート電流を対応して制御するためのゲ
ート電流制御回路16、17と、各素子が組み込まれる実機
において予め各素子のオン時の電源電圧値・負荷電流値
・ゲート電圧値・素子温度値のうちの少なくとも１つの
動作条件を変えてスイッチングを行うことによって各条
件におけるオン時の各素子間の電流バランスが良好にな
る各素子のゲート電流値を測定したデータを記憶してお
くＲＯＭ15と、実機の実際の運転時における各素子のオ
ン時における少なくとも１つの動作条件に応じてＲＯＭ
の記憶データに基づいて各素子間の電流バランスが良好
になるように各ゲート電流制御回路を制御するゲート駆
動回路182 を具備する。
する場合に素子毎の電流バランスが良好になるように駆
動する。 【解決手段】並列接続された複数個のＩＧＢＴ素子11、
12と、各素子のゲート電流を対応して制御するためのゲ
ート電流制御回路16、17と、各素子が組み込まれる実機
において予め各素子のオン時の電源電圧値・負荷電流値
・ゲート電圧値・素子温度値のうちの少なくとも１つの
動作条件を変えてスイッチングを行うことによって各条
件におけるオン時の各素子間の電流バランスが良好にな
る各素子のゲート電流値を測定したデータを記憶してお
くＲＯＭ15と、実機の実際の運転時における各素子のオ
ン時における少なくとも１つの動作条件に応じてＲＯＭ
の記憶データに基づいて各素子間の電流バランスが良好
になるように各ゲート電流制御回路を制御するゲート駆
動回路182 を具備する。
Description
【０００１】
【発明の属する技術分野】本発明は、電圧駆動型電力用
半導体装置およびそのゲート制御方法に係り、特に複数
個の電圧駆動型電力用半導体素子が並列接続あるいは直
列接続された電圧駆動型電力用半導体装置およびそのゲ
ート制御方法に関するもので、例えば高電力型の絶縁ゲ
ート型バイポーラトランジスタ（ＩＧＢＴ）に適用され
る。
半導体装置およびそのゲート制御方法に係り、特に複数
個の電圧駆動型電力用半導体素子が並列接続あるいは直
列接続された電圧駆動型電力用半導体装置およびそのゲ
ート制御方法に関するもので、例えば高電力型の絶縁ゲ
ート型バイポーラトランジスタ（ＩＧＢＴ）に適用され
る。
【０００２】
【従来の技術】電力用半導体素子は、インバータやコン
バータ等の電力変換や電力制御等の用途に多く使われて
おり、近年の電力の大容量化、高周波スイッチング化に
伴い、電力用半導体素子の大容量化、スイッチングの高
速化が求められている。
バータ等の電力変換や電力制御等の用途に多く使われて
おり、近年の電力の大容量化、高周波スイッチング化に
伴い、電力用半導体素子の大容量化、スイッチングの高
速化が求められている。
【０００３】従来、大容量の電力用半導体素子として、
ＧＴＯ（ゲートターンオフ）サイリスタに代表される電
流駆動型素子が使われているが、機器の小型化や高周波
スイッチング等の面で問題があり、ＩＧＢＴに代表され
る電圧駆動型電力用半導体素子の使用が増加している。
ＧＴＯ（ゲートターンオフ）サイリスタに代表される電
流駆動型素子が使われているが、機器の小型化や高周波
スイッチング等の面で問題があり、ＩＧＢＴに代表され
る電圧駆動型電力用半導体素子の使用が増加している。
【０００４】近年には、４．５ｋＶクラスのＩＧＢＴが
発表され、さらに、モジュールからの平型パッケージ
化、ゲートのトレンチ構造化、エミッタ側のキャリア蓄
積効果を利用したＩＥＧＴ（Injection Enhanced Gate
Transistor）の開発等、ポストＧＴＯへ向かっての電圧
駆動型電力用半導体素子の進歩は著しい。
発表され、さらに、モジュールからの平型パッケージ
化、ゲートのトレンチ構造化、エミッタ側のキャリア蓄
積効果を利用したＩＥＧＴ（Injection Enhanced Gate
Transistor）の開発等、ポストＧＴＯへ向かっての電圧
駆動型電力用半導体素子の進歩は著しい。
【０００５】図５は、従来の電圧駆動型電力用半導体装
置の一部を示す。図中、５１は電圧駆動型電力用半導体
素子（例えばＩＧＢＴ）、５２はパルス発生回路５２１
およびゲート駆動回路５２２を含むゲート回路、５３は
ゲート抵抗素子である。
置の一部を示す。図中、５１は電圧駆動型電力用半導体
素子（例えばＩＧＢＴ）、５２はパルス発生回路５２１
およびゲート駆動回路５２２を含むゲート回路、５３は
ゲート抵抗素子である。
【０００６】この半導体装置においては、パルス発生回
路５２１でＰＷＭ（パルス幅変調）形式のゲート駆動制
御パルス信号を発生し、それを受けてゲート駆動回路５
２２がＩＧＢＴ５１のゲートを駆動する。このような構
成によれば、ゲート回路５２の構成を簡単化、小型化す
ることができるという利点がある。
路５２１でＰＷＭ（パルス幅変調）形式のゲート駆動制
御パルス信号を発生し、それを受けてゲート駆動回路５
２２がＩＧＢＴ５１のゲートを駆動する。このような構
成によれば、ゲート回路５２の構成を簡単化、小型化す
ることができるという利点がある。
【０００７】一般に、ＩＧＢＴを用いた電力用半導体装
置は、ＧＴＯを用いる場合に比べてスナバ損失を非常に
小さく低減でき、その方法として、電圧クランプ型スナ
バを用いたり、スナバレスで運転する場合もある。さら
に、前記ゲート抵抗素子５３の抵抗値を小さくして単位
時間当りの電圧変化ｄＶ／ｄｔを大きくすることによ
り、スイッチング損失もＧＴＯを用いる場合に比べて非
常に小さく低減できる。
置は、ＧＴＯを用いる場合に比べてスナバ損失を非常に
小さく低減でき、その方法として、電圧クランプ型スナ
バを用いたり、スナバレスで運転する場合もある。さら
に、前記ゲート抵抗素子５３の抵抗値を小さくして単位
時間当りの電圧変化ｄＶ／ｄｔを大きくすることによ
り、スイッチング損失もＧＴＯを用いる場合に比べて非
常に小さく低減できる。
【０００８】しかし、ＩＧＢＴのスイッチング速度が速
くなることにより、素子毎のスイッチング特性のばらつ
きがスイッチング動作時に大きく影響することになる。
例えば複数個のＩＧＢＴを並列接続して運転する場合に
は、素子（ＩＧＢＴ）毎の電流バランスが悪くなり、特
定の１素子に負荷電流が集中して流れるおそれがある。
また、複数個のＩＧＢＴを直列接続して運転する場合に
は、素子毎の電圧分担が悪くなり、特定の１素子に電源
電圧が集中して印加されるおそれがある。これらのいず
れの場合も、ＩＧＢＴが破壊にいたるおそれがある。
くなることにより、素子毎のスイッチング特性のばらつ
きがスイッチング動作時に大きく影響することになる。
例えば複数個のＩＧＢＴを並列接続して運転する場合に
は、素子（ＩＧＢＴ）毎の電流バランスが悪くなり、特
定の１素子に負荷電流が集中して流れるおそれがある。
また、複数個のＩＧＢＴを直列接続して運転する場合に
は、素子毎の電圧分担が悪くなり、特定の１素子に電源
電圧が集中して印加されるおそれがある。これらのいず
れの場合も、ＩＧＢＴが破壊にいたるおそれがある。
【０００９】
【発明が解決しようとする課題】上記したように従来の
電圧駆動型電力用半導体装置は、複数個の電力用半導体
素子を並列接続して運転する場合には素子毎の電流バラ
ンスが悪くなり、直列接続して運転する場合には素子毎
の電圧分担が悪くなり、ＩＧＢＴが破壊にいたるおそれ
があるという問題があった。
電圧駆動型電力用半導体装置は、複数個の電力用半導体
素子を並列接続して運転する場合には素子毎の電流バラ
ンスが悪くなり、直列接続して運転する場合には素子毎
の電圧分担が悪くなり、ＩＧＢＴが破壊にいたるおそれ
があるという問題があった。
【００１０】本発明は上記の問題点を解決すべくなされ
たもので、複数個の電力用半導体素子を並列接続して運
転する場合に素子毎の電流バランスが良好になるように
駆動し得る電圧駆動型電力用半導体装置およびそのゲー
ト制御方法を提供することを目的とする。
たもので、複数個の電力用半導体素子を並列接続して運
転する場合に素子毎の電流バランスが良好になるように
駆動し得る電圧駆動型電力用半導体装置およびそのゲー
ト制御方法を提供することを目的とする。
【００１１】また、本発明は、複数個の電力用半導体素
子を直列接続して運転する場合に素子毎の電圧分担が良
好になるように駆動し得る電圧駆動型電力用半導体装置
およびそのゲート制御方法を提供することを目的とす
る。
子を直列接続して運転する場合に素子毎の電圧分担が良
好になるように駆動し得る電圧駆動型電力用半導体装置
およびそのゲート制御方法を提供することを目的とす
る。
【００１２】
【課題を解決するための手段】本発明の電圧駆動型電力
用半導体装置は、並列接続された複数個の電圧駆動型電
力用半導体素子と、前記複数個の半導体素子の各ゲート
電流を対応して制御するための複数個のゲート電流制御
回路と、前記複数個の半導体素子が組み込まれる実機に
おいて予め前記複数個の半導体素子のオン時あるいはオ
フ時の電源電圧値・負荷電流値・ゲート電圧値・素子温
度値のうちの少なくとも１つの条件を変えてスイッチン
グを行うことによって各条件におけるオン時の前記複数
個の半導体素子間の電流バランスが良好になる前記複数
個の半導体素子の各ゲート電流値を測定したデータを記
憶しておく記憶装置と、前記実機の実際の運転時におけ
る前記複数個の半導体素子のオン時あるいはオフ時にお
ける電源電圧値・負荷電流値・ゲート電圧値・素子温度
のうちの少なくとも１つの条件に応じて前記記憶装置の
記憶データに基づいて前記複数個の半導体素子間の電流
バランスが良好になるように前記複数個のゲート電流制
御回路をそれぞれ制御するゲート駆動回路を具備するこ
とを特徴とする。
用半導体装置は、並列接続された複数個の電圧駆動型電
力用半導体素子と、前記複数個の半導体素子の各ゲート
電流を対応して制御するための複数個のゲート電流制御
回路と、前記複数個の半導体素子が組み込まれる実機に
おいて予め前記複数個の半導体素子のオン時あるいはオ
フ時の電源電圧値・負荷電流値・ゲート電圧値・素子温
度値のうちの少なくとも１つの条件を変えてスイッチン
グを行うことによって各条件におけるオン時の前記複数
個の半導体素子間の電流バランスが良好になる前記複数
個の半導体素子の各ゲート電流値を測定したデータを記
憶しておく記憶装置と、前記実機の実際の運転時におけ
る前記複数個の半導体素子のオン時あるいはオフ時にお
ける電源電圧値・負荷電流値・ゲート電圧値・素子温度
のうちの少なくとも１つの条件に応じて前記記憶装置の
記憶データに基づいて前記複数個の半導体素子間の電流
バランスが良好になるように前記複数個のゲート電流制
御回路をそれぞれ制御するゲート駆動回路を具備するこ
とを特徴とする。
【００１３】また、本発明の電圧駆動型電力用半導体装
置は、直列接続された複数個の電圧駆動型電力用半導体
素子と、前記複数個の半導体素子の各ゲート電流を対応
して制御するための複数個のゲート電流制御回路と、前
記複数個の半導体素子が組み込まれる実機において予め
前記複数個の半導体素子のオン時の電源電圧値・負荷電
流値・ゲート電圧値・素子温度値のうちの少なくとも１
つの条件を変えてスイッチングを行うことによって各条
件におけるオン時あるいはオフ時の前記複数個の半導体
素子間の電圧分担が良好になる前記複数個の半導体素子
の各ゲート電流値を測定したデータを記憶しておく記憶
装置と、前記実機の実際の運転時における前記複数個の
半導体素子のオン時あるいはオフ時における電源電圧値
・負荷電流値・ゲート電圧値・素子温度のうちの少なく
とも１つの条件に応じて前記記憶装置の記憶データに基
づいて前記複数個の半導体素子間の電圧分担が良好にな
るように前記複数個のゲート電流制御回路をそれぞれ制
御するゲート駆動回路を具備することを特徴とする。
置は、直列接続された複数個の電圧駆動型電力用半導体
素子と、前記複数個の半導体素子の各ゲート電流を対応
して制御するための複数個のゲート電流制御回路と、前
記複数個の半導体素子が組み込まれる実機において予め
前記複数個の半導体素子のオン時の電源電圧値・負荷電
流値・ゲート電圧値・素子温度値のうちの少なくとも１
つの条件を変えてスイッチングを行うことによって各条
件におけるオン時あるいはオフ時の前記複数個の半導体
素子間の電圧分担が良好になる前記複数個の半導体素子
の各ゲート電流値を測定したデータを記憶しておく記憶
装置と、前記実機の実際の運転時における前記複数個の
半導体素子のオン時あるいはオフ時における電源電圧値
・負荷電流値・ゲート電圧値・素子温度のうちの少なく
とも１つの条件に応じて前記記憶装置の記憶データに基
づいて前記複数個の半導体素子間の電圧分担が良好にな
るように前記複数個のゲート電流制御回路をそれぞれ制
御するゲート駆動回路を具備することを特徴とする。
【００１４】また、本発明は、並列接続された複数個の
電圧駆動型電力用半導体素子の各ゲート電流を複数個の
ゲート電流制御回路により対応して制御する電圧駆動型
電力用半導体装置のゲート制御方法において、複数個の
半導体素子が組み込まれる実機において予め前記複数個
の半導体素子のオン時あるいはオフ時の電源電圧値・負
荷電流値・ゲート電圧値・素子温度値のうちの少なくと
も１つの条件を変えてスイッチングを行うことによって
各条件におけるオン時の前記複数個の半導体素子間の電
流バランスが良好になる前記複数個の半導体素子の各ゲ
ート電流値を測定し、測定結果のデータを記憶装置に記
憶しておくステップと、前記実機の実際の運転時におけ
る前記複数個の半導体素子のオン時あるいはオフ時にお
ける電源電圧値・負荷電流値・ゲート電圧値・素子温度
のうちの少なくとも１つの条件を検知し、検知出力に応
じて前記記憶装置の記憶データに基づいて前記複数個の
半導体素子間の電流バランスが良好になるように前記複
数個のゲート電流制御回路をそれぞれ制御するステップ
を具備することを特徴とする。
電圧駆動型電力用半導体素子の各ゲート電流を複数個の
ゲート電流制御回路により対応して制御する電圧駆動型
電力用半導体装置のゲート制御方法において、複数個の
半導体素子が組み込まれる実機において予め前記複数個
の半導体素子のオン時あるいはオフ時の電源電圧値・負
荷電流値・ゲート電圧値・素子温度値のうちの少なくと
も１つの条件を変えてスイッチングを行うことによって
各条件におけるオン時の前記複数個の半導体素子間の電
流バランスが良好になる前記複数個の半導体素子の各ゲ
ート電流値を測定し、測定結果のデータを記憶装置に記
憶しておくステップと、前記実機の実際の運転時におけ
る前記複数個の半導体素子のオン時あるいはオフ時にお
ける電源電圧値・負荷電流値・ゲート電圧値・素子温度
のうちの少なくとも１つの条件を検知し、検知出力に応
じて前記記憶装置の記憶データに基づいて前記複数個の
半導体素子間の電流バランスが良好になるように前記複
数個のゲート電流制御回路をそれぞれ制御するステップ
を具備することを特徴とする。
【００１５】また、本発明は、直列接続された複数個の
電圧駆動型電力用半導体素子の各ゲート電流を複数個の
ゲート電流制御回路により対応して制御する電圧駆動型
電力用半導体装置のゲート制御方法において、複数個の
半導体素子が組み込まれる実機において予め前記複数個
の半導体素子のオン時あるいはオフ時の電源電圧値・負
荷電流値・ゲート電圧値・素子温度値のうちの少なくと
も１つの条件を変えてスイッチングを行うことによって
各条件におけるオン時の前記複数個の半導体素子間の電
圧分担が良好になる前記複数個の半導体素子の各ゲート
電流値を測定し、測定結果のデータを記憶装置に記憶し
ておくステップと、前記実機の実際の運転時における前
記複数個の半導体素子のオン時あるいはオフ時における
電源電圧値・負荷電流値・ゲート電圧値・素子温度のう
ちの少なくとも１つの条件を検知し、検知出力に応じて
前記記憶装置の記憶データに基づいて前記複数個の半導
体素子間の電圧分担が良好になるように前記複数個のゲ
ート電流制御回路をそれぞれ制御するステップを具備す
ることを特徴とする。
電圧駆動型電力用半導体素子の各ゲート電流を複数個の
ゲート電流制御回路により対応して制御する電圧駆動型
電力用半導体装置のゲート制御方法において、複数個の
半導体素子が組み込まれる実機において予め前記複数個
の半導体素子のオン時あるいはオフ時の電源電圧値・負
荷電流値・ゲート電圧値・素子温度値のうちの少なくと
も１つの条件を変えてスイッチングを行うことによって
各条件におけるオン時の前記複数個の半導体素子間の電
圧分担が良好になる前記複数個の半導体素子の各ゲート
電流値を測定し、測定結果のデータを記憶装置に記憶し
ておくステップと、前記実機の実際の運転時における前
記複数個の半導体素子のオン時あるいはオフ時における
電源電圧値・負荷電流値・ゲート電圧値・素子温度のう
ちの少なくとも１つの条件を検知し、検知出力に応じて
前記記憶装置の記憶データに基づいて前記複数個の半導
体素子間の電圧分担が良好になるように前記複数個のゲ
ート電流制御回路をそれぞれ制御するステップを具備す
ることを特徴とする。
【００１６】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。まず、本発明の電圧駆動型
電力用半導体装置の第１の実施の形態に係る並列接続型
のＩＧＢＴ装置を説明する。
施の形態を詳細に説明する。まず、本発明の電圧駆動型
電力用半導体装置の第１の実施の形態に係る並列接続型
のＩＧＢＴ装置を説明する。
【００１７】＜第１実施例＞図１は、第１実施例に係る
２個のＩＧＢＴが並列接続されてなるＩＧＢＴ装置の一
例を示している。
２個のＩＧＢＴが並列接続されてなるＩＧＢＴ装置の一
例を示している。
【００１８】図１において、１１および１２はそれぞれ
別チップに形成された第１のＩＧＢＴおよび第２のＩＧ
ＢＴであり、それぞれのコレクタ電極端子が電源線１３
により一括接続されて外部電源（図示せず）に接続され
ている。
別チップに形成された第１のＩＧＢＴおよび第２のＩＧ
ＢＴであり、それぞれのコレクタ電極端子が電源線１３
により一括接続されて外部電源（図示せず）に接続され
ている。
【００１９】１５は前記２個のＩＧＢＴに対して共通に
設けられた不揮発性の記憶装置、例えばＲＯＭ（読み出
し専用半導体メモリ）である。１６および１７は前記２
個のＩＧＢＴ１１、１２に対応して設けられた第１のゲ
ート電流制御回路および第２のゲート電流制御回路であ
る。
設けられた不揮発性の記憶装置、例えばＲＯＭ（読み出
し専用半導体メモリ）である。１６および１７は前記２
個のＩＧＢＴ１１、１２に対応して設けられた第１のゲ
ート電流制御回路および第２のゲート電流制御回路であ
る。
【００２０】１８は前記２個のＩＧＢＴ１１、１２に対
して共通に設けられ、前記ＲＯＭ１５から読み出された
データに基づいて、前記２個のＩＧＢＴ１１、１２間の
電流バランスが良好になるように前記２個のゲート電流
制御回路１６、１７をそれぞれ制御するゲート回路であ
る。
して共通に設けられ、前記ＲＯＭ１５から読み出された
データに基づいて、前記２個のＩＧＢＴ１１、１２間の
電流バランスが良好になるように前記２個のゲート電流
制御回路１６、１７をそれぞれ制御するゲート回路であ
る。
【００２１】このゲート回路１８は、上記データに応じ
てパルス幅変調されたＰＷＭ形式のゲート駆動制御パル
ス信号を発生するパルス発生回路１８１と、上記制御パ
ルス信号を受けて前記２個のゲート電流制御回路１６、
１７を介して２個のＩＧＢＴ１１、１２のゲートを駆動
するゲート駆動回路１８２とを具備する。
てパルス幅変調されたＰＷＭ形式のゲート駆動制御パル
ス信号を発生するパルス発生回路１８１と、上記制御パ
ルス信号を受けて前記２個のゲート電流制御回路１６、
１７を介して２個のＩＧＢＴ１１、１２のゲートを駆動
するゲート駆動回路１８２とを具備する。
【００２２】１９は前記電源線１３に流れる２個のＩＧ
ＢＴ１１、１２のコレクタ電流（負荷電流）Ｉc を検知
してデータを出力する電流検出器である。前記ＲＯＭ１
５は、前記２個のＩＧＢＴ１１、１２が組み込まれる実
機において予め２個のＩＧＢＴ１１、１２のオン時の電
源電圧値・負荷電流値・ゲート電圧値・素子温度値のう
ちの少なくとも１つの動作条件（本例では全ての動作条
件）を様々に変えてスイッチングを行うことによって各
条件におけるオン時の前記２個のＩＧＢＴ間の電流バラ
ンスが良好になる２個のＩＧＢＴ１１、１２の各ゲート
電流値を測定したデータを記憶しておく。
ＢＴ１１、１２のコレクタ電流（負荷電流）Ｉc を検知
してデータを出力する電流検出器である。前記ＲＯＭ１
５は、前記２個のＩＧＢＴ１１、１２が組み込まれる実
機において予め２個のＩＧＢＴ１１、１２のオン時の電
源電圧値・負荷電流値・ゲート電圧値・素子温度値のう
ちの少なくとも１つの動作条件（本例では全ての動作条
件）を様々に変えてスイッチングを行うことによって各
条件におけるオン時の前記２個のＩＧＢＴ間の電流バラ
ンスが良好になる２個のＩＧＢＴ１１、１２の各ゲート
電流値を測定したデータを記憶しておく。
【００２３】そして、前記ＲＯＭ１５は、前記電流検出
器１９の検出出力信号（負荷電流値）、前記外部電源の
電源電圧値（図示しない電圧検出器で電源電圧を検出し
て出力したデータ）、前記２個のＩＧＢＴ１１、１２の
素子温度値（図示しない温度検出器で２個のＩＧＢＴの
それぞれの温度を検出して出力したデータ）、前記２個
のＩＧＢＴ１１、１２の各ゲート電圧値のうちの少なく
とも１つの動作条件の検出出力データに応じて（本例で
は全ての動作条件の各検出出力データを内容とするアド
レスを受けて）記憶データが読み出される。
器１９の検出出力信号（負荷電流値）、前記外部電源の
電源電圧値（図示しない電圧検出器で電源電圧を検出し
て出力したデータ）、前記２個のＩＧＢＴ１１、１２の
素子温度値（図示しない温度検出器で２個のＩＧＢＴの
それぞれの温度を検出して出力したデータ）、前記２個
のＩＧＢＴ１１、１２の各ゲート電圧値のうちの少なく
とも１つの動作条件の検出出力データに応じて（本例で
は全ての動作条件の各検出出力データを内容とするアド
レスを受けて）記憶データが読み出される。
【００２４】なお、前記ＲＯＭ１５は、前記ＩＧＢＴ１
１または１２またはゲート回路１８と同一チップ上に設
けることができる。図１の電圧駆動型電力用半導体装置
のゲート制御方法は、２個のＩＧＢＴ１１、１２が組み
込まれる実機において予め前記２個のＩＧＢＴ１１、１
２のオン時の電源電圧値・負荷電流値・ゲート電圧値・
素子温度値のうちの少なくとも１つの条件を変えてスイ
ッチングを行うことによって各条件におけるオン時の前
記２個のＩＧＢＴ間の電流バランスが良好になる前記２
個のＩＧＢＴの各ゲート電流値を測定し、測定結果のデ
ータをＲＯＭ１５に記憶しておくステップと、前記実機
の実際の運転時における前記２個のＩＧＢＴ１１、１２
のオン時における電源電圧値・負荷電流値・ゲート電圧
値・素子温度のうちの少なくとも１つの条件を検知し、
検知出力に応じてＲＯＭ１５の記憶データに基づいて２
個のＩＧＢＴ間の電流バランスが良好になるように２個
のゲート電流制御回路１６、１７をそれぞれ制御するス
テップを具備する。
１または１２またはゲート回路１８と同一チップ上に設
けることができる。図１の電圧駆動型電力用半導体装置
のゲート制御方法は、２個のＩＧＢＴ１１、１２が組み
込まれる実機において予め前記２個のＩＧＢＴ１１、１
２のオン時の電源電圧値・負荷電流値・ゲート電圧値・
素子温度値のうちの少なくとも１つの条件を変えてスイ
ッチングを行うことによって各条件におけるオン時の前
記２個のＩＧＢＴ間の電流バランスが良好になる前記２
個のＩＧＢＴの各ゲート電流値を測定し、測定結果のデ
ータをＲＯＭ１５に記憶しておくステップと、前記実機
の実際の運転時における前記２個のＩＧＢＴ１１、１２
のオン時における電源電圧値・負荷電流値・ゲート電圧
値・素子温度のうちの少なくとも１つの条件を検知し、
検知出力に応じてＲＯＭ１５の記憶データに基づいて２
個のＩＧＢＴ間の電流バランスが良好になるように２個
のゲート電流制御回路１６、１７をそれぞれ制御するス
テップを具備する。
【００２５】従って、上記第１実施例のＩＧＢＴ装置お
よびそのゲート制御方法によれば、実機の実際の運転時
における２個のＩＧＢＴ１１、１２のオン時における電
源電圧値・負荷電流値・ゲート電圧値・素子温度のうち
の少なくとも１つのデータに応じて、そのデータを内容
とするアドレスを指定してＲＯＭ１５の記憶データを読
み出し、この読み出しデータに基づいて２個のＩＧＢＴ
間の電流バランスが良好になるように駆動することがで
きる。
よびそのゲート制御方法によれば、実機の実際の運転時
における２個のＩＧＢＴ１１、１２のオン時における電
源電圧値・負荷電流値・ゲート電圧値・素子温度のうち
の少なくとも１つのデータに応じて、そのデータを内容
とするアドレスを指定してＲＯＭ１５の記憶データを読
み出し、この読み出しデータに基づいて２個のＩＧＢＴ
間の電流バランスが良好になるように駆動することがで
きる。
【００２６】＜第１実施例の変形例＞第１実施例の変形
例では、２個のＩＧＢＴ１１、１２のオフ時に着目し、
予めオフ時の条件を変えて２個のＩＧＢＴ間の電流バラ
ンスが良好になる各ゲート電流値を測定したデータをＲ
ＯＭ１５に記憶しておき、実際の運転時におけるオフ時
の条件を検知した出力に応じて記憶データを読み出し、
この読み出しデータに基づいて２個のＩＧＢＴ１１、１
２の各ゲート電流を制御するように変更する。これによ
り、実際の運転時におけるオフ時に２個のＩＧＢＴ間の
電流バランスが良好になるように駆動することができ
る。
例では、２個のＩＧＢＴ１１、１２のオフ時に着目し、
予めオフ時の条件を変えて２個のＩＧＢＴ間の電流バラ
ンスが良好になる各ゲート電流値を測定したデータをＲ
ＯＭ１５に記憶しておき、実際の運転時におけるオフ時
の条件を検知した出力に応じて記憶データを読み出し、
この読み出しデータに基づいて２個のＩＧＢＴ１１、１
２の各ゲート電流を制御するように変更する。これによ
り、実際の運転時におけるオフ時に２個のＩＧＢＴ間の
電流バランスが良好になるように駆動することができ
る。
【００２７】＜第２実施例＞図２は、第２実施例に係る
３個以上の複数個のＩＧＢＴが並列接続されてなるＩＧ
ＢＴ装置の一例を示している。
３個以上の複数個のＩＧＢＴが並列接続されてなるＩＧ
ＢＴ装置の一例を示している。
【００２８】第２実施例のＩＧＢＴ装置は、前記第１実
施例のＩＧＢＴ装置と比べて、（１）３個以上のＩＧＢ
Ｔ２１、…２ｎが並列接続され、それぞれに対応してゲ
ート電流制御回路１６１、１６２が設けられている点、
（２）前記３個以上のＩＧＢＴが組み込まれる実機にお
いて予め３個以上のＩＧＢＴのオン時の電源電圧値・負
荷電流値・ゲート電圧値・素子温度値のうちの少なくと
も１つの条件を変えてスイッチングを行うことによって
各条件におけるオン時の３個以上のＩＧＢＴ間の電流バ
ランスが良好になる３個以上のＩＧＢＴの各ゲート電流
値を測定したデータをＲＯＭ１５に記憶しておく点、
（３）実機の実際の運転時における３個以上のＩＧＢＴ
のオン時における電源電圧値・負荷電流値・ゲート電圧
値・素子温度のうちの少なくとも１つのデータに応じて
ＲＯＭの記憶データを読み出し、この読み出しデータに
基づいて３個以上のＩＧＢＴ間の電流バランスが良好に
なるように駆動する点が異なり、その他は同じであるの
で図１中と同一符号を付している。
施例のＩＧＢＴ装置と比べて、（１）３個以上のＩＧＢ
Ｔ２１、…２ｎが並列接続され、それぞれに対応してゲ
ート電流制御回路１６１、１６２が設けられている点、
（２）前記３個以上のＩＧＢＴが組み込まれる実機にお
いて予め３個以上のＩＧＢＴのオン時の電源電圧値・負
荷電流値・ゲート電圧値・素子温度値のうちの少なくと
も１つの条件を変えてスイッチングを行うことによって
各条件におけるオン時の３個以上のＩＧＢＴ間の電流バ
ランスが良好になる３個以上のＩＧＢＴの各ゲート電流
値を測定したデータをＲＯＭ１５に記憶しておく点、
（３）実機の実際の運転時における３個以上のＩＧＢＴ
のオン時における電源電圧値・負荷電流値・ゲート電圧
値・素子温度のうちの少なくとも１つのデータに応じて
ＲＯＭの記憶データを読み出し、この読み出しデータに
基づいて３個以上のＩＧＢＴ間の電流バランスが良好に
なるように駆動する点が異なり、その他は同じであるの
で図１中と同一符号を付している。
【００２９】この第２実施例によれば、実際の運転時に
おけるオン時に３個以上のＩＧＢＴ間の電流バランスが
良好になるように駆動することができる。 ＜第２実施例の変形例＞第２実施例の変形例では、前記
３個以上のＩＧＢＴ２１、…２ｎのオフ時に着目し、予
めオフ時の条件を変えて３個以上のＩＧＢＴ間の電流バ
ランスが良好になる各ゲート電流値を測定したデータを
記憶しておき、実際の運転時におけるオフ時の条件を検
知した出力に応じて記憶データを読み出し、この読み出
しデータに基づいて各ゲート電流を制御するように変更
する。これにより、実際の運転時におけるオフ時に３個
以上のＩＧＢＴ間の電流バランスが良好になるように駆
動することができる。
おけるオン時に３個以上のＩＧＢＴ間の電流バランスが
良好になるように駆動することができる。 ＜第２実施例の変形例＞第２実施例の変形例では、前記
３個以上のＩＧＢＴ２１、…２ｎのオフ時に着目し、予
めオフ時の条件を変えて３個以上のＩＧＢＴ間の電流バ
ランスが良好になる各ゲート電流値を測定したデータを
記憶しておき、実際の運転時におけるオフ時の条件を検
知した出力に応じて記憶データを読み出し、この読み出
しデータに基づいて各ゲート電流を制御するように変更
する。これにより、実際の運転時におけるオフ時に３個
以上のＩＧＢＴ間の電流バランスが良好になるように駆
動することができる。
【００３０】次に、本発明の電圧駆動型電力用半導体装
置の第２の実施の形態に係る直列接続型のＩＧＢＴ装置
を説明する。 ＜第３実施例＞図３は、第３実施例に係る２個のＩＧＢ
Ｔが直列接続されてなるＩＧＢＴ装置の一例を示してい
る。
置の第２の実施の形態に係る直列接続型のＩＧＢＴ装置
を説明する。 ＜第３実施例＞図３は、第３実施例に係る２個のＩＧＢ
Ｔが直列接続されてなるＩＧＢＴ装置の一例を示してい
る。
【００３１】図３において、３１および３２はそれぞれ
別チップに形成された第１のＩＧＢＴおよび第２のＩＧ
ＢＴであり、上記第１のＩＧＢＴ３１のエミッタ電極端
子に第２のＩＧＢＴ３２のコレクタ電極端子が接続（両
者は直列接続）されている。そして、第１のＩＧＢＴ３
１のコレクタ電極端子は電源線３３により外部電源に接
続されている。
別チップに形成された第１のＩＧＢＴおよび第２のＩＧ
ＢＴであり、上記第１のＩＧＢＴ３１のエミッタ電極端
子に第２のＩＧＢＴ３２のコレクタ電極端子が接続（両
者は直列接続）されている。そして、第１のＩＧＢＴ３
１のコレクタ電極端子は電源線３３により外部電源に接
続されている。
【００３２】３５は前記２個のＩＧＢＴに対して共通に
設けられた不揮発性の記憶装置、例えばＲＯＭである。
３６および３７は前記２個のＩＧＢＴ３１、３２に対応
して設けられた第１のゲート電流制御回路および第２の
ゲート電流制御回路である。
設けられた不揮発性の記憶装置、例えばＲＯＭである。
３６および３７は前記２個のＩＧＢＴ３１、３２に対応
して設けられた第１のゲート電流制御回路および第２の
ゲート電流制御回路である。
【００３３】３８は前記２個のＩＧＢＴ３１、３２に対
して共通に設けられ、前記ＲＯＭ３５から読み出された
データに基づいて、前記２個のＩＧＢＴ３１、３２間の
電圧分担が良好になるように前記２個のゲート電流制御
回路３６、３７をそれぞれ制御するゲート回路である。
して共通に設けられ、前記ＲＯＭ３５から読み出された
データに基づいて、前記２個のＩＧＢＴ３１、３２間の
電圧分担が良好になるように前記２個のゲート電流制御
回路３６、３７をそれぞれ制御するゲート回路である。
【００３４】このゲート回路３８は、上記データに応じ
てパルス幅変調されたＰＷＭ形式のゲート駆動制御パル
ス信号を発生するパルス発生回路３８１と、上記制御パ
ルス信号を受けて前記ゲート電流制御回路３６を介して
ＩＧＢＴ３１のゲートを駆動するとともにゲート電流制
御回路３７を介してＩＧＢＴ３２のゲートを駆動するゲ
ート駆動回路３８２とを具備する。
てパルス幅変調されたＰＷＭ形式のゲート駆動制御パル
ス信号を発生するパルス発生回路３８１と、上記制御パ
ルス信号を受けて前記ゲート電流制御回路３６を介して
ＩＧＢＴ３１のゲートを駆動するとともにゲート電流制
御回路３７を介してＩＧＢＴ３２のゲートを駆動するゲ
ート駆動回路３８２とを具備する。
【００３５】３９は前記電源線３３に流れるＩＧＢＴ３
１、３２のコレクタ電流（負荷電流）Ｉc を検知してデ
ータ信号を出力する電流検出器である。前記ＲＯＭ３５
は、前記２個のＩＧＢＴ３１、３２が組み込まれる実機
において予め２個のＩＧＢＴ３１、３２のオン時の電源
電圧値・負荷電流値・ゲート電圧値・素子温度値のうち
の少なくとも１つの条件を変えてスイッチングを行うこ
とによって各条件におけるオン時の前記２個のＩＧＢＴ
間の電圧分担が良好になる２個のＩＧＢＴ３１、３２の
各ゲート電流値を測定したデータを記憶しておく。
１、３２のコレクタ電流（負荷電流）Ｉc を検知してデ
ータ信号を出力する電流検出器である。前記ＲＯＭ３５
は、前記２個のＩＧＢＴ３１、３２が組み込まれる実機
において予め２個のＩＧＢＴ３１、３２のオン時の電源
電圧値・負荷電流値・ゲート電圧値・素子温度値のうち
の少なくとも１つの条件を変えてスイッチングを行うこ
とによって各条件におけるオン時の前記２個のＩＧＢＴ
間の電圧分担が良好になる２個のＩＧＢＴ３１、３２の
各ゲート電流値を測定したデータを記憶しておく。
【００３６】そして、前記ＲＯＭ３５は、前記電流検出
器３９の検出出力（負荷電流値）、前記外部電源の電源
電圧値（電圧検出器で電源電圧を検出して出力したデー
タ）、前記２個のＩＧＢＴ３１、３２の素子温度値（温
度検出器で２個のＩＧＢＴのそれぞれの温度を検出して
出力したデータ）、前記２個のＩＧＢＴ３１、３２のゲ
ート電圧値のうちの少なくとも１つのデータに応じて、
そのデータを内容とするアドレスが指定されて記憶デー
タが読み出される。
器３９の検出出力（負荷電流値）、前記外部電源の電源
電圧値（電圧検出器で電源電圧を検出して出力したデー
タ）、前記２個のＩＧＢＴ３１、３２の素子温度値（温
度検出器で２個のＩＧＢＴのそれぞれの温度を検出して
出力したデータ）、前記２個のＩＧＢＴ３１、３２のゲ
ート電圧値のうちの少なくとも１つのデータに応じて、
そのデータを内容とするアドレスが指定されて記憶デー
タが読み出される。
【００３７】図３の電圧駆動型電力用半導体装置のゲー
ト制御方法は、２個のＩＧＢＴ３１、３２が組み込まれ
る実機において予め前記２個のＩＧＢＴ３１、３２のオ
ン時の電源電圧値・負荷電流値・ゲート電圧値・素子温
度値のうちの少なくとも１つの条件を変えてスイッチン
グを行うことによって各条件におけるオン時の前記２個
のＩＧＢＴ間の電圧分担が良好になる前記２個のＩＧＢ
Ｔ３１、３２の各ゲート電流値を測定し、測定結果のデ
ータをＲＯＭ３５に記憶しておくステップと、前記実機
の実際の運転時における前記２個のＩＧＢＴ３１、３２
のオン時における電源電圧値・負荷電流値・ゲート電圧
値・素子温度のうちの少なくとも１つの条件を検知し、
検知出力に応じてＲＯＭ３５の記憶データに基づいて前
記２個のＩＧＢＴ間の電圧分担が良好になるように前記
２個のゲート電流制御回路３６、３７をそれぞれ制御す
るステップを具備する。
ト制御方法は、２個のＩＧＢＴ３１、３２が組み込まれ
る実機において予め前記２個のＩＧＢＴ３１、３２のオ
ン時の電源電圧値・負荷電流値・ゲート電圧値・素子温
度値のうちの少なくとも１つの条件を変えてスイッチン
グを行うことによって各条件におけるオン時の前記２個
のＩＧＢＴ間の電圧分担が良好になる前記２個のＩＧＢ
Ｔ３１、３２の各ゲート電流値を測定し、測定結果のデ
ータをＲＯＭ３５に記憶しておくステップと、前記実機
の実際の運転時における前記２個のＩＧＢＴ３１、３２
のオン時における電源電圧値・負荷電流値・ゲート電圧
値・素子温度のうちの少なくとも１つの条件を検知し、
検知出力に応じてＲＯＭ３５の記憶データに基づいて前
記２個のＩＧＢＴ間の電圧分担が良好になるように前記
２個のゲート電流制御回路３６、３７をそれぞれ制御す
るステップを具備する。
【００３８】従って、上記第１実施例のＩＧＢＴ装置お
よびそのゲート制御方法によれば、実機の実際の運転時
における２個のＩＧＢＴ３１、３２のオン時における電
源電圧値・負荷電流値・ゲート電圧値・素子温度のうち
の少なくとも１つのデータに応じてＲＯＭ３５の記憶デ
ータを読み出し、この読み出しデータに基づいて２個の
ＩＧＢＴ間の電圧分担が良好になるように駆動すること
ができる。
よびそのゲート制御方法によれば、実機の実際の運転時
における２個のＩＧＢＴ３１、３２のオン時における電
源電圧値・負荷電流値・ゲート電圧値・素子温度のうち
の少なくとも１つのデータに応じてＲＯＭ３５の記憶デ
ータを読み出し、この読み出しデータに基づいて２個の
ＩＧＢＴ間の電圧分担が良好になるように駆動すること
ができる。
【００３９】＜第３実施例の変形例＞第３実施例の変形
例では、２個のＩＧＢＴ３１、３２のオフ時に着目し、
予めオフ時の条件を変えて２個のＩＧＢＴ間の電圧分担
が良好になる各ゲート電流値を測定したデータをＲＯＭ
３５に記憶しておき、実際の運転時におけるオフ時の条
件を検知した出力に応じて記憶データを読み出し、この
読み出しデータに基づいて２個のＩＧＢＴ３１、３２の
各ゲート電流を制御するように変更する。
例では、２個のＩＧＢＴ３１、３２のオフ時に着目し、
予めオフ時の条件を変えて２個のＩＧＢＴ間の電圧分担
が良好になる各ゲート電流値を測定したデータをＲＯＭ
３５に記憶しておき、実際の運転時におけるオフ時の条
件を検知した出力に応じて記憶データを読み出し、この
読み出しデータに基づいて２個のＩＧＢＴ３１、３２の
各ゲート電流を制御するように変更する。
【００４０】これにより、実際の運転時におけるオフ時
に２個のＩＧＢＴ間の電圧分担が良好になるように駆動
することができる。 ＜第４実施例＞図４は、第４実施例に係る３個以上の複
数個のＩＧＢＴが直列接続されてなるＩＧＢＴ装置の一
例を示している。
に２個のＩＧＢＴ間の電圧分担が良好になるように駆動
することができる。 ＜第４実施例＞図４は、第４実施例に係る３個以上の複
数個のＩＧＢＴが直列接続されてなるＩＧＢＴ装置の一
例を示している。
【００４１】第４実施例のＩＧＢＴ装置は、前記第３実
施例のＩＧＢＴ装置と比べて、（１）３個以上のＩＧＢ
Ｔ４１、…４ｎが直列接続され、それぞれに対応してゲ
ート電流制御回路３６１、３６２が設けられている点、
（２）前記３個以上のＩＧＢＴ４１、…４ｎが組み込ま
れる実機において予め３個以上のＩＧＢＴのオン時の電
源電圧値・負荷電流値・ゲート電圧値・素子温度値のう
ちの少なくとも１つの条件を変えてスイッチングを行う
ことによって各条件におけるオン時の３個以上のＩＧＢ
Ｔ間の電圧分担が良好になる３個以上のＩＧＢＴの各ゲ
ート電流値を測定したデータをＲＯＭ３５に記憶してお
く点、（３）実機の実際の運転時における３個以上のＩ
ＧＢＴ４１、…４ｎのオン時における電源電圧値・負荷
電流値・ゲート電圧値・素子温度のうちの少なくとも１
つのデータに応じてＲＯＭ３５の記憶データを読み出
し、この読み出しデータに基づいて３個以上のＩＧＢＴ
間の電圧分担が良好になるように駆動する点が異なり、
その他は同じであるので図３中と同一符号を付してい
る。
施例のＩＧＢＴ装置と比べて、（１）３個以上のＩＧＢ
Ｔ４１、…４ｎが直列接続され、それぞれに対応してゲ
ート電流制御回路３６１、３６２が設けられている点、
（２）前記３個以上のＩＧＢＴ４１、…４ｎが組み込ま
れる実機において予め３個以上のＩＧＢＴのオン時の電
源電圧値・負荷電流値・ゲート電圧値・素子温度値のう
ちの少なくとも１つの条件を変えてスイッチングを行う
ことによって各条件におけるオン時の３個以上のＩＧＢ
Ｔ間の電圧分担が良好になる３個以上のＩＧＢＴの各ゲ
ート電流値を測定したデータをＲＯＭ３５に記憶してお
く点、（３）実機の実際の運転時における３個以上のＩ
ＧＢＴ４１、…４ｎのオン時における電源電圧値・負荷
電流値・ゲート電圧値・素子温度のうちの少なくとも１
つのデータに応じてＲＯＭ３５の記憶データを読み出
し、この読み出しデータに基づいて３個以上のＩＧＢＴ
間の電圧分担が良好になるように駆動する点が異なり、
その他は同じであるので図３中と同一符号を付してい
る。
【００４２】この第４実施例によれば、実際の運転時に
おけるオン時に３個以上のＩＧＢＴ間の電圧分担が良好
になるように駆動することができる。 ＜第４実施例の変形例＞第４実施例の変形例では、前記
３個以上のＩＧＢＴ４１、…４ｎのオフ時に着目し、予
めオフ時の条件を変えて３個以上のＩＧＢＴ間の電圧分
担が良好になる各ゲート電流値を測定したデータをＲＯ
Ｍ３５に記憶しておき、実際の運転時におけるオフ時の
条件を検知した出力に応じて記憶データを読み出し、こ
の読み出しデータに基づいて３個以上のＩＧＢＴ４１、
…４ｎの各ゲート電流を制御するように変更する。これ
により、実際の運転時におけるオフ時に３個以上のＩＧ
ＢＴ間の電圧分担が良好になるように駆動することがで
きる。
おけるオン時に３個以上のＩＧＢＴ間の電圧分担が良好
になるように駆動することができる。 ＜第４実施例の変形例＞第４実施例の変形例では、前記
３個以上のＩＧＢＴ４１、…４ｎのオフ時に着目し、予
めオフ時の条件を変えて３個以上のＩＧＢＴ間の電圧分
担が良好になる各ゲート電流値を測定したデータをＲＯ
Ｍ３５に記憶しておき、実際の運転時におけるオフ時の
条件を検知した出力に応じて記憶データを読み出し、こ
の読み出しデータに基づいて３個以上のＩＧＢＴ４１、
…４ｎの各ゲート電流を制御するように変更する。これ
により、実際の運転時におけるオフ時に３個以上のＩＧ
ＢＴ間の電圧分担が良好になるように駆動することがで
きる。
【００４３】
【発明の効果】上述したように本発明によれば、複数個
の電力用半導体素子を並列接続して運転する場合に素子
毎の電流バランスが良好になるように駆動し得る電圧駆
動型電力用半導体装置およびそのゲート制御方法を実現
することができる。
の電力用半導体素子を並列接続して運転する場合に素子
毎の電流バランスが良好になるように駆動し得る電圧駆
動型電力用半導体装置およびそのゲート制御方法を実現
することができる。
【００４４】また、本発明によれば、複数個の電力用半
導体素子を直列接続して運転する場合に素子毎の電圧分
担が良好になるように駆動し得る電圧駆動型電力用半導
体装置およびそのゲート制御方法を実現することができ
る。
導体素子を直列接続して運転する場合に素子毎の電圧分
担が良好になるように駆動し得る電圧駆動型電力用半導
体装置およびそのゲート制御方法を実現することができ
る。
【図１】本発明の第１実施例に係る２個のＩＧＢＴが並
列接続されてなるＩＧＢＴ装置の一例を示す回路図。
列接続されてなるＩＧＢＴ装置の一例を示す回路図。
【図２】本発明の第２実施例に係る３個以上の複数個の
ＩＧＢＴが並列接続されてなるＩＧＢＴ装置の一例を示
す回路図。
ＩＧＢＴが並列接続されてなるＩＧＢＴ装置の一例を示
す回路図。
【図３】本発明の第３実施例に係る２個のＩＧＢＴが直
列接続されてなるＩＧＢＴ装置の一例を示す回路図。
列接続されてなるＩＧＢＴ装置の一例を示す回路図。
【図４】本発明の第４実施例に係る３個以上の複数個の
ＩＧＢＴが直列接続されてなるＩＧＢＴ装置の一例を示
す回路図。
ＩＧＢＴが直列接続されてなるＩＧＢＴ装置の一例を示
す回路図。
【図５】従来の電圧駆動型電力用半導体装置の一部を示
す回路図。
す回路図。
１１、１２…ＩＧＢＴ、 １３…電源線、 １５…ＲＯＭ、 １６、１７…ゲート電流制御回路、 １８…ゲート回路、 １９…電流検出器。
Claims (8)
- 【請求項１】 並列接続された複数個の電圧駆動型電力
用半導体素子と、 前記複数個の半導体素子の各ゲート電流を対応して制御
するための複数個のゲート電流制御回路と、 前記複数個の半導体素子が組み込まれる実機において予
め前記複数個の半導体素子のオン時の電源電圧値・負荷
電流値・ゲート電圧値・素子温度値のうちの少なくとも
１つの条件を変えてスイッチングを行うことによって各
条件におけるオン時の前記複数個の半導体素子間の電流
バランスが良好になる前記複数個の半導体素子の各ゲー
ト電流値を測定したデータを記憶しておく記憶装置と、 前記実機の実際の運転時における前記複数個の半導体素
子のオン時における電源電圧値・負荷電流値・ゲート電
圧値・素子温度のうちの少なくとも１つの条件に応じて
前記記憶装置の記憶データに基づいて前記複数個の半導
体素子間の電流バランスが良好になるように前記複数個
のゲート電流制御回路をそれぞれ制御するゲート駆動回
路を具備することを特徴とする電圧駆動型電力用半導体
装置。 - 【請求項２】 並列接続された複数個の電圧駆動型電力
用半導体素子と、 前記複数個の半導体素子の各ゲート電流を対応して制御
するための複数個のゲート電流制御回路と、 前記複数個の半導体素子が組み込まれる実機において予
め前記複数個の半導体素子のオフ時の電源電圧値・負荷
電流値・ゲート電圧値・素子温度値のうちの少なくとも
１つの条件を変えてスイッチングを行うことによって各
条件におけるオン時の前記複数個の半導体素子間の電流
バランスが良好になる前記複数個の半導体素子の各ゲー
ト電流値を測定したデータを記憶しておく記憶装置と、 前記実機の実際の運転時における前記複数個の半導体素
子のオフ時における電源電圧値・負荷電流値・ゲート電
圧値・素子温度のうちの少なくとも１つの条件に応じて
前記記憶装置の記憶データに基づいて前記複数個の半導
体素子間の電流バランスが良好になるように前記複数個
のゲート電流制御回路をそれぞれ制御するゲート駆動回
路を具備することを特徴とする電圧駆動型電力用半導体
装置。 - 【請求項３】 直列接続された複数個の電圧駆動型電力
用半導体素子と、 前記複数個の半導体素子の各ゲート電流を対応して制御
するための複数個のゲート電流制御回路と、 前記複数個の半導体素子が組み込まれる実機において予
め前記複数個の半導体素子のオン時の電源電圧値・負荷
電流値・ゲート電圧値・素子温度値のうちの少なくとも
１つの条件を変えてスイッチングを行うことによって各
条件におけるオン時の前記複数個の半導体素子間の電圧
分担が良好になる前記複数個の半導体素子の各ゲート電
流値を測定したデータを記憶しておく記憶装置と、 前記実機の実際の運転時における前記複数個の半導体素
子のオン時における電源電圧値・負荷電流値・ゲート電
圧値・素子温度のうちの少なくとも１つの条件に応じて
前記記憶装置の記憶データに基づいて前記複数個の半導
体素子間の電圧分担が良好になるように前記複数個のゲ
ート電流制御回路をそれぞれ制御するゲート駆動回路を
具備することを特徴とする電圧駆動型電力用半導体装
置。 - 【請求項４】 直列接続された複数個の電圧駆動型電力
用半導体素子と、 前記複数個の半導体素子の各ゲート電流を対応して制御
するための複数個のゲート電流制御回路と、 前記複数個の半導体素子が組み込まれる実機において予
め前記複数個の半導体素子のオフ時の電源電圧値・負荷
電流値・ゲート電圧値・素子温度値のうちの少なくとも
１つの条件を変えてスイッチングを行うことによって各
条件におけるオン時の前記複数個の半導体素子間の電圧
分担が良好になる前記複数個の半導体素子の各ゲート電
流値を測定したデータを記憶しておく記憶装置と、 前記実機の実際の運転時における前記複数個の半導体素
子のオフ時における電源電圧値・負荷電流値・ゲート電
圧値・素子温度のうちの少なくとも１つの条件に応じて
前記記憶装置の記憶データに基づいて前記複数個の半導
体素子間の電圧分担が良好になるように前記複数個のゲ
ート電流制御回路をそれぞれ制御するゲート駆動回路を
具備することを特徴とする電圧駆動型電力用半導体装
置。 - 【請求項５】 並列接続された複数個の電圧駆動型電力
用半導体素子の各ゲート電流を複数個のゲート電流制御
回路により対応して制御する電圧駆動型電力用半導体装
置のゲート制御方法において、 複数個の半導体素子が組み込まれる実機において予め前
記複数個の半導体素子のオン時の電源電圧値・負荷電流
値・ゲート電圧値・素子温度値のうちの少なくとも１つ
の条件を変えてスイッチングを行うことによって各条件
におけるオン時の前記複数個の半導体素子間の電流バラ
ンスが良好になる前記複数個の半導体素子の各ゲート電
流値を測定し、測定結果のデータを記憶装置に記憶して
おくステップと、 前記実機の実際の運転時における前記複数個の半導体素
子のオン時における電源電圧値・負荷電流値・ゲート電
圧値・素子温度のうちの少なくとも１つの条件を検知
し、検知出力に応じて前記記憶装置の記憶データに基づ
いて前記複数個の半導体素子間の電流バランスが良好に
なるように前記複数個のゲート電流制御回路をそれぞれ
制御するステップを具備することを特徴とする電圧駆動
型電力用半導体装置のゲート制御方法。 - 【請求項６】 並列接続された複数個の電圧駆動型電力
用半導体素子の各ゲート電流を複数個のゲート電流制御
回路により対応して制御する電圧駆動型電力用半導体装
置のゲート制御方法において、 複数個の半導体素子が組み込まれる実機において予め前
記複数個の半導体素子のオン時の電源電圧値・負荷電流
値・ゲート電圧値・素子温度値のうちの少なくとも１つ
の条件を変えてスイッチングを行うことによって各条件
におけるオフ時の前記複数個の半導体素子間の電流バラ
ンスが良好になる前記複数個の半導体素子の各ゲート電
流値を測定し、測定結果のデータを記憶装置に記憶して
おくステップと、 前記実機の実際の運転時における前記複数個の半導体素
子のオフ時における電源電圧値・負荷電流値・ゲート電
圧値・素子温度のうちの少なくとも１つの条件を検知
し、検知出力に応じて前記記憶装置の記憶データに基づ
いて前記複数個の半導体素子間の電流バランスが良好に
なるように前記複数個のゲート電流制御回路をそれぞれ
制御するステップを具備することを特徴とする電圧駆動
型電力用半導体装置のゲート制御方法。 - 【請求項７】 直列接続された複数個の電圧駆動型電力
用半導体素子の各ゲート電流を複数個のゲート電流制御
回路により対応して制御する電圧駆動型電力用半導体装
置のゲート制御方法において、 複数個の半導体素子が組み込まれる実機において予め前
記複数個の半導体素子のオン時の電源電圧値・負荷電流
値・ゲート電圧値・素子温度値のうちの少なくとも１つ
の条件を変えてスイッチングを行うことによって各条件
におけるオン時の前記複数個の半導体素子間の電圧分担
が良好になる前記複数個の半導体素子の各ゲート電流値
を測定し、測定結果のデータを記憶装置に記憶しておく
ステップと、 前記実機の実際の運転時における前記複数個の半導体素
子のオン時における電源電圧値・負荷電流値・ゲート電
圧値・素子温度のうちの少なくとも１つの条件を検知
し、検知出力に応じて前記記憶装置の記憶データに基づ
いて前記複数個の半導体素子間の電圧分担が良好になる
ように前記複数個のゲート電流制御回路をそれぞれ制御
するステップを具備することを特徴とする電圧駆動型電
力用半導体装置のゲート制御方法。 - 【請求項８】 直列接続された複数個の電圧駆動型電力
用半導体素子の各ゲート電流を複数個のゲート電流制御
回路により対応して制御する電圧駆動型電力用半導体装
置のゲート制御方法において、 複数個の半導体素子が組み込まれる実機において予め前
記複数個の半導体素子のオフ時の電源電圧値・負荷電流
値・ゲート電圧値・素子温度値のうちの少なくとも１つ
の条件を変えてスイッチングを行うことによって各条件
におけるオン時の前記複数個の半導体素子間の電圧分担
が良好になる前記複数個の半導体素子の各ゲート電流値
を測定し、測定結果のデータを記憶装置に記憶しておく
ステップと、 前記実機の実際の運転時における前記複数個の半導体素
子のオフ時における電源電圧値・負荷電流値・ゲート電
圧値・素子温度のうちの少なくとも１つの条件を検知
し、検知出力に応じて前記記憶装置の記憶データに基づ
いて前記複数個の半導体素子間の電圧分担が良好になる
ように前記複数個のゲート電流制御回路をそれぞれ制御
するステップを具備することを特徴とする電圧駆動型電
力用半導体装置のゲート制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10031401A JPH11235015A (ja) | 1998-02-13 | 1998-02-13 | 電圧駆動型電力用半導体装置およびそのゲート制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10031401A JPH11235015A (ja) | 1998-02-13 | 1998-02-13 | 電圧駆動型電力用半導体装置およびそのゲート制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11235015A true JPH11235015A (ja) | 1999-08-27 |
Family
ID=12330247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10031401A Pending JPH11235015A (ja) | 1998-02-13 | 1998-02-13 | 電圧駆動型電力用半導体装置およびそのゲート制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11235015A (ja) |
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2063521A1 (de) | 2007-11-20 | 2009-05-27 | ELMOS Semiconductor AG | Vorrichtung zum Treiben einer Last |
| JP2011151266A (ja) * | 2010-01-22 | 2011-08-04 | Denso Corp | 半導体装置 |
| JP2012085131A (ja) * | 2010-10-13 | 2012-04-26 | Fuji Electric Co Ltd | センス機能付きパワー半導体デバイス |
| CN103199679A (zh) * | 2013-04-18 | 2013-07-10 | 电子科技大学 | 绝缘栅双极型晶体管均流输出电路 |
| JP2013183283A (ja) * | 2012-03-01 | 2013-09-12 | Nec Computertechno Ltd | 過電流保護回路及び過電流保護方法 |
| US8598942B2 (en) | 2011-07-06 | 2013-12-03 | Fuji Electric Co., Ltd. | Current correction circuit for power semiconductor device and current correction method |
| US8644038B2 (en) | 2010-10-22 | 2014-02-04 | Fuji Electric Co., Ltd. | Current detection circuit for a power semiconductor device |
| US8659864B2 (en) | 2010-10-08 | 2014-02-25 | Fuji Electric Co., Ltd. | Power semiconductor device current detector circuit and detection method |
| WO2014069146A1 (ja) * | 2012-11-01 | 2014-05-08 | 富士電機株式会社 | 絶縁ゲート型半導体素子の駆動装置 |
| CN105846658A (zh) * | 2016-03-23 | 2016-08-10 | 西安交通大学 | 一种igbt并联静态均流电路 |
| US9608622B2 (en) | 2013-07-03 | 2017-03-28 | Fuji Electric Co., Ltd. | Drive device for insulated-gate semiconductor element, and power converter |
| JP2018082587A (ja) * | 2016-11-18 | 2018-05-24 | 株式会社日立製作所 | 電力変換装置及びパワー半導体素子制御方法 |
| JP2018093684A (ja) * | 2016-12-07 | 2018-06-14 | ルネサスエレクトロニクス株式会社 | 半導体装置および電力変換装置 |
| CN108183656A (zh) * | 2016-12-08 | 2018-06-19 | 福特全球技术公司 | 具有温度补偿的栅极驱动器的自平衡并联功率器件 |
| JP2018148689A (ja) * | 2017-03-06 | 2018-09-20 | 株式会社デンソー | 電力変換器制御装置 |
| JPWO2017221292A1 (ja) * | 2016-06-20 | 2018-09-20 | 三菱電機株式会社 | 並列駆動回路 |
| JP2019004558A (ja) * | 2017-06-13 | 2019-01-10 | 株式会社日立製作所 | 電力変換ユニットの駆動回路および駆動方法、電力変換ユニット、並びに電力変換装置 |
| JP2019029763A (ja) * | 2017-07-27 | 2019-02-21 | 国立大学法人 大分大学 | スイッチング回路 |
| US10692860B2 (en) | 2017-12-26 | 2020-06-23 | Hitachi, Ltd. | Power module and power converter |
| JP2021110727A (ja) * | 2019-12-31 | 2021-08-02 | 致茂電子股▲分▼有限公司Chroma Ate Inc. | 電子負荷装置 |
| DE112017007206B4 (de) | 2017-03-08 | 2024-12-24 | Mitsubishi Electric Corporation | Hauptumwandlungsschaltung, Leistungsumwandlungsvorrichtung und sich bewegender Körper |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57145570A (en) * | 1981-01-30 | 1982-09-08 | Toshiba Corp | Detection of abnormal photothyristor in converting unit |
| JPH0767320A (ja) * | 1993-08-25 | 1995-03-10 | Toshiba Fa Syst Eng Kk | 電力素子の駆動回路 |
| JPH09172359A (ja) * | 1995-12-19 | 1997-06-30 | Toshiba Corp | 電圧駆動形半導体スイッチング素子のゲート回路 |
| JPH09510334A (ja) * | 1994-03-15 | 1997-10-14 | シーメンス アクチエンゲゼルシヤフト | 直列接続されたゲート制御される半導体の電圧配分の均等化のための方法および装置 |
| JPH1023744A (ja) * | 1996-07-02 | 1998-01-23 | Toshiba Corp | 電力変換器及びその制御装置 |
-
1998
- 1998-02-13 JP JP10031401A patent/JPH11235015A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57145570A (en) * | 1981-01-30 | 1982-09-08 | Toshiba Corp | Detection of abnormal photothyristor in converting unit |
| JPH0767320A (ja) * | 1993-08-25 | 1995-03-10 | Toshiba Fa Syst Eng Kk | 電力素子の駆動回路 |
| JPH09510334A (ja) * | 1994-03-15 | 1997-10-14 | シーメンス アクチエンゲゼルシヤフト | 直列接続されたゲート制御される半導体の電圧配分の均等化のための方法および装置 |
| JPH09172359A (ja) * | 1995-12-19 | 1997-06-30 | Toshiba Corp | 電圧駆動形半導体スイッチング素子のゲート回路 |
| JPH1023744A (ja) * | 1996-07-02 | 1998-01-23 | Toshiba Corp | 電力変換器及びその制御装置 |
Cited By (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2063521A1 (de) | 2007-11-20 | 2009-05-27 | ELMOS Semiconductor AG | Vorrichtung zum Treiben einer Last |
| JP2011151266A (ja) * | 2010-01-22 | 2011-08-04 | Denso Corp | 半導体装置 |
| US8659864B2 (en) | 2010-10-08 | 2014-02-25 | Fuji Electric Co., Ltd. | Power semiconductor device current detector circuit and detection method |
| JP2012085131A (ja) * | 2010-10-13 | 2012-04-26 | Fuji Electric Co Ltd | センス機能付きパワー半導体デバイス |
| US8644038B2 (en) | 2010-10-22 | 2014-02-04 | Fuji Electric Co., Ltd. | Current detection circuit for a power semiconductor device |
| US8598942B2 (en) | 2011-07-06 | 2013-12-03 | Fuji Electric Co., Ltd. | Current correction circuit for power semiconductor device and current correction method |
| JP2013183283A (ja) * | 2012-03-01 | 2013-09-12 | Nec Computertechno Ltd | 過電流保護回路及び過電流保護方法 |
| WO2014069146A1 (ja) * | 2012-11-01 | 2014-05-08 | 富士電機株式会社 | 絶縁ゲート型半導体素子の駆動装置 |
| US9356580B2 (en) | 2012-11-01 | 2016-05-31 | Fuji Electric Co., Ltd. | Insulated gate semiconductor element drive device |
| DE112013005247B4 (de) * | 2012-11-01 | 2024-07-11 | Fuji Electric Co., Ltd. | Ansteuervorrichtung für Halbleiterelemente mit isolierter Gate-Elektrode |
| CN103199679A (zh) * | 2013-04-18 | 2013-07-10 | 电子科技大学 | 绝缘栅双极型晶体管均流输出电路 |
| CN103199679B (zh) * | 2013-04-18 | 2015-04-15 | 电子科技大学 | 绝缘栅双极型晶体管均流输出电路 |
| US9608622B2 (en) | 2013-07-03 | 2017-03-28 | Fuji Electric Co., Ltd. | Drive device for insulated-gate semiconductor element, and power converter |
| CN105846658B (zh) * | 2016-03-23 | 2018-07-17 | 西安交通大学 | 一种igbt并联静态均流电路 |
| CN105846658A (zh) * | 2016-03-23 | 2016-08-10 | 西安交通大学 | 一种igbt并联静态均流电路 |
| JPWO2017221292A1 (ja) * | 2016-06-20 | 2018-09-20 | 三菱電機株式会社 | 並列駆動回路 |
| JP2018082587A (ja) * | 2016-11-18 | 2018-05-24 | 株式会社日立製作所 | 電力変換装置及びパワー半導体素子制御方法 |
| JP2018093684A (ja) * | 2016-12-07 | 2018-06-14 | ルネサスエレクトロニクス株式会社 | 半導体装置および電力変換装置 |
| CN108183656B (zh) * | 2016-12-08 | 2023-12-22 | 福特全球技术公司 | 动力传动系统和控制并联功率开关的方法 |
| CN108183656A (zh) * | 2016-12-08 | 2018-06-19 | 福特全球技术公司 | 具有温度补偿的栅极驱动器的自平衡并联功率器件 |
| JP2018148689A (ja) * | 2017-03-06 | 2018-09-20 | 株式会社デンソー | 電力変換器制御装置 |
| DE112017007206B4 (de) | 2017-03-08 | 2024-12-24 | Mitsubishi Electric Corporation | Hauptumwandlungsschaltung, Leistungsumwandlungsvorrichtung und sich bewegender Körper |
| JP2019004558A (ja) * | 2017-06-13 | 2019-01-10 | 株式会社日立製作所 | 電力変換ユニットの駆動回路および駆動方法、電力変換ユニット、並びに電力変換装置 |
| JP2019029763A (ja) * | 2017-07-27 | 2019-02-21 | 国立大学法人 大分大学 | スイッチング回路 |
| DE102018131999B4 (de) | 2017-12-26 | 2022-12-22 | Hitachi, Ltd. | Leistungsmodul und leistungwandler |
| US10692860B2 (en) | 2017-12-26 | 2020-06-23 | Hitachi, Ltd. | Power module and power converter |
| JP2021110727A (ja) * | 2019-12-31 | 2021-08-02 | 致茂電子股▲分▼有限公司Chroma Ate Inc. | 電子負荷装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8351231B2 (en) | Power conversion device | |
| US8089780B2 (en) | Semiconductor switch and power conversion system provided with semiconductor switch | |
| US7746158B2 (en) | Driving device of voltage drive type semiconductor device | |
| KR930008464B1 (ko) | 고효율 브리지형 파워 콘버터 | |
| US12132472B2 (en) | Drive control device for power semiconductor element, and power module | |
| US6226192B1 (en) | Three-level neutral point clamping type inverter circuit | |
| US11652399B2 (en) | Miller clamp protection circuit, driving circuit, driving chip and intelligent IGBT module | |
| JP2010283973A (ja) | パワースイッチング素子の駆動装置 | |
| CN112787489B (zh) | 半导体装置的驱动装置及驱动方法和电力变换装置 | |
| AU2014297873A1 (en) | Semiconductor device and power conversion device | |
| JP4204534B2 (ja) | 電力変換装置 | |
| JP2003218675A5 (ja) | ||
| JP2006141167A (ja) | 電力変換装置 | |
| JP2009148077A (ja) | 電圧駆動型半導体モジュール及びこれを用いた電力変換器 | |
| JP3421544B2 (ja) | 半導体モジュール | |
| JP7132099B2 (ja) | 電力変換装置 | |
| JP7595785B2 (ja) | 電力用半導体素子の駆動回路、電力用半導体モジュール、および電力変換装置 | |
| CN111354721B (zh) | 半导体装置 | |
| CN114079446A (zh) | 开关装置及用于制造开关装置的方法 | |
| CN115224963B (zh) | 半导体模块 | |
| JP4697025B2 (ja) | 電力用半導体モジュール | |
| CN121079888A (zh) | 驱动电路 | |
| JP2005175054A (ja) | 半導体装置及びその製造方法 | |
| JP2002017080A (ja) | 電力用半導体装置 | |
| JPH09130217A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040330 |