JPH0951240A - Amplifier circuit and bar code reader using it - Google Patents
Amplifier circuit and bar code reader using itInfo
- Publication number
- JPH0951240A JPH0951240A JP7202978A JP20297895A JPH0951240A JP H0951240 A JPH0951240 A JP H0951240A JP 7202978 A JP7202978 A JP 7202978A JP 20297895 A JP20297895 A JP 20297895A JP H0951240 A JPH0951240 A JP H0951240A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input terminal
- inverting input
- operational amplifier
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、増幅回路およびそ
れを用いたバーコード読取装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an amplifier circuit and a bar code reader using the amplifier circuit.
【０００２】[0002]
【従来の技術】通常の電子機器においては、アナログ回
路は±１５Ｖ、±１２Ｖ、＋１５Ｖまたは＋１２Ｖの電
源電圧で動作し、デジタル回路は＋５Ｖまたは＋３Ｖの
電源電圧で動作する。そのため、ユーザがアナログ回路
用の電源電圧およびデジタル回路用の電源電圧の２種類
を用意するか、あるいは１つの電源電圧から２種類の電
源電圧を供給するためにＤＣ−ＤＣコンバータ（直流−
直流変換器）やＡＣ−ＤＣコンバータ（交流−直流変換
器）を設ける必要があった。2. Description of the Related Art In a typical electronic device, an analog circuit operates with a power supply voltage of ± 15V, ± 12V, + 15V or + 12V, and a digital circuit operates with a power supply voltage of + 5V or + 3V. Therefore, a user prepares two kinds of power supply voltage for an analog circuit and a power supply voltage for a digital circuit, or a DC-DC converter (DC-DC converter) for supplying two kinds of power supply voltage from one power supply voltage.
It was necessary to provide a DC converter) and an AC-DC converter (AC-DC converter).
【０００３】一方、電子機器の小型化を図るためには、
ＤＣ−ＤＣコンバータやＡＣ−ＤＣコンバータを不要と
することが望ましい。そのためには、アナログ回路もデ
ジタル回路と同様に低い電源電圧で動作させることが必
要となる。また、アナログ回路を低い電源電圧で動作さ
せることにより発熱が少なくなり、かつ消費電力も少な
くなる。On the other hand, in order to miniaturize electronic equipment,
It is desirable to eliminate the need for a DC-DC converter or an AC-DC converter. For that purpose, it is necessary to operate the analog circuit with a low power supply voltage as well as the digital circuit. Further, by operating the analog circuit at a low power supply voltage, heat generation is reduced and power consumption is reduced.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、アナロ
グ回路を低い電源電圧で動作させると、増幅回路のダイ
ナミックレンジが小さくなる。これにより、後述するよ
うな問題が発生する。However, when the analog circuit is operated with a low power supply voltage, the dynamic range of the amplifier circuit becomes small. This causes a problem as described below.
【０００５】デジタル回路およびアナログ回路を含む電
子機器の１つとしてバーコード読取装置がある。バーコ
ード読取装置では、投光部によりバーコードに光を照射
し、受光部でその反射光を受光し、受光部の出力信号を
増幅回路で増幅した後、増幅された信号を二値化し、そ
の二値化データを解析することによりバーコード情報を
読み取る。There is a bar code reader as one of electronic devices including a digital circuit and an analog circuit. In the bar code reader, the light projecting unit irradiates the bar code with light, the light receiving unit receives the reflected light, the output signal of the light receiving unit is amplified by the amplifier circuit, and the amplified signal is binarized. Bar code information is read by analyzing the binarized data.
【０００６】このようなバーコード読取装置において
も、小型化を進める上でアナログ回路を低い電源電圧で
動作させた場合、同様に、増幅回路のダイナミックレン
ジが小さくなることによる問題が発生する。ここで、バ
ーコード読取装置を例にとって増幅回路のダイナミック
レンジが小さくなることによる問題を説明する。Even in such a bar code reader, when the analog circuit is operated at a low power supply voltage in order to reduce the size, similarly, there arises a problem that the dynamic range of the amplifier circuit becomes small. Here, the problem caused by the reduction of the dynamic range of the amplifier circuit will be described by taking a bar code reader as an example.
【０００７】図７は従来のバーコード読取装置に用いら
れる増幅回路の一例を示す回路図である。入力端子Ｉ１
には、受光部の出力信号が入力電圧Ｖｉとして与えられ
る。この入力端子Ｉ１は、カップリングコンデンサＣ１
および抵抗Ｒ１を介して演算増幅器ＯＰの反転入力端子
に接続されている。カップリングコンデンサＣ１は、外
乱光の影響による直流成分を除去するために設けられて
いる。演算増幅器ＯＰの出力端子Ｏ１は、抵抗Ｒ２を介
して反転入力端子に接続されている。FIG. 7 is a circuit diagram showing an example of an amplifier circuit used in a conventional bar code reader. Input terminal I1
Is supplied with the output signal of the light receiving section as the input voltage Vi. This input terminal I1 is a coupling capacitor C1.
And the resistor R1 to be connected to the inverting input terminal of the operational amplifier OP. The coupling capacitor C1 is provided to remove a DC component due to the influence of ambient light. The output terminal O1 of the operational amplifier OP is connected to the inverting input terminal via the resistor R2.
【０００８】演算増幅器ＯＰの非反転入力端子はノード
ｎ１に接続されている。ノードｎ１には、所定の電圧Ｖ
ｒを抵抗Ｒ３，Ｒ４により分圧した電圧が与えられる。
ノードｎ１と接地電位との間にはコンデンサＣ２が接続
されている。The non-inverting input terminal of the operational amplifier OP is connected to the node n1. A predetermined voltage V is applied to the node n1.
A voltage obtained by dividing r by resistors R3 and R4 is applied.
A capacitor C2 is connected between the node n1 and the ground potential.
【０００９】図７の増幅回路は反転増幅器として働き、
入力電圧Ｖｉが線型的に増幅されて位相が反転した出力
電圧Ｖｏが得られる。抵抗Ｒ１の抵抗値をＲ1 とし、抵
抗Ｒ２の抵抗値をＲ2 とすると、増幅度はＲ2 ／Ｒ1 で
表される。The amplifier circuit of FIG. 7 functions as an inverting amplifier,
The input voltage Vi is linearly amplified to obtain the output voltage Vo whose phase is inverted. When the resistance value of the resistor R1 and R 1, the resistance value of the resistor R2 and R 2, the amplification degree is represented by R 2 / R 1.
【００１０】ここで、図９〜図１１の波形図を参照しな
がら図７の増幅回路を低い電源電圧（例えば５Ｖ）で動
作させた場合の問題点を説明する。なお、図８に示すよ
うに、バーコードラベル１００のバーコード１０１の両
側には、余白部分からなるマージン１０２，１０３が設
けられている。Here, the problems when the amplifier circuit of FIG. 7 is operated at a low power supply voltage (for example, 5 V) will be described with reference to the waveform diagrams of FIGS. 9 to 11. Note that, as shown in FIG. 8, margins 102 and 103 made up of margins are provided on both sides of the barcode 101 of the barcode label 100.
【００１１】図９は図７の増幅回路に与えられる入力電
圧Ｖｉの波形図である。図７の増幅回路の演算増幅器Ｏ
Ｐを低い電源電圧で動作させると、ダイナミックレンジ
が小さくなるため、出力端子Ｏ１から出力される出力電
圧Ｖｏに飽和が起こりやすくなる。特に、バーコード読
取装置とバーコードとの間の距離を短くした場合、受光
量が多くなるため、図１０に示すように、出力電圧Ｖｏ
が飽和する。FIG. 9 is a waveform diagram of the input voltage Vi applied to the amplifier circuit of FIG. Operational amplifier O of the amplifier circuit of FIG.
When P is operated with a low power supply voltage, the dynamic range becomes small, and thus the output voltage Vo output from the output terminal O1 is likely to be saturated. In particular, when the distance between the bar code reading device and the bar code is shortened, the amount of received light increases, so that the output voltage Vo as shown in FIG.
Is saturated.
【００１２】また、バーコード読取装置とバーコードと
の間の距離を長くした場合でも、カップリングコンデン
サＣ１および抵抗Ｒ１からなる微分回路の周波数特性に
より、図１１に示すように、出力電圧Ｖｏの波形にうね
りが発生し、電源電圧が低い場合には、出力電圧Ｖｏの
一部が飽和する。Even when the distance between the bar code reader and the bar code is increased, the frequency characteristic of the differentiation circuit composed of the coupling capacitor C1 and the resistor R1 causes the output voltage Vo to change as shown in FIG. When undulation occurs in the waveform and the power supply voltage is low, part of the output voltage Vo is saturated.
【００１３】上記の結果、受光部により得られた信号を
正確に二値化することが困難となり、バーコードを正確
に読み取ることができない。本発明の目的は、低い電源
電圧で動作させた場合でもダイナミックレンジを有効に
活用することができ、出力電圧の飽和が発生しにくい増
幅回路およびそれを用いた場合はバーコード読取装置を
提供することである。As a result of the above, it becomes difficult to accurately binarize the signal obtained by the light receiving section, and the bar code cannot be read accurately. An object of the present invention is to provide an amplifier circuit that can effectively utilize the dynamic range even when operated with a low power supply voltage, and that does not easily cause saturation of the output voltage, and a bar code reader when the amplifier circuit is used. That is.
【００１４】[0014]
【課題を解決するための手段および発明の効果】第１の
発明に係る増幅回路は、演算増幅器の反転入力端子に第
１の抵抗手段を介して入力電圧が与えられ、演算増幅器
の出力端子と反転入力端子との間に第２の抵抗手段が接
続され、演算増幅器の非反転入力端子に所定の電位が供
給される増幅回路において、演算増幅器の出力端子と反
転入力端子との間に、互いに逆並列に接続された少なく
とも２つのｐｎ接合素子からなる第１の回路と第３の抵
抗手段とを直列に接続するとともに、第１の回路と第３
の抵抗手段との間の接続点に容量手段を接続したもので
ある。In the amplifier circuit according to the first aspect of the invention, the input voltage is applied to the inverting input terminal of the operational amplifier via the first resistance means, and the output terminal of the operational amplifier is provided. In the amplifier circuit in which the second resistance means is connected between the inverting input terminal and the non-inverting input terminal of the operational amplifier, a predetermined potential is supplied, and the output terminal and the inverting input terminal of the operational amplifier are connected to each other. The first circuit composed of at least two pn junction elements connected in antiparallel and the third resistance means are connected in series, and the first circuit and the third circuit are connected.
The capacitance means is connected to the connection point between the resistance means and the resistance means.
【００１５】なお、互いに逆並列とは、一方の素子のア
ノードと他方の素子のカソードとを接続し、かつ一方の
素子のカソードと他方の素子のアノードとを接続するこ
とをいう。The antiparallel to each other means that the anode of one element is connected to the cathode of the other element, and the cathode of one element is connected to the anode of the other element.
【００１６】第２の発明に係る増幅回路は、第１の発明
に係る増幅回路の構成において、演算増幅器の出力端子
と反転入力端子との間に、互いに逆並列に接続された少
なくとも２つのｐｎ接合素子からなる第２の回路と第４
の抵抗手段とを直列に接続したものである。An amplifier circuit according to a second aspect of the present invention is the amplifier circuit according to the first aspect of the present invention, wherein at least two pns connected in antiparallel to each other are provided between the output terminal and the inverting input terminal of the operational amplifier. Second circuit and fourth circuit consisting of junction elements
Is connected in series.
【００１７】第３の発明に係る増幅回路は、第１または
第２の発明に係る増幅回路の構成において、第１の回路
の少なくとも２つのｐｎ接合素子がダイオードからなる
ものである。An amplifier circuit according to a third aspect of the present invention is the amplifier circuit according to the first or second aspect of the present invention, wherein at least two pn junction elements of the first circuit are diodes.
【００１８】第１〜第３の発明に係る増幅回路において
は、入力電圧に直流レベルの急激な変化、すなわち波形
のうねりが発生すると、第１の回路のｐｎ接合素子に電
流が流れ、容量手段が充電される。このとき、容量手段
の電圧の位相は演算増幅器の反転入力端子に与えられる
入力電圧の位相と逆になっている。容量手段に蓄積され
た電荷が放電されるまでの間、第３の抵抗手段を介して
演算増幅器の反転入力端子に容量手段の電圧が加算され
る。それにより、入力電圧における波形のうねりが容量
手段の電圧により相殺され、出力電圧における波形のう
ねりが抑制される。したがって、ダイナミックレンジを
有効に活用することができ、出力電圧の飽和が発生しに
くくなる。その結果、電子機器のアナログ回路を低い電
源電圧で動作させることが可能となり、電子機器の小型
化および低消費電力化を図ることができる。In the amplifier circuits according to the first to third aspects of the present invention, when a sudden change in the DC level occurs in the input voltage, that is, when the waveform waviness occurs, a current flows through the pn junction element of the first circuit, and the capacitance means. Is charged. At this time, the phase of the voltage of the capacitance means is opposite to the phase of the input voltage applied to the inverting input terminal of the operational amplifier. Until the charge accumulated in the capacitance means is discharged, the voltage of the capacitance means is added to the inverting input terminal of the operational amplifier via the third resistance means. As a result, the waveform waviness in the input voltage is canceled by the voltage of the capacitive means, and the waveform waviness in the output voltage is suppressed. Therefore, the dynamic range can be effectively utilized, and the saturation of the output voltage hardly occurs. As a result, the analog circuit of the electronic device can be operated with a low power supply voltage, and the electronic device can be downsized and the power consumption can be reduced.
【００１９】特に、第２の発明に係る増幅回路において
は、演算増幅器の出力電圧のレベルが大きくなるにつれ
て、第２の回路のｐｎ接合素子に徐々に電流が流れる。
それにより、演算増幅器の出力端子と反転入力端子との
間の抵抗値が小さくなり、増幅回路の利得が徐々に減少
する。その結果、出力電圧のレベルの増大が抑制され、
飽和が防止される。Particularly, in the amplifier circuit according to the second aspect of the invention, as the level of the output voltage of the operational amplifier increases, a current gradually flows through the pn junction element of the second circuit.
As a result, the resistance value between the output terminal and the inverting input terminal of the operational amplifier decreases, and the gain of the amplifier circuit gradually decreases. As a result, the increase in the output voltage level is suppressed,
Saturation is prevented.
【００２０】第４の発明に係る増幅回路は、演算増幅器
の反転入力端子に第１の抵抗手段を介して入力電圧が与
えられ、演算増幅器の出力端子と反転入力端子との間に
第２の抵抗手段が接続され、演算増幅器の非反転入力端
子に所定の電位が供給される増幅回路において、第１の
抵抗手段の電圧入力端と演算増幅器の非反転入力端子と
の間に、互いに逆並列に接続された少なくとも２つのｐ
ｎ接合素子からなる第１の回路を接続するとともに、非
反転入力端子に容量手段を接続したものである。In the amplifier circuit according to the fourth aspect of the invention, the input voltage is applied to the inverting input terminal of the operational amplifier via the first resistance means, and the second voltage is provided between the output terminal and the inverting input terminal of the operational amplifier. In an amplifier circuit to which a resistance means is connected and a predetermined potential is supplied to a non-inverting input terminal of an operational amplifier, anti-parallel to each other is provided between a voltage input terminal of the first resistance means and a non-inverting input terminal of the operational amplifier. At least two p connected to
The first circuit composed of an n-junction element is connected, and the capacitance means is connected to the non-inverting input terminal.
【００２１】なお、演算増幅器の非反転入力端子に供給
される所定の電位は、所定の電圧を抵抗手段により分圧
することにより得られてもよい。第５の発明に係る増幅
回路は、第４の発明に係る増幅回路の構成において、演
算増幅器の出力端子と反転入力端子との間に、互いに逆
並列に接続された少なくとも２つのｐｎ接合素子からな
る第２の回路と第４の抵抗手段とを直列に接続したもの
である。The predetermined potential supplied to the non-inverting input terminal of the operational amplifier may be obtained by dividing the predetermined voltage by the resistance means. An amplifier circuit according to a fifth aspect of the present invention is the amplifier circuit according to the fourth aspect, wherein at least two pn junction elements connected in antiparallel to each other are provided between the output terminal and the inverting input terminal of the operational amplifier. The second circuit and the fourth resistance means are connected in series.
【００２２】第６の発明に係る増幅回路は、第４または
第５の発明に係る増幅回路の構成において、第１の回路
の少なくとも２つのｐｎ接合素子がダイオードからなる
ものである。According to a sixth aspect of the present invention, in the amplifier circuit according to the fourth or fifth aspect of the invention, at least two pn junction elements of the first circuit are diodes.
【００２３】第４〜第６の発明に係る増幅回路において
は、入力電圧に波形のうねりが発生すると、第１の回路
のｐｎ接合素子に電流が流れ、容量手段が充電される。
それにより、演算増幅器の非反転入力端子に入力される
電圧のレベルが反転入力端子に与えられる入力電圧のレ
ベルと同様に変化する。そのため、反転入力端子に与え
られる入力電圧における波形のうねりが非反転入力端子
に入力される電圧により相殺され、出力電圧における波
形のうねりが抑制される。したがって、ダイナミックレ
ンジを有効に活用することができ、出力電圧の飽和が発
生しにくくなる。その結果、電子機器のアナログ回路を
低い電源電圧で動作させることが可能となり、電子機器
の小型化および低消費電力化を図ることができる。In the amplifier circuits according to the fourth to sixth aspects of the present invention, when a waveform undulation occurs in the input voltage, a current flows through the pn junction element of the first circuit and the capacitance means is charged.
As a result, the level of the voltage input to the non-inverting input terminal of the operational amplifier changes similarly to the level of the input voltage applied to the inverting input terminal. Therefore, the waviness of the waveform at the input voltage applied to the inverting input terminal is canceled by the voltage input to the non-inverting input terminal, and the waviness of the waveform at the output voltage is suppressed. Therefore, the dynamic range can be effectively utilized, and the saturation of the output voltage hardly occurs. As a result, the analog circuit of the electronic device can be operated with a low power supply voltage, and the electronic device can be downsized and the power consumption can be reduced.
【００２４】特に、第５の発明に係る増幅回路において
は、演算増幅器の出力電圧のレベルが大きくなるにつれ
て、第２の回路のｐｎ接合素子に徐々に電流が流れる。
それにより、演算増幅器の出力端子と反転入力端子との
間の抵抗値が小さくなり、増幅回路の利得が徐々に減少
する。その結果、出力電圧のレベルの増大が抑制され、
飽和が防止される。Particularly, in the amplifier circuit according to the fifth aspect of the invention, as the level of the output voltage of the operational amplifier increases, a current gradually flows through the pn junction element of the second circuit.
As a result, the resistance value between the output terminal and the inverting input terminal of the operational amplifier decreases, and the gain of the amplifier circuit gradually decreases. As a result, the increase in the output voltage level is suppressed,
Saturation is prevented.
【００２５】第７の発明に係るバーコード読取装置は、
読取対象となるバーコードに光を照射する投光手段と、
投光手段により光が照射されたバーコードからの反射光
を受光して電気信号に変換する受光手段と、受光手段の
出力信号を増幅する第１、第２、第３、第４、第５また
は第６の発明に係る増幅回路と、増幅回路の出力信号を
二値化データに変換する二値化手段と、二値化手段によ
り得られた二値化データを解析してバーコード情報を読
み取る解析手段とを備えたものである。A bar code reader according to the seventh invention is
A light projecting unit that irradiates the barcode to be read with light.
Light receiving means for receiving the reflected light from the bar code illuminated by the light emitting means and converting it into an electric signal, and first, second, third, fourth and fifth amplifying the output signal of the light receiving means. Alternatively, the amplifier circuit according to the sixth aspect of the present invention, the binarizing means for converting the output signal of the amplifier circuit into binarized data, and the binarized data obtained by the binarizing means are analyzed to obtain barcode information. And an analysis means for reading.
【００２６】第７の発明に係るバーコード読取装置にお
いては、第１、第２、第３、第４、第５または第６の発
明に係る増幅回路が用いられているので、増幅回路の出
力電圧に波形のうねりが生じることが防止され、ダイナ
ミックレンジを有効に活用することができる。そのた
め、バーコード読取装置のアナログ回路を低い電源電圧
で動作させた場合でも、バーコードを正確に読み取るこ
とが可能となる。その結果、バーコード読取装置の小型
化および低消費電力化を図ることができる。In the bar code reader according to the seventh aspect of the invention, since the amplifier circuit according to the first, second, third, fourth, fifth or sixth aspect of the invention is used, the output of the amplifier circuit It is possible to prevent the undulation of the waveform of the voltage and effectively utilize the dynamic range. Therefore, even if the analog circuit of the barcode reading device is operated at a low power supply voltage, it is possible to read the barcode accurately. As a result, it is possible to reduce the size and power consumption of the barcode reading device.
【００２７】[0027]
【発明の実施の形態】図１は本発明の一実施例によるバ
ーコード読取装置の構成を示すブロック図である。図１
において、ワンチップマイクロコンピュータ１は、ＣＰ
Ｕ（中央演算処理装置）２、ＲＯＭ（リードオンリメモ
リ）３、ＲＡＭ（ランダムアクセスメモリ）４、タイマ
５、入出力インタフェース６およびシリアル通信インタ
フェース７を含む。1 is a block diagram showing the configuration of a bar code reader according to an embodiment of the present invention. FIG.
In the one-chip microcomputer 1, the CP
It includes a U (central processing unit) 2, a ROM (read only memory) 3, a RAM (random access memory) 4, a timer 5, an input / output interface 6 and a serial communication interface 7.
【００２８】レーザ点灯回路８およびモータドライバ１
１は、入出力インタフェース６を介してＣＰＵ２により
制御される。レーザ点灯回路８は、レーザ発光部９を駆
動する。それにより、レーザ発光部９から出射されたレ
ーザ光がポリゴンミラー１０に照射される。モータドラ
イバ１１はモータ（図示せず）を駆動し、ポリゴンミラ
ー１０を回転させる。それにより、ポリゴンミラー１０
により反射されたレーザ光がバーコードラベル１００の
一端から他端まで走査される。Laser lighting circuit 8 and motor driver 1
1 is controlled by the CPU 2 via the input / output interface 6. The laser lighting circuit 8 drives the laser emitting section 9. As a result, the polygon mirror 10 is irradiated with the laser light emitted from the laser emitting section 9. The motor driver 11 drives a motor (not shown) to rotate the polygon mirror 10. Thereby, the polygon mirror 10
The laser beam reflected by is scanned from one end to the other end of the barcode label 100.
【００２９】バーコードラベル１００からの反射光は受
光レンズ１２を通してフォトダイオードからなる受光素
子１３により受光される。受光素子１３は、受光した光
を電流に変換する。Ｉ−Ｖ変換回路（電流−電圧変換回
路）１４は、受光素子１３から出力される電流を電圧に
変換し、ゲイン調整回路１５を介して後述する増幅回路
１６に与える。The reflected light from the bar code label 100 is received by the light receiving element 13 formed of a photodiode through the light receiving lens 12. The light receiving element 13 converts the received light into an electric current. The IV conversion circuit (current-voltage conversion circuit) 14 converts the current output from the light receiving element 13 into a voltage, and supplies the voltage to an amplifier circuit 16 described later via a gain adjustment circuit 15.
【００３０】増幅回路１６は入力電圧を増幅して二値化
回路１７に出力する。二値化回路１７は、増幅された電
圧を二値化信号に変換する。タイマ５は、二値化回路１
７から与えられる二値化信号に基づいてバーコードの各
バーの幅情報を時間情報を示すデータに変換した後、Ｒ
ＡＭ４に記憶させる。ＣＰＵ２は、ＲＡＭ４に記憶され
たデータを解析してバーコード情報を読み取る。The amplifier circuit 16 amplifies the input voltage and outputs it to the binarization circuit 17. The binarization circuit 17 converts the amplified voltage into a binarized signal. The timer 5 is the binarization circuit 1
After converting the width information of each bar of the bar code into data indicating time information based on the binarized signal given from
Store in AM4. The CPU 2 analyzes the data stored in the RAM 4 and reads the barcode information.
【００３１】なお、ＲＯＭ３には、ＣＰＵ２の動作を規
定するプログラムが格納される。入出力インタフェース
６には、各種指令を入力するための入力回路１８が接続
され、シリアル通信インタフェース７にはシリアルドラ
イバ１９が接続されている。The ROM 3 stores a program that defines the operation of the CPU 2. An input circuit 18 for inputting various commands is connected to the input / output interface 6, and a serial driver 19 is connected to the serial communication interface 7.
【００３２】このバーコード読取装置では、Ｉ−Ｖ変換
回路１４、ゲイン調整回路１５、増幅回路１６および二
値化回路１７がアナログ回路により構成され、ワンチッ
プマイクロコンピュータ１がデジタル回路により構成さ
れている。本実施例では、アナログ回路およびデジタル
回路の両方が、＋５Ｖの低い電源電圧で動作する。In this bar code reader, the IV conversion circuit 14, the gain adjustment circuit 15, the amplification circuit 16 and the binarization circuit 17 are formed by analog circuits, and the one-chip microcomputer 1 is formed by a digital circuit. There is. In this embodiment, both the analog circuit and the digital circuit operate with a low power supply voltage of + 5V.
【００３３】本実施例では、レーザ点灯回路８およびレ
ーザ発光部９が投光手段を構成し、受光素子が受光手段
を構成し、二値化回路１７が二値化手段を構成し、ワン
チップマイクロコンピュータ１が解析手段を構成する。In this embodiment, the laser lighting circuit 8 and the laser emitting section 9 constitute a light projecting means, the light receiving element constitutes a light receiving means, and the binarizing circuit 17 constitutes a binarizing means. The microcomputer 1 constitutes an analysis means.
【００３４】図２は図１のバーコード読取装置に含まれ
る増幅回路１６の構成を示す回路図である。図２の増幅
回路１６が図７の増幅回路と異なるのは、ソフトリミッ
タ回路２０および変動補償回路３０が設けられている点
である。FIG. 2 is a circuit diagram showing the configuration of the amplifier circuit 16 included in the bar code reader of FIG. The amplifier circuit 16 of FIG. 2 is different from the amplifier circuit of FIG. 7 in that a soft limiter circuit 20 and a fluctuation compensation circuit 30 are provided.
【００３５】ソフトリミッタ回路２０は、ダイオードＤ
１〜Ｄ６および抵抗Ｒ５を含む。ダイオードＤ１〜Ｄ３
とダイオードＤ４〜Ｄ６とが演算増幅器ＯＰの出力端子
Ｏ１とノードｎ２との間に互いに逆並列に接続され、抵
抗Ｒ５がノードｎ２と演算増幅器ＯＰの反転入力端子と
の間に接続されている。The soft limiter circuit 20 includes a diode D
1 to D6 and resistor R5. Diodes D1 to D3
And diodes D4 to D6 are connected in inverse parallel to each other between the output terminal O1 of the operational amplifier OP and the node n2, and the resistor R5 is connected between the node n2 and the inverting input terminal of the operational amplifier OP.
【００３６】変動補償回路３０は、ダイオードＤ７〜Ｄ
１２、コンデンサＣ３および抵抗Ｒ６を含む。ダイオー
ドＤ７〜Ｄ９とダイオードＤ１０〜Ｄ１２とが演算増幅
器ＯＰの出力端子Ｏ１とノードｎ３との間に互いに逆並
列に接続され、抵抗Ｒ６がノードｎ３と演算増幅器ＯＰ
の反転入力端子との間に接続されている。コンデンサＣ
３はノードｎ３と接地電位との間に接続されている。The variation compensating circuit 30 includes diodes D7 to D7.
12, including a capacitor C3 and a resistor R6. The diodes D7 to D9 and the diodes D10 to D12 are connected in antiparallel between the output terminal O1 of the operational amplifier OP and the node n3, and the resistor R6 is connected to the node n3 and the operational amplifier OP.
It is connected between the inverting input terminal of and. Capacitor C
3 is connected between the node n3 and the ground potential.
【００３７】抵抗Ｒ１の抵抗値をＲ1 とし、出力端子Ｏ
１と反転入力端子との間の合成抵抗の抵抗値をＲ0 とす
ると、増幅回路１６の増幅度は、Ｒ0 ／Ｒ1 で表され
る。図２の増幅回路１６は第１〜第３の発明に係る増幅
回路に対応し、抵抗Ｒ１が第１の抵抗手段を構成し、抵
抗Ｒ２が第２の抵抗手段を構成し、ダイオードＤ７〜Ｄ
１２が第１の回路を構成し、抵抗Ｒ６が第３の抵抗手段
を構成し、コンデンサＣ３が容量手段を構成する。ま
た、ダイオードＤ１〜Ｄ６が第２の回路を構成し、抵抗
Ｒ５が第４の抵抗手段を構成する。[0037] The resistance value of the resistor R1 and R 1, the output terminal O
When the resistance value of the combined resistance between 1 and the inverting input terminal is R 0 , the amplification degree of the amplifier circuit 16 is represented by R 0 / R 1 . The amplifier circuit 16 in FIG. 2 corresponds to the amplifier circuits according to the first to third inventions, the resistor R1 constitutes the first resistance means, the resistor R2 constitutes the second resistance means, and the diodes D7 to D.
12 constitutes the first circuit, the resistor R6 constitutes the third resistance means, and the capacitor C3 constitutes the capacitance means. Further, the diodes D1 to D6 form a second circuit, and the resistor R5 forms a fourth resistance means.
【００３８】まず、ソフトリミッタ回路２０の動作を説
明する。演算増幅器ＯＰの出力電圧Ｖｏのレベルが大き
くなると、ダイオードＤ１〜Ｄ３またはダイオードＤ４
〜Ｄ６に電流が流れる。それにより、演算増幅器ＯＰの
出力端子Ｏ１と反転入力端子との間の抵抗値が小さくな
り、増幅回路の利得が徐々に減少する。その結果、出力
電圧Ｖｏのレベルの増大が抑制され、飽和が防止され
る。First, the operation of the soft limiter circuit 20 will be described. When the level of the output voltage Vo of the operational amplifier OP becomes large, the diodes D1 to D3 or the diode D4 are generated.
An electric current flows through D6. As a result, the resistance value between the output terminal O1 and the inverting input terminal of the operational amplifier OP decreases, and the gain of the amplifier circuit gradually decreases. As a result, the increase in the level of the output voltage Vo is suppressed and the saturation is prevented.
【００３９】次に、変動補償回路３０の動作を説明す
る。入力電圧Ｖｉに波形のうねり（直流レベルの急激な
変化）が発生すると、ソフトリミッタ回路２０が動作す
ると同時に、変動補償回路３０のダイオードＤ７〜Ｄ９
またはダイオードＤ１０〜Ｄ１２に電流が流れ、コンデ
ンサＣ３が充電される。このとき、コンデンサＣ３の電
圧Ｖｃの位相は演算増幅器ＯＰの反転入力端子に与えら
れる入力電圧Ｖｉの位相と逆になっている。コンデンサ
Ｃ３に蓄積された電荷が放電されるまでの間、演算増幅
器ＯＰの反転入力端子にコンデンサＣ３の電圧Ｖｃが加
算される。それにより、入力電圧Ｖｉにおける波形のう
ねりがコンデンサＣ３の電圧Ｖｃにより相殺され、出力
電圧Ｖｏにおける波形のうねりが抑制される。その結
果、ダイナミックレンジを有効に活用することができ
る。Next, the operation of the fluctuation compensation circuit 30 will be described. When a waveform waviness (a sudden change in DC level) occurs in the input voltage Vi, the soft limiter circuit 20 operates, and at the same time, the diodes D7 to D9 of the fluctuation compensation circuit 30.
Alternatively, a current flows through the diodes D10 to D12 and the capacitor C3 is charged. At this time, the phase of the voltage Vc of the capacitor C3 is opposite to the phase of the input voltage Vi given to the inverting input terminal of the operational amplifier OP. Until the electric charge accumulated in the capacitor C3 is discharged, the voltage Vc of the capacitor C3 is added to the inverting input terminal of the operational amplifier OP. As a result, the waveform undulations at the input voltage Vi are canceled by the voltage Vc of the capacitor C3, and the waveform undulations at the output voltage Vo are suppressed. As a result, the dynamic range can be effectively utilized.
【００４０】図３は図２の増幅回路１６に与えられる入
力電圧Ｖｉの波形図である。また、図４は図２の増幅回
路１６のノードｎ３における電圧Ｖｃの波形図である。
さらに、図５は図２の増幅回路１６における出力電圧Ｖ
ｏの波形図である。FIG. 3 is a waveform diagram of the input voltage Vi applied to the amplifier circuit 16 of FIG. Further, FIG. 4 is a waveform diagram of the voltage Vc at the node n3 of the amplifier circuit 16 of FIG.
Further, FIG. 5 shows the output voltage V in the amplifier circuit 16 of FIG.
It is a waveform diagram of o.
【００４１】図３の入力電圧Ｖｉが増幅回路１６の入力
端子Ｉ１に与えられると、ノードｎ３には図４に示す電
圧Ｖｃが現れる。ノードｎ３の電圧Ｖｃは入力電圧Ｖｉ
に対して反転した位相を有するので、入力電圧Ｖｉにお
ける波形のうねりが相殺され、図５に示すように、波形
のうねりが抑制された出力電圧Ｖｏが得られる。When the input voltage Vi of FIG. 3 is applied to the input terminal I1 of the amplifier circuit 16, the voltage Vc shown in FIG. 4 appears at the node n3. The voltage Vc of the node n3 is the input voltage Vi
Since it has a phase inverted with respect to, the undulation of the waveform at the input voltage Vi is canceled out, and as shown in FIG. 5, the output voltage Vo in which the undulation of the waveform is suppressed is obtained.
【００４２】図６は増幅回路１６の他の例を示す回路図
である。図６の増幅回路１６が図２の増幅回路１６と異
なるのは、変動補償回路３０の代わりに変動補償回路４
０が設けられている点である。FIG. 6 is a circuit diagram showing another example of the amplifier circuit 16. The amplifier circuit 16 of FIG. 6 differs from the amplifier circuit 16 of FIG. 2 in that instead of the fluctuation compensating circuit 30, the fluctuation compensating circuit 4 is used.
0 is provided.
【００４３】変動補償回路４０は、ツェナーダイオード
Ｄ１３，Ｄ１４およびコンデンサＣ２を含む。ツェナー
ダイオードＤ１３，Ｄ１４は、カップリングコンデンサ
Ｃ１および抵抗Ｒ１間のノードｎ４とノードｎ１との間
に互いに逆並列に接続されている。また、コンデンサＣ
２はノードｎ１と接地電位との間に接続されている。図
６の増幅回路１６は第４〜第６の発明に係る増幅回路に
対応し、抵抗Ｒ１が第１の抵抗手段を構成し、抵抗Ｒ２
が第２の抵抗手段を構成し、ツェナーダイオードＤ１
３，Ｄ１４が第１の回路を構成し、コンデンサＣ２が容
量手段を構成する。また、ダイオードＤ１〜Ｄ６が第２
の回路を構成し、抵抗Ｒ５が第３の抵抗手段を構成す
る。The fluctuation compensating circuit 40 includes Zener diodes D13 and D14 and a capacitor C2. Zener diodes D13 and D14 are connected in antiparallel with each other between node n4 and node n1 between coupling capacitor C1 and resistor R1. Also, the capacitor C
2 is connected between the node n1 and the ground potential. The amplifier circuit 16 of FIG. 6 corresponds to the amplifier circuits according to the fourth to sixth aspects of the invention, in which the resistor R1 constitutes the first resistance means and the resistor R2.
Constitutes the second resistance means, and the Zener diode D1
3, D14 form a first circuit, and the capacitor C2 forms a capacitance means. Also, the diodes D1 to D6 are the second
And the resistor R5 constitutes the third resistance means.
【００４４】入力電圧Ｖｉに波形のうねりが生じると、
ツェナーダイオードＤ１３またはツェナーダイオードＤ
１４に電流が流れ、コンデンサＣ２が充電される。それ
により、非反転入力端子に入力される電圧Ｖｄのレベル
も入力電圧Ｖｉのレベルと同様に変化する。したがっ
て、反転入力端子に与えられる入力電圧Ｖｉに波形のう
ねりが非反転入力端子に入力される電圧Ｖｄにより相殺
され、出力電圧Ｖｏにおける波形のうねりが抑制され
る。その結果、ダイナミックレンジを有効に活用するこ
とができる。When the waveform of the input voltage Vi is undulated,
Zener diode D13 or Zener diode D
A current flows through 14, and the capacitor C2 is charged. As a result, the level of the voltage Vd input to the non-inverting input terminal also changes like the level of the input voltage Vi. Therefore, the waviness of the waveform is canceled by the voltage Vd input to the non-inverting input terminal in the input voltage Vi given to the inverting input terminal, and the waviness of the waveform at the output voltage Vo is suppressed. As a result, the dynamic range can be effectively utilized.
【００４５】本実施例のバーコード読取装置において
は、図２または図６の増幅回路１６が用いられているの
で、増幅回路１６の出力電圧が飽和することが防止さ
れ、ダイナミックレンジを有効に活用することができ
る。そのため、バーコード読取装置のアナログ回路を低
い電源電圧で動作させた場合でも、バーコードを正確に
読み取ることが可能となる。その結果、バーコード読取
装置の小型化および低消費電力化を図ることができる。In the bar code reader of this embodiment, since the amplifier circuit 16 of FIG. 2 or 6 is used, the output voltage of the amplifier circuit 16 is prevented from being saturated and the dynamic range is effectively utilized. can do. Therefore, even if the analog circuit of the barcode reading device is operated at a low power supply voltage, it is possible to read the barcode accurately. As a result, it is possible to reduce the size and power consumption of the barcode reading device.
【００４６】なお、上記実施例では、ｐｎ接合素子とし
てダイオードを用いているが、ｐｎ接合素子としてトラ
ンジスタを用いてもよい。本発明の増幅回路は、バーコ
ード読取装置に限らず、その他の種々の電子機器に適用
することができる。Although a diode is used as the pn junction element in the above embodiment, a transistor may be used as the pn junction element. The amplifier circuit of the present invention is not limited to the barcode reader and can be applied to various other electronic devices.
【図１】本発明の一実施例におけるバーコード読取装置
の構成を示すブロック図である。FIG. 1 is a block diagram showing a configuration of a bar code reading apparatus according to an embodiment of the present invention.
【図２】図１のバーコード読取装置に含まれる増幅回路
の構成を示す回路図である。FIG. 2 is a circuit diagram showing a configuration of an amplifier circuit included in the bar code reader of FIG.
【図３】図２の増幅回路に与えられる入力電圧の波形図
である。FIG. 3 is a waveform diagram of an input voltage applied to the amplifier circuit of FIG.
【図４】図２の増幅回路における変動補償回路のノード
の電圧の波形図である。4 is a waveform diagram of a voltage of a node of a fluctuation compensation circuit in the amplifier circuit of FIG.
【図５】図２の増幅回路の出力電圧の波形図である。5 is a waveform diagram of an output voltage of the amplifier circuit of FIG.
【図６】本発明の一実施例におけるバーコード読取装置
に用いられる増幅回路の他の例を示す回路図である。FIG. 6 is a circuit diagram showing another example of an amplifier circuit used in the bar code reader according to the embodiment of the present invention.
【図７】従来の増幅回路の一例を示す回路図である。FIG. 7 is a circuit diagram showing an example of a conventional amplifier circuit.
【図８】バーコードラベルの一例を示す図である。FIG. 8 is a diagram showing an example of a barcode label.
【図９】図７の増幅回路に与えられる入力電圧の波形図
である。9 is a waveform diagram of an input voltage applied to the amplifier circuit of FIG.
【図１０】図７の増幅回路における飽和した出力電圧の
波形図である。10 is a waveform diagram of a saturated output voltage in the amplifier circuit of FIG.
【図１１】図７の増幅回路におけるうねりが発生した出
力電圧の波形図である。11 is a waveform diagram of an output voltage in which undulation occurs in the amplifier circuit of FIG.
１ ワンチップマイクロコンピュータ ２ ＣＰＵ ３ ＲＯＭ ４ ＲＡＭ ５ タイマ ８ レーザ点灯回路 ９ レーザ発光部 １０ ポリゴンミラー １３ 受光素子 １４ Ｉ−Ｖ変換回路 １６ 増幅回路 １７ 二値化回路 ２０ ソフトリミッタ回路 ３０，４０ 変動補償回路 ＯＰ 演算増幅器 Ｒ１〜Ｒ６ 抵抗 Ｃ１ カップリングコンデンサ Ｃ２，Ｃ３ コンデンサ Ｄ１〜Ｄ１２ ダイオード Ｄ１３，Ｄ１４ ツェナーダイオード 1 One-chip Microcomputer 2 CPU 3 ROM 4 RAM 5 Timer 8 Laser Lighting Circuit 9 Laser Emitting Section 10 Polygon Mirror 13 Photoreceptor 14 IV Conversion Circuit 16 Amplifying Circuit 17 Binarization Circuit 20 Soft Limiter Circuit 30, 40 Variation Compensation Circuit OP Operational amplifier R1 to R6 Resistor C1 Coupling capacitor C2, C3 Capacitor D1 to D12 Diode D13, D14 Zener diode
Claims (7)
手段を介して入力電圧が与えられ、前記演算増幅器の出
力端子と前記反転入力端子との間に第２の抵抗手段が接
続され、前記演算増幅器の非反転入力端子に所定の電位
が供給される増幅回路において、前記演算増幅器の前記
出力端子と前記反転入力端子との間に、互いに逆並列に
接続された少なくとも２つのｐｎ接合素子からなる第１
の回路と第３の抵抗手段とを直列に接続するとともに、
前記第１の回路と前記第３の抵抗手段との接続点に容量
手段を接続したことを特徴とする増幅回路。1. An input voltage is applied to an inverting input terminal of an operational amplifier via a first resistance means, and a second resistance means is connected between an output terminal of the operational amplifier and the inverting input terminal, In an amplifier circuit in which a predetermined potential is supplied to a non-inverting input terminal of the operational amplifier, at least two pn junction elements connected in antiparallel to each other between the output terminal and the inverting input terminal of the operational amplifier. The first consisting of
And the third resistance means are connected in series,
An amplifier circuit characterized in that a capacitance means is connected to a connection point between the first circuit and the third resistance means.
転入力端子との間に、互いに逆並列に接続された少なく
とも２つのｐｎ接合素子からなる第２の回路と第４の抵
抗手段とを直列に接続したことを特徴とする請求項１記
載の増幅回路。2. A second circuit composed of at least two pn junction elements connected in antiparallel to each other and a fourth resistance means in series between the output terminal and the inverting input terminal of the operational amplifier. The amplifier circuit according to claim 1, wherein the amplifier circuit is connected to.
ｐｎ接合素子はダイオードからなることを特徴とする請
求項１または２記載の増幅回路。3. The amplifier circuit according to claim 1, wherein the at least two pn junction elements of the first circuit are diodes.
手段を介して入力電圧が与えられ、前記演算増幅器の出
力端子と前記反転入力端子との間に第２の抵抗手段が接
続され、前記演算増幅器の非反転入力端子に所定の電位
が供給される増幅回路において、前記第１の抵抗手段の
電圧入力端と前記演算増幅器の非反転入力端子との間
に、互いに逆並列に接続された少なくとも２つのｐｎ接
合素子からなる第１の回路を接続するとともに、前記非
反転入力端子に容量手段を接続したことを特徴とする増
幅回路。4. An input voltage is applied to the inverting input terminal of the operational amplifier via the first resistance means, and a second resistance means is connected between the output terminal of the operational amplifier and the inverting input terminal. In an amplifier circuit in which a predetermined potential is supplied to the non-inverting input terminal of the operational amplifier, the amplifier circuit is connected in antiparallel between the voltage input terminal of the first resistance means and the non-inverting input terminal of the operational amplifier. An amplifier circuit characterized in that a first circuit composed of at least two pn junction elements is connected, and a capacitance means is connected to the non-inverting input terminal.
転入力端子との間に、互いに逆並列に接続された少なく
とも２つのｐｎ接合素子からなる第２の回路と第３の抵
抗手段とを直列に接続したことを特徴とする請求項４記
載の増幅回路。5. A second circuit composed of at least two pn junction elements connected in antiparallel to each other and a third resistance means in series between the output terminal and the inverting input terminal of the operational amplifier. The amplifier circuit according to claim 4, wherein the amplifier circuit is connected to.
ｐｎ接合素子はダイオードからなることを特徴とする請
求項４または５記載の増幅回路。6. The amplifier circuit according to claim 4, wherein the at least two pn junction elements of the first circuit are diodes.
る投光手段と、 前記投光手段により光が照射されたバーコードからの反
射光を受光して電気信号に変換する受光手段と、 前記受光手段の出力信号を増幅する請求項１〜６のいず
れかに記載の増幅回路と、 前記増幅回路の出力信号を二値化データに変換する二値
化手段と、 前記二値化手段により得られた二値化データを解析して
バーコード情報を読み取る解析手段とを備えたことを特
徴とするバーコード読取装置。7. A light projecting unit for irradiating a bar code to be read with light, and a light receiving unit for receiving reflected light from the bar code irradiated with light by the light projecting unit and converting it into an electric signal. The amplification circuit according to any one of claims 1 to 6, which amplifies the output signal of the light receiving unit, a binarization unit that converts the output signal of the amplification circuit into binarized data, and the binarization unit. A bar code reading apparatus comprising: an analyzing unit that analyzes the obtained binarized data to read bar code information.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7202978A JPH0951240A (en) | 1995-08-09 | 1995-08-09 | Amplifier circuit and bar code reader using it |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7202978A JPH0951240A (en) | 1995-08-09 | 1995-08-09 | Amplifier circuit and bar code reader using it |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0951240A true JPH0951240A (en) | 1997-02-18 |
Family
ID=16466309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7202978A Pending JPH0951240A (en) | 1995-08-09 | 1995-08-09 | Amplifier circuit and bar code reader using it |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0951240A (en) |
-
1995
- 1995-08-09 JP JP7202978A patent/JPH0951240A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5550362A (en) | Method and apparatus for calibrating a bar code scanner | |
| JP3144736B2 (en) | Ambient light detection device and laser lighting control device for barcode reader using the same | |
| KR970031201A (en) | An active power factor correction IC with 5 pins | |
| US5502297A (en) | Method and apparatus for detecting the presence of a surface bearing a bar code symbol | |
| KR960012797A (en) | Photodetector circuit | |
| JP2003174415A (en) | Optical transmitter | |
| US7301786B2 (en) | Quasi resonant type switching power supply apparatus with overcurrent limiting | |
| EP1180689A3 (en) | Frequency determination circuit for a data processing unit | |
| JPH0951240A (en) | Amplifier circuit and bar code reader using it | |
| US7729399B2 (en) | Semiconductor laser driving circuit less susceptible to noise interference | |
| JP3673705B2 (en) | Current-voltage converter and printer using the same | |
| US11941210B2 (en) | Sensing circuit improving magnification in pixel circuit and reducing influence of shift in threshold voltage preliminary class | |
| US6356065B1 (en) | Current-voltage converter with changeable threshold based on peak inputted current | |
| CN1029875C (en) | Automative interest increasing controlling circuit | |
| JP4142352B2 (en) | Module for optical information reader | |
| JP2005072924A (en) | Photoelectric current and voltage converting circuit | |
| JPH1154738A (en) | Light receiving amplifier | |
| JP4320135B2 (en) | Wide dynamic signal intermediate processing circuit | |
| JPH10190463A (en) | Signal processing device | |
| JP4527411B2 (en) | Optical information reader | |
| JPH05264347A (en) | Photoelectric conversion circuit | |
| JP2599429Y2 (en) | Photoelectric conversion circuit | |
| JPH11274862A (en) | Current-voltage converting circuit | |
| JP3113775B2 (en) | Binarization circuit | |
| JPH0888543A (en) | Digitizer and photoelectric sensor using the same |