JPH0951240A - 増幅回路およびそれを用いたバーコード読取装置 - Google Patents
増幅回路およびそれを用いたバーコード読取装置Info
- Publication number
- JPH0951240A JPH0951240A JP7202978A JP20297895A JPH0951240A JP H0951240 A JPH0951240 A JP H0951240A JP 7202978 A JP7202978 A JP 7202978A JP 20297895 A JP20297895 A JP 20297895A JP H0951240 A JPH0951240 A JP H0951240A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input terminal
- inverting input
- operational amplifier
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
(57)【要約】
【課題】 低い電源電圧で動作させた場合でもダイナミ
ックレンジを有効に活用することができ、出力電圧の飽
和が発生しにくい増幅回路およびそれを用いたバーコー
ド読取装置を提供することである。 【解決手段】 演算増幅器ＯＰの出力端子Ｏ１と反転入
力端子との間に、ソフトリミッタ回路２０および変動補
償回路３０を接続する。ソフトリミッタ回路２０は、演
算増幅器ＯＰの出力端子Ｏ１とノードｎ２との間に逆並
列に接続されたダイオードＤ１〜Ｄ３，Ｄ４〜Ｄ６、お
よびノードｎ２と反転入力端子との間に接続された抵抗
Ｒ５を含む。変動補償回路３０は、演算増幅器ＯＰの出
力端子Ｏ１とノードｎ３との間に逆並列に接続されたダ
イオードＤ７〜Ｄ９，Ｄ１０〜Ｄ１２、ノードｎ３と反
転入力端子との間に接続された抵抗Ｒ６、およびノード
ｎ３と接地電位との間に接続されたコンデンサＣ３を含
む。
ックレンジを有効に活用することができ、出力電圧の飽
和が発生しにくい増幅回路およびそれを用いたバーコー
ド読取装置を提供することである。 【解決手段】 演算増幅器ＯＰの出力端子Ｏ１と反転入
力端子との間に、ソフトリミッタ回路２０および変動補
償回路３０を接続する。ソフトリミッタ回路２０は、演
算増幅器ＯＰの出力端子Ｏ１とノードｎ２との間に逆並
列に接続されたダイオードＤ１〜Ｄ３，Ｄ４〜Ｄ６、お
よびノードｎ２と反転入力端子との間に接続された抵抗
Ｒ５を含む。変動補償回路３０は、演算増幅器ＯＰの出
力端子Ｏ１とノードｎ３との間に逆並列に接続されたダ
イオードＤ７〜Ｄ９，Ｄ１０〜Ｄ１２、ノードｎ３と反
転入力端子との間に接続された抵抗Ｒ６、およびノード
ｎ３と接地電位との間に接続されたコンデンサＣ３を含
む。
Description
【０００１】
【発明の属する技術分野】本発明は、増幅回路およびそ
れを用いたバーコード読取装置に関する。
れを用いたバーコード読取装置に関する。
【０００２】
【従来の技術】通常の電子機器においては、アナログ回
路は±１５Ｖ、±１２Ｖ、＋１５Ｖまたは＋１２Ｖの電
源電圧で動作し、デジタル回路は＋５Ｖまたは＋３Ｖの
電源電圧で動作する。そのため、ユーザがアナログ回路
用の電源電圧およびデジタル回路用の電源電圧の２種類
を用意するか、あるいは１つの電源電圧から２種類の電
源電圧を供給するためにＤＣ−ＤＣコンバータ（直流−
直流変換器）やＡＣ−ＤＣコンバータ（交流−直流変換
器）を設ける必要があった。
路は±１５Ｖ、±１２Ｖ、＋１５Ｖまたは＋１２Ｖの電
源電圧で動作し、デジタル回路は＋５Ｖまたは＋３Ｖの
電源電圧で動作する。そのため、ユーザがアナログ回路
用の電源電圧およびデジタル回路用の電源電圧の２種類
を用意するか、あるいは１つの電源電圧から２種類の電
源電圧を供給するためにＤＣ−ＤＣコンバータ（直流−
直流変換器）やＡＣ−ＤＣコンバータ（交流−直流変換
器）を設ける必要があった。
【０００３】一方、電子機器の小型化を図るためには、
ＤＣ−ＤＣコンバータやＡＣ−ＤＣコンバータを不要と
することが望ましい。そのためには、アナログ回路もデ
ジタル回路と同様に低い電源電圧で動作させることが必
要となる。また、アナログ回路を低い電源電圧で動作さ
せることにより発熱が少なくなり、かつ消費電力も少な
くなる。
ＤＣ−ＤＣコンバータやＡＣ−ＤＣコンバータを不要と
することが望ましい。そのためには、アナログ回路もデ
ジタル回路と同様に低い電源電圧で動作させることが必
要となる。また、アナログ回路を低い電源電圧で動作さ
せることにより発熱が少なくなり、かつ消費電力も少な
くなる。
【０００４】
【発明が解決しようとする課題】しかしながら、アナロ
グ回路を低い電源電圧で動作させると、増幅回路のダイ
ナミックレンジが小さくなる。これにより、後述するよ
うな問題が発生する。
グ回路を低い電源電圧で動作させると、増幅回路のダイ
ナミックレンジが小さくなる。これにより、後述するよ
うな問題が発生する。
【０００５】デジタル回路およびアナログ回路を含む電
子機器の１つとしてバーコード読取装置がある。バーコ
ード読取装置では、投光部によりバーコードに光を照射
し、受光部でその反射光を受光し、受光部の出力信号を
増幅回路で増幅した後、増幅された信号を二値化し、そ
の二値化データを解析することによりバーコード情報を
読み取る。
子機器の１つとしてバーコード読取装置がある。バーコ
ード読取装置では、投光部によりバーコードに光を照射
し、受光部でその反射光を受光し、受光部の出力信号を
増幅回路で増幅した後、増幅された信号を二値化し、そ
の二値化データを解析することによりバーコード情報を
読み取る。
【０００６】このようなバーコード読取装置において
も、小型化を進める上でアナログ回路を低い電源電圧で
動作させた場合、同様に、増幅回路のダイナミックレン
ジが小さくなることによる問題が発生する。ここで、バ
ーコード読取装置を例にとって増幅回路のダイナミック
レンジが小さくなることによる問題を説明する。
も、小型化を進める上でアナログ回路を低い電源電圧で
動作させた場合、同様に、増幅回路のダイナミックレン
ジが小さくなることによる問題が発生する。ここで、バ
ーコード読取装置を例にとって増幅回路のダイナミック
レンジが小さくなることによる問題を説明する。
【０００７】図７は従来のバーコード読取装置に用いら
れる増幅回路の一例を示す回路図である。入力端子Ｉ１
には、受光部の出力信号が入力電圧Ｖｉとして与えられ
る。この入力端子Ｉ１は、カップリングコンデンサＣ１
および抵抗Ｒ１を介して演算増幅器ＯＰの反転入力端子
に接続されている。カップリングコンデンサＣ１は、外
乱光の影響による直流成分を除去するために設けられて
いる。演算増幅器ＯＰの出力端子Ｏ１は、抵抗Ｒ２を介
して反転入力端子に接続されている。
れる増幅回路の一例を示す回路図である。入力端子Ｉ１
には、受光部の出力信号が入力電圧Ｖｉとして与えられ
る。この入力端子Ｉ１は、カップリングコンデンサＣ１
および抵抗Ｒ１を介して演算増幅器ＯＰの反転入力端子
に接続されている。カップリングコンデンサＣ１は、外
乱光の影響による直流成分を除去するために設けられて
いる。演算増幅器ＯＰの出力端子Ｏ１は、抵抗Ｒ２を介
して反転入力端子に接続されている。
【０００８】演算増幅器ＯＰの非反転入力端子はノード
ｎ１に接続されている。ノードｎ１には、所定の電圧Ｖ
ｒを抵抗Ｒ３，Ｒ４により分圧した電圧が与えられる。
ノードｎ１と接地電位との間にはコンデンサＣ２が接続
されている。
ｎ１に接続されている。ノードｎ１には、所定の電圧Ｖ
ｒを抵抗Ｒ３，Ｒ４により分圧した電圧が与えられる。
ノードｎ１と接地電位との間にはコンデンサＣ２が接続
されている。
【０００９】図７の増幅回路は反転増幅器として働き、
入力電圧Ｖｉが線型的に増幅されて位相が反転した出力
電圧Ｖｏが得られる。抵抗Ｒ１の抵抗値をＲ1 とし、抵
抗Ｒ２の抵抗値をＲ2 とすると、増幅度はＲ2 ／Ｒ1 で
表される。
入力電圧Ｖｉが線型的に増幅されて位相が反転した出力
電圧Ｖｏが得られる。抵抗Ｒ１の抵抗値をＲ1 とし、抵
抗Ｒ２の抵抗値をＲ2 とすると、増幅度はＲ2 ／Ｒ1 で
表される。
【００１０】ここで、図９〜図１１の波形図を参照しな
がら図７の増幅回路を低い電源電圧（例えば５Ｖ）で動
作させた場合の問題点を説明する。なお、図８に示すよ
うに、バーコードラベル１００のバーコード１０１の両
側には、余白部分からなるマージン１０２，１０３が設
けられている。
がら図７の増幅回路を低い電源電圧（例えば５Ｖ）で動
作させた場合の問題点を説明する。なお、図８に示すよ
うに、バーコードラベル１００のバーコード１０１の両
側には、余白部分からなるマージン１０２，１０３が設
けられている。
【００１１】図９は図７の増幅回路に与えられる入力電
圧Ｖｉの波形図である。図７の増幅回路の演算増幅器Ｏ
Ｐを低い電源電圧で動作させると、ダイナミックレンジ
が小さくなるため、出力端子Ｏ１から出力される出力電
圧Ｖｏに飽和が起こりやすくなる。特に、バーコード読
取装置とバーコードとの間の距離を短くした場合、受光
量が多くなるため、図１０に示すように、出力電圧Ｖｏ
が飽和する。
圧Ｖｉの波形図である。図７の増幅回路の演算増幅器Ｏ
Ｐを低い電源電圧で動作させると、ダイナミックレンジ
が小さくなるため、出力端子Ｏ１から出力される出力電
圧Ｖｏに飽和が起こりやすくなる。特に、バーコード読
取装置とバーコードとの間の距離を短くした場合、受光
量が多くなるため、図１０に示すように、出力電圧Ｖｏ
が飽和する。
【００１２】また、バーコード読取装置とバーコードと
の間の距離を長くした場合でも、カップリングコンデン
サＣ１および抵抗Ｒ１からなる微分回路の周波数特性に
より、図１１に示すように、出力電圧Ｖｏの波形にうね
りが発生し、電源電圧が低い場合には、出力電圧Ｖｏの
一部が飽和する。
の間の距離を長くした場合でも、カップリングコンデン
サＣ１および抵抗Ｒ１からなる微分回路の周波数特性に
より、図１１に示すように、出力電圧Ｖｏの波形にうね
りが発生し、電源電圧が低い場合には、出力電圧Ｖｏの
一部が飽和する。
【００１３】上記の結果、受光部により得られた信号を
正確に二値化することが困難となり、バーコードを正確
に読み取ることができない。本発明の目的は、低い電源
電圧で動作させた場合でもダイナミックレンジを有効に
活用することができ、出力電圧の飽和が発生しにくい増
幅回路およびそれを用いた場合はバーコード読取装置を
提供することである。
正確に二値化することが困難となり、バーコードを正確
に読み取ることができない。本発明の目的は、低い電源
電圧で動作させた場合でもダイナミックレンジを有効に
活用することができ、出力電圧の飽和が発生しにくい増
幅回路およびそれを用いた場合はバーコード読取装置を
提供することである。
【００１４】
【課題を解決するための手段および発明の効果】第１の
発明に係る増幅回路は、演算増幅器の反転入力端子に第
１の抵抗手段を介して入力電圧が与えられ、演算増幅器
の出力端子と反転入力端子との間に第２の抵抗手段が接
続され、演算増幅器の非反転入力端子に所定の電位が供
給される増幅回路において、演算増幅器の出力端子と反
転入力端子との間に、互いに逆並列に接続された少なく
とも２つのｐｎ接合素子からなる第１の回路と第３の抵
抗手段とを直列に接続するとともに、第１の回路と第３
の抵抗手段との間の接続点に容量手段を接続したもので
ある。
発明に係る増幅回路は、演算増幅器の反転入力端子に第
１の抵抗手段を介して入力電圧が与えられ、演算増幅器
の出力端子と反転入力端子との間に第２の抵抗手段が接
続され、演算増幅器の非反転入力端子に所定の電位が供
給される増幅回路において、演算増幅器の出力端子と反
転入力端子との間に、互いに逆並列に接続された少なく
とも２つのｐｎ接合素子からなる第１の回路と第３の抵
抗手段とを直列に接続するとともに、第１の回路と第３
の抵抗手段との間の接続点に容量手段を接続したもので
ある。
【００１５】なお、互いに逆並列とは、一方の素子のア
ノードと他方の素子のカソードとを接続し、かつ一方の
素子のカソードと他方の素子のアノードとを接続するこ
とをいう。
ノードと他方の素子のカソードとを接続し、かつ一方の
素子のカソードと他方の素子のアノードとを接続するこ
とをいう。
【００１６】第２の発明に係る増幅回路は、第１の発明
に係る増幅回路の構成において、演算増幅器の出力端子
と反転入力端子との間に、互いに逆並列に接続された少
なくとも２つのｐｎ接合素子からなる第２の回路と第４
の抵抗手段とを直列に接続したものである。
に係る増幅回路の構成において、演算増幅器の出力端子
と反転入力端子との間に、互いに逆並列に接続された少
なくとも２つのｐｎ接合素子からなる第２の回路と第４
の抵抗手段とを直列に接続したものである。
【００１７】第３の発明に係る増幅回路は、第１または
第２の発明に係る増幅回路の構成において、第１の回路
の少なくとも２つのｐｎ接合素子がダイオードからなる
ものである。
第２の発明に係る増幅回路の構成において、第１の回路
の少なくとも２つのｐｎ接合素子がダイオードからなる
ものである。
【００１８】第１〜第３の発明に係る増幅回路において
は、入力電圧に直流レベルの急激な変化、すなわち波形
のうねりが発生すると、第１の回路のｐｎ接合素子に電
流が流れ、容量手段が充電される。このとき、容量手段
の電圧の位相は演算増幅器の反転入力端子に与えられる
入力電圧の位相と逆になっている。容量手段に蓄積され
た電荷が放電されるまでの間、第３の抵抗手段を介して
演算増幅器の反転入力端子に容量手段の電圧が加算され
る。それにより、入力電圧における波形のうねりが容量
手段の電圧により相殺され、出力電圧における波形のう
ねりが抑制される。したがって、ダイナミックレンジを
有効に活用することができ、出力電圧の飽和が発生しに
くくなる。その結果、電子機器のアナログ回路を低い電
源電圧で動作させることが可能となり、電子機器の小型
化および低消費電力化を図ることができる。
は、入力電圧に直流レベルの急激な変化、すなわち波形
のうねりが発生すると、第１の回路のｐｎ接合素子に電
流が流れ、容量手段が充電される。このとき、容量手段
の電圧の位相は演算増幅器の反転入力端子に与えられる
入力電圧の位相と逆になっている。容量手段に蓄積され
た電荷が放電されるまでの間、第３の抵抗手段を介して
演算増幅器の反転入力端子に容量手段の電圧が加算され
る。それにより、入力電圧における波形のうねりが容量
手段の電圧により相殺され、出力電圧における波形のう
ねりが抑制される。したがって、ダイナミックレンジを
有効に活用することができ、出力電圧の飽和が発生しに
くくなる。その結果、電子機器のアナログ回路を低い電
源電圧で動作させることが可能となり、電子機器の小型
化および低消費電力化を図ることができる。
【００１９】特に、第２の発明に係る増幅回路において
は、演算増幅器の出力電圧のレベルが大きくなるにつれ
て、第２の回路のｐｎ接合素子に徐々に電流が流れる。
それにより、演算増幅器の出力端子と反転入力端子との
間の抵抗値が小さくなり、増幅回路の利得が徐々に減少
する。その結果、出力電圧のレベルの増大が抑制され、
飽和が防止される。
は、演算増幅器の出力電圧のレベルが大きくなるにつれ
て、第２の回路のｐｎ接合素子に徐々に電流が流れる。
それにより、演算増幅器の出力端子と反転入力端子との
間の抵抗値が小さくなり、増幅回路の利得が徐々に減少
する。その結果、出力電圧のレベルの増大が抑制され、
飽和が防止される。
【００２０】第４の発明に係る増幅回路は、演算増幅器
の反転入力端子に第１の抵抗手段を介して入力電圧が与
えられ、演算増幅器の出力端子と反転入力端子との間に
第２の抵抗手段が接続され、演算増幅器の非反転入力端
子に所定の電位が供給される増幅回路において、第１の
抵抗手段の電圧入力端と演算増幅器の非反転入力端子と
の間に、互いに逆並列に接続された少なくとも２つのｐ
ｎ接合素子からなる第１の回路を接続するとともに、非
反転入力端子に容量手段を接続したものである。
の反転入力端子に第１の抵抗手段を介して入力電圧が与
えられ、演算増幅器の出力端子と反転入力端子との間に
第２の抵抗手段が接続され、演算増幅器の非反転入力端
子に所定の電位が供給される増幅回路において、第１の
抵抗手段の電圧入力端と演算増幅器の非反転入力端子と
の間に、互いに逆並列に接続された少なくとも２つのｐ
ｎ接合素子からなる第１の回路を接続するとともに、非
反転入力端子に容量手段を接続したものである。
【００２１】なお、演算増幅器の非反転入力端子に供給
される所定の電位は、所定の電圧を抵抗手段により分圧
することにより得られてもよい。第５の発明に係る増幅
回路は、第４の発明に係る増幅回路の構成において、演
算増幅器の出力端子と反転入力端子との間に、互いに逆
並列に接続された少なくとも２つのｐｎ接合素子からな
る第２の回路と第４の抵抗手段とを直列に接続したもの
である。
される所定の電位は、所定の電圧を抵抗手段により分圧
することにより得られてもよい。第５の発明に係る増幅
回路は、第４の発明に係る増幅回路の構成において、演
算増幅器の出力端子と反転入力端子との間に、互いに逆
並列に接続された少なくとも２つのｐｎ接合素子からな
る第２の回路と第４の抵抗手段とを直列に接続したもの
である。
【００２２】第６の発明に係る増幅回路は、第４または
第５の発明に係る増幅回路の構成において、第１の回路
の少なくとも２つのｐｎ接合素子がダイオードからなる
ものである。
第５の発明に係る増幅回路の構成において、第１の回路
の少なくとも２つのｐｎ接合素子がダイオードからなる
ものである。
【００２３】第４〜第６の発明に係る増幅回路において
は、入力電圧に波形のうねりが発生すると、第１の回路
のｐｎ接合素子に電流が流れ、容量手段が充電される。
それにより、演算増幅器の非反転入力端子に入力される
電圧のレベルが反転入力端子に与えられる入力電圧のレ
ベルと同様に変化する。そのため、反転入力端子に与え
られる入力電圧における波形のうねりが非反転入力端子
に入力される電圧により相殺され、出力電圧における波
形のうねりが抑制される。したがって、ダイナミックレ
ンジを有効に活用することができ、出力電圧の飽和が発
生しにくくなる。その結果、電子機器のアナログ回路を
低い電源電圧で動作させることが可能となり、電子機器
の小型化および低消費電力化を図ることができる。
は、入力電圧に波形のうねりが発生すると、第１の回路
のｐｎ接合素子に電流が流れ、容量手段が充電される。
それにより、演算増幅器の非反転入力端子に入力される
電圧のレベルが反転入力端子に与えられる入力電圧のレ
ベルと同様に変化する。そのため、反転入力端子に与え
られる入力電圧における波形のうねりが非反転入力端子
に入力される電圧により相殺され、出力電圧における波
形のうねりが抑制される。したがって、ダイナミックレ
ンジを有効に活用することができ、出力電圧の飽和が発
生しにくくなる。その結果、電子機器のアナログ回路を
低い電源電圧で動作させることが可能となり、電子機器
の小型化および低消費電力化を図ることができる。
【００２４】特に、第５の発明に係る増幅回路において
は、演算増幅器の出力電圧のレベルが大きくなるにつれ
て、第２の回路のｐｎ接合素子に徐々に電流が流れる。
それにより、演算増幅器の出力端子と反転入力端子との
間の抵抗値が小さくなり、増幅回路の利得が徐々に減少
する。その結果、出力電圧のレベルの増大が抑制され、
飽和が防止される。
は、演算増幅器の出力電圧のレベルが大きくなるにつれ
て、第２の回路のｐｎ接合素子に徐々に電流が流れる。
それにより、演算増幅器の出力端子と反転入力端子との
間の抵抗値が小さくなり、増幅回路の利得が徐々に減少
する。その結果、出力電圧のレベルの増大が抑制され、
飽和が防止される。
【００２５】第７の発明に係るバーコード読取装置は、
読取対象となるバーコードに光を照射する投光手段と、
投光手段により光が照射されたバーコードからの反射光
を受光して電気信号に変換する受光手段と、受光手段の
出力信号を増幅する第１、第２、第３、第４、第５また
は第６の発明に係る増幅回路と、増幅回路の出力信号を
二値化データに変換する二値化手段と、二値化手段によ
り得られた二値化データを解析してバーコード情報を読
み取る解析手段とを備えたものである。
読取対象となるバーコードに光を照射する投光手段と、
投光手段により光が照射されたバーコードからの反射光
を受光して電気信号に変換する受光手段と、受光手段の
出力信号を増幅する第１、第２、第３、第４、第５また
は第６の発明に係る増幅回路と、増幅回路の出力信号を
二値化データに変換する二値化手段と、二値化手段によ
り得られた二値化データを解析してバーコード情報を読
み取る解析手段とを備えたものである。
【００２６】第７の発明に係るバーコード読取装置にお
いては、第１、第２、第３、第４、第５または第６の発
明に係る増幅回路が用いられているので、増幅回路の出
力電圧に波形のうねりが生じることが防止され、ダイナ
ミックレンジを有効に活用することができる。そのた
め、バーコード読取装置のアナログ回路を低い電源電圧
で動作させた場合でも、バーコードを正確に読み取るこ
とが可能となる。その結果、バーコード読取装置の小型
化および低消費電力化を図ることができる。
いては、第１、第２、第３、第４、第５または第６の発
明に係る増幅回路が用いられているので、増幅回路の出
力電圧に波形のうねりが生じることが防止され、ダイナ
ミックレンジを有効に活用することができる。そのた
め、バーコード読取装置のアナログ回路を低い電源電圧
で動作させた場合でも、バーコードを正確に読み取るこ
とが可能となる。その結果、バーコード読取装置の小型
化および低消費電力化を図ることができる。
【００２７】
【発明の実施の形態】図１は本発明の一実施例によるバ
ーコード読取装置の構成を示すブロック図である。図１
において、ワンチップマイクロコンピュータ１は、ＣＰ
Ｕ（中央演算処理装置）２、ＲＯＭ（リードオンリメモ
リ）３、ＲＡＭ（ランダムアクセスメモリ）４、タイマ
５、入出力インタフェース６およびシリアル通信インタ
フェース７を含む。
ーコード読取装置の構成を示すブロック図である。図１
において、ワンチップマイクロコンピュータ１は、ＣＰ
Ｕ（中央演算処理装置）２、ＲＯＭ（リードオンリメモ
リ）３、ＲＡＭ（ランダムアクセスメモリ）４、タイマ
５、入出力インタフェース６およびシリアル通信インタ
フェース７を含む。
【００２８】レーザ点灯回路８およびモータドライバ１
１は、入出力インタフェース６を介してＣＰＵ２により
制御される。レーザ点灯回路８は、レーザ発光部９を駆
動する。それにより、レーザ発光部９から出射されたレ
ーザ光がポリゴンミラー１０に照射される。モータドラ
イバ１１はモータ（図示せず）を駆動し、ポリゴンミラ
ー１０を回転させる。それにより、ポリゴンミラー１０
により反射されたレーザ光がバーコードラベル１００の
一端から他端まで走査される。
１は、入出力インタフェース６を介してＣＰＵ２により
制御される。レーザ点灯回路８は、レーザ発光部９を駆
動する。それにより、レーザ発光部９から出射されたレ
ーザ光がポリゴンミラー１０に照射される。モータドラ
イバ１１はモータ（図示せず）を駆動し、ポリゴンミラ
ー１０を回転させる。それにより、ポリゴンミラー１０
により反射されたレーザ光がバーコードラベル１００の
一端から他端まで走査される。
【００２９】バーコードラベル１００からの反射光は受
光レンズ１２を通してフォトダイオードからなる受光素
子１３により受光される。受光素子１３は、受光した光
を電流に変換する。Ｉ−Ｖ変換回路（電流−電圧変換回
路）１４は、受光素子１３から出力される電流を電圧に
変換し、ゲイン調整回路１５を介して後述する増幅回路
１６に与える。
光レンズ１２を通してフォトダイオードからなる受光素
子１３により受光される。受光素子１３は、受光した光
を電流に変換する。Ｉ−Ｖ変換回路（電流−電圧変換回
路）１４は、受光素子１３から出力される電流を電圧に
変換し、ゲイン調整回路１５を介して後述する増幅回路
１６に与える。
【００３０】増幅回路１６は入力電圧を増幅して二値化
回路１７に出力する。二値化回路１７は、増幅された電
圧を二値化信号に変換する。タイマ５は、二値化回路１
７から与えられる二値化信号に基づいてバーコードの各
バーの幅情報を時間情報を示すデータに変換した後、Ｒ
ＡＭ４に記憶させる。ＣＰＵ２は、ＲＡＭ４に記憶され
たデータを解析してバーコード情報を読み取る。
回路１７に出力する。二値化回路１７は、増幅された電
圧を二値化信号に変換する。タイマ５は、二値化回路１
７から与えられる二値化信号に基づいてバーコードの各
バーの幅情報を時間情報を示すデータに変換した後、Ｒ
ＡＭ４に記憶させる。ＣＰＵ２は、ＲＡＭ４に記憶され
たデータを解析してバーコード情報を読み取る。
【００３１】なお、ＲＯＭ３には、ＣＰＵ２の動作を規
定するプログラムが格納される。入出力インタフェース
６には、各種指令を入力するための入力回路１８が接続
され、シリアル通信インタフェース７にはシリアルドラ
イバ１９が接続されている。
定するプログラムが格納される。入出力インタフェース
６には、各種指令を入力するための入力回路１８が接続
され、シリアル通信インタフェース７にはシリアルドラ
イバ１９が接続されている。
【００３２】このバーコード読取装置では、Ｉ−Ｖ変換
回路１４、ゲイン調整回路１５、増幅回路１６および二
値化回路１７がアナログ回路により構成され、ワンチッ
プマイクロコンピュータ１がデジタル回路により構成さ
れている。本実施例では、アナログ回路およびデジタル
回路の両方が、＋５Ｖの低い電源電圧で動作する。
回路１４、ゲイン調整回路１５、増幅回路１６および二
値化回路１７がアナログ回路により構成され、ワンチッ
プマイクロコンピュータ１がデジタル回路により構成さ
れている。本実施例では、アナログ回路およびデジタル
回路の両方が、＋５Ｖの低い電源電圧で動作する。
【００３３】本実施例では、レーザ点灯回路８およびレ
ーザ発光部９が投光手段を構成し、受光素子が受光手段
を構成し、二値化回路１７が二値化手段を構成し、ワン
チップマイクロコンピュータ１が解析手段を構成する。
ーザ発光部９が投光手段を構成し、受光素子が受光手段
を構成し、二値化回路１７が二値化手段を構成し、ワン
チップマイクロコンピュータ１が解析手段を構成する。
【００３４】図２は図１のバーコード読取装置に含まれ
る増幅回路１６の構成を示す回路図である。図２の増幅
回路１６が図７の増幅回路と異なるのは、ソフトリミッ
タ回路２０および変動補償回路３０が設けられている点
である。
る増幅回路１６の構成を示す回路図である。図２の増幅
回路１６が図７の増幅回路と異なるのは、ソフトリミッ
タ回路２０および変動補償回路３０が設けられている点
である。
【００３５】ソフトリミッタ回路２０は、ダイオードＤ
１〜Ｄ６および抵抗Ｒ５を含む。ダイオードＤ１〜Ｄ３
とダイオードＤ４〜Ｄ６とが演算増幅器ＯＰの出力端子
Ｏ１とノードｎ２との間に互いに逆並列に接続され、抵
抗Ｒ５がノードｎ２と演算増幅器ＯＰの反転入力端子と
の間に接続されている。
１〜Ｄ６および抵抗Ｒ５を含む。ダイオードＤ１〜Ｄ３
とダイオードＤ４〜Ｄ６とが演算増幅器ＯＰの出力端子
Ｏ１とノードｎ２との間に互いに逆並列に接続され、抵
抗Ｒ５がノードｎ２と演算増幅器ＯＰの反転入力端子と
の間に接続されている。
【００３６】変動補償回路３０は、ダイオードＤ７〜Ｄ
１２、コンデンサＣ３および抵抗Ｒ６を含む。ダイオー
ドＤ７〜Ｄ９とダイオードＤ１０〜Ｄ１２とが演算増幅
器ＯＰの出力端子Ｏ１とノードｎ３との間に互いに逆並
列に接続され、抵抗Ｒ６がノードｎ３と演算増幅器ＯＰ
の反転入力端子との間に接続されている。コンデンサＣ
３はノードｎ３と接地電位との間に接続されている。
１２、コンデンサＣ３および抵抗Ｒ６を含む。ダイオー
ドＤ７〜Ｄ９とダイオードＤ１０〜Ｄ１２とが演算増幅
器ＯＰの出力端子Ｏ１とノードｎ３との間に互いに逆並
列に接続され、抵抗Ｒ６がノードｎ３と演算増幅器ＯＰ
の反転入力端子との間に接続されている。コンデンサＣ
３はノードｎ３と接地電位との間に接続されている。
【００３７】抵抗Ｒ１の抵抗値をＲ1 とし、出力端子Ｏ
１と反転入力端子との間の合成抵抗の抵抗値をＲ0 とす
ると、増幅回路１６の増幅度は、Ｒ0 ／Ｒ1 で表され
る。図２の増幅回路１６は第１〜第３の発明に係る増幅
回路に対応し、抵抗Ｒ１が第１の抵抗手段を構成し、抵
抗Ｒ２が第２の抵抗手段を構成し、ダイオードＤ７〜Ｄ
１２が第１の回路を構成し、抵抗Ｒ６が第３の抵抗手段
を構成し、コンデンサＣ３が容量手段を構成する。ま
た、ダイオードＤ１〜Ｄ６が第２の回路を構成し、抵抗
Ｒ５が第４の抵抗手段を構成する。
１と反転入力端子との間の合成抵抗の抵抗値をＲ0 とす
ると、増幅回路１６の増幅度は、Ｒ0 ／Ｒ1 で表され
る。図２の増幅回路１６は第１〜第３の発明に係る増幅
回路に対応し、抵抗Ｒ１が第１の抵抗手段を構成し、抵
抗Ｒ２が第２の抵抗手段を構成し、ダイオードＤ７〜Ｄ
１２が第１の回路を構成し、抵抗Ｒ６が第３の抵抗手段
を構成し、コンデンサＣ３が容量手段を構成する。ま
た、ダイオードＤ１〜Ｄ６が第２の回路を構成し、抵抗
Ｒ５が第４の抵抗手段を構成する。
【００３８】まず、ソフトリミッタ回路２０の動作を説
明する。演算増幅器ＯＰの出力電圧Ｖｏのレベルが大き
くなると、ダイオードＤ１〜Ｄ３またはダイオードＤ４
〜Ｄ６に電流が流れる。それにより、演算増幅器ＯＰの
出力端子Ｏ１と反転入力端子との間の抵抗値が小さくな
り、増幅回路の利得が徐々に減少する。その結果、出力
電圧Ｖｏのレベルの増大が抑制され、飽和が防止され
る。
明する。演算増幅器ＯＰの出力電圧Ｖｏのレベルが大き
くなると、ダイオードＤ１〜Ｄ３またはダイオードＤ４
〜Ｄ６に電流が流れる。それにより、演算増幅器ＯＰの
出力端子Ｏ１と反転入力端子との間の抵抗値が小さくな
り、増幅回路の利得が徐々に減少する。その結果、出力
電圧Ｖｏのレベルの増大が抑制され、飽和が防止され
る。
【００３９】次に、変動補償回路３０の動作を説明す
る。入力電圧Ｖｉに波形のうねり（直流レベルの急激な
変化）が発生すると、ソフトリミッタ回路２０が動作す
ると同時に、変動補償回路３０のダイオードＤ７〜Ｄ９
またはダイオードＤ１０〜Ｄ１２に電流が流れ、コンデ
ンサＣ３が充電される。このとき、コンデンサＣ３の電
圧Ｖｃの位相は演算増幅器ＯＰの反転入力端子に与えら
れる入力電圧Ｖｉの位相と逆になっている。コンデンサ
Ｃ３に蓄積された電荷が放電されるまでの間、演算増幅
器ＯＰの反転入力端子にコンデンサＣ３の電圧Ｖｃが加
算される。それにより、入力電圧Ｖｉにおける波形のう
ねりがコンデンサＣ３の電圧Ｖｃにより相殺され、出力
電圧Ｖｏにおける波形のうねりが抑制される。その結
果、ダイナミックレンジを有効に活用することができ
る。
る。入力電圧Ｖｉに波形のうねり（直流レベルの急激な
変化）が発生すると、ソフトリミッタ回路２０が動作す
ると同時に、変動補償回路３０のダイオードＤ７〜Ｄ９
またはダイオードＤ１０〜Ｄ１２に電流が流れ、コンデ
ンサＣ３が充電される。このとき、コンデンサＣ３の電
圧Ｖｃの位相は演算増幅器ＯＰの反転入力端子に与えら
れる入力電圧Ｖｉの位相と逆になっている。コンデンサ
Ｃ３に蓄積された電荷が放電されるまでの間、演算増幅
器ＯＰの反転入力端子にコンデンサＣ３の電圧Ｖｃが加
算される。それにより、入力電圧Ｖｉにおける波形のう
ねりがコンデンサＣ３の電圧Ｖｃにより相殺され、出力
電圧Ｖｏにおける波形のうねりが抑制される。その結
果、ダイナミックレンジを有効に活用することができ
る。
【００４０】図３は図２の増幅回路１６に与えられる入
力電圧Ｖｉの波形図である。また、図４は図２の増幅回
路１６のノードｎ３における電圧Ｖｃの波形図である。
さらに、図５は図２の増幅回路１６における出力電圧Ｖ
ｏの波形図である。
力電圧Ｖｉの波形図である。また、図４は図２の増幅回
路１６のノードｎ３における電圧Ｖｃの波形図である。
さらに、図５は図２の増幅回路１６における出力電圧Ｖ
ｏの波形図である。
【００４１】図３の入力電圧Ｖｉが増幅回路１６の入力
端子Ｉ１に与えられると、ノードｎ３には図４に示す電
圧Ｖｃが現れる。ノードｎ３の電圧Ｖｃは入力電圧Ｖｉ
に対して反転した位相を有するので、入力電圧Ｖｉにお
ける波形のうねりが相殺され、図５に示すように、波形
のうねりが抑制された出力電圧Ｖｏが得られる。
端子Ｉ１に与えられると、ノードｎ３には図４に示す電
圧Ｖｃが現れる。ノードｎ３の電圧Ｖｃは入力電圧Ｖｉ
に対して反転した位相を有するので、入力電圧Ｖｉにお
ける波形のうねりが相殺され、図５に示すように、波形
のうねりが抑制された出力電圧Ｖｏが得られる。
【００４２】図６は増幅回路１６の他の例を示す回路図
である。図６の増幅回路１６が図２の増幅回路１６と異
なるのは、変動補償回路３０の代わりに変動補償回路４
０が設けられている点である。
である。図６の増幅回路１６が図２の増幅回路１６と異
なるのは、変動補償回路３０の代わりに変動補償回路４
０が設けられている点である。
【００４３】変動補償回路４０は、ツェナーダイオード
Ｄ１３，Ｄ１４およびコンデンサＣ２を含む。ツェナー
ダイオードＤ１３，Ｄ１４は、カップリングコンデンサ
Ｃ１および抵抗Ｒ１間のノードｎ４とノードｎ１との間
に互いに逆並列に接続されている。また、コンデンサＣ
２はノードｎ１と接地電位との間に接続されている。図
６の増幅回路１６は第４〜第６の発明に係る増幅回路に
対応し、抵抗Ｒ１が第１の抵抗手段を構成し、抵抗Ｒ２
が第２の抵抗手段を構成し、ツェナーダイオードＤ１
３，Ｄ１４が第１の回路を構成し、コンデンサＣ２が容
量手段を構成する。また、ダイオードＤ１〜Ｄ６が第２
の回路を構成し、抵抗Ｒ５が第３の抵抗手段を構成す
る。
Ｄ１３，Ｄ１４およびコンデンサＣ２を含む。ツェナー
ダイオードＤ１３，Ｄ１４は、カップリングコンデンサ
Ｃ１および抵抗Ｒ１間のノードｎ４とノードｎ１との間
に互いに逆並列に接続されている。また、コンデンサＣ
２はノードｎ１と接地電位との間に接続されている。図
６の増幅回路１６は第４〜第６の発明に係る増幅回路に
対応し、抵抗Ｒ１が第１の抵抗手段を構成し、抵抗Ｒ２
が第２の抵抗手段を構成し、ツェナーダイオードＤ１
３，Ｄ１４が第１の回路を構成し、コンデンサＣ２が容
量手段を構成する。また、ダイオードＤ１〜Ｄ６が第２
の回路を構成し、抵抗Ｒ５が第３の抵抗手段を構成す
る。
【００４４】入力電圧Ｖｉに波形のうねりが生じると、
ツェナーダイオードＤ１３またはツェナーダイオードＤ
１４に電流が流れ、コンデンサＣ２が充電される。それ
により、非反転入力端子に入力される電圧Ｖｄのレベル
も入力電圧Ｖｉのレベルと同様に変化する。したがっ
て、反転入力端子に与えられる入力電圧Ｖｉに波形のう
ねりが非反転入力端子に入力される電圧Ｖｄにより相殺
され、出力電圧Ｖｏにおける波形のうねりが抑制され
る。その結果、ダイナミックレンジを有効に活用するこ
とができる。
ツェナーダイオードＤ１３またはツェナーダイオードＤ
１４に電流が流れ、コンデンサＣ２が充電される。それ
により、非反転入力端子に入力される電圧Ｖｄのレベル
も入力電圧Ｖｉのレベルと同様に変化する。したがっ
て、反転入力端子に与えられる入力電圧Ｖｉに波形のう
ねりが非反転入力端子に入力される電圧Ｖｄにより相殺
され、出力電圧Ｖｏにおける波形のうねりが抑制され
る。その結果、ダイナミックレンジを有効に活用するこ
とができる。
【００４５】本実施例のバーコード読取装置において
は、図２または図６の増幅回路１６が用いられているの
で、増幅回路１６の出力電圧が飽和することが防止さ
れ、ダイナミックレンジを有効に活用することができ
る。そのため、バーコード読取装置のアナログ回路を低
い電源電圧で動作させた場合でも、バーコードを正確に
読み取ることが可能となる。その結果、バーコード読取
装置の小型化および低消費電力化を図ることができる。
は、図２または図６の増幅回路１６が用いられているの
で、増幅回路１６の出力電圧が飽和することが防止さ
れ、ダイナミックレンジを有効に活用することができ
る。そのため、バーコード読取装置のアナログ回路を低
い電源電圧で動作させた場合でも、バーコードを正確に
読み取ることが可能となる。その結果、バーコード読取
装置の小型化および低消費電力化を図ることができる。
【００４６】なお、上記実施例では、ｐｎ接合素子とし
てダイオードを用いているが、ｐｎ接合素子としてトラ
ンジスタを用いてもよい。本発明の増幅回路は、バーコ
ード読取装置に限らず、その他の種々の電子機器に適用
することができる。
てダイオードを用いているが、ｐｎ接合素子としてトラ
ンジスタを用いてもよい。本発明の増幅回路は、バーコ
ード読取装置に限らず、その他の種々の電子機器に適用
することができる。
【図１】本発明の一実施例におけるバーコード読取装置
の構成を示すブロック図である。
の構成を示すブロック図である。
【図２】図１のバーコード読取装置に含まれる増幅回路
の構成を示す回路図である。
の構成を示す回路図である。
【図３】図２の増幅回路に与えられる入力電圧の波形図
である。
である。
【図４】図２の増幅回路における変動補償回路のノード
の電圧の波形図である。
の電圧の波形図である。
【図５】図２の増幅回路の出力電圧の波形図である。
【図６】本発明の一実施例におけるバーコード読取装置
に用いられる増幅回路の他の例を示す回路図である。
に用いられる増幅回路の他の例を示す回路図である。
【図７】従来の増幅回路の一例を示す回路図である。
【図８】バーコードラベルの一例を示す図である。
【図９】図７の増幅回路に与えられる入力電圧の波形図
である。
である。
【図１０】図７の増幅回路における飽和した出力電圧の
波形図である。
波形図である。
【図１１】図７の増幅回路におけるうねりが発生した出
力電圧の波形図である。
力電圧の波形図である。
１ ワンチップマイクロコンピュータ ２ ＣＰＵ ３ ＲＯＭ ４ ＲＡＭ ５ タイマ ８ レーザ点灯回路 ９ レーザ発光部 １０ ポリゴンミラー １３ 受光素子 １４ Ｉ−Ｖ変換回路 １６ 増幅回路 １７ 二値化回路 ２０ ソフトリミッタ回路 ３０，４０ 変動補償回路 ＯＰ 演算増幅器 Ｒ１〜Ｒ６ 抵抗 Ｃ１ カップリングコンデンサ Ｃ２，Ｃ３ コンデンサ Ｄ１〜Ｄ１２ ダイオード Ｄ１３，Ｄ１４ ツェナーダイオード
Claims (7)
- 【請求項１】 演算増幅器の反転入力端子に第１の抵抗
手段を介して入力電圧が与えられ、前記演算増幅器の出
力端子と前記反転入力端子との間に第２の抵抗手段が接
続され、前記演算増幅器の非反転入力端子に所定の電位
が供給される増幅回路において、前記演算増幅器の前記
出力端子と前記反転入力端子との間に、互いに逆並列に
接続された少なくとも２つのｐｎ接合素子からなる第１
の回路と第３の抵抗手段とを直列に接続するとともに、
前記第１の回路と前記第３の抵抗手段との接続点に容量
手段を接続したことを特徴とする増幅回路。 - 【請求項２】 前記演算増幅器の前記出力端子と前記反
転入力端子との間に、互いに逆並列に接続された少なく
とも２つのｐｎ接合素子からなる第２の回路と第４の抵
抗手段とを直列に接続したことを特徴とする請求項１記
載の増幅回路。 - 【請求項３】 前記第１の回路の前記少なくとも２つの
ｐｎ接合素子はダイオードからなることを特徴とする請
求項１または２記載の増幅回路。 - 【請求項４】 演算増幅器の反転入力端子に第１の抵抗
手段を介して入力電圧が与えられ、前記演算増幅器の出
力端子と前記反転入力端子との間に第２の抵抗手段が接
続され、前記演算増幅器の非反転入力端子に所定の電位
が供給される増幅回路において、前記第１の抵抗手段の
電圧入力端と前記演算増幅器の非反転入力端子との間
に、互いに逆並列に接続された少なくとも２つのｐｎ接
合素子からなる第１の回路を接続するとともに、前記非
反転入力端子に容量手段を接続したことを特徴とする増
幅回路。 - 【請求項５】 前記演算増幅器の前記出力端子と前記反
転入力端子との間に、互いに逆並列に接続された少なく
とも２つのｐｎ接合素子からなる第２の回路と第３の抵
抗手段とを直列に接続したことを特徴とする請求項４記
載の増幅回路。 - 【請求項６】 前記第１の回路の前記少なくとも２つの
ｐｎ接合素子はダイオードからなることを特徴とする請
求項４または５記載の増幅回路。 - 【請求項７】 読取対象となるバーコードに光を照射す
る投光手段と、 前記投光手段により光が照射されたバーコードからの反
射光を受光して電気信号に変換する受光手段と、 前記受光手段の出力信号を増幅する請求項１〜６のいず
れかに記載の増幅回路と、 前記増幅回路の出力信号を二値化データに変換する二値
化手段と、 前記二値化手段により得られた二値化データを解析して
バーコード情報を読み取る解析手段とを備えたことを特
徴とするバーコード読取装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7202978A JPH0951240A (ja) | 1995-08-09 | 1995-08-09 | 増幅回路およびそれを用いたバーコード読取装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7202978A JPH0951240A (ja) | 1995-08-09 | 1995-08-09 | 増幅回路およびそれを用いたバーコード読取装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0951240A true JPH0951240A (ja) | 1997-02-18 |
Family
ID=16466309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7202978A Pending JPH0951240A (ja) | 1995-08-09 | 1995-08-09 | 増幅回路およびそれを用いたバーコード読取装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0951240A (ja) |
-
1995
- 1995-08-09 JP JP7202978A patent/JPH0951240A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5550362A (en) | Method and apparatus for calibrating a bar code scanner | |
| JP3144736B2 (ja) | 周囲光検出装置および同周囲光検出装置を用いたバーコードリーダ用レーザ点灯制御装置 | |
| KR970031201A (ko) | 5핀을 갖는 능동역률보정집적회로(an active power factor correction IC with 5 pins) | |
| US5502297A (en) | Method and apparatus for detecting the presence of a surface bearing a bar code symbol | |
| KR960012797A (ko) | 광검출기 회로 | |
| JP2003174415A (ja) | 光送信装置 | |
| US7301786B2 (en) | Quasi resonant type switching power supply apparatus with overcurrent limiting | |
| EP1180689A3 (en) | Frequency determination circuit for a data processing unit | |
| JPH0951240A (ja) | 増幅回路およびそれを用いたバーコード読取装置 | |
| US7729399B2 (en) | Semiconductor laser driving circuit less susceptible to noise interference | |
| JP3673705B2 (ja) | 電流電圧変換器及びそれを用いたプリンター | |
| US11941210B2 (en) | Sensing circuit improving magnification in pixel circuit and reducing influence of shift in threshold voltage preliminary class | |
| US6356065B1 (en) | Current-voltage converter with changeable threshold based on peak inputted current | |
| CN1029875C (zh) | 自动增益控制回路 | |
| JP4142352B2 (ja) | 光学的情報読取装置用モジュール | |
| JP2005072924A (ja) | 光電流・電圧変換回路 | |
| JPH1154738A (ja) | 受光増幅装置 | |
| JP4320135B2 (ja) | 広ダイナミック信号中間処理回路 | |
| JPH10190463A (ja) | 信号処理装置 | |
| JP4527411B2 (ja) | 光学的情報読取装置 | |
| JPH05264347A (ja) | 光電変換回路 | |
| JP2599429Y2 (ja) | 光電変換回路 | |
| JPH11274862A (ja) | 電流電圧変換回路 | |
| JP3113775B2 (ja) | ２値化回路 | |
| JPH0888543A (ja) | デジタイザ及びこれを用いた光電センサ |