JPH0951272A - 中継装置 - Google Patents
中継装置Info
- Publication number
- JPH0951272A JPH0951272A JP20120395A JP20120395A JPH0951272A JP H0951272 A JPH0951272 A JP H0951272A JP 20120395 A JP20120395 A JP 20120395A JP 20120395 A JP20120395 A JP 20120395A JP H0951272 A JPH0951272 A JP H0951272A
- Authority
- JP
- Japan
- Prior art keywords
- output
- result
- analog
- provides
- arithmetic unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002955 isolation Methods 0.000 abstract description 22
- 238000006243 chemical reaction Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 5
- 238000009413 insulation Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
Landscapes
- Measuring Fluid Pressure (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 回路点数の増加を抑えて信頼性の向上を図る
と同時に、アナログ出力についても「２ ＯＵＴ ＯＦ
３」による冗長性を与えることができる中継装置を提
供する。 【構成】 計測器からのアナログ入力を持ち、出力とし
てアナログ入力を分岐した複数のアナログ出力と、内部
で設定されたしきい値とアナログ入力値を比較した結果
を出力する複数の接点出力を持つ中継装置において、各
アナログ入力をそれぞれＡ／Ｄ変換する複数のＡ／Ｄ変
換器５と、各Ａ／Ｄ変換器出力としきい値を比較してそ
の結果を出力する複数の演算装置６と、各演算装置６の
出力の多数決結果を接点出力およびアナログ出力する複
数の判定回路４とを備え、装置全体の信頼性を向上させ
た。
と同時に、アナログ出力についても「２ ＯＵＴ ＯＦ
３」による冗長性を与えることができる中継装置を提
供する。 【構成】 計測器からのアナログ入力を持ち、出力とし
てアナログ入力を分岐した複数のアナログ出力と、内部
で設定されたしきい値とアナログ入力値を比較した結果
を出力する複数の接点出力を持つ中継装置において、各
アナログ入力をそれぞれＡ／Ｄ変換する複数のＡ／Ｄ変
換器５と、各Ａ／Ｄ変換器出力としきい値を比較してそ
の結果を出力する複数の演算装置６と、各演算装置６の
出力の多数決結果を接点出力およびアナログ出力する複
数の判定回路４とを備え、装置全体の信頼性を向上させ
た。
Description
【０００１】
【産業上の利用分野】本発明は、プラント設備に係り、
特に高信頼性を要求される計測器からのデータ処理に好
適な中継装置（計装用インタフェイス）に関するもので
ある。
特に高信頼性を要求される計測器からのデータ処理に好
適な中継装置（計装用インタフェイス）に関するもので
ある。
【０００２】
【従来の技術】従来、計測器からのアナログ信号に比較
演算を行って接点出力を得る場合に、その冗長性を増す
ためには「２ ＯＵＴ ＯＦ ３」という手法が使用さ
れている。
演算を行って接点出力を得る場合に、その冗長性を増す
ためには「２ ＯＵＴ ＯＦ ３」という手法が使用さ
れている。
【０００３】図３に「２ ＯＵＴ ＯＦ ３」で冗長度
を増して信頼性向上を図った例を示す。
を増して信頼性向上を図った例を示す。
【０００４】発信器１には３つの絶縁アンプ２−１，２
−２，２−３が接続されており、この場合、絶縁アンプ
２−１とコンパレータ３−１、絶縁アンプ２−２とコン
パレータ３−２、絶縁アンプ２−３とコンパレータ３−
３の３組について、判定回路４で「２ ＯＵＴ ＯＦ
３」をかけており、１つのしきい値に対応した接点出力
に対して、絶縁アンプ２（２−１〜２−３）とコンパレ
ータ３（３−１〜３−３）が各々３組必要である。
−２，２−３が接続されており、この場合、絶縁アンプ
２−１とコンパレータ３−１、絶縁アンプ２−２とコン
パレータ３−２、絶縁アンプ２−３とコンパレータ３−
３の３組について、判定回路４で「２ ＯＵＴ ＯＦ
３」をかけており、１つのしきい値に対応した接点出力
に対して、絶縁アンプ２（２−１〜２−３）とコンパレ
ータ３（３−１〜３−３）が各々３組必要である。
【０００５】正常時にはコンパレータ３からの信号
（１）、信号（２）、信号（３）は全て同じ値になる筈
であり、接点出力にはその値が出力される。また上記３
組のうち例えば絶縁アンプ２−１またはコンパレータ３
−１が故障し、信号（１）が信号（２）、信号（３）と
異なる結果となった場合、判定回路４は信号（２）、信
号（３）の値を正常と見做して接点出力へ出力する。
（１）、信号（２）、信号（３）は全て同じ値になる筈
であり、接点出力にはその値が出力される。また上記３
組のうち例えば絶縁アンプ２−１またはコンパレータ３
−１が故障し、信号（１）が信号（２）、信号（３）と
異なる結果となった場合、判定回路４は信号（２）、信
号（３）の値を正常と見做して接点出力へ出力する。
【０００６】
【発明が解決しようとする課題】上記の通り、「２ Ｏ
ＵＴ ＯＦ ３」を用いて信頼性を向上させようとする
場合、接点出力１つに対してアンプやコンパレータ等回
路点数が３倍となり、これは装置自体の部品点数増加と
価格高を招くことになる。またアナログ出力については
「同値」の判定が難しく、この手法を適用するのは困難
であるという問題があった。
ＵＴ ＯＦ ３」を用いて信頼性を向上させようとする
場合、接点出力１つに対してアンプやコンパレータ等回
路点数が３倍となり、これは装置自体の部品点数増加と
価格高を招くことになる。またアナログ出力については
「同値」の判定が難しく、この手法を適用するのは困難
であるという問題があった。
【０００７】本発明の目的は、回路点数の増加を抑えて
信頼性の向上を図ると同時に、アナログ出力についても
「２ ＯＵＴ ＯＦ ３」による冗長性を与えることが
できる中継装置を提供することにある。
信頼性の向上を図ると同時に、アナログ出力についても
「２ ＯＵＴ ＯＦ ３」による冗長性を与えることが
できる中継装置を提供することにある。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、計測器からのアナログ入力を持ち、出力
としてアナログ入力を分岐した複数のアナログ出力と、
内部で設定されたしきい値とアナログ入力値を比較した
結果を出力する複数の接点出力を持つ中継装置におい
て、各アナログ入力をそれぞれＡ／Ｄ変換する複数のＡ
／Ｄ変換器と、各Ａ／Ｄ変換器出力としきい値を比較し
てその結果を出力する複数の演算装置と、各演算装置の
出力の多数決結果を接点出力およびアナログ出力する複
数の判定回路とを備えたことを特徴とする。
に、本発明は、計測器からのアナログ入力を持ち、出力
としてアナログ入力を分岐した複数のアナログ出力と、
内部で設定されたしきい値とアナログ入力値を比較した
結果を出力する複数の接点出力を持つ中継装置におい
て、各アナログ入力をそれぞれＡ／Ｄ変換する複数のＡ
／Ｄ変換器と、各Ａ／Ｄ変換器出力としきい値を比較し
てその結果を出力する複数の演算装置と、各演算装置の
出力の多数決結果を接点出力およびアナログ出力する複
数の判定回路とを備えたことを特徴とする。
【０００９】
【作用】本装置は、絶縁アンプとＡ／Ｄ変換器と演算装
置と判定回路を多重に備えることで冗長性を増し、信頼
性の向上を図っている。今、仮に第１のＡ／Ｄ変換器が
故障して、第１のＡ／Ｄ変換器からのデジタル信号およ
び第１の演算装置の出力信号が異常な値となった場合、
第１の判定回路は、第２、第３の演算装置の出力信号が
同値であり正常値と判断して正しい接点出力を行う。第
２の判定回路も同様である。またアナログ出力用の判定
回路も、各Ａ／Ｄ変換器のデジタル信号を比較して、第
２、第３のＡ／Ｄ変換器のデジタル信号が同値であるこ
とから正しいアナログ出力を得ることができる。
置と判定回路を多重に備えることで冗長性を増し、信頼
性の向上を図っている。今、仮に第１のＡ／Ｄ変換器が
故障して、第１のＡ／Ｄ変換器からのデジタル信号およ
び第１の演算装置の出力信号が異常な値となった場合、
第１の判定回路は、第２、第３の演算装置の出力信号が
同値であり正常値と判断して正しい接点出力を行う。第
２の判定回路も同様である。またアナログ出力用の判定
回路も、各Ａ／Ｄ変換器のデジタル信号を比較して、第
２、第３のＡ／Ｄ変換器のデジタル信号が同値であるこ
とから正しいアナログ出力を得ることができる。
【００１０】また、例えばこの装置で、アナログ入力の
変化に対して十分処理速度の速いＡ／Ｄ変換器と演算装
置を使用すれば、アナログ入力と複数のしきい値との比
較を時分割で行い、結果として接点出力を１つ増やすた
めのコストを判定回路分だけに抑えることができる。
変化に対して十分処理速度の速いＡ／Ｄ変換器と演算装
置を使用すれば、アナログ入力と複数のしきい値との比
較を時分割で行い、結果として接点出力を１つ増やすた
めのコストを判定回路分だけに抑えることができる。
【００１１】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。なお、従来例と同一個所には同一符号を付す。
する。なお、従来例と同一個所には同一符号を付す。
【００１２】図１は本発明に係る中継装置の基本構成を
示すブロック図である。
示すブロック図である。
【００１３】この中継器は、３つの絶縁アンプ２−１〜
２−３と、これに対応する３つのＡ／Ｄ変換器５（５−
１〜５−３）および演算装置６（６−１〜６−３）と、
判定回路４（４−１〜４−３）とを備えている。またア
ナログ出力用の判定回路４−３の出力側にはＤ／Ａ変換
器７と、絶縁アンプ２−４が接続されている。
２−３と、これに対応する３つのＡ／Ｄ変換器５（５−
１〜５−３）および演算装置６（６−１〜６−３）と、
判定回路４（４−１〜４−３）とを備えている。またア
ナログ出力用の判定回路４−３の出力側にはＤ／Ａ変換
器７と、絶縁アンプ２−４が接続されている。
【００１４】アナログ入力は各々独立した３つのＤ／Ａ
変換器５でデジタル化され、その後、判定回路４で接点
出力およびアナログ出力が作られる。
変換器５でデジタル化され、その後、判定回路４で接点
出力およびアナログ出力が作られる。
【００１５】アナログ入力信号は３つに分岐して各々Ａ
／Ｄ変換器５−１〜５−３で別々にデジタル値Ｓ１〜Ｓ
３に変換される。演算装置６−１はＡ／Ｄ変換されたデ
ジタル値Ｓ１としきい値Ａを比較して、その結果を信号
Ｓ４として出力する。また演算装置６−１はデジタル値
Ｓ１としきい値Ｂを比較して、その結果を信号Ｓ５とし
て出力する。
／Ｄ変換器５−１〜５−３で別々にデジタル値Ｓ１〜Ｓ
３に変換される。演算装置６−１はＡ／Ｄ変換されたデ
ジタル値Ｓ１としきい値Ａを比較して、その結果を信号
Ｓ４として出力する。また演算装置６−１はデジタル値
Ｓ１としきい値Ｂを比較して、その結果を信号Ｓ５とし
て出力する。
【００１６】同様にして、演算装置６−２は信号Ｓ６、
信号Ｓ７を、さらに演算装置６−３は信号Ｓ８、信号Ｓ
９を出力する。判定回路４−１は入力として信号Ｓ４、
信号Ｓ６、信号Ｓ８をとり、３信号の多数決結果を接点
出力Ａに出力する。判定回路４−２も同様に、信号Ｓ
５，Ｓ７，Ｓ９の多数決結果を接点出力Ｂに出力する。
また、演算装置６−１はデジタル値Ｓ１の値をそのまま
判定回路４−３へ出力する。演算装置６−２，６−３も
同様に、各々デジタル値Ｓ２，Ｓ３を判定回路４−３へ
出力する。判定回路４−３はデジタル値Ｓ１〜Ｓ３から
多数決をとって、Ｄ／Ａ変換器７でＤ／Ａ変換した結果
を絶縁アンプ２−４を介してアナログ出力する。
信号Ｓ７を、さらに演算装置６−３は信号Ｓ８、信号Ｓ
９を出力する。判定回路４−１は入力として信号Ｓ４、
信号Ｓ６、信号Ｓ８をとり、３信号の多数決結果を接点
出力Ａに出力する。判定回路４−２も同様に、信号Ｓ
５，Ｓ７，Ｓ９の多数決結果を接点出力Ｂに出力する。
また、演算装置６−１はデジタル値Ｓ１の値をそのまま
判定回路４−３へ出力する。演算装置６−２，６−３も
同様に、各々デジタル値Ｓ２，Ｓ３を判定回路４−３へ
出力する。判定回路４−３はデジタル値Ｓ１〜Ｓ３から
多数決をとって、Ｄ／Ａ変換器７でＤ／Ａ変換した結果
を絶縁アンプ２−４を介してアナログ出力する。
【００１７】次にその具体例を説明する。
【００１８】図２は本発明の実施例に係る中継装置の詳
細ブロック図であり、ＩＦＭ−Ｄと呼ばれる中継盤を示
している。
細ブロック図であり、ＩＦＭ−Ｄと呼ばれる中継盤を示
している。
【００１９】この中継盤は、Ａ／Ｄ変換器５と演算装置
６を有するマイクロコンピュータ１０（１０−１〜１０
−３）、判定回路４、Ｄ／Ａ変換器７、絶縁アンプ２を
有するアナログチャネル回路１１（１１−１，１１−
２）、判定回路４、キープリレー８を有するデジタルチ
ャネル回路１２（１２−１〜１２−３）、ホストコンピ
ュータ１３、通信制御回路１４等を備えている。
６を有するマイクロコンピュータ１０（１０−１〜１０
−３）、判定回路４、Ｄ／Ａ変換器７、絶縁アンプ２を
有するアナログチャネル回路１１（１１−１，１１−
２）、判定回路４、キープリレー８を有するデジタルチ
ャネル回路１２（１２−１〜１２−３）、ホストコンピ
ュータ１３、通信制御回路１４等を備えている。
【００２０】まず、特定のしきい値に対応した「接点出
力１」を出力するための回路の動作について説明する。
力１」を出力するための回路の動作について説明する。
【００２１】発信器１の出力は通常4 〜２０ｍＡの電流
出力になっている。そこで発信器１からの入力は発信器
１に支障のない程度の抵抗を介して電圧に変換されて絶
縁アンプ２−１で所定のレベルまで増幅された上でマイ
クロコンピュータ１０−１に入力される。
出力になっている。そこで発信器１からの入力は発信器
１に支障のない程度の抵抗を介して電圧に変換されて絶
縁アンプ２−１で所定のレベルまで増幅された上でマイ
クロコンピュータ１０−１に入力される。
【００２２】マイクロコンピュータ１０−１は内部にＡ
／Ｄ変換器５と演算装置６を有しており、絶縁アンプ２
−１からのアナログ値をデジタル値へと変換する。一方
で、ホストコンピュータ１３からは通信制御回路１４を
通じてマイクロコンピュータ１０−１および１０−２，
１０−３の内部の演算装置６に対してしきい値の設定が
なされる。この設定はデジタル値で設定され、複数の接
点出力に対応して複数のしきい値を同時に設定可能であ
る。
／Ｄ変換器５と演算装置６を有しており、絶縁アンプ２
−１からのアナログ値をデジタル値へと変換する。一方
で、ホストコンピュータ１３からは通信制御回路１４を
通じてマイクロコンピュータ１０−１および１０−２，
１０−３の内部の演算装置６に対してしきい値の設定が
なされる。この設定はデジタル値で設定され、複数の接
点出力に対応して複数のしきい値を同時に設定可能であ
る。
【００２３】マイクロコンピュータ１０−１は、絶縁ア
ンプ２−１からのアナログ値をＡ／Ｄ変換したデジタル
値とホストコンピュータ１３から設定されたしきい値と
を比較し、結果をデジタルチャネル回路１２−１の判定
回路４へ出力する。
ンプ２−１からのアナログ値をＡ／Ｄ変換したデジタル
値とホストコンピュータ１３から設定されたしきい値と
を比較し、結果をデジタルチャネル回路１２−１の判定
回路４へ出力する。
【００２４】同様にして、発信器１からの入力は、絶縁
アンプ２−２および絶縁アンプ２−３で増幅され、各々
マイクロコンピュータ１０−２および１０−３でＡ／Ｄ
変換値としきい値との比較が行われて、結果がデジタル
チャネル回路１２−１の判定回路４へ出力される。判定
回路４では、マイクロコンピュータ１０−１，１０−
２，１０−３の出力を受けて「２ ＯＵＴ ＯＦ ３」
の多数決判定をし、結果はキープリレー８を通じて「接
点出力１」となる。
アンプ２−２および絶縁アンプ２−３で増幅され、各々
マイクロコンピュータ１０−２および１０−３でＡ／Ｄ
変換値としきい値との比較が行われて、結果がデジタル
チャネル回路１２−１の判定回路４へ出力される。判定
回路４では、マイクロコンピュータ１０−１，１０−
２，１０−３の出力を受けて「２ ＯＵＴ ＯＦ ３」
の多数決判定をし、結果はキープリレー８を通じて「接
点出力１」となる。
【００２５】今仮にマイクロコンピュータ１０−１また
は絶縁アンプ２−１が故障して、マイクロコンピュータ
１０−１の出力が同１０−２，１０−３の出力と食い違
った場合を考えると、判定回路４は、マイクロコンピュ
ータ１０−１，１０−２，１０−３の出力のうち多数で
あるマイクロコンピュータ１０−２，１０−３の出力を
採用してキープリレー８へと出力する。よってマイクロ
コンピュータまたは絶縁アンプの組のうち１つの故障で
は結果に影響を与えない。
は絶縁アンプ２−１が故障して、マイクロコンピュータ
１０−１の出力が同１０−２，１０−３の出力と食い違
った場合を考えると、判定回路４は、マイクロコンピュ
ータ１０−１，１０−２，１０−３の出力のうち多数で
あるマイクロコンピュータ１０−２，１０−３の出力を
採用してキープリレー８へと出力する。よってマイクロ
コンピュータまたは絶縁アンプの組のうち１つの故障で
は結果に影響を与えない。
【００２６】次に、別のしきい値に対応した「接点出力
２」を出力するための回路の動作について説明する。
２」を出力するための回路の動作について説明する。
【００２７】このしきい値もホストコンピュータ１３か
ら通信制御回路１４を経由してマイクロコンピュータ１
０−１，１０−２，１０−３に設定される。マイクロコ
ンピュータ１０−１，１０−２，１０−３は、各々発信
器１からのアナログ値をＡ／Ｄ変換した値と上記しきい
値を比較してデジタルチャネル回路１２−２の判定回路
４へ出力する。判定回路４は、上記と同様に「２ ＯＵ
Ｔ ＯＦ ３」の多数決判定を行い、結果をキープリレ
ー８を通じて「接点出力２」へ出力する。
ら通信制御回路１４を経由してマイクロコンピュータ１
０−１，１０−２，１０−３に設定される。マイクロコ
ンピュータ１０−１，１０−２，１０−３は、各々発信
器１からのアナログ値をＡ／Ｄ変換した値と上記しきい
値を比較してデジタルチャネル回路１２−２の判定回路
４へ出力する。判定回路４は、上記と同様に「２ ＯＵ
Ｔ ＯＦ ３」の多数決判定を行い、結果をキープリレ
ー８を通じて「接点出力２」へ出力する。
【００２８】同様にして「接点出力３」の信号も生成さ
れる。
れる。
【００２９】さらに「アナログ出力１」を出力するため
の回路動作について説明する。
の回路動作について説明する。
【００３０】マイクロコンピュータ１０−１，１０−
２，１０−３からは、発信器１からのアナログ値をＡ／
Ｄ変換したデジタル値が各々出力され、アナログチャネ
ル回路１１−１の判定回路４へ入力される。判定回路４
は、この３入力に対して多数決判定を行い、結果をＤ／
Ａ変換器７に出力する。Ｄ／Ａ変換器７は、入力のデジ
タル値をアナログ出力へと変換し、このアナログ値は絶
縁アンプ２で増幅されて、「アナログ出力１」として出
力される。
２，１０−３からは、発信器１からのアナログ値をＡ／
Ｄ変換したデジタル値が各々出力され、アナログチャネ
ル回路１１−１の判定回路４へ入力される。判定回路４
は、この３入力に対して多数決判定を行い、結果をＤ／
Ａ変換器７に出力する。Ｄ／Ａ変換器７は、入力のデジ
タル値をアナログ出力へと変換し、このアナログ値は絶
縁アンプ２で増幅されて、「アナログ出力１」として出
力される。
【００３１】同様にして「アナログ出力２」の信号も生
成される。
成される。
【００３２】本実施例では、絶縁アンプ２−１，２−
２，２−３のうち１つが故障しても、またマイクロコン
ピュータ１０−１，１０−２，１０−３のうち１つが故
障しても、全体として正常に動作することができる。
２，２−３のうち１つが故障しても、またマイクロコン
ピュータ１０−１，１０−２，１０−３のうち１つが故
障しても、全体として正常に動作することができる。
【００３３】また、図２の実施例では、アナログ出力２
チャネル、、接点出力３チャネルで構成されているが、
入力部の絶縁アンプとコンパレータを各チャネルで共通
とすることで、部品点数を増やすことなく信頼性を保つ
ことができる。
チャネル、、接点出力３チャネルで構成されているが、
入力部の絶縁アンプとコンパレータを各チャネルで共通
とすることで、部品点数を増やすことなく信頼性を保つ
ことができる。
【００３４】
【発明の効果】本発明によれば、絶縁アンプと、Ａ／Ｄ
変換器と、演算装置を多重に備えることで、そのうちの
１つが故障しても全体として正常に動作することができ
るようにしたから、信頼性の向上を図ることができ、ま
た冗長性を増すことができる。
変換器と、演算装置を多重に備えることで、そのうちの
１つが故障しても全体として正常に動作することができ
るようにしたから、信頼性の向上を図ることができ、ま
た冗長性を増すことができる。
【図１】本発明に係る中継装置の基本構成を示すブロッ
ク図である。
ク図である。
【図２】本発明の実施例に係る中継装置の詳細ブロック
図である。
図である。
【図３】従来例に係る中継装置の基本構成を示すブロッ
ク図である。
ク図である。
１ 発信器 ２ 絶縁アンプ ４ 判定回路 ５ Ａ／Ｄ変換器 ６ 演算装置
Claims (1)
- 【請求項１】 計測器からのアナログ入力を持ち、出力
としてアナログ入力を分岐した複数のアナログ出力と、
内部で設定されたしきい値とアナログ入力値を比較した
結果を出力する複数の接点出力を持つ中継装置におい
て、 各アナログ入力をそれぞれＡ／Ｄ変換する複数のＡ／Ｄ
変換器と、各Ａ／Ｄ変換器出力としきい値を比較してそ
の結果を出力する複数の演算装置と、各演算装置の出力
の多数決結果を接点出力およびアナログ出力する複数の
判定回路とを備えたことを特徴とする中継装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20120395A JP3413739B2 (ja) | 1995-08-07 | 1995-08-07 | 中継装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20120395A JP3413739B2 (ja) | 1995-08-07 | 1995-08-07 | 中継装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0951272A true JPH0951272A (ja) | 1997-02-18 |
| JP3413739B2 JP3413739B2 (ja) | 2003-06-09 |
Family
ID=16437063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20120395A Expired - Lifetime JP3413739B2 (ja) | 1995-08-07 | 1995-08-07 | 中継装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3413739B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008190977A (ja) * | 2007-02-05 | 2008-08-21 | Yokogawa Electric Corp | 異常判定修復測定機器 |
-
1995
- 1995-08-07 JP JP20120395A patent/JP3413739B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008190977A (ja) * | 2007-02-05 | 2008-08-21 | Yokogawa Electric Corp | 異常判定修復測定機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3413739B2 (ja) | 2003-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20000016431A (ko) | 필드 프로그래머블 프로세서 | |
| US4309767A (en) | Monitor system for a digital signal | |
| US6341142B2 (en) | Serial data transceiver including elements which facilitate functional testing requiring access to only the serial data ports, and an associated test method | |
| US7768253B2 (en) | Sampling module and a method of sampling one or more analogue characteristics of a power transmission system | |
| TW346572B (en) | Computer processor having a pipelined architecture which utilizes feedback and method of using same | |
| US20050187642A1 (en) | Signal monitoring system and method | |
| JPH0951272A (ja) | 中継装置 | |
| US20240332775A1 (en) | Fault Protected Signal Splitter Apparatus | |
| JP3095756B2 (ja) | 自己較正ａ―ｄおよびｄ―ａ変換器 | |
| US20230387564A1 (en) | Fault Protected Signal Splitter Apparatus | |
| JPS6251329A (ja) | 符号識別回路 | |
| JPH0198034A (ja) | 多重冗長系回路 | |
| JPS63196130A (ja) | 信号検出方式 | |
| JPH05204692A (ja) | 情報処理装置の故障検出・切離方式 | |
| US6452965B1 (en) | Fault detection circuit in loop network | |
| JPH0567185B2 (ja) | ||
| JPS58129859A (ja) | プロセス信号伝送方法 | |
| CN120200596A (zh) | 一种冗余转换装置及冗余切换方法 | |
| JP2987862B2 (ja) | マトリクススイッチ方式 | |
| JPS6379121A (ja) | クロツク分配システム | |
| JPS6156539B2 (ja) | ||
| SU1083175A2 (ru) | Многоканальное устройство дл подключени абонентов к общей магистрали | |
| SU1520501A1 (ru) | Устройство дл ввода аналоговой информации | |
| JP2517657B2 (ja) | 電子機器の制御方法及びその装置 | |
| JP2661364B2 (ja) | テスト回路方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080404 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090404 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090404 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100404 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120404 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120404 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130404 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140404 Year of fee payment: 11 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |