JPH0954706A - アドレス／データ監視回路 - Google Patents
アドレス／データ監視回路Info
- Publication number
- JPH0954706A JPH0954706A JP7208883A JP20888395A JPH0954706A JP H0954706 A JPH0954706 A JP H0954706A JP 7208883 A JP7208883 A JP 7208883A JP 20888395 A JP20888395 A JP 20888395A JP H0954706 A JPH0954706 A JP H0954706A
- Authority
- JP
- Japan
- Prior art keywords
- address
- data
- buffer
- comparison
- comparison unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012544 monitoring process Methods 0.000 title claims abstract description 19
- 239000000872 buffer Substances 0.000 claims abstract description 33
- 230000010365 information processing Effects 0.000 claims description 6
- 239000000523 sample Substances 0.000 abstract description 9
- 238000005259 measurement Methods 0.000 abstract 2
- 238000001514 detection method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
Landscapes
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【課題】プローブの取付け間違いが発生し、実際の波形
観測を行うまでの時間が長くかかり、プローブ同士の誤
接触により正確な波形観測が行われない。 【解決手段】アドレス／データ選択回路１０はＩ／Ｏラ
イト信号２０により監視対象をアドレスバッファ１１
ａ，…，１１ｎとデータバッファ１２ａ，…，１２ｎに
引き渡し、各バッファへのバッファライト信号１３も生
成する。監視対象のアドレスまたはデータはアドレス比
較部１４ａ，…，１４ｎまたはデータ比較部１５ａ，
…，１５ｎにそれぞれ渡され、この引き渡されたアドレ
スまたはデータはアドレス比較部１４ａ，…，１４ｎま
たはデータ比較部１５ａ，…，１５ｎで監視され、設定
されたアドレスまたはデータと一致したアドレス信号１
８またはデータ信号１９が発生してきたときには、それ
ぞれアドレス比較信号１６ａ，…，１６ｎとデータ比較
信号１７ａ，…，１７ｎとが出力される。
観測を行うまでの時間が長くかかり、プローブ同士の誤
接触により正確な波形観測が行われない。 【解決手段】アドレス／データ選択回路１０はＩ／Ｏラ
イト信号２０により監視対象をアドレスバッファ１１
ａ，…，１１ｎとデータバッファ１２ａ，…，１２ｎに
引き渡し、各バッファへのバッファライト信号１３も生
成する。監視対象のアドレスまたはデータはアドレス比
較部１４ａ，…，１４ｎまたはデータ比較部１５ａ，
…，１５ｎにそれぞれ渡され、この引き渡されたアドレ
スまたはデータはアドレス比較部１４ａ，…，１４ｎま
たはデータ比較部１５ａ，…，１５ｎで監視され、設定
されたアドレスまたはデータと一致したアドレス信号１
８またはデータ信号１９が発生してきたときには、それ
ぞれアドレス比較信号１６ａ，…，１６ｎとデータ比較
信号１７ａ，…，１７ｎとが出力される。
Description
【０００１】
【発明の属する技術分野】本発明はアドレス／データ監
視回路に関し、特に情報処理装置においてアドレスまた
はデータを監視するアドレス／データ監視回路に関す
る。
視回路に関し、特に情報処理装置においてアドレスまた
はデータを監視するアドレス／データ監視回路に関す
る。
【０００２】
【従来の技術】従来の情報処理装置においては、アドレ
スまたはデータをトリガにして波形を観測する際には、
アドレスまたはデータの本数＋制御信号の本数分のトリ
ガ検出用のプローブを取り付けて所望の波形を監視して
いた。
スまたはデータをトリガにして波形を観測する際には、
アドレスまたはデータの本数＋制御信号の本数分のトリ
ガ検出用のプローブを取り付けて所望の波形を監視して
いた。
【０００３】
【発明が解決しようとする課題】この従来のプローブに
よる波形監視では、ＣＰＵのアドレス拡大やデータ幅拡
大があると、トリガ検出のためのポイント数が多数にな
るので、プローブの取付け間違いが発生することがある
という問題点があった。
よる波形監視では、ＣＰＵのアドレス拡大やデータ幅拡
大があると、トリガ検出のためのポイント数が多数にな
るので、プローブの取付け間違いが発生することがある
という問題点があった。
【０００４】また、実際の波形観測を行うまでの時間が
長くなるばかりでなく、プローブ同士が誤って接触して
正確な波形観測が行われないことがあるという問題点が
あった。
長くなるばかりでなく、プローブ同士が誤って接触して
正確な波形観測が行われないことがあるという問題点が
あった。
【０００５】本発明の目的は、情報処理装置の開発時に
アドレスまたはデータをトリガにして波形観測を行う際
に使用するプローブの数を著しく少なくすることができ
るアドレス／データ監視回路を提供することにある。
アドレスまたはデータをトリガにして波形観測を行う際
に使用するプローブの数を著しく少なくすることができ
るアドレス／データ監視回路を提供することにある。
【０００６】
【課題を解決するための手段】本発明によれば、情報処
理装置の開発時にアドレスおよびデータのいずれかをト
リガにして波形を観測する際に該当する条件が発生した
ときにのみトリガ信号を発生させる手段を備えることを
特徴とするアドレス／データ監視回路が得られる。
理装置の開発時にアドレスおよびデータのいずれかをト
リガにして波形を観測する際に該当する条件が発生した
ときにのみトリガ信号を発生させる手段を備えることを
特徴とするアドレス／データ監視回路が得られる。
【０００７】また、監視する対象が前記アドレスなのか
前記データなのかを判断するアドレス／データ選択回路
と、前記監視対象の前記アドレスまたはデータを格納す
るアドレスバッファまたはデータバッファと、設定され
たアドレスまたはデータと現在発生している前記アドレ
スまたはデータとを比較するアドレス比較部またはデー
タ比較部とを備え、前記アドレス比較部またはデータ比
較部による比較結果が一致したときに前記トリガ信号を
発生することを特徴とするアドレス／データ監視回路が
得られる。
前記データなのかを判断するアドレス／データ選択回路
と、前記監視対象の前記アドレスまたはデータを格納す
るアドレスバッファまたはデータバッファと、設定され
たアドレスまたはデータと現在発生している前記アドレ
スまたはデータとを比較するアドレス比較部またはデー
タ比較部とを備え、前記アドレス比較部またはデータ比
較部による比較結果が一致したときに前記トリガ信号を
発生することを特徴とするアドレス／データ監視回路が
得られる。
【０００８】
【発明の実施の形態】次に、本発明について図面を参照
して説明する。
して説明する。
【０００９】図１は本発明の一実施形態を示す回路ブロ
ック図、図２は本実施形態のアドレス／データ監視回路
を動作させるためのコマンド表の一例を示す図である。
ック図、図２は本実施形態のアドレス／データ監視回路
を動作させるためのコマンド表の一例を示す図である。
【００１０】図１を参照すると、本実施形態のアドレス
／データ監視回路は、監視する対象がアドレスなのかデ
ータなのかを判断するアドレス／データ選択回路１０
と、監視対象のアドレスを格納する複数のアドレスバッ
ファ１１ａ，…，１１ｎと、監視対象のデータを格納す
る複数のデータバッファ１２ａ，…，１２ｎと、設定さ
れたアドレスと現在発生しているアドレスとを比較する
アドレス比較部１４ａ，…，１４ｎと、設定されたデー
タと現在発生しているデータとを比較するデータ比較部
１５ａ，…，１５ｎとを備えている。
／データ監視回路は、監視する対象がアドレスなのかデ
ータなのかを判断するアドレス／データ選択回路１０
と、監視対象のアドレスを格納する複数のアドレスバッ
ファ１１ａ，…，１１ｎと、監視対象のデータを格納す
る複数のデータバッファ１２ａ，…，１２ｎと、設定さ
れたアドレスと現在発生しているアドレスとを比較する
アドレス比較部１４ａ，…，１４ｎと、設定されたデー
タと現在発生しているデータとを比較するデータ比較部
１５ａ，…，１５ｎとを備えている。
【００１１】続いて、本実施形態の動作について説明す
る。
る。
【００１２】まず、Ｉ／Ｏライト信号２０によりアドレ
ス／データ選択回路１０にアドレスまたはデータのどち
らを監視するかを設定する。
ス／データ選択回路１０にアドレスまたはデータのどち
らを監視するかを設定する。
【００１３】アドレス／データ選択回路１０はＩ／Ｏラ
イト信号２０による設定内容に基づいて監視対象を次段
の複数のアドレスバッファ１１ａ，…，１１ｎおよびデ
ータバッファ１２ａ，…，１２ｎに引き渡すとともに、
各アドレスバッファ１１ａ，…，１１ｎおよびデータバ
ッファ１２ａ，…，１２ｎに書き込むためのバッファラ
イト信号１３をも生成する。
イト信号２０による設定内容に基づいて監視対象を次段
の複数のアドレスバッファ１１ａ，…，１１ｎおよびデ
ータバッファ１２ａ，…，１２ｎに引き渡すとともに、
各アドレスバッファ１１ａ，…，１１ｎおよびデータバ
ッファ１２ａ，…，１２ｎに書き込むためのバッファラ
イト信号１３をも生成する。
【００１４】なお、アドレスバッファ，データバッファ
はそれぞれｎ個のバッファ群で構成されているので、こ
のバッファに設定された数だけアドレスまたはデータを
監視することができる。
はそれぞれｎ個のバッファ群で構成されているので、こ
のバッファに設定された数だけアドレスまたはデータを
監視することができる。
【００１５】このバッファ群のアドレスバッファ１１
ａ，…，１１ｎおよびデータバッファ１２ａ，…，１２
ｎからの監視対象のアドレスおよびデータはその後段の
アドレス比較部１４ａ，…，１４ｎおよびデータ比較部
１５ａ，…，１５ｎにそれぞれ渡される。
ａ，…，１１ｎおよびデータバッファ１２ａ，…，１２
ｎからの監視対象のアドレスおよびデータはその後段の
アドレス比較部１４ａ，…，１４ｎおよびデータ比較部
１５ａ，…，１５ｎにそれぞれ渡される。
【００１６】各アドレスバッファ１１ａ，…，１１ｎか
ら引き渡されたアドレスは各アドレス比較部１４ａ，
…，１４ｎで監視され、また各データバッファ１２ａ，
…，１２ｎから引き渡されたデータは各データ比較部１
５ａ，…，１５ｎで監視され、設定されたアドレスまた
はデータと一致したアドレス信号１８またはデータ信号
１９が発生してきたときには、それぞれアドレス比較信
号１６ａ，…，１６ｎまたはデータ比較信号１７ａ，
…，１７ｎが出力される。
ら引き渡されたアドレスは各アドレス比較部１４ａ，
…，１４ｎで監視され、また各データバッファ１２ａ，
…，１２ｎから引き渡されたデータは各データ比較部１
５ａ，…，１５ｎで監視され、設定されたアドレスまた
はデータと一致したアドレス信号１８またはデータ信号
１９が発生してきたときには、それぞれアドレス比較信
号１６ａ，…，１６ｎまたはデータ比較信号１７ａ，
…，１７ｎが出力される。
【００１７】次に、図２を併せ参照すると、アドレス／
データ選択回路１０はアドレスを監視するかまたはデー
タを監視するかを決定するＩ／Ｏコマンド（図２ではア
ドレス“００７０ｈ”）を発行する。
データ選択回路１０はアドレスを監視するかまたはデー
タを監視するかを決定するＩ／Ｏコマンド（図２ではア
ドレス“００７０ｈ”）を発行する。
【００１８】そして、例えば、データが“００００ｈ”
のときは監視アドレスの設定を行い、また、データが
“０００１ｈ”のときは監視データの設定を行う。
のときは監視アドレスの設定を行い、また、データが
“０００１ｈ”のときは監視データの設定を行う。
【００１９】これにより、アドレス／データ選択回路１
０は監視対象をアドレスバッファまたはデータバッファ
のいずれに格納させるかを判断する。
０は監視対象をアドレスバッファまたはデータバッファ
のいずれに格納させるかを判断する。
【００２０】次に、監視対象のアドレスまたはデータの
値のＩ／Ｏコマンド（図２では００７２ｈ）を発行す
る。
値のＩ／Ｏコマンド（図２では００７２ｈ）を発行す
る。
【００２１】これにより、各アドレスバッファ１１ａ，
…，１１ｎまたは各データバッファ１２ａ，…，１２に
監視すべきアドレスまたはデータが格納されるが、この
値を格納するときに該当するバッファに対するバッファ
ライト信号１３を同時に発生する。
…，１１ｎまたは各データバッファ１２ａ，…，１２に
監視すべきアドレスまたはデータが格納されるが、この
値を格納するときに該当するバッファに対するバッファ
ライト信号１３を同時に発生する。
【００２２】また、アドレス値またはデータ値のＩ／Ｏ
コマンドは、１，…，ｎ−１，ｎまで順番にインクリメ
ントしながら監視すべきアドレスまたはデータを発行し
ていく。
コマンドは、１，…，ｎ−１，ｎまで順番にインクリメ
ントしながら監視すべきアドレスまたはデータを発行し
ていく。
【００２３】
【発明の効果】以上説明したように本発明は、情報処理
装置の開発時にアドレスおよびデータのいずれかをトリ
ガにして波形を観測する際に該当する条件が発生したと
きにのみトリガ信号を発生させる手段を備えることによ
り、また、監視する対象がアドレスなのかデータなのか
を判断するアドレス／データ選択回路と、監視対象のア
ドレスまたはデータを格納するアドレスバッファまたは
データバッファと、設定されたアドレスまたはデータと
現在発生しているアドレスまたはデータとを比較するア
ドレス比較部またはデータ比較部とを備え、このアドレ
ス比較部またはデータ比較部による比較結果が一致した
ときにトリガ信号を発生することにより、従来の技術で
は数十本のトリガ検出用プローブを取り付ける必要があ
ったのを、数本のトリガ検出用プローブで済むという効
果を有する。
装置の開発時にアドレスおよびデータのいずれかをトリ
ガにして波形を観測する際に該当する条件が発生したと
きにのみトリガ信号を発生させる手段を備えることによ
り、また、監視する対象がアドレスなのかデータなのか
を判断するアドレス／データ選択回路と、監視対象のア
ドレスまたはデータを格納するアドレスバッファまたは
データバッファと、設定されたアドレスまたはデータと
現在発生しているアドレスまたはデータとを比較するア
ドレス比較部またはデータ比較部とを備え、このアドレ
ス比較部またはデータ比較部による比較結果が一致した
ときにトリガ信号を発生することにより、従来の技術で
は数十本のトリガ検出用プローブを取り付ける必要があ
ったのを、数本のトリガ検出用プローブで済むという効
果を有する。
【００２４】また、観測したいアドレスまたはデータを
複数選択することができ、波形の観測を１アドレスまた
は１データで１ラインで行うことができるので、解析が
容易になるという効果を有する。
複数選択することができ、波形の観測を１アドレスまた
は１データで１ラインで行うことができるので、解析が
容易になるという効果を有する。
【図１】本発明の一実施形態を示す回路ブロック図であ
る。
る。
【図２】図１における一実施形態の回路を動作させるた
めのコマンド表の一例を示す図である。
めのコマンド表の一例を示す図である。
１０ アドレス／データ選択回路 １１ａ，…，１１ｎ アドレスバッファ １２ａ，…，１２ｎ データバッファ １３ バッファライト信号 １４ａ，…，１４ｎ アドレス比較部 １５ａ，…，１５ｎ データ比較部 １６ａ，…，１６ｎ アドレス比較信号 １７ａ，…，１７ｎ データ比較信号 １８ アドレス信号 １９ データ信号 ２０ Ｉ／Ｏライト信号
Claims (2)
- 【請求項１】 情報処理装置の開発時にアドレスおよび
データのいずれかをトリガにして波形を観測する際に該
当する条件が発生したときにのみトリガ信号を発生させ
る手段を備えることを特徴とするアドレス／データ監視
回路。 - 【請求項２】 監視する対象が前記アドレスなのか前記
データなのかを判断するアドレス／データ選択回路と、
前記監視対象の前記アドレスまたはデータを格納するア
ドレスバッファまたはデータバッファと、設定されたア
ドレスまたはデータと現在発生している前記アドレスま
たはデータとを比較するアドレス比較部またはデータ比
較部とを備え、前記アドレス比較部またはデータ比較部
による比較結果が一致したときに前記トリガ信号を発生
することを特徴とする請求項１記載のアドレス／データ
監視回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7208883A JPH0954706A (ja) | 1995-08-16 | 1995-08-16 | アドレス／データ監視回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7208883A JPH0954706A (ja) | 1995-08-16 | 1995-08-16 | アドレス／データ監視回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0954706A true JPH0954706A (ja) | 1997-02-25 |
Family
ID=16563701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7208883A Pending JPH0954706A (ja) | 1995-08-16 | 1995-08-16 | アドレス／データ監視回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0954706A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1429251A3 (en) * | 2002-11-22 | 2008-04-23 | Texas Instruments Incorporated | Address range comparator for detection of multi size memory accesses with data matching qualification and full or partial overlap |
| JP5553111B2 (ja) * | 2010-09-02 | 2014-07-16 | 富士通株式会社 | ノードコントローラ、ノードコントローラの制御方法及びコンピュータシステム |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6189572A (ja) * | 1984-10-09 | 1986-05-07 | Yokogawa Hokushin Electric Corp | デジタルパタ−ンテスタ |
| JPH05334120A (ja) * | 1992-06-02 | 1993-12-17 | Mitsubishi Electric Corp | 情報処理装置 |
-
1995
- 1995-08-16 JP JP7208883A patent/JPH0954706A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6189572A (ja) * | 1984-10-09 | 1986-05-07 | Yokogawa Hokushin Electric Corp | デジタルパタ−ンテスタ |
| JPH05334120A (ja) * | 1992-06-02 | 1993-12-17 | Mitsubishi Electric Corp | 情報処理装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1429251A3 (en) * | 2002-11-22 | 2008-04-23 | Texas Instruments Incorporated | Address range comparator for detection of multi size memory accesses with data matching qualification and full or partial overlap |
| US8655637B2 (en) | 2002-11-22 | 2014-02-18 | Texas Instruments Incorporated | Address range comparator for detection of multi-size memory accesses with data matching qualification and full or partial overlap |
| JP5553111B2 (ja) * | 2010-09-02 | 2014-07-16 | 富士通株式会社 | ノードコントローラ、ノードコントローラの制御方法及びコンピュータシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5813864B2 (ja) | ロジツク信号観測装置 | |
| JPH05144295A (ja) | メモリ試験装置 | |
| KR940001146B1 (ko) | 정보 처리 장치의 비교 체크 기능 검사를 위한 시스템 | |
| US5280626A (en) | Multi-process emulator suitable for testing software under multi-process environments | |
| JPH0954706A (ja) | アドレス／データ監視回路 | |
| US4748438A (en) | Signal processing apparatus for selectively filtering digital signal parameter packets | |
| JPS59197946A (ja) | メモリ装置 | |
| JPH11134224A (ja) | 信号観測方法及び信号観測装置 | |
| KR100326116B1 (ko) | 다수의 모듈을 구비하는 보드에서 모듈을 액티브시키기 위한데이타를 저장하는 장치 | |
| JPH09318686A (ja) | 計測器制御装置および方法 | |
| JP2002050946A (ja) | 入力パルス列と基準パルス列の相関を求める方法および相関器 | |
| JPS60135033A (ja) | 超音波パルスドツプラ装置 | |
| JPS6071961A (ja) | 時間軸レンジ自動設定波形観測装置 | |
| JP3621539B2 (ja) | リアルタイム・データ・バッファ装置 | |
| JPH11161516A (ja) | 網羅率測定装置 | |
| JPS58181158A (ja) | 状態履歴記憶装置 | |
| JPH1048260A (ja) | 波形記録計 | |
| JPS61294375A (ja) | サンプリングデ−タの発生順序判定方法 | |
| JPS63193260A (ja) | 疎結合マルチプロセツサシステムのホストプロセツサ監視方式 | |
| JPH05120151A (ja) | メモリ診断回路 | |
| JPS6116368A (ja) | 画像処理装置の検査装置 | |
| JPH04260137A (ja) | 情報処理装置 | |
| JPH01276343A (ja) | トレース装置 | |
| JPH0243639A (ja) | 網羅率測定装置 | |
| JPH04232537A (ja) | トレースシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980421 |