JPH0955403A - Carrier tape for semiconductor devices - Google Patents
Carrier tape for semiconductor devicesInfo
- Publication number
- JPH0955403A JPH0955403A JP22608995A JP22608995A JPH0955403A JP H0955403 A JPH0955403 A JP H0955403A JP 22608995 A JP22608995 A JP 22608995A JP 22608995 A JP22608995 A JP 22608995A JP H0955403 A JPH0955403 A JP H0955403A
- Authority
- JP
- Japan
- Prior art keywords
- carrier tape
- semiconductor element
- pedestal
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 金属リード部とプラスチック成形品よりなる
半導体素子を収納し、搬送供給するキャリアテープにお
いて、送り孔のピッチが安定し、ポケット部の強度があ
り、搬送時の衝撃によっても半導体素子を安定して遊嵌
し、充分な帯電防止機能をもち、カバーテープを剥離す
るときにも剥離帯電がなく、半導体素子を安定して装着
できるキャリアテープを提供する。
【解決手段】搬送用送り孔21と、開口部22とを設け
た帯状基材2に別加工で形成したポケット1を接着した
プラスチック帯状成型品10にあって、該ポケット1に
設けた台座3に載置する半導体素子6の金属リード部6
1が該ポケット1とは接触しないように半導体素子の移
動を制限するガイド部4をポケットの側壁37より立ち
上げ、そして、その表面抵抗率が1012Ω/□より大き
くないように構成する。
(57) [Summary] [Purpose] In a carrier tape that contains and feeds semiconductor elements consisting of metal leads and plastic molded products, the pitch of the feed holes is stable, the strength of the pocket is strong, and the impact during transportation is high. Also provided is a carrier tape that allows a semiconductor element to be loosely fitted in a stable manner, has a sufficient antistatic function, has no peeling charge even when the cover tape is peeled off, and can mount the semiconductor element stably. SOLUTION: A plastic strip-shaped molded article (10) in which a pocket (1) formed by a separate process is adhered to a strip-shaped base material (2) having a transporting feed hole (21) and an opening (22), and a pedestal (3) provided in the pocket (1) is provided. The metal lead portion 6 of the semiconductor element 6 to be mounted on
A guide portion 4 for restricting the movement of the semiconductor element is raised from the side wall 37 of the pocket so that 1 does not come into contact with the pocket 1, and the surface resistivity thereof is set to not larger than 10 12 Ω / □.
Description
【0001】[0001]
【発明の属する技術分野】本発明は家電製品、電子機器
に、装着する半導体素子を、収納、供給する半導体素子
用キャリアテープに関し輸送、供給そして装着時におけ
る半導体素子の機械的破壊と静電気による破損を防止す
るキャリアテープに属する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor element carrier tape for housing and supplying semiconductor elements to be mounted on home electric appliances and electronic devices, and mechanical damage and static electricity damage of the semiconductor elements during transportation, supply and mounting. Belonging to the carrier tape to prevent.
【0002】[0002]
【発明が解決しようとする課題】本発明は、半導体素子
を収納するポケットの台座あるいは台座の上部周辺部の
加工寸法精度がよく、その部分に所望の厚さをもち、保
形性があり、衝撃によっても半導体素子を破損すること
もなく安定して供給できるばかりでなく、また、台座孔
や送り孔を安定した大きさ、ピッチで成形し充分な帯電
防止機能をもち、更にポケットと送り孔との位置精度が
よく、カバーテープをヒートシールする部分などのプラ
スチックシート表面に凹凸がなく安定した条件でヒート
シールでき、シール強度も安定した巻取りができ、そし
てカバーテープを剥離するときにも剥離帯電がなく、キ
ャリアテープに充填した半導体素子を安定して装着でき
る半導体素子用キャリアテープの提供を目的としてい
る。SUMMARY OF THE INVENTION According to the present invention, the pedestal of a pocket for accommodating a semiconductor element or the peripheral portion of the upper part of the pedestal has a high dimensional accuracy, and the portion has a desired thickness and shape retention. Not only can the semiconductor element be supplied stably without being damaged by impact, but also the pedestal holes and feed holes can be molded with a stable size and pitch to provide a sufficient antistatic function. Position accuracy is good, the surface of the plastic sheet such as the part where the cover tape is heat-sealed has no unevenness, and it can be heat-sealed under stable conditions, and the winding strength is stable, and even when the cover tape is peeled off. An object of the present invention is to provide a carrier tape for a semiconductor element, which is free from peeling charge and which can be stably mounted with a semiconductor element filled in the carrier tape.
【0003】[0003]
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の半導体素子用キャリアテープにおいて
は、金属リード部とプラスチック成形部分よりなる半導
体素子を収納するための部品ポケットと、少なくとも片
側に搬送用送り孔とを等間隔に設けたプラスチック帯状
基材に、該ポケットを覆いヒートシールするヒートシー
ラント層をもつカバーテープからなる半導体素子用キャ
リアテープにおいて、該部品ポケット部の半導体素子と
接触する近傍の表面抵抗率又は体積抵抗率が、23℃、
相対湿度90%の条件で1012Ω/□より大きくなく、
かつ、該ポケットには、半導体素子の金属リード部分が
ポケットの底部及び側壁と接触しないように半導体素子
を支える台座と、ポケットの側壁より立ち上がり、金属
リード部とは接触せず半導体素子の移動を制限するガイ
ド部をもち、前記カバーテープのシーラント層の表面
は、表面抵抗率が、23℃、相対湿度90%下にいて、
1012Ω/□より大きくない半導体素子用キャリアテー
プである。また、前記ガイド部が、板状又は棒状に設け
たものであることを特徴とする請求項1記載の半導体素
子用キャリアテープである。そして、該部品ポケットの
台座中央近傍に半導体素子に、凹状の空気溜を設けた半
導体素子用キャリアテープである。また、プラスチック
帯状成形品の基材が、厚さ0.1〜0.8mmのプラス
チックシートに搬送用送り孔と同一工程で成形された部
品ポケット用開口部に射出成形で形成される部品ポケッ
トが、ポケットの側壁より台座方向に対して板状又は、
棒状のガイド部をもつ半導体素子用キャリアテープであ
る。また、部品ポケット用開口部及び搬送用送り孔とを
等間隔に設けた厚さ0.1〜0.8mmの帯状基材のポ
ケット用開口部に射出成形法による部品ポケットを設け
られた半導体素子用キャリアテープである。更に、上記
プラスチック帯状成形品の基材が、熱可塑性樹脂と酸化
錫、酸化インジウム、酸化亜鉛に導電処理を施した粒径
0.01〜1μmの導電性微粉末又は導電性カーボン及
び界面活性剤からなり、該導電性微粉末、又は導電性カ
ーボン及び界面活性剤が、熱可塑性樹脂100部に対し
1〜300重量%含む半導体素子用キャリアテープであ
る。また、上記プラスチック帯状成形品の基材が、酸化
錫、酸化インジウム、酸化亜鉛に導電処理を施した粒径
0.01〜1μmの導電性微粉末又は導電性カーボン及
び界面活性剤を樹脂ワニスに分散調整した導電性塗布剤
を少なくとも一方の側に塗布して設けられた半導体素子
用キャリアテープである。そして、上記プラスチック帯
状成形品の基材が2層以上の積層物であり、少なくとも
その半導体素子と接触する内面層の体積抵抗率が、23
℃、相対湿度90%下にて、1012Ω/□より大きくな
い半導体素子用キャリアテープである。また、上記部品
ポケットが、熱可塑性樹脂と酸化錫、酸化インジウム、
酸化亜鉛等の金属酸化物に導電処理を施した粒径0.0
1〜1μmの導電性微粉末又は導電性カーボン及び界面
活性剤からなり、該導電性微粉末又は導電性カーボン及
び界面活性剤が熱可塑性樹脂100部に対し1〜300
重量%含む射出成形品である半導体素子用キャリアテー
プである。また、上記部品ポケットの少なくとも片面
が、酸化錫、酸化インジウム、酸化亜鉛の金属酸化物に
導電処理を施した粒径0.01〜1μmの導電性微粉末
又は導電性カーボン及び界面活性剤を樹脂ワニスに分散
調整した導電性塗布剤を少なくとも一方の側に設けられ
た半導体素子用キャリアテープである。In order to achieve the above object, in a carrier tape for a semiconductor device according to the present invention, a component pocket for accommodating a semiconductor device comprising a metal lead portion and a plastic molding portion, and at least a component pocket. In a carrier tape for a semiconductor device, which comprises a cover tape having a heat sealant layer for covering and heat-sealing the pocket on a plastic strip-shaped substrate provided with transport holes on one side at equal intervals, the semiconductor device of the component pocket portion Surface resistivity or volume resistivity near the contact is 23 ℃,
At a relative humidity of 90%, not greater than 10 12 Ω / □,
In addition, the pocket supports the semiconductor element so that the metal lead portion of the semiconductor element does not come into contact with the bottom and side walls of the pocket, and rises from the side wall of the pocket and does not come into contact with the metal lead portion to move the semiconductor element. With a limiting guide portion, the surface of the sealant layer of the cover tape has a surface resistivity of 23 ° C. and a relative humidity of 90% below,
It is a carrier tape for semiconductor devices, which is not larger than 10 12 Ω / □. The carrier tape for a semiconductor element according to claim 1, wherein the guide portion is provided in a plate shape or a rod shape. A semiconductor element carrier tape is provided in which a semiconductor element is provided with a concave air reservoir near the center of the base of the component pocket. Further, the base material of the plastic strip-shaped molded product is a plastic sheet having a thickness of 0.1 to 0.8 mm, and the component pocket formed by injection molding is formed in the component pocket opening formed in the same process as the transport feed hole. , A plate shape from the side wall of the pocket to the pedestal direction, or
It is a carrier tape for a semiconductor device having a rod-shaped guide portion. Further, a semiconductor element in which a component pocket formed by injection molding is provided in the pocket opening of a belt-shaped base material having a thickness of 0.1 to 0.8 mm in which a component pocket opening and a transport feed hole are provided at equal intervals. Carrier tape. Further, the base material of the plastic strip-shaped molded product is a conductive fine powder or conductive carbon having a particle diameter of 0.01 to 1 μm obtained by subjecting a thermoplastic resin and tin oxide, indium oxide, or zinc oxide to a conductive treatment, and a surfactant. The carrier tape for a semiconductor device comprises the conductive fine powder, or conductive carbon and a surfactant in an amount of 1 to 300% by weight based on 100 parts of the thermoplastic resin. In addition, the base material of the plastic strip-shaped molded article is a resin varnish containing conductive fine powder having a particle diameter of 0.01 to 1 μm obtained by subjecting tin oxide, indium oxide, or zinc oxide to a conductive treatment or conductive carbon and a surfactant. It is a carrier tape for a semiconductor device, which is provided by coating a dispersion-adjusted conductive coating agent on at least one side. The base material of the plastic strip-shaped molded product is a laminate of two or more layers, and at least the volume resistivity of the inner surface layer in contact with the semiconductor element is 23.
It is a carrier tape for semiconductor devices, which is not higher than 10 12 Ω / □ at 90 ° C. and 90% relative humidity. In addition, the component pocket is made of a thermoplastic resin and tin oxide, indium oxide,
Particle size of metal oxide such as zinc oxide that has been subjected to conductive treatment 0.0
1 to 1 μm of conductive fine powder or conductive carbon and a surfactant, and the conductive fine powder or conductive carbon and surfactant is 1 to 300 per 100 parts of the thermoplastic resin.
It is a carrier tape for semiconductor devices, which is an injection-molded product containing 50% by weight. In addition, at least one surface of the component pocket has a conductive fine powder having a particle diameter of 0.01 to 1 μm obtained by subjecting a metal oxide of tin oxide, indium oxide, or zinc oxide to a conductive treatment or conductive carbon and a surfactant to a resin. It is a carrier tape for a semiconductor device in which a conductive coating agent dispersed and adjusted in a varnish is provided on at least one side.
【0004】[0004]
【作用】本発明の半導体素子用キャリアテープは、常温
のプラスチックシートに同一工程で、送り孔及びポケッ
ト用の開口部を形成したプラスチック製帯状基材に、接
着できる成形品を射出成形して作成したポケットを設け
て形成するものである。したがって、形状安定性のある
ポケットと、寸法安定性がある帯状基材シートとの可撓
性とを兼ね備えたキャリアテープであり、巻取りにする
ことができる。すなわち、ポケットは射出成形品である
ため、ポケットの側壁、ポケットの凹部、台座、ガイド
部の寸法精度、厚み精度が安定したものである。そして
衝撃による台座、ガイド部及びポケットの側壁の変形、
曲がりなどを無くすることができる。そして、台座に収
容する半導体素子は、安定して、移送中にも遊嵌範囲
が、ガイド部で規制されて、摩擦による静電気の発生
や、破損を防止するものである。(なお、本明細書で
は、半導体素子がガイド部で規制される移動範囲を、遊
嵌範囲と記載する。)The carrier tape for semiconductor device of the present invention is prepared by injection-molding a molded article which can be adhered to a plastic strip-shaped base material having a feed hole and a pocket opening formed in the same step on a plastic sheet at room temperature. It is formed by providing a pocket. Therefore, it is a carrier tape having both the shape-stable pocket and the flexibility of the dimensionally stable strip-shaped substrate sheet, and can be wound. That is, since the pocket is an injection molded product, the side wall of the pocket, the recess of the pocket, the pedestal, and the guide portion have stable dimensional accuracy and thickness accuracy. And deformation of the side wall of the pedestal, guide part and pocket due to impact,
Bending can be eliminated. The semiconductor element housed in the pedestal is stable, and the loose fitting range is regulated by the guide portion even during the transfer, so that static electricity due to friction or damage is prevented. (In this specification, the movement range in which the semiconductor element is restricted by the guide portion is referred to as a loose fitting range.)
【0005】[0005]
【従来の技術】従来の半導体素子用キャリアテープは、
プラスチックシートを熱成形法(加圧成形法、真空成形
法あるいは圧空成形法)により部品収納用ポケット、台
座、台座周辺の凸部や搬送用送り孔を設け、長尺巻取り
状態にて使用されている。IC、あるいはLSI用のキ
ャリアテープの場合は、移送するとき半導体素子とキャ
リアテープとの摩擦あるいは接触により発生する静電気
で回路が短絡したり、ポケットの側壁との接触により金
属リード部の機械的破損を防ぐために、ポケットと半導
体素子の底部との接触を防止するために、台座あるいは
リブ状のものを設けて半導体素子を固定するように構成
されていた。2. Description of the Related Art Conventional carrier tapes for semiconductor devices are
A plastic sheet is thermoformed (pressure molding, vacuum molding or pressure molding) with a component storage pocket, a pedestal, convex parts around the pedestal and feed holes for transportation, and is used in a long winding state. ing. In the case of IC or LSI carrier tape, the circuit is short-circuited due to static electricity generated by friction or contact between the semiconductor element and the carrier tape during transfer, or mechanical damage to the metal lead portion due to contact with the side wall of the pocket. In order to prevent the contact between the pocket and the bottom of the semiconductor element, a pedestal or a rib is provided to fix the semiconductor element.
【0006】キャリアテープの成形は、熱成形による方
法、すなわちシートを加熱した後、金型内で部品ポケッ
トを加圧成形法、真空成形法あるいは圧空成形法で行わ
れていた。また、台座孔、送り孔の加工は、シートの加
熱前、金型内で部品用ポケットとの同時加工、ポケット
加工後などのいずれかの方法で形成されていた。また
は、射出成形法により台座をもつキャリアテープを製造
することも検討されてはいる。The carrier tape is molded by a thermoforming method, that is, after heating a sheet, a component pocket is formed in a mold by a pressure forming method, a vacuum forming method or a pressure forming method. Further, the pedestal holes and the feed holes are formed by any method such as before heating the sheet, at the same time with the pocket for parts in the mold, after machining the pocket, and the like. Alternatively, manufacturing of a carrier tape having a pedestal by an injection molding method has been considered.
【0007】しかしながら、熱成形によるキャリアテー
プは、延伸率が大きいためシートの賦型性に限界があ
り、ポケットの側壁、台座あるいは台座の上部周辺部の
成形で孔があいたり、賦型性に限界があるためポケット
の台座あるいは台座の上部周辺部の加工寸法精度が劣っ
たり、その部分の厚さが薄くなることがある。したがっ
て、保形性が劣り衝撃によって変形や破損を起こしやす
く部品を所定の位置に保持することが困難であるという
問題点があった。[0007] However, the carrier tape formed by thermoforming has a large stretch ratio, so that there is a limit to the shapeability of the sheet, and holes are formed in the side wall of the pocket, the pedestal or the upper peripheral portion of the pedestal, and the shapeability is poor. Since there is a limit, the machining dimensional accuracy of the pedestal of the pocket or the upper peripheral portion of the pedestal may be poor, or the thickness of that portion may be thin. Therefore, there is a problem that the shape retaining property is poor and the component is likely to be deformed or damaged by an impact, and it is difficult to hold the component at a predetermined position.
【0008】また、台座孔や送り孔をシートに設けた
後、ポケットを熱成形する加工は、加熱によるシートの
収縮、膨張による孔径のバラツキ、孔と孔とのピッチの
バラツキや送り孔とポケットの寸法変化を発生し易く、
そのようなキャリアテープで部品を装着するときは、送
りの位置精度、タイミングがずれて安定搬送ができない
という問題点があった。Further, after the pedestal holes and the feed holes are provided in the sheet, thermoforming of the pocket is performed by shrinking the sheet by heating, variation in the hole diameter due to expansion, variation in the pitch between the holes, and variation in the feeding hole and the pocket. Is likely to cause dimensional changes,
When components are mounted with such a carrier tape, there has been a problem that the positional accuracy and timing of the feed are deviated and stable conveyance cannot be performed.
【0009】加熱シートの金型内での加工は、成形品が
小さい場合、ポケットと孔の距離が短くなり、機械加工
法で金型を製作する場合、緻密な加工精度、硬度が高い
金型材料が必要になり金型コストが上昇するという問題
点があった。ポケットを形成した後の孔あけは、送り孔
とポケットの位置を決めることが難しく、孔の位置が変
動し易く、位置精度が安定しないため、そのようなキャ
リアテープに半導体素子を組み込んで部品を装着すると
きは、送りの位置精度タイミングがずれて安定搬送がで
きず基板の実装で位置がずれて装着されるという問題点
があった。In the processing of the heating sheet in the mold, when the molded product is small, the distance between the pocket and the hole becomes short, and when the mold is manufactured by the machining method, the mold has high precision and high hardness. There is a problem that the material cost is required and the die cost is increased. When forming holes after forming the pockets, it is difficult to determine the positions of the feed holes and the pockets, the position of the holes easily fluctuates, and the positional accuracy is unstable. When mounting, there is a problem in that the position accuracy timing of the feed is deviated and stable conveyance cannot be performed, and the position is deviated when the substrate is mounted.
【0010】加熱シートを金型内に送り成形する加熱成
形は、サイクル間で金型の型締め跡がキャリアテープの
表面に凹凸模様を形成されることがある。この凹凸模様
にカバーテープがヒートシールされる場合、ヒートシー
ル圧力の違いからシール強度が異なり、剥離強度ムラを
生じ、著しいときは、剥離するとき充填してある部品が
飛び出したりするという問題点があった。In the thermoforming in which the heating sheet is fed into the die and formed, the die clamping trace of the die may form an uneven pattern on the surface of the carrier tape between cycles. When the cover tape is heat-sealed in this uneven pattern, the sealing strength is different due to the difference in heat-sealing pressure, resulting in uneven peeling strength. there were.
【0011】半導体素子は電気回路を樹脂で包埋した構
造であり、半導体素子とキャリアテープであるプラスチ
ックとが接触し摩擦したときは、静電気を発生し、その
静電気により電気回路が短絡して破損するという問題点
があった。あるいは、カバーテープを剥離するときに発
生する静電気(剥離帯電)により電気回路が短絡して破
損するという問題点があった。The semiconductor element has a structure in which an electric circuit is embedded in a resin, and when the semiconductor element and a plastic which is a carrier tape contact and rub against each other, static electricity is generated, and the static electricity short-circuits the electric circuit to damage it. There was a problem to do. Alternatively, there is a problem that the electric circuit is short-circuited and damaged due to static electricity (peeling electrification) generated when the cover tape is peeled off.
【0012】射出成形法によるキャリアテープの製造
は、射出成形用樹脂の特性や、金型の構造から厚さが
0.1mm以下のものの成形が困難である。また、射出
成形用樹脂の特性から射出成形法で製造したプラスチッ
ク帯状成形品に半導体素子を充填して、カバーテープで
ヒートシールしたものは、ポケット間の屈曲性が劣り、
巻取り状にした場合には折れ易いため装着に使用できる
巻取り化ができないという問題点があった。In the production of a carrier tape by the injection molding method, it is difficult to mold a carrier tape having a thickness of 0.1 mm or less due to the characteristics of the injection molding resin and the structure of the mold. Also, from the characteristics of the resin for injection molding, a plastic band-shaped molded article manufactured by the injection molding method is filled with semiconductor elements, and heat sealed with a cover tape, the flexibility between the pockets is poor,
In the case of the rolled-up shape, there is a problem that it cannot be rolled up so that it can be used for mounting because it is easily broken.
【0013】[0013]
【発明の実施の形態】本発明の半導体素子用キャリアテ
ープは、図1(B)に示すように、送り孔21、ポケッ
ト用の開口部22を設けた帯状基材2と、射出成形で作
成したポケット1とを接着部16で一体に接合したプラ
スチック帯状成形品10よりなるキャリアテープであ
る。そして該ポケット1には、台座3とポケット1の側
壁37より立ち上がり、金属リード部61と接触しない
ように、半導体素子の遊嵌範囲を規定するガイド部4と
をもつものである。半導体素子6は、図1(C)、
(D)及び(E)に示すように台座3に、金属リード部
61をポケットの凹部12に宙づり状態に載置し、ガイ
ド4で所定位置に遊嵌させて、カバーテープ7で密封す
るものである。BEST MODE FOR CARRYING OUT THE INVENTION As shown in FIG. 1 (B), a carrier tape for a semiconductor device according to the present invention is produced by injection molding and a belt-shaped substrate 2 having a feed hole 21 and an opening 22 for a pocket. This is a carrier tape made of a plastic band-shaped molded product 10 in which the above-mentioned pocket 1 and the pocket 1 are integrally bonded by an adhesive portion 16. The pocket 1 has a pedestal 3 and a guide portion 4 that rises from the side wall 37 of the pocket 1 and defines a loose fitting range of the semiconductor element so as not to contact the metal lead portion 61. The semiconductor element 6 is shown in FIG.
As shown in (D) and (E), the metal lead portion 61 is placed on the pedestal 3 in the recess 12 of the pocket in a suspended state, loosely fitted in a predetermined position by the guide 4, and sealed by the cover tape 7. Is.
【0014】帯状基材2は、製膜適性、孔加工性、及び
ポケット1の成形樹脂、カバーテープ7とのヒートシー
ル性を勘案して選択されるものである。具体的にはポリ
プロピレン、ポリエチレン、エチレン・酢酸ビニル共重
合体、エチレン・アクリル酸共重合体、エチレン・アク
リル酸エステル共重合体、アイオノマー、エチレン・酢
酸ビニル共重合体ケン化物、ポリ塩化ビニル、ポリエス
テル、ポリカーボネート、ポリスチレン、ABS樹脂な
どや、これらの混合物が用いられる。そして、必要に応
じて、粘着付与剤、ワックス、無機、有機の充填剤、滑
剤などを添加することができる。その厚さは、材質にも
よるが0.1〜0.8mm好ましくは、0.1〜0.6
mmの延伸あるいは未延伸のシートである。0.1mm
以下の厚さでは、キャリアテープの剛性が弱く、張力を
かけ、高速で搬送したときに切断したり、半導体素子を
充填したとき半導体素子の荷重で撓んだりして搬送適性
に欠けることがあり、また0.8mm以上になると剛性
が強過ぎて可撓性を失い、長尺の巻取り化ができなくな
る。シートの巾は、キャリアテープの巾により決定され
るが、300mm巾程度の多列でポケット用の開口部を
設けてポケット1を付加形成した後、所望の列にスリッ
ターを行う。The strip-shaped substrate 2 is selected in consideration of film forming suitability, hole processability, and heat sealing property with the molding resin of the pocket 1 and the cover tape 7. Specifically, polypropylene, polyethylene, ethylene / vinyl acetate copolymer, ethylene / acrylic acid copolymer, ethylene / acrylic acid ester copolymer, ionomer, saponified ethylene / vinyl acetate copolymer, polyvinyl chloride, polyester , Polycarbonate, polystyrene, ABS resin, and the like, and mixtures thereof. Then, if necessary, a tackifier, a wax, an inorganic or organic filler, a lubricant and the like can be added. The thickness depends on the material, but is preferably 0.1 to 0.8 mm, preferably 0.1 to 0.6 mm.
It is a stretched or unstretched sheet of mm. 0.1 mm
If the thickness is less than the following, the carrier tape may have low rigidity, and may be cut by high tension when it is conveyed at high speed or may be bent by the load of the semiconductor element when it is filled with a semiconductor element, resulting in lack of conveyance aptitude. On the other hand, when the thickness is 0.8 mm or more, the rigidity becomes too strong and the flexibility is lost, and it becomes impossible to wind a long length. Although the width of the sheet is determined by the width of the carrier tape, the pockets 1 are additionally formed by forming openings for pockets in multiple rows of about 300 mm width, and then slitting is performed on a desired row.
【0015】帯状基材の帯電処理は、帯電防止剤を基材
樹脂に練り込んだり、成膜シートの表面あるいは射出成
形したポケットの表面に塗布により行うことができる。
帯電防止剤としては次のものが挙げられる。 ケッチェンブラック、アセチレンブラック、ファーネ
ストブラックなどの粒子径0.02〜0.150μm、
表面積40m2 /g以上の導電性カーボン。 酸化錫、酸化インジウム、酸化亜鉛などの金属酸化
物、金属硫化物、硫酸塩にドーピングなどの導電処理を
施した一次粒子系0.01〜1μmの導電性微粉末。 銅、鉄、アルミニウム、ニッケル、金などの粒子径
0.01〜10μmの繊維状又は粉末状の金属を主体と
する導電性微粉末。 アニオン系、カチオン系、非イオン系、両性イオン系
の界面活性剤。 脂肪酸誘導体、4官能性珪素部分加水分解物、ビス−
アンモニウム系有機半導体。 上記帯電防止剤のなかから、金属酸化物、界面活性剤あ
るいは導電性カーボンが、静電気除去特性、半導体素子
に対する非汚染性の点から好ましいものである。The charging treatment of the strip-shaped substrate can be carried out by kneading the antistatic agent into the substrate resin or by coating the surface of the film-forming sheet or the surface of the injection-molded pocket.
The following are mentioned as an antistatic agent. Ketjen black, acetylene black, furnest black, etc. have a particle size of 0.02 to 0.150 μm,
Conductive carbon with a surface area of 40 m 2 / g or more. A conductive fine powder having a primary particle size of 0.01 to 1 μm obtained by subjecting a metal oxide such as tin oxide, indium oxide, or zinc oxide, a metal sulfide, or a sulfate to a conductive treatment such as doping. A conductive fine powder mainly composed of a fibrous or powdery metal having a particle diameter of 0.01 to 10 μm, such as copper, iron, aluminum, nickel and gold. Anionic, cationic, nonionic, and zwitterionic surfactants. Fatty acid derivative, tetrafunctional silicon partial hydrolyzate, bis-
Ammonium-based organic semiconductor. Among the above antistatic agents, metal oxides, surfactants or conductive carbons are preferable from the viewpoints of static electricity removal characteristics and non-staining property to semiconductor elements.
【0016】帯電防止剤による処理は、製膜工程で樹脂
に混入する練り込み方式、あるいは製膜されたシートに
塗布することで行われる。練り込み方式は、樹脂100
重量部に対し、帯電防止剤を1〜300重量%の添加、
特に5〜50重量%添加することが好ましい。帯電防止
剤が1重量%未満である場合その表面抵抗率が、23
℃、相対湿度90%で1013Ω/□以上(以下、表面抵
抗率の測定は23℃、相対湿度90%で行った数値を記
載する)、23℃、相対湿度15%における5000V
から500Vに減衰するまでの減衰時間(電荷減衰時
間)が、で5秒以上であり(以下電荷減衰時間の測定は
上記の条件で行った数値を記載する)、静電気の除去効
果が充分ではなく、半導体素子とポケットとの接触など
で発生した静電気や、カバーテープを剥離したときの静
電気により電子部品の回路が、短絡、破損することがあ
る。また、帯電防止剤が300重量%を超える場合、製
膜時の溶融粘度が上昇して流動性が低下するのみなら
ず、製膜した場合も脆くなり必要な強度を保つことがで
きない。The treatment with the antistatic agent is carried out by a kneading method in which the resin is mixed in the film-forming step, or by applying the film-formed sheet. The kneading method is resin 100
Addition of 1 to 300% by weight of antistatic agent to parts by weight,
It is particularly preferable to add 5 to 50% by weight. When the antistatic agent is less than 1% by weight, its surface resistivity is 23
10 13 Ω / □ or higher at 90 ° C and 90% relative humidity (hereinafter, the surface resistivity measurement is the value measured at 23 ° C and 90% relative humidity), 5000 V at 23 ° C and 15% relative humidity
The decay time from 5 to 500V (charge decay time) is 5 seconds or more (the charge decay time is measured under the above conditions) and the static electricity removal effect is not sufficient. The circuit of the electronic component may be short-circuited or damaged by static electricity generated by contact between the semiconductor element and the pocket or static electricity generated when the cover tape is peeled off. On the other hand, if the antistatic agent exceeds 300% by weight, not only the melt viscosity at the time of film formation increases and the fluidity decreases, but also when the film is formed, it becomes brittle and the required strength cannot be maintained.
【0017】塗布方式に用いる塗布液は、バインダーと
して合成樹脂を主として、溶解あるいは分散したワニス
に、帯電防止剤を分散して調整する。バインダーは、ポ
リエステル、ポリウレタン、ポリスチレン、塩化ビニル
・酢酸ビニル共重合体、ポリビニルブチラール、メチル
セルロース、エチルセルロース、エチレン・酢酸ビニル
共重合体、アクリル系樹脂、シリコーン樹脂ワニス、ポ
リカーボネートなどや、これらの変性物、混合したもの
あるいは、熱硬化、又は電離放射線硬化型樹脂であるア
クリレート、シリコーンを使用することもできる。バイ
ンダーを、溶解あるいは分散する溶剤は、通常のエステ
ル、炭化水素、ケトン、アルコールの有機溶剤のみなら
ず、水を用いた溶液又は分散体として使用される。バイ
ンダー100重量部に対する帯電防止剤の添加量は、1
〜300重量%、特に5〜150重量%添加することが
好ましい。帯電防止剤が1重量%未満である場合、表面
抵抗率が1013Ω/□以上、また、電荷減衰時間が5秒
以上であり、静電気の除去効果が充分ではなく、電子部
品の回路が、短絡、破損することがある。また、帯電防
止剤が100重量%を超える場合、塗布膜の接着、強度
が低下し、塗布膜の脱落することがある。塗布膜の厚さ
は、表面抵抗率が1012Ω以下/□以下となるように適
宜設定できるものであるが、コスト、塗布機より限定さ
れるもので、0.1〜100μm、好ましくは1〜50
μmである。また、塗布膜の基材に対する接着が強固で
ない場合は、基材の塗布面にウレタン系、イソシアネー
ト系、ポリエチレンイミン系などをプライマーとして使
用することもできる。The coating liquid used in the coating method is prepared by dispersing an antistatic agent in a varnish obtained by dissolving or dispersing synthetic resin as a binder. The binder is polyester, polyurethane, polystyrene, vinyl chloride / vinyl acetate copolymer, polyvinyl butyral, methyl cellulose, ethyl cellulose, ethylene / vinyl acetate copolymer, acrylic resin, silicone resin varnish, polycarbonate or the like, and modified products thereof. It is also possible to use a mixture, or an acrylate or silicone which is a thermosetting or ionizing radiation curable resin. The solvent that dissolves or disperses the binder is not limited to ordinary organic solvents such as esters, hydrocarbons, ketones, and alcohols, but is also used as a solution or dispersion using water. The amount of the antistatic agent added to 100 parts by weight of the binder is 1
It is preferable to add ˜300 wt%, especially 5 to 150 wt%. When the antistatic agent is less than 1% by weight, the surface resistivity is 10 13 Ω / □ or more, and the charge decay time is 5 seconds or more, the static electricity removing effect is not sufficient, and the circuit of the electronic component is It may be short-circuited or damaged. Further, when the antistatic agent exceeds 100% by weight, the adhesion and strength of the coating film may be deteriorated and the coating film may fall off. The thickness of the coating film can be appropriately set so that the surface resistivity is 10 12 Ω or less / □ or less, but it is limited by the cost and the coating machine, and is 0.1 to 100 μm, preferably 1 ~ 50
μm. Further, when the adhesion of the coating film to the substrate is not strong, urethane-based, isocyanate-based, polyethyleneimine-based, etc. can be used as a primer on the coated surface of the substrate.
【0018】上記の帯状基材は、単層又は2層以上の多
層積層物で構成することができる。多層化は、コスト、
基材の機械的特性(伸び、剛性、屈曲性、引っ張り強
度、引裂き強度など)、熱的特性(耐熱性、耐寒性、軟
化温度など)、環境的特性(耐薬品性、耐溶剤性、耐水
性、耐放射線性、耐光性、廃棄性など)、ガス透過特性
(酸素バリアー性、水蒸気透過性、無機あるいは有機ガ
スバリアー性など)、吸水特性などを考慮して構成を選
択することができる。The above-mentioned strip-shaped substrate may be composed of a single layer or a multilayer laminate of two or more layers. Multilayer is cost,
Mechanical properties of the base material (elongation, rigidity, flexibility, tensile strength, tear strength, etc.), thermal characteristics (heat resistance, cold resistance, softening temperature, etc.), environmental characteristics (chemical resistance, solvent resistance, water resistance) Properties, radiation resistance, light resistance, wasteability, etc.), gas permeation characteristics (oxygen barrier property, water vapor permeability, inorganic or organic gas barrier property, etc.), water absorption property, etc. can be selected for the configuration.
【0019】多層積層物を構成する材料は、熱可塑性樹
脂であるポリエステル、ポリウレタン、ポリスチレン、
塩化ビニル・酢酸ビニル共重合体、セルロース誘導体、
エチレン・酢酸ビニル共重合体、エチレン・アクリル酸
共重合体、エチレン・アクリル酸エステル共重合体、ア
イオノマー、ポリビニールアルコール、エチレン・酢酸
ビニル共重合体ケン化物、アクリル系樹脂、シリコーン
樹脂、ポリカーボネートのみならず、不飽和ポリエステ
ル、熱硬化性樹脂、又は電離放射線硬化型樹脂であるア
クリレート、シリコーンの他にセロファンなどのフィル
ムを使用することもできる。多層積層物は、上記の材料
による単層シートの積層、又は塗布して得られるもので
ある。そして、シートの少なくともいずれか1層あるい
は、塗布膜に帯電防止剤を含ませた層を1層組み合わせ
て構成することができる。The materials constituting the multi-layer laminate are thermoplastic resins such as polyester, polyurethane, polystyrene,
Vinyl chloride / vinyl acetate copolymer, cellulose derivative,
Ethylene / vinyl acetate copolymer, ethylene / acrylic acid copolymer, ethylene / acrylic ester copolymer, ionomer, polyvinyl alcohol, saponified ethylene / vinyl acetate copolymer, acrylic resin, silicone resin, polycarbonate only Alternatively, a film of cellophane or the like can be used in addition to unsaturated polyester, thermosetting resin, or acrylate or silicone which is an ionizing radiation curable resin. The multilayer laminate is obtained by laminating or applying single layer sheets of the above materials. Further, at least any one layer of the sheet or one layer in which the coating film contains an antistatic agent can be combined.
【0020】多層積層物に含む導電性をもつ層の表面抵
抗率は、電荷減衰時間が5秒以下であることが好まし
い。表面抵抗率が1012Ω/□、電荷減衰時間が5秒を
超える場合は、静電気の除去効果が充分ではなく、電子
部品の回路が、短絡、破損することがある。多層積層物
を構成する単位層の厚さは、0.1〜600μmが好ま
しく、0.1μm以下では構成した層の特性を得ること
ができず、600μm以上の場合は、プラスチック帯状
基材の可撓性を損ない巻取りとすることが困難となる。The surface resistivity of the electrically conductive layer contained in the multilayer laminate preferably has a charge decay time of 5 seconds or less. When the surface resistivity is 10 12 Ω / □ and the charge decay time exceeds 5 seconds, the effect of removing static electricity is not sufficient, and the circuit of the electronic component may be short-circuited or damaged. The thickness of the unit layer constituting the multi-layer laminate is preferably 0.1 to 600 μm, and if the thickness is 0.1 μm or less, the characteristics of the constituted layer cannot be obtained. It becomes difficult to wind the coil without impairing its flexibility.
【0021】プラスチック帯状基材は、公知の方法で製
膜することができる。例えば、Tダイス法、サーキュラ
ダイス法、溶剤溶融流延法、カレンダー法などの延伸又
は未延伸で製膜を行う。多層積層物は、2層以上のフィ
ルム又はシートの、熱ラミネーション、ホットメルト接
着剤や、イソシアネート系接着剤によるドライラミネー
ション法、あるいは、イソシアネート系、イミン系プラ
イマー層に熱可塑性樹脂をTダイ法により溶融押出しコ
ーティング法、共押出し製膜法など通常の方法で得るこ
とができる。The plastic band-shaped substrate can be formed into a film by a known method. For example, the film is formed by stretching or unstretching such as T-die method, circular die method, solvent melt casting method, calender method and the like. The multi-layer laminate is formed by a thermal lamination, a hot-melt adhesive, a dry lamination method using an isocyanate adhesive, or a thermoplastic resin for an isocyanate-based or imine-based primer layer of two or more films or sheets by a T-die method. It can be obtained by a usual method such as a melt extrusion coating method and a coextrusion film forming method.
【0022】塗布による製膜法としては、グラビア版、
又は斜線版などによるダイレクトあるいはリバースコー
ティング、ロールコーティング、コンマーコーティン
グ、エアナイフコーティングなどの他にシルク印刷法、
転写印刷法、ドライオフセット印刷法、パッド印刷方法
などの公知の塗布、印刷方法を用いることができる。As a film forming method by coating, a gravure plate,
Or direct or reverse coating such as diagonal printing, roll coating, comma coating, air knife coating, etc., as well as silk printing method,
Known coating and printing methods such as a transfer printing method, a dry offset printing method, and a pad printing method can be used.
【0023】射出成形法により形成するポケットは、帯
状基材の構成要素であるプラスチックと熱融着する材料
から、コスト、成形性、機械的特性を考慮して選択する
ことが好ましく、例えば、ポリプロピレン、ポリ塩化ビ
ニル、ポリエステル、ポリカーボネート、ポリスチレ
ン、ABS樹脂、ポリウレタン、塩化ビニル・酢酸ビニ
ル共重合体、エチレン・酢酸ビニル共重合体、エチレン
・アクリル酸共重合体、エチレン・アクリル酸エステル
共重合体、アイオノマー、ポリビニールアルコール、エ
チレン・酢酸ビニル共重合体ケン化物などが用いられ
る。そして、必要に応じて、ワックス、無機、有機の充
填剤、滑剤などを添加することができる。ポケットと、
プラスチック帯状基材とを嵌合により固定する場合は、
熱溶着できる材料以外からも自由に選択することができ
る。ポケットの厚さは、充填する半導体素子の形状、重
量によって決定されるものであり必要以上の厚さは避け
るべきであり、最大で3mmである。The pocket formed by the injection molding method is preferably selected from materials that are heat-sealed with the plastic which is a component of the belt-shaped base material in consideration of cost, moldability and mechanical properties. For example, polypropylene. , Polyvinyl chloride, polyester, polycarbonate, polystyrene, ABS resin, polyurethane, vinyl chloride / vinyl acetate copolymer, ethylene / vinyl acetate copolymer, ethylene / acrylic acid copolymer, ethylene / acrylic acid ester copolymer, Ionomer, polyvinyl alcohol, saponified ethylene / vinyl acetate copolymer and the like are used. Then, if necessary, a wax, an inorganic or organic filler, a lubricant or the like can be added. With a pocket,
When fixing with a plastic strip base material by fitting,
It is possible to freely select from materials other than heat-weldable materials. The thickness of the pocket is determined by the shape and weight of the semiconductor element to be filled, and an excessive thickness should be avoided and is 3 mm at maximum.
【0024】射出成形法に用いる樹脂の帯電処理は、帯
電防止剤の練り込みや、成型品の表面に塗布により行う
ことができる。練り込みに使用される帯電防止剤は、プ
ラスチック帯状基材と同様なものを使用することができ
次のものが挙げられる。 ケッチェンブラック、アセチレンブラック、ファーネ
ストブラックなどの粒子径0.02〜0.15μm、表
面積40m2 /g以上の導電性カーボン。 酸化錫、酸化インジウム、酸化亜鉛などの金属酸化
物、金属硫化物、硫酸塩にドーピングなどの導電処理を
施した一次粒子系0.01〜1μmの導電性微粉末。 銅、鉄、アルミニウム、ニッケル、金などの粒子径
0.01〜10μmの繊維状又は粉末状の金属を主体と
する導電性微粉末。 アニオン系、カチオン系、非イオン系、両性イオン系
の界面活性剤。 脂肪酸誘導体、4官能性珪素部分加水分解物、ビスー
アンモニウム系有機半導体。 上記帯電防止剤のなかから、金属酸化物、界面活性剤あ
るいは導電性カーボンが、静電気除去特性、半導体素子
に対する非汚染性の点から好ましいものである。The charging treatment of the resin used in the injection molding method can be carried out by kneading the antistatic agent or coating the surface of the molded product. As the antistatic agent used for kneading, the same ones as those used for the plastic belt-like substrate can be used, and the following ones can be mentioned. Conductive carbon having a particle size of 0.02 to 0.15 μm and a surface area of 40 m 2 / g or more, such as Ketjen black, acetylene black, and furnest black. A conductive fine powder having a primary particle size of 0.01 to 1 μm obtained by subjecting a metal oxide such as tin oxide, indium oxide, or zinc oxide, a metal sulfide, or a sulfate to a conductive treatment such as doping. A conductive fine powder mainly composed of a fibrous or powdery metal having a particle diameter of 0.01 to 10 μm, such as copper, iron, aluminum, nickel and gold. Anionic, cationic, nonionic, and zwitterionic surfactants. Fatty acid derivative, tetrafunctional silicon partial hydrolyzate, bis-ammonium organic semiconductor. Among the above antistatic agents, metal oxides, surfactants or conductive carbons are preferable from the viewpoints of static electricity removal characteristics and non-staining property to semiconductor elements.
【0025】帯電防止剤による処理は、射出成形工程で
混入する練り込み方式、あるいは製膜されたシートに塗
布することで行われる。練り込み方式は、樹脂100重
量部に対し、帯電防止剤を1〜3─0重量%の添加、特
に5〜50重量%添加することが好ましい。帯電防止剤
が1重量%未満である場合、表面抵抗率が1013Ω/□
以上、減衰時間(電荷減衰時間)が5秒以上であり、静
電気の除去効果が充分ではなく、半導体素子とポケット
との接触、あるいはカバーテープを剥離するときに発生
する静電気で電子部品の回路が、短絡、破損することが
ある。また、帯電防止剤が300重量%を超える場合、
射出成形時の溶融粘度が上昇して流動性が低下するのみ
ならず、射出成形物も脆くなり必要な強度を保つことが
できない。The treatment with the antistatic agent is carried out by a kneading method which is mixed in the injection molding process, or by coating the film-formed sheet. In the kneading method, it is preferable to add the antistatic agent in an amount of 1 to 3% by weight, particularly 5 to 50% by weight, based on 100 parts by weight of the resin. When the antistatic agent is less than 1% by weight, the surface resistivity is 10 13 Ω / □
As described above, the decay time (charge decay time) is 5 seconds or more, the effect of removing static electricity is not sufficient, and the circuit of the electronic component is generated by static electricity generated when the semiconductor element is in contact with the pocket or when the cover tape is peeled off. , Short circuit or damage may occur. When the antistatic agent exceeds 300% by weight,
Not only the melt viscosity at the time of injection molding increases and the fluidity decreases, but also the injection molded product becomes brittle and the required strength cannot be maintained.
【0026】ポケットの塗布液は、バインダーとして合
成樹脂を主として、溶解あるいは分散したワニスに、帯
電防止剤を加えて作成される。バインダーは、ポリエス
テル、ポリウレタン、ポリスチレン、塩化ビニル・酢酸
ビニル系共重合体、セルロース誘導体、エチレン・酢酸
ビニル共重合体、アクリル系樹脂、シリコーン樹脂ワニ
ス、ポリカーボネートなどや、これらの変性物、混合し
たものあるいは、熱硬化、又は電離放射線硬化型樹脂で
あるアクリレート、シリコーンを使用することもでき
る。バインダーを、溶解あるいは分散する溶剤は、通常
のエステル、炭化水素、ケトン、アルコールの有機溶剤
のみならず、水を用いた溶液又は分散体として使用され
る。バインダー100重量部に対する帯電防止剤の添加
量は、1〜300重量%、特に5〜50重量%添加する
ことが好ましい。帯電防止剤が1重量%未満である場
合、表面抵抗率が1013Ω/□以上、電荷減衰時間が5
秒以上であり、静電気の除去効果が充分ではなく、電子
部品の回路が、短絡、破損することがある。また、帯電
防止剤が300重量%を超える場合、塗布膜の接着、強
度が低下し、塗布膜の脱落することがある。塗布膜の厚
さは、表面抵抗率が1012Ω/□以下となるように適宜
設定できるものであるが、コスト、塗布機より限定され
るもので、0.1〜100μm、好ましくは2〜50μ
mである。また、塗布方法としては、スプレー塗装など
の他にシルク印刷法、転写印刷法、ドライオフセット印
刷法、パッド印刷方法などの公知の塗布、印刷方法が成
形品の場合は有効である。The coating solution for the pocket is prepared by adding an antistatic agent to a varnish obtained by dissolving or dispersing synthetic resin as a binder. Binders include polyesters, polyurethanes, polystyrenes, vinyl chloride / vinyl acetate copolymers, cellulose derivatives, ethylene / vinyl acetate copolymers, acrylic resins, silicone resin varnishes, polycarbonates, and modified products of these. Alternatively, a thermosetting or ionizing radiation-curable resin such as acrylate or silicone can be used. The solvent that dissolves or disperses the binder is not limited to ordinary organic solvents such as esters, hydrocarbons, ketones, and alcohols, but is also used as a solution or dispersion using water. The addition amount of the antistatic agent to 100 parts by weight of the binder is preferably 1 to 300% by weight, particularly preferably 5 to 50% by weight. When the antistatic agent is less than 1% by weight, the surface resistivity is 10 13 Ω / □ or more and the charge decay time is 5
It is more than a second, the effect of removing static electricity is not sufficient, and the circuit of the electronic component may be short-circuited or damaged. Further, when the antistatic agent exceeds 300% by weight, the adhesion and strength of the coating film may be deteriorated and the coating film may fall off. The thickness of the coating film can be appropriately set so that the surface resistivity is 10 12 Ω / □ or less, but it is limited by the cost and the coating machine, and is 0.1 to 100 μm, preferably 2 to 50μ
m. Further, as a coating method, in addition to spray coating and the like, known coating methods such as silk printing method, transfer printing method, dry offset printing method, pad printing method and the like are effective when a molded product is used.
【0027】帯状基材2に射出成形で形成するポケット
の接着方法は公知の方法により適宜選定できる。好まし
くは、予め射出成形法で形成したポケットを、帯状基材
に設けたポケット用開口部の接着部に、超音波接着法、
高周波接着法、ヒートシール法などや、接着剤、溶剤に
よる化学的接着法、嵌合などの物理的接着法を用いて固
定する。あるいは、予めポケット用開口部を設けた帯状
基材を射出成形用金型に装着し、ポケットを形成すると
同時に接着部で溶融接着する方法が用いられる。The method of adhering the pockets formed on the belt-shaped base material 2 by injection molding can be appropriately selected by a known method. Preferably, a pocket previously formed by an injection molding method is bonded to the bonding portion of the pocket opening provided on the strip-shaped substrate by an ultrasonic bonding method,
It is fixed by using a high-frequency bonding method, a heat sealing method, a chemical bonding method using an adhesive or a solvent, or a physical bonding method such as fitting. Alternatively, a method is used in which a strip-shaped base material having a pocket opening portion is previously mounted on an injection molding die, and the pocket is formed, and at the same time, melt bonding is performed at the bonding portion.
【0028】本発明の、帯状成型品に使用するカバーテ
ープは、従来より使用されている、基材シートに、帯状
基材ヘの接着シール層として、感熱シール接着剤層、粘
着シール型接着剤層、電離放射線硬化型シール接着剤
層、マイクロカプセル型シール接着剤層を設けたものが
使用できる。特に好ましい接着剤層は、感熱接着性のヒ
ートシーラント層を設けたものである。カバーテープの
基本的層構成は次のようなものが例示される。 基材シート/接着剤層/中間層/ヒートシーラント層 基材シート/接着剤層/中間層/接着剤層/二軸延伸
フィルム層/ヒートシーラント層 基材シート/ヒートシーラント層 基材シートは、ポリエステル、ポリプロピレン、ナイロ
ンなどの一軸延伸フィルム、二軸延伸フィルム、未延伸
フィルムの他、合成紙を使用することができる。中間層
は、ポリオレフィン、ポリスチレン、エチレン・酢酸ビ
ニル共重合体、エチレン・アクリル酸共重合体、エチレ
ン・アクリル酸エステル共重合体、アイオノマー、ポリ
エステル及びこれらの変性物又は混合物がある。The cover tape used in the band-shaped molded article of the present invention is a conventionally used base sheet, which has a heat-sensitive seal adhesive layer, an adhesive seal-type adhesive as an adhesive seal layer to the band-shaped base material. A layer, an ionizing radiation-curable seal adhesive layer, or a microcapsule type seal adhesive layer may be used. A particularly preferable adhesive layer is provided with a heat-sensitive adhesive heat sealant layer. The basic layer structure of the cover tape is exemplified as follows. Base sheet / adhesive layer / intermediate layer / heat sealant layer Base sheet / adhesive layer / intermediate layer / adhesive layer / biaxially stretched film layer / heat sealant layer Base sheet / heat sealant layer In addition to uniaxially stretched films such as polyester, polypropylene and nylon, biaxially stretched films and unstretched films, synthetic paper can be used. The intermediate layer includes polyolefin, polystyrene, ethylene / vinyl acetate copolymer, ethylene / acrylic acid copolymer, ethylene / acrylic acid ester copolymer, ionomer, polyester, and modified products or mixtures thereof.
【0029】ヒートシーラント層は、ポリウレタン、ポ
リエステル、アクリル系樹脂、塩化ビニル・酢酸ビニル
共重合体、エチレン・酢酸ビニル共重合体、エチレン・
アクリル酸共重合体、エチレン・アクリル酸エステル共
重合体、アイオノマー、シリコーンなどから適宜に選択
できる。そして、カバーテープに帯電防止性をもたせる
ために、構成する層のうち少なくとも一層に、前記のプ
ラスチック帯状基材と同様の帯電防止剤を加える。更
に、ヒートシーラント層の表面に、界面活性剤、ビスア
ンモニウム系有機半導体層を形成することもできる。カ
バーテープの剥離形態には、次のようなものがあるが、
望ましくは、層間剥離をして、その剥離強度が100〜
1000g/15mm巾で、剥離時の最大値と最小値と
の差が50g/2mm巾未満にすることが望ましい。 ヒートシーラント層と、プラスチック帯状基材との間
で剥離する界面剥離型。 ヒートシーラント層内部で破壊剥離する凝集破壊型。 ヒートシーラント層と、中間層あるいは二軸延伸フィ
ルム層との間で剥離する層間剥離型。The heat sealant layer is made of polyurethane, polyester, acrylic resin, vinyl chloride / vinyl acetate copolymer, ethylene / vinyl acetate copolymer, ethylene.
It can be appropriately selected from acrylic acid copolymers, ethylene / acrylic acid ester copolymers, ionomers, silicones and the like. Then, in order to impart antistatic properties to the cover tape, an antistatic agent similar to the above-mentioned plastic strip-shaped substrate is added to at least one of the constituent layers. Furthermore, a surfactant or a bisammonium-based organic semiconductor layer can be formed on the surface of the heat sealant layer. There are the following types of cover tape peeling,
Desirably, delamination is performed and the peel strength is 100 to
It is desirable that the width is 1000 g / 15 mm and the difference between the maximum value and the minimum value at the time of peeling is less than 50 g / 2 mm width. Interfacial peeling type that peels between the heat sealant layer and the plastic strip base material. A cohesive failure type that breaks and peels inside the heat sealant layer. Delamination type that peels between the heat sealant layer and the intermediate layer or the biaxially stretched film layer.
【0030】本発明の半導体素子用キャリアテープの製
造方法について図面を参照にして説明する。図1(B)
に示す送り孔21と、プラスチック成形品であるポケッ
トを設ける開口部は22は、プラスチック帯状基材2に
プレス、金型によるパンチングによる方法や、トムソン
刃又はカッター刃、レーザー加工などにより巻取り状で
行う。次いで、巻取りの供給及び巻上げユニットを設け
た公知の射出成形機の供給ユニットに、送り孔21と、
ポケット用開口部22を設けたプラスチックの帯状基材
2を射出成形機に挿入し、送り孔21あるいは/及びポ
ケット用開口部22で位置決めを行い、キヤビテイに溶
融樹脂を射出注入してプラスチック帯状基材2に、ポケ
ット1を成形して図1(A)に示すように帯状基材2の
開口部22の端部とポケットの上部で、帯状基材とポケ
ットとを接着部16で融着して帯状成形品10構成す
る。このとき、成形用の樹脂が帯状基材2のカバーシー
トとの接着面に付着しないように留意する。そして、所
望の列にスリッターをして巻上げて帯状成型品10の巻
取りを構成する。また、帯状基材10に、キャビテイと
コアから構成させるプレス金型により、送り孔21及び
ポケット用開口部22を設け、その工程と連続して、射
出成形を行い帯状成型品10を構成することもできる。A method of manufacturing the carrier tape for a semiconductor device of the present invention will be described with reference to the drawings. FIG. 1 (B)
The feed hole 21 and the opening 22 for forming a pocket, which is a plastic molded product, are wound on the plastic belt-shaped substrate 2 by a method such as pressing by a punch or a die, a Thomson blade or a cutter blade, or laser processing. Done in. Then, in the supply unit of the known injection molding machine provided with the winding supply and winding unit, the feed hole 21 and
The plastic strip base material 2 provided with the pocket openings 22 is inserted into the injection molding machine, positioned by the feed holes 21 and / or the pocket openings 22, and the molten resin is injected into the cavity to inject the plastic strip base material. The pocket 1 is formed on the material 2 and the band-shaped base material and the pocket are fused at the bonding portion 16 at the end of the opening 22 of the band-shaped base material 2 and the upper part of the pocket as shown in FIG. To form a band-shaped molded product 10. At this time, care should be taken so that the molding resin does not adhere to the adhesive surface of the strip-shaped substrate 2 with the cover sheet. Then, the strip-shaped molded product 10 is wound by forming a slitter on a desired row and winding it up. In addition, the band-shaped base material 10 is provided with the feed hole 21 and the opening 22 for the pocket by a press mold composed of a cavity and a core, and injection molding is carried out continuously with the process to form the band-shaped molded product 10. You can also
【0031】射出成形法で形成するポケット1は、図2
に示すように、半導体素子6を載置する台座3、金属リ
ード部61をポケット1の凹部12に宙づり状態にて収
容できるものである。そして、金属リード部61の曲が
り、折れ、欠けを防止するためポケットの側壁37よ
り、台座3の方向に向けて、板状あるいは棒状のガイド
部4を形成する。ポケット1は、半導体素子の金属リー
ド部61がポケットの側壁37及び台座3と接触しない
空隔12をもつものである。そして図2(B)、(C)
及び(D)に示すようにポケットの側壁に形成する板状
あるいは棒状のガイド部41、42、及び43は、半導
体素子6を図3に示す半導体素子の収納位置の収納時の
遊嵌範囲63である図3に示す寸法Aの範囲に移動を規
制して、金属リード部61と側壁37とは接触させない
ものである。The pocket 1 formed by the injection molding method is shown in FIG.
As shown in FIG. 2, the pedestal 3 on which the semiconductor element 6 is mounted and the metal lead portion 61 can be accommodated in the recess 12 of the pocket 1 in a suspended state. Then, in order to prevent bending, breaking, and chipping of the metal lead portion 61, the plate-shaped or rod-shaped guide portion 4 is formed from the side wall 37 of the pocket toward the pedestal 3. The pocket 1 has a space 12 in which the metal lead portion 61 of the semiconductor element does not contact the side wall 37 of the pocket and the pedestal 3. 2 (B) and (C)
As shown in (D) and (D), the plate-shaped or rod-shaped guide portions 41, 42, and 43 formed on the side wall of the pocket have a loose fitting range 63 when the semiconductor element 6 is stored at the semiconductor element storage position shown in FIG. That is, the movement is regulated within the range of the dimension A shown in FIG. 3, and the metal lead portion 61 and the side wall 37 are not brought into contact with each other.
【0032】そして、図3に示す、半導体素子の収納時
の遊嵌可能範囲の寸法Aは、0.5mm以上3.0mm
以下とし、半導体素子のコーナーを保持するガイドBの
寸法は、0.5mm以上、5.0mm以下が好ましい。
そして、Bが形成する半導体素子のコーナーを支える角
度θは、90±30°の範囲にあるものが好ましい。遊
嵌範囲の寸法Aは、3.0 mmを超える以上の場合
は、半導体素子の移動範囲の変化が大きく、半導体素子
を電子部品の所定位置に設置できないことがあり、また
ポケットのサイズを必要以上に大きくなる。そして0.
5mm未満の場合は、半導体素子をポケットに収納する
とき位置制御が難しく、ガイド部41、42又は43と
半導体素子が接触して脱落することがある。ガイドBの
寸法は、5.0mmを超える場合は、半導体素子を収納
するときに所定位置に収納できず脱落したり、半導体素
子を電子部品に設置するときに取り出し難く所定位置に
設置できないことがある。また、ガイドBが形成する半
導体素子のコーナーを支える角度θは、120°を超え
る場合は、半導体素子のコーナーを保持する位置の変化
が大きく、半導体素子を電子部品の所定位置に設置でき
ないことがあり、60°未満の場合は、半導体素子を収
納するときに所定位置に収納できず脱落したり、半導体
素子を電子部品に設置するときに取り出し難く所定位置
に設置できないことがある。また、ガイドの巾Cは、ガ
イドの強度を保つ最低の巾で設けることが好ましく、特
に指定するものではない。The dimension A of the loosely fittable range of the semiconductor element shown in FIG. 3 is 0.5 mm to 3.0 mm.
The dimension of the guide B that holds the corner of the semiconductor element is preferably 0.5 mm or more and 5.0 mm or less.
The angle θ that supports the corner of the semiconductor element formed by B is preferably in the range of 90 ± 30 °. If the dimension A of the loose fitting range is more than 3.0 mm, the movement range of the semiconductor element may be largely changed and the semiconductor element may not be installed at a predetermined position of the electronic component, and a pocket size is required. It becomes bigger than that. And 0.
If the thickness is less than 5 mm, it is difficult to control the position when the semiconductor element is stored in the pocket, and the guide portion 41, 42 or 43 may come into contact with the semiconductor element and fall off. If the size of the guide B exceeds 5.0 mm, it may not be able to be stored in a predetermined position when the semiconductor element is stored, and may fall off, or it may be difficult to take out the semiconductor element when it is mounted on an electronic component and the semiconductor device cannot be installed in the predetermined position. is there. Further, when the angle θ that supports the corner of the semiconductor element formed by the guide B exceeds 120 °, the position of holding the corner of the semiconductor element changes greatly, and the semiconductor element cannot be installed at a predetermined position of the electronic component. If the angle is less than 60 °, the semiconductor element may not be stored in a predetermined position when it is stored, and may fall off, or it may be difficult to remove the semiconductor element when it is installed in an electronic component, and the semiconductor element may not be installed in a predetermined position. Further, the width C of the guide is preferably set to the minimum width that maintains the strength of the guide, and is not particularly specified.
【0033】図2(B)、(C)及び(D)に示す半導
体素子の金属リード部61の先端とポケットの側壁37
との間隙距離は、半導体素子の金属リード部61の寸法
に併せて設定するものである。側壁37と金属リード部
61の先端よりの距離は0.5〜20mm、好ましくは
2〜10mmである。The tip of the metal lead portion 61 of the semiconductor element shown in FIGS. 2B, 2C and 2D and the side wall 37 of the pocket.
The gap distance between and is set according to the size of the metal lead portion 61 of the semiconductor element. The distance between the side wall 37 and the tip of the metal lead portion 61 is 0.5 to 20 mm, preferably 2 to 10 mm.
【0034】図3に示す、ガイド部4の断面形状は特に
規定はしないが、半導体素子の移動に伴う抵抗に耐える
ものならば特に問うものではなく、円柱、四角柱以上の
多角柱で、ガイドの寸法Bが、前記0.5〜5.0mm
の範囲にあればよい。The cross-sectional shape of the guide portion 4 shown in FIG. 3 is not particularly specified, but it does not matter as long as it withstands the resistance caused by the movement of the semiconductor element. The dimension B is 0.5 to 5.0 mm
It should be in the range of.
【0035】ガイド部4は、半導体素子を輸送、供給中
にポケットの側壁37に接触することによる金属リード
部分の曲がり、折れ欠損などを防止するため、ポケット
部の側壁より立ち上げ、半導体素子のコーナー部や側面
よりガイドして遊嵌の範囲を制限するものである。The guide portion 4 is raised from the side wall of the pocket portion in order to prevent the metal lead portion from being bent or broken due to contact with the side wall 37 of the pocket during transportation and supply of the semiconductor element. The range of loose fitting is limited by guiding from the corners and side surfaces.
【0036】ガイド部の設置形態は、図2(B)に示す
コーナー型板状ガイド部41、図2(C)に示すコーナ
ー型棒状ガイド部42や、図2(D)に示す側壁型板状
ガイド部43のようなガイド部と側壁とが一体化した形
状のものである。The guide parts are installed in the corner type plate-shaped guide part 41 shown in FIG. 2B, the corner type bar-shaped guide part 42 shown in FIG. 2C, and the side wall type plate shown in FIG. 2D. The guide portion such as the guide portion 43 and the side wall are integrally formed.
【0037】また、ガイド部は、図4(A)に示すポケ
ットの底部33及び側壁37から設ける側底部形成型ガ
イド部46、図4(B)に示すポケットの側壁37から
設ける側部形成型ガイド部47、図4(C)に示すポケ
ットの側壁37から設け、かつ厚さを半導体素子とほぼ
同一の厚さにした側部中厚型ガイド部48や、図4
(D)に示すポケットの側壁37から設け、かつ厚さを
半導体素子より薄くした側部薄型ガイド部49に作成す
ることができる。The guide portion is a side bottom forming die which is provided from the bottom portion 33 and side wall 37 of the pocket shown in FIG. 4 (A), and a side forming die which is provided from the side wall 37 of the pocket shown in FIG. 4 (B). The guide portion 47, a side medium-thickness guide portion 48 provided from the side wall 37 of the pocket shown in FIG. 4C and having a thickness substantially equal to that of the semiconductor element, and FIG.
It can be formed in the side thin guide portion 49 which is provided from the side wall 37 of the pocket shown in (D) and is thinner than the semiconductor element.
【0038】キャリアテープに収納した半導体素子は、
その搬送中に飛び跳ねたり、傾斜、回転などの移動によ
り、金属リード部61が側壁37、底部33あるいは台
座3と接触して欠損することがある。また、摩擦により
発生する静電気電荷量は、仕事関数(接触回数、摩擦回
数、圧力、接触面積など)に比例するものである。した
がって、摩擦回数、接触回数及び接触圧力が同じである
ならば、半導体素子と台座との接触面積が大きい場合
に、静電気の発生量が大きくなり、ゴミの侵入及び金属
リード部へのゴミの付着による半導体素子の機能妨害
や、発生した静電気負荷による電気回路が短絡し、半導
体素子の機能を失うこととなる。The semiconductor element housed in the carrier tape is
The metal lead portion 61 may come into contact with the side wall 37, the bottom portion 33, or the pedestal 3 and be broken due to movement such as jumping, tilting, or rotation during the transportation. Further, the amount of electrostatic charge generated by friction is proportional to the work function (number of contacts, number of frictions, pressure, contact area, etc.). Therefore, if the number of times of friction, the number of times of contact, and the contact pressure are the same, the amount of static electricity generated increases when the contact area between the semiconductor element and the pedestal is large, and dust intrusion and adhesion of dust to the metal leads As a result, the function of the semiconductor element is impaired and the electric circuit is short-circuited due to the generated electrostatic load, and the function of the semiconductor element is lost.
【0039】発生する静電気量を少なくするためには、
接触面積を少なくすることが有効である。接触面積を少
なくするため、空気層の発生を防止する方法としては、
図7に示す台座3に半導体素子と接触しない部分となる
凹部5を設けたり、更に、図5に示す台座3に台座孔3
1を設けて脱気したりすることが好ましい。In order to reduce the amount of static electricity generated,
It is effective to reduce the contact area. In order to reduce the contact area, as a method to prevent the generation of air layer,
The pedestal 3 shown in FIG. 7 is provided with a recess 5 which is a portion that does not come into contact with a semiconductor element, and the pedestal 3 shown in FIG.
It is preferable to provide 1 for degassing.
【0040】具体的に台座孔31を形成するには次の方
法が有効である。 半導体素子を収納するときに金属リード部61が、側
壁37、台座3、底部33と接触しないように収納させ
るための孔として、図5に示す貫通した台座孔31を台
座3の中央部に設けて空気を逃がす方法。 図6に示すように空気の流路型空気溜51を台座3の
中央方向に放射線状に形成する方法。 図7に示す台座の中央部近傍に凹部5を形成して空気
溜52を設ける方法。この場合、空気溜52を図に示す
よう中心部に向かって、更に深くなるように傾斜させて
空気溜凹部52bを設けることにより効果的である。そ
の追加した凹部の段差深さ52hは、0.05〜10m
m、好ましくは0.1〜5mmである。段差深さ52h
が0.5mmより小さい場合は空気層を溜める効果が少
なく、また5mmを超えるとポケットが深くなるため、
成形材料が多くなり、コスト面とポケット全体の側壁3
7が大きくかつ深くなり、帯状成型品の巻取りが困難に
なるという問題を発生する。 図8に示すように台座表面をマット加工して空気の流
路である粗面型空気溜53を設ける方法。 マット加工は、粗さ曲線において中心線平均粗さが1.
0mm以下、最大高さが2.0mm以下であり、うねり
曲線においては、中心線うねりが1.0mm以下、最大
うねりが2.0mm以下が好ましい。 台座の面に図9に示す凸部54a、凹部54bよりな
る凹凸溝状の空気溜54を形成する方法。The following method is effective for specifically forming the pedestal hole 31. As a hole for accommodating the metal lead portion 61 so as not to contact the side wall 37, the pedestal 3, and the bottom portion 33 when accommodating the semiconductor element, a pedestal hole 31 penetrating the pedestal 3 shown in FIG. To release air. A method of forming a flow path type air reservoir 51 of air radially in the central direction of the pedestal 3 as shown in FIG. A method in which a recess 5 is formed near the center of the pedestal shown in FIG. 7 to provide an air reservoir 52. In this case, it is effective to provide the air reservoir recess 52b by inclining the air reservoir 52 toward the central portion so as to be deeper as shown in the figure. The step depth 52h of the added recess is 0.05 to 10 m.
m, preferably 0.1 to 5 mm. Step depth 52h
Is less than 0.5 mm, the effect of accumulating an air layer is small, and if it exceeds 5 mm, the pocket becomes deeper,
More molding material, cost and side wall of the whole pocket 3
7 becomes large and deep, and it becomes difficult to wind the band-shaped molded product. As shown in FIG. 8, a method of matting the surface of the pedestal to provide a rough surface type air reservoir 53 which is a flow path of air. The matting process has a center line average roughness of 1.
The maximum height is 0 mm or less and the maximum height is 2.0 mm or less. In the waviness curve, the center line waviness is preferably 1.0 mm or less and the maximum waviness is preferably 2.0 mm or less. A method for forming an air reservoir 54 in the shape of a groove and a groove made up of a convex portion 54a and a concave portion 54b shown in FIG. 9 on the surface of the base.
【0041】上記、及びに示す凹部型空気溜5
2、流路型空気溜51、凹凸溝による空気溜54は、半
導体素子6と台座3との接触部66の面積も小さくな
り、発生する静電気電荷量が小さく、ゴミの混入を防止
するととものに、半導体回路の機能を保護する上でも効
果がある。また、台座孔31、粗面型空気溜53と、流
路型空気溜51、凹部型空気溜52、凹凸溝による空気
溜54などを適宜組み合わせることにより相乗効果を奏
するものである。例えば、 (a) 台座孔31と流路型空気溜51とを組み合わせた図
10に示す台座3。 (b) 台座孔31と凹部型空気溜52とを組み合わせた図
11に示す台座3。 (c) 台座孔31と粗面型空気溜53とを組み合わせた図
12に示す台座3。 (d) 台座孔31と凹部型空気溜52及び粗面型空気溜5
3とを組み合わせた図13に示す台座3。 (e) 台座孔31と流路型空気溜51とを組み合わせた図
14に示す台座3。 (f) 台座孔31と凹凸型空気溜54とを組み合わせた図
15に示す台座3。 (g) 台座孔31と凹部型空気溜52及び流路型空気溜5
1とを組み合わせた図16に示す台座3。 (h) 台座孔31と粗面型空気溜53及び凹凸型空気溜5
4とを組み合わせた図17に示す台座3。Recessed type air reservoir 5 shown in and above.
2. In the flow path type air reservoir 51 and the air reservoir 54 formed by the concave and convex grooves, the area of the contact portion 66 between the semiconductor element 6 and the pedestal 3 is also small, the amount of generated electrostatic charge is small, and dust is prevented from entering. Moreover, it is effective in protecting the function of the semiconductor circuit. Further, the pedestal hole 31, the rough surface type air reservoir 53, the flow channel type air reservoir 51, the recess type air reservoir 52, the air reservoir 54 by the concave and convex grooves, and the like are appropriately combined to produce a synergistic effect. For example, (a) the pedestal 3 shown in FIG. 10 in which the pedestal hole 31 and the flow path type air reservoir 51 are combined. (b) The pedestal 3 shown in FIG. 11 in which the pedestal hole 31 and the recessed air reservoir 52 are combined. (c) The pedestal 3 shown in FIG. 12 in which the pedestal hole 31 and the rough surface type air reservoir 53 are combined. (d) Pedestal hole 31, concave air reservoir 52 and rough surface air reservoir 5
The pedestal 3 shown in FIG. (e) The pedestal 3 shown in FIG. 14 in which the pedestal hole 31 and the flow path type air reservoir 51 are combined. (f) The pedestal 3 shown in FIG. 15 in which the pedestal hole 31 and the uneven air reservoir 54 are combined. (g) Pedestal hole 31, recessed-type air reservoir 52, and channel-type air reservoir 5
The pedestal 3 shown in FIG. 16 in combination with 1. (h) Pedestal hole 31, rough surface type air reservoir 53 and uneven air reservoir 5
Pedestal 3 shown in FIG. 17 in combination with 4.
【0042】[0042]
【効果】本発明の半導体素子用キャリアテープは、導電
性微粉末の練り込みのみならず、塗布することによりで
きる生産性のよいものである。本発明の半導体素子用キ
ャリアテープは、常温のプラスチックシートに同一工程
で、送り孔及びポケット用開口部を形成したプラスチッ
ク帯状基材と、成形精度がよい射出成形されたポケット
とを複合して構成されている。したがって、形状安定性
のあるポケットと、寸法安定性があるシートとの可撓性
を兼ね備えたキャリアテープの巻取りを構成できる。そ
して、ポケットに形成する半導体素子を載置する凸状の
台座は、形状を自由に形成できる。そして、本発明の半
導体素子用キャリアテープは、常温のプラスチックシー
トに同一工程で、送り孔及びポケット用開口部を形成し
たプラスチックを含む帯状基材に、同成形品と熱溶融接
着できる射出成形樹脂を用いて、ポケットを設けて形成
するものである。したがって、形状安定性のあるポケッ
トと、寸法安定性がある帯状基材シートとの可撓性とを
兼ね備えたキャリアテープであり、巻取りにすることが
できる。すなわち、ポケットは射出成形品であるため、
ポケットの側壁、ポケットの凹部、台座、ガイド部の寸
法精度、厚み精度が安定したものである。そして衝撃に
よる台座、ガイド部及びポケットの側壁の変形、曲がり
を無くすることができる。そして、台座に収容する半導
体素子は、安定して、移送中にもその遊嵌範囲が規制さ
れて、摩擦による静電気の発生や、破損を防止するもの
である。ポケットの側壁より設けたガイド部は、半導体
素子の収納範囲を規制して遊嵌し、静電気や金属リード
部と側壁との接触などによる半導体素子の損傷を防止す
る効果を奏する。そして、射出成形で形成される台座孔
の位置精度及び、常温のプラスチックシートに行われる
送り孔の加工は、孔の寸法、ピッチの精度ともに安定し
たものである。常温加工した帯状基材と、カバーテープ
とのヒートシールは、表面に凹凸模様がなく剥離強度を
安定させる効果を奏する。キャリアテープは、導電性微
粉末の練り込みのみならず、塗布することによりできる
生産性のよいものである。[Effect] The carrier tape for a semiconductor device of the present invention has good productivity not only by kneading conductive fine powder but also by applying it. The carrier tape for a semiconductor device of the present invention is formed by combining a plastic strip-shaped substrate having a feed hole and a pocket opening formed in a plastic sheet at room temperature and an injection-molded pocket with good molding accuracy in the same step. Has been done. Therefore, it is possible to configure the winding of the carrier tape having flexibility of the pocket having shape stability and the sheet having dimension stability. Further, the convex pedestal on which the semiconductor element formed in the pocket is mounted can be freely formed. The carrier tape for semiconductor device of the present invention is an injection-molded resin that can be heat-melt-bonded to a strip-shaped base material containing plastic in which feed holes and pocket openings are formed in the same step on a plastic sheet at room temperature by the same process. Is used to form a pocket. Therefore, it is a carrier tape having both the shape-stable pocket and the flexibility of the dimensionally stable strip-shaped substrate sheet, and can be wound. That is, since the pocket is an injection molded product,
The dimensional accuracy and thickness accuracy of the side wall of the pocket, the recess of the pocket, the pedestal, and the guide are stable. Further, it is possible to eliminate the deformation and bending of the side wall of the pedestal, the guide portion and the pocket due to the impact. The semiconductor element accommodated in the pedestal is stable and its loose fitting range is regulated even during transfer to prevent generation of static electricity due to friction and damage. The guide part provided from the side wall of the pocket has an effect of preventing the semiconductor device from being damaged due to static electricity or contact between the metal lead part and the side wall by loosely fitting the semiconductor device. The position accuracy of the pedestal hole formed by injection molding and the processing of the feed hole performed on the plastic sheet at room temperature are stable in terms of hole size and pitch accuracy. The heat sealing between the strip-shaped base material processed at room temperature and the cover tape has the effect of stabilizing the peel strength without any uneven pattern on the surface. The carrier tape has good productivity not only by kneading conductive fine powder but also by applying it.
【図1】(A)帯状基材の平面を示す概念図である。 (B)帯状成型品の平面を示す斜視図である。 (C)半導体素子を収納した帯状成型品の平面を示す概
念図である。 (D)半導体素子を収納した帯状成型品のX−X断面を
示す概念図である。 (E)半導体素子を収納した帯状成型品のY−Y断面を
示す概念図である。FIG. 1 (A) is a conceptual view showing a plane of a strip-shaped substrate. (B) It is a perspective view showing a plane of a belt-shaped molded product. (C) It is a conceptual diagram which shows the plane of the strip-shaped molded article which accommodated the semiconductor element. (D) It is a conceptual diagram which shows the XX cross section of the strip | belt-shaped molded article which accommodated the semiconductor element. (E) It is a conceptual diagram which shows the YY cross section of the strip | belt-shaped molded article which accommodated the semiconductor element.
【図2】(A)ガイド部で遊嵌した半導体素子の収納状
態を示す断面概念図である。 (B)コーナー型板状ガイド部と遊嵌位置を示す平面図
である。 (C)コーナー型棒状ガイド部と遊嵌位置を示す平面図
である。 (D)辺部に設けた側壁型ガイド部と遊嵌位置を示す平
面図である。FIG. 2A is a conceptual sectional view showing a housed state of a semiconductor element loosely fitted in a guide portion. FIG. 6B is a plan view showing a corner type plate-shaped guide portion and a loose fitting position. (C) It is a plan view showing a corner type rod-shaped guide portion and a loose fitting position. (D) A plan view showing a side wall type guide portion provided on the side portion and a loosely fitting position.
【図3】ポケットとガイド部との寸法関係を示す平面図
である。FIG. 3 is a plan view showing a dimensional relationship between a pocket and a guide portion.
【図4】(A)側底部成形型ガイド部の断面を示す概念
図である。 (B)側部成形型ガイド部の断面を示す概念図である。 (C)側部中厚型ガイド部の断面を示す概念図である。 (D)側部小厚型ガイド部の断面を示す概念図である。FIG. 4 is a conceptual diagram showing a cross section of a (A) side bottom molding die guide portion. It is a conceptual diagram which shows the cross section of (B) side part shaping die guide part. It is a conceptual diagram which shows the cross section of (C) side part middle thickness type | mold guide part. It is a conceptual diagram which shows the cross section of (D) side small thickness type | mold guide part.
【図5】(A)台座に設けた凹部型空気溜を説明する断
面の概念図である。 (A)台座に設けた凹部型空気溜を説明する平面の概念
図である。FIG. 5 (A) is a conceptual diagram of a cross section for explaining a recess-type air reservoir provided on a pedestal. (A) It is a conceptual view of a plane for explaining a recess-type air reservoir provided on a pedestal.
【図6】(A)流路型空気溜を設けた台座を示す断面の
概念図である。 (B)上記形状による空気抜け部の平面形状を示す概念
図である。FIG. 6 (A) is a conceptual diagram of a cross section showing a pedestal provided with a flow path type air reservoir. (B) It is a conceptual diagram which shows the planar shape of the air vent part by the said shape.
【図7】(A)凹部型空気溜を設けた台座を示す断面の
概念図である。 (B)上記形状による空気溜の平面形状を示す概念図で
ある。FIG. 7 (A) is a conceptual cross-sectional view showing a pedestal provided with a recessed air reservoir. (B) It is a conceptual diagram which shows the planar shape of the air reservoir by the said shape.
【図8】(A)粗面型空気溜を設けた台座を示す断面の
概念図である。 (B)上記形状による空気溜の平面形状を示す概念図で
ある。FIG. 8A is a conceptual diagram of a cross section showing a pedestal provided with a rough surface type air reservoir. (B) It is a conceptual diagram which shows the planar shape of the air reservoir by the said shape.
【図9】(A)凹凸型空気溜を設けた台座を示す断面の
概念図である。 (B)上記形状の空気溜の平面形状を示す概念図であ
る。FIG. 9A is a conceptual diagram of a cross section showing a pedestal provided with an uneven air reservoir. (B) It is a conceptual diagram which shows the planar shape of the air reservoir of the said shape.
【図10】台座孔と流路型空気溜を複合した台座を示す
断面の概念図である。FIG. 10 is a conceptual view of a cross section showing a pedestal in which a pedestal hole and a channel type air reservoir are combined.
【図11】台座孔と凹部型空気溜を複合した台座を示す
断面の概念図である。FIG. 11 is a conceptual diagram of a cross section showing a pedestal in which a pedestal hole and a recess-type air reservoir are combined.
【図12】台座孔と粗面型空気溜を複合した台座を示す
断面の概念図である。FIG. 12 is a conceptual cross-sectional view showing a pedestal in which a pedestal hole and a rough surface type air reservoir are combined.
【図13】台座孔と粗面型空気溜及び凹部型空気溜とを
複合した台座を示す断面の概念図である。FIG. 13 is a conceptual diagram of a cross section showing a pedestal in which a pedestal hole, a rough surface type air reservoir, and a recessed type air reservoir are combined.
【図14】台座孔と粗面型空気溜及び流路型空気溜とを
複合した台座を示す断面の概念図である。FIG. 14 is a conceptual diagram of a cross section showing a pedestal in which a pedestal hole, a rough surface type air reservoir, and a flow channel type air reservoir are combined.
【図15】台座孔と凹凸型空気溜とを複合した台座を示
す断面の概念図である。FIG. 15 is a conceptual diagram of a cross section showing a pedestal in which a pedestal hole and an uneven air reservoir are combined.
【図16】台座孔と流路型空気溜及び凹部型空気溜とを
複合した台座を示す断面の概念図である。FIG. 16 is a conceptual diagram of a cross section showing a pedestal in which a pedestal hole, a channel type air reservoir and a recessed type air reservoir are combined.
【図17】台座孔と粗面我空気溜及び凹凸型空気溜とを
複合した台座を示す断面の概念図である。FIG. 17 is a conceptual view of a cross section showing a pedestal in which a pedestal hole, a rough surface air reservoir, and an uneven air reservoir are combined.
1 ポケット 10 プラスチック帯状成型品 12 ポケットの凹部 16 接着部 2 帯状基材 21 送り孔 22 開口部 3 台座 31 台座孔 33 底部 36 素子収納遊嵌位置 37 側壁 4 ガイド部 41 コーナー型板状ガイド部 42 コーナー型棒状ガイド部 43 側壁型板紙状ガイド部 46 側底部形成型ガイド部 47 側部形成型ガイド部 48 側部中厚型ガイド部 49 側部薄型ガイド部 5 凹部 51 流路型空気溜 52 凹部型空気溜 52b 空気溜の凹部 52h 段差 53 粗面型脱気部 54 凹凸型空気溜 54a 凸部 54b 凹部 6 半導体素子 61 金属リード部 63 遊嵌範囲 7 カバーテープ A 遊嵌距離 B コーナーを保持するガイド C ガイドの巾 θ ガイド受け部の角度 DESCRIPTION OF SYMBOLS 1 Pocket 10 Plastic band-shaped molded article 12 Pocket recessed part 16 Adhesive part 2 Band-shaped base material 21 Feed hole 22 Opening part 3 Pedestal 31 Pedestal hole 33 Bottom part 36 Element storage loose fitting position 37 Side wall 4 Guide part 41 Corner type plate guide part 42 Corner type bar-shaped guide section 43 Side wall type paperboard-shaped guide section 46 Side bottom forming guide section 47 Side forming guide section 48 Side medium thickness guide section 49 Side thin guide section 5 Recessed section 51 Flow channel type air reservoir 52 Recessed section Mold air reservoir 52b Air reservoir concave portion 52h Step 53 Rough surface type degassing portion 54 Concavo-convex air reservoir 54a Convex portion 54b Recess 6 Semiconductor element 61 Metal lead portion 63 Loose fitting range 7 Cover tape A Loose fitting distance B Hold corners Guide C Guide width θ Angle of guide receiving part
─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───
【手続補正書】[Procedure amendment]
【提出日】平成7年12月7日[Submission date] December 7, 1995
【手続補正1】[Procedure amendment 1]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】図5[Correction target item name] Fig. 5
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【図5】 (A)台座に設けた凹部型空気溜を説明す
る断面の概略図である。 (B)台座に設けた凹部型空気溜を説明する平面の概略
図である。FIG. 5 (A) is a schematic cross-sectional view illustrating a recess-type air reservoir provided on a pedestal. (B) is a schematic plan view illustrating a recessed air reservoir provided on the pedestal.
Claims (10)
りなる半導体素子を収納するための部品ポケットと、少
なくとも片側に搬送用送り孔とを等間隔に設けたプラス
チック帯状基材に、該ポケットを覆いヒートシールする
ヒートシーラント層をもつカバーテープからなる半導体
素子用キャリアテープにおいて、該部品ポケット部の半
導体素子と接触する近傍の表面抵抗率又は体積抵抗率
が、23℃、相対湿度90%の条件で1012Ω/□より
大きくなく、かつ、該ポケットには、半導体素子の金属
リード部分がポケットの底部及び側壁と接触しないよう
に半導体素子を支える台座と、ポケットの側壁より立ち
上がり、金属リード部とは接触せず半導体素子の移動を
制限するガイド部をもち、前記カバーテープのヒートシ
ーラント層の表面は、表面抵抗率が、23℃、相対湿度
90%下にて、1012Ω/□より大きくないことを特徴
とする半導体素子用キャリアテープ。1. A plastic band-shaped substrate having a component pocket for accommodating a semiconductor element, which is composed of a metal lead portion and a plastic molded portion, and a transporting feed hole provided at least on one side at equal intervals, and covering the pocket with heat. In a carrier tape for a semiconductor device, which comprises a cover tape having a heat sealant layer for sealing, the surface resistivity or volume resistivity in the vicinity of the component pocket portion in contact with the semiconductor device is 10 at a condition of 23 ° C. and a relative humidity of 90%. The pedestal supporting the semiconductor element so that the metal lead portion of the semiconductor element does not come into contact with the bottom portion and side wall of the pocket, and the metal lead portion rising from the side wall of the pocket are not larger than 12 Ω / □. With a guide portion that does not contact and limits the movement of the semiconductor element, the surface of the heat sealant layer of the cover tape, A carrier tape for a semiconductor device, which has a surface resistivity of not more than 10 12 Ω / □ at 23 ° C. and a relative humidity of 90%.
ものであることを特徴とする請求項1記載の半導体素子
用キャリアテープ。2. The carrier tape for a semiconductor device according to claim 1, wherein the guide portion is provided in a plate shape or a rod shape.
素子に、凹状の空気溜を設けたものであることを特徴と
する請求項1及び2記載の半導体素子用キャリアテー
プ。3. The carrier tape for a semiconductor element according to claim 1, wherein a concave air reservoir is provided in the semiconductor element near the center of the pedestal of the component pocket.
0.1〜0.8mmのプラスチックシートに搬送用送り
孔と同一工程で成形された部品ポケット用開口部に射出
成形で形成される部品ポケットがポケットの側壁より台
座方向に対して板状又は、棒状のガイド部をもつもので
あることを特徴とする半導体素子用キャリアテープ。4. A base material of a plastic strip-shaped molded product is formed by injection molding in a component pocket opening formed in the same step as a conveying feed hole in a plastic sheet having a thickness of 0.1 to 0.8 mm. A carrier tape for a semiconductor device, wherein the component pocket has a plate-shaped or rod-shaped guide portion with respect to a pedestal direction from a side wall of the pocket.
とを等間隔に設けた厚さ0.1〜0.8mmの帯状基材
のポケット用開口部に射出成形法による部品ポケットを
設けられたものであることを特徴とする請求項1、2及
び3記載の半導体素子用キャリアテープ。5. A component pocket formed by injection molding is provided in the pocket opening of a strip-shaped base material having a thickness of 0.1 to 0.8 mm in which a component pocket opening and a transport feed hole are provided at equal intervals. The carrier tape for a semiconductor element according to claim 1, 2 or 3, wherein the carrier tape is a tape.
熱可塑性樹脂と酸化錫、酸化インジウム、酸化亜鉛に導
電処理を施した粒径0.01〜1μmの導電性微粉末又
は導電性カーボン及び界面活性剤からなり、該導電性微
粉末、導電性カーボン、界面活性剤が、熱可塑性樹脂1
00部に対し1〜300重量%含むことを特徴とする請
求項1記載の半導体素子用キャリアテープ。6. The base material of the plastic strip-shaped molded article,
It is composed of a thermoplastic resin and conductive fine powder or conductive carbon having a particle diameter of 0.01 to 1 μm obtained by subjecting tin oxide, indium oxide, and zinc oxide to a conductive treatment, and the conductive fine powder and conductive carbon. , Surfactant is thermoplastic resin 1
The carrier tape for a semiconductor device according to claim 1, wherein the carrier tape is contained in an amount of 1 to 300% by weight based on 100 parts.
酸化錫、酸化インジウム、酸化亜鉛に導電処理を施した
粒径0.01〜1μmの導電性微粉末又は導電性カーボ
ン及び界面活性剤を樹脂ワニスに分散調整した導電性塗
布剤を少なくとも一方の側に塗布して設けられたもので
あることを特徴とする請求項1記載の半導体素子用キャ
リアテープ。7. The base material of the plastic strip-shaped molded article,
At least one side of a conductive coating agent in which tin oxide, indium oxide, zinc oxide is subjected to a conductive treatment, conductive fine powder having a particle diameter of 0.01 to 1 μm or conductive carbon and a surfactant are dispersed and adjusted in a resin varnish. The carrier tape for a semiconductor device according to claim 1, wherein the carrier tape is provided by being applied onto the carrier tape.
2層以上の積層物であり、少なくともその半導体素子と
接触する内面層の体積抵抗率が、23℃、相対湿度90
%下にて、1012Ω/□より大きくないことを特徴とす
る請求項1記載の半導体素子用キャリアテープ。8. The base material of the plastic strip-shaped molded article,
It is a laminate of two or more layers, and at least the volume resistivity of the inner surface layer in contact with the semiconductor element is 23 ° C. and the relative humidity is 90.
%, The carrier tape for semiconductor device according to claim 1, which is not larger than 10 12 Ω / □.
化錫、酸化インジウム、酸化亜鉛等の金属酸化物に導電
処理を施した粒径0.01〜1μmの導電性微粉末又は
導電性カーボン及び界面活性剤からなり、該導電性微粉
末、導電性カーボン、界面活性剤が熱可塑性樹脂100
部に対し1〜300重量%含む射出成形品であることを
特徴とする請求項1、2及び3記載の半導体素子用キャ
リアテープ。9. A conductive fine powder or conductive carbon having a particle size of 0.01 to 1 μm, wherein the component pocket is made by subjecting a thermoplastic resin and a metal oxide such as tin oxide, indium oxide, and zinc oxide to a conductive treatment, and The conductive fine powder, conductive carbon, and surfactant are made of a thermoplastic resin 100.
The carrier tape for a semiconductor device according to claim 1, wherein the carrier tape is an injection-molded product containing 1 to 300% by weight based on a part.
が、酸化錫、酸化インジウム、酸化亜鉛の金属酸化物に
導電処理を施した粒径0.01〜1μmの導電性微粉末
又は導電性カーボン及び界面活性剤を樹脂ワニスに分散
調整した導電性塗布剤を少なくとも一方の側に設けられ
たものであることを特徴とする請求項1記載の半導体素
子用キャリアテープ。10. A conductive fine powder or a conductive carbon having a particle diameter of 0.01 to 1 μm obtained by subjecting a metal oxide of tin oxide, indium oxide or zinc oxide to a conductive treatment on at least one surface of the component pocket, and a surface active agent. The carrier tape for a semiconductor element according to claim 1, wherein a conductive coating agent in which the agent is dispersed and adjusted in a resin varnish is provided on at least one side.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22608995A JPH0955403A (en) | 1995-08-11 | 1995-08-11 | Carrier tape for semiconductor devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22608995A JPH0955403A (en) | 1995-08-11 | 1995-08-11 | Carrier tape for semiconductor devices |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0955403A true JPH0955403A (en) | 1997-02-25 |
Family
ID=16839656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22608995A Withdrawn JPH0955403A (en) | 1995-08-11 | 1995-08-11 | Carrier tape for semiconductor devices |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0955403A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003175967A (en) * | 2002-11-06 | 2003-06-24 | Denki Kagaku Kogyo Kk | Embossed carrier tape sheet |
| JP2008527707A (en) * | 2005-01-10 | 2008-07-24 | スー・クワンスック | Spacer for antistatic flexible printed circuit board for high temperature curing process |
-
1995
- 1995-08-11 JP JP22608995A patent/JPH0955403A/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003175967A (en) * | 2002-11-06 | 2003-06-24 | Denki Kagaku Kogyo Kk | Embossed carrier tape sheet |
| JP2008527707A (en) * | 2005-01-10 | 2008-07-24 | スー・クワンスック | Spacer for antistatic flexible printed circuit board for high temperature curing process |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0850552B1 (en) | Component carrier tape having static dissipative properties | |
| CN1777547B (en) | Cover tape for tape packaging of electronic components | |
| US5346765A (en) | Cover tape for packaging chip type electronic parts | |
| JP7524598B2 (en) | Cover tape for packaging electronic components and packaging body | |
| JPH09142569A (en) | Carrier tape and manufacturing method thereof | |
| EP1167224B1 (en) | Cover tape for electronic part conveyance and electronic part conveying member | |
| GB2334502A (en) | Cover tape for electronic component carrier | |
| JPH0955403A (en) | Carrier tape for semiconductor devices | |
| JPH0955402A (en) | Carrier tape for semiconductor devices | |
| JPH0936182A (en) | Carrier tape for semiconductor devices | |
| JP6763421B2 (en) | Cover tape and packaging for electronic component packaging | |
| JP7201125B2 (en) | Electronic component packaging cover tape and package | |
| JP6822626B1 (en) | Cover tape and packaging for electronic component packaging | |
| JPH058339A (en) | Cover tape for packaging chip-type electronic part | |
| JP2024004735A (en) | Cover tape and packaging for electronic parts packaging | |
| JPH0924969A (en) | Carrier tape and method for manufacturing the same | |
| JP3059370B2 (en) | Cover tape for packaging electronic components | |
| JP2021001028A (en) | Electronic component packaging cover tape and package | |
| KR102675797B1 (en) | Storage tray, Carrier tape Assembly for SMT, and Method for making the same | |
| JP7517378B2 (en) | Cover tape for packaging electronic components and electronic component package | |
| JP2024084401A (en) | Cover tape for packaging electronic components and packaging body | |
| JP2022183778A (en) | Cover tape for packaging electronic component and package body | |
| JP2012091858A (en) | Cover tape | |
| MXPA98001757A (en) | Carrier ribbon of components that have distilling properties of the status |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021105 |