JPH0936182A - Carrier tape for semiconductor devices - Google Patents
Carrier tape for semiconductor devicesInfo
- Publication number
- JPH0936182A JPH0936182A JP20506495A JP20506495A JPH0936182A JP H0936182 A JPH0936182 A JP H0936182A JP 20506495 A JP20506495 A JP 20506495A JP 20506495 A JP20506495 A JP 20506495A JP H0936182 A JPH0936182 A JP H0936182A
- Authority
- JP
- Japan
- Prior art keywords
- pedestal
- carrier tape
- conductive
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 金属リード部とプラスチック成形品よりなる
半導体素子を収納し、搬送供給するキャリアテープにお
いて、送り孔のピッチが安定し、ポケット部の強度があ
り、搬送時の衝撃によっても半導体素子を安定して固定
し、充分な帯電防止機能をもち、カバーテープを剥離す
るときにも剥離帯電がなく、半導体素子を安定して装着
できるキャリアテープの提供を目的とする。
【解決手段】 搬送用送り孔21と、開口部22を設け
た帯状基材2に、別加工で形成したポケットを接着した
プラスチック帯状成型品10にあって、該ポケット1に
設けた台座3に載置する半導体素子6の金属リード部6
1が該ポケット1とは接触しないように台座上部周辺に
リブ状又は粒状の台座突起部4を形成し、そして、その
表面抵抗率が1012Ωより大きくないように構成する。
(57) [Summary] [Purpose] In a carrier tape that contains and feeds semiconductor elements consisting of metal leads and plastic molded products, the pitch of the feed holes is stable, the strength of the pocket is strong, and the impact during transportation is high. It is also an object of the present invention to provide a carrier tape that stably fixes a semiconductor element, has a sufficient antistatic function, does not have peeling charge even when the cover tape is peeled, and can mount the semiconductor element stably. SOLUTION: In a plastic strip-shaped molded product 10 in which a pocket formed by separate processing is adhered to a strip-shaped base material 2 provided with a transport feed hole 21 and an opening 22, and a pedestal 3 provided in the pocket 1 is provided. The metal lead portion 6 of the semiconductor element 6 to be mounted
A rib-like or granular pedestal protrusion 4 is formed around the upper portion of the pedestal so that 1 does not come into contact with the pocket 1, and the surface resistivity thereof is set to not more than 10 12 Ω.
Description
【0001】[0001]
【産業上の利用分野】本発明は家電製品、電子機器に、
装着する半導体素子を、収納、供給する半導体素子用キ
ャリアテープに関し輸送、供給し、そして装着時におけ
る半導体素子の機械的破壊と静電気による破損を防止す
るキャリアテープに関する。BACKGROUND OF THE INVENTION The present invention is applicable to home electric appliances and electronic devices.
TECHNICAL FIELD The present invention relates to a carrier tape for a semiconductor element that accommodates and supplies a semiconductor element to be mounted, and relates to a carrier tape that prevents mechanical damage and static electricity damage of the semiconductor element during transportation, supply, and mounting.
【0002】[0002]
【従来の技術】従来の半導体素子用キャリアテープは、
プラスチックシートを熱成形法(加圧成形法、真空成形
法あるいは圧空成形法)により部品収納用ポケット、台
座、台座周辺の凸部や搬送用送り孔を設け、長尺巻取り
状態にて使用されている。IC、あるいはLSI用のキ
ャリアテープの場合は、移送するとき半導体素子とキャ
リアテープとの摩擦あるいは接触により発生する静電気
で回路が短絡したり、ポケット側壁との接触により金属
リード部の機械的破損を防ぐために、ポケットと半導体
素子の底部との接触を防止するために、台座あるいはリ
ブ状のものを設けて半導体素子を固定するように構成さ
れていた。2. Description of the Related Art Conventional carrier tapes for semiconductor devices are
A plastic sheet is thermoformed (pressure molding, vacuum molding or pressure molding) with a component storage pocket, a pedestal, convex parts around the pedestal and feed holes for transportation, and is used in a long winding state. ing. In the case of a carrier tape for IC or LSI, the circuit may be short-circuited by static electricity generated by friction or contact between the semiconductor element and the carrier tape during transfer, or mechanical damage to the metal lead part due to contact with the pocket side wall. In order to prevent the contact between the pocket and the bottom of the semiconductor element, a pedestal or a rib is provided to fix the semiconductor element.
【0003】キャリアテープの成形は、熱成形による方
法、すなわちシートを加熱した後、金型内で部品用ポケ
ットを加圧成形法、真空成形法あるいは圧空成形法で行
われていた。また、台座孔、送り孔の加工は、シートの
加熱前、金型内で部品用ポケット(以下ポケットと記載
する)との同時加工、ポケット加工後などのいずれかの
方法で形成されていた。または、射出成形法により台座
をもつキャリアテープを製造することも検討されてはい
る。The carrier tape is formed by thermoforming, that is, after heating the sheet, the component pocket is formed in the mold by a pressure forming method, a vacuum forming method or a pressure forming method. Further, the pedestal hole and the feed hole are formed by any method such as before heating the sheet, simultaneously processing with a pocket for parts (hereinafter referred to as a pocket) in the mold, and after pocket processing. Alternatively, manufacturing of a carrier tape having a pedestal by an injection molding method has been considered.
【0004】しかしながら、熱成形によるキャリアテー
プは、延伸率が大きいためシートの賦型性に限界があ
り、ポケットの側壁、台座あるいは台座の上部周辺部の
成形で孔があいたり、ポケットの台座あるいは台座の上
部周辺部の加工寸法精度が劣ったり、その部分の厚さが
薄くなることがある。したがって、保形性が劣り衝撃に
よって変形や破損を起こしやすく部品を所定の位置に保
持することが困難であるという問題点があった。また、
台座孔や送り孔をシートに設けた後、ポケットを熱成形
する加工は、加熱によるシートの収縮、膨張による孔径
のバラツキ、孔と孔とのピッチのバラツキ、送り孔とポ
ケットの寸法変化を発生し易く、そのようなキャリアテ
ープで電子部品に半導体素子を装着するときは、送りの
位置精度、タイミングがずれて安定搬送ができないとい
う問題点があった。加熱シートの金型内での加工は、成
形品が小さい場合、ポケットと孔の距離が短くなり、機
械加工法で金型を製作する場合、緻密な加工精度、硬度
が高い金型材料が必要になり金型コストが上昇するとい
う問題点があった。ポケットを形成した後の孔あけは、
送り孔とポケットの位置を決めることが難しく、孔の位
置が変動し易く、位置精度が安定しないため、そのよう
なキャリアテープに半導体素子を組み込んで部品を装着
するときは、送りの位置精度、タイミングがずれて安定
搬送ができず基板の実装で半導体素子の位置がずれて装
着されるという問題点があった。加熱シートを金型内に
送り成形する加熱成形は、サイクル間で金型の型締め跡
がキャリアテープの表面に凹凸模様を形成されることが
ある。この凹凸模様にカバーテープがヒートシールされ
る場合、ヒートシール圧力の違いからシール強度が異な
り、剥離強度ムラを生じ、著しいときは、剥離するとき
充填してある部品が飛び出したりするという問題点があ
った。However, since the thermoforming carrier tape has a large stretching rate, it has a limitation in the shapeability of the sheet, and holes are formed in the side wall of the pocket, the pedestal or the upper peripheral portion of the pedestal, or the pocket pedestal or The processing dimensional accuracy of the upper peripheral portion of the pedestal may be poor, or the thickness of that portion may be thin. Therefore, there is a problem that the shape retaining property is poor and the component is likely to be deformed or damaged by an impact, and it is difficult to hold the component at a predetermined position. Also,
After forming pedestal holes and feed holes in the sheet, thermoforming the pockets causes shrinkage of the sheet due to heating, variation in hole diameter due to expansion, variation in pitch between holes, and dimensional change between feed holes and pockets. However, when a semiconductor element is mounted on an electronic component with such a carrier tape, there is a problem in that feeding position accuracy and timing are deviated and stable conveyance cannot be performed. When the heating sheet is processed in the mold, the distance between the pocket and the hole becomes short when the molded product is small, and when the mold is manufactured by the machining method, the mold material with high precision and high hardness is required. Therefore, there was a problem that the die cost increased. Drilling after forming the pocket,
Since it is difficult to determine the positions of the feed holes and pockets, the positions of the holes easily fluctuate, and the position accuracy is not stable. There is a problem in that the timing is shifted and stable transportation cannot be performed, so that the semiconductor element is mounted while being displaced in mounting the substrate. In the heat molding in which the heating sheet is fed into the mold for molding, the mold clamping trace may form an uneven pattern on the surface of the carrier tape between cycles. When the cover tape is heat-sealed in this uneven pattern, the sealing strength is different due to the difference in heat-sealing pressure, resulting in uneven peeling strength. there were.
【0005】半導体素子は電気回路を樹脂で包埋した構
造であり、半導体素子とキャリアテープであるプラスチ
ックとが接触し摩擦したときは、静電気を発生し、その
静電気により電気回路が短絡して破損するという問題点
があった。あるいは、カバーテープを剥離するときに発
生する静電気(剥離帯電)により電気回路が短絡して破
損するという問題点があった。A semiconductor element has a structure in which an electric circuit is embedded in a resin. When the semiconductor element and a plastic which is a carrier tape contact and rub, static electricity is generated, and the static electricity short-circuits and damages the electric circuit. There was a problem to do. Alternatively, there is a problem that the electric circuit is short-circuited and damaged due to static electricity (peeling electrification) generated when the cover tape is peeled off.
【0006】射出成形法によるキャリアテープの製造
は、射出成形用樹脂の特性や、金型の構造から厚さが
0.1mm以下のもの製造が困難である。また、射出成
形用樹脂の特性から射出成形法で製造したプラスチック
帯状成形品に半導体素子を充填して、カバーテープでヒ
ートシールしたものは、ポケット間の屈曲性が劣り、巻
取り状にした場合には折れ易いため装着に使用できる巻
取り化ができないという問題点があった。In the production of a carrier tape by the injection molding method, it is difficult to produce a carrier tape having a thickness of 0.1 mm or less due to the characteristics of the injection molding resin and the structure of the mold. Also, due to the characteristics of the injection molding resin, a plastic band-shaped molded product manufactured by the injection molding method filled with semiconductor elements and heat-sealed with a cover tape has a poor flexibility between pockets and is wound into a wound shape. However, it has a problem that it cannot be rolled up so that it can be used for mounting because it is easily broken.
【0007】[0007]
【発明が解決しようとする課題】本発明は、台座あるい
は台座の上部周辺部の加工寸法精度がよくその部分に所
望の厚さをもち、保形性があり、衝撃によっても半導体
素子を安定して供給できるばかりでなく、また、台座孔
や送り孔を安定した大きさ、ピッチで成形し、充分な帯
電防止機能をもち、更にポケットと送り孔との位置精度
がよく、カバーテープをヒートシールする部分のプラス
チックシート表面に凹凸がなく安定した条件でヒートシ
ールでき、シール強度も安定した巻取りができ、そして
カバーテープを剥離するときにも剥離帯電がなく、キャ
リアテープに充填した半導体素子を安定して装着できる
半導体素子用キャリアテープの提供を目的としている。SUMMARY OF THE INVENTION According to the present invention, a pedestal or an upper peripheral portion of the pedestal has a good processing dimensional accuracy, has a desired thickness in that portion, has shape retention, and stabilizes a semiconductor element even by impact. Not only can it be supplied by heat, but also the pedestal holes and feed holes can be molded with a stable size and pitch to have a sufficient antistatic function, and the positional accuracy between the pocket and feed hole is good, and the cover tape can be heat-sealed. There is no unevenness on the plastic sheet surface of the part to be heat-sealed under stable conditions, the winding strength is stable, and there is no peeling charge even when the cover tape is peeled off. An object of the present invention is to provide a carrier tape for a semiconductor device that can be stably mounted.
【0008】[0008]
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の半導体素子用キャリアテープにおいて
は、金属リード部とプラスチック成形部分よりなる半導
体素子を収納するためのポケットと、少なくとも片側に
搬送用送り孔とを等間隔に設けたプラスチック帯状成形
品に、該ポケットを覆いヒートシールするヒートシーラ
ント層をもつカバーテープからなる半導体素子用キャリ
アテープにおいて、該ポケット部の半導体素子と接触す
る近傍の表面抵抗率又は体積抵抗率が、23℃、相対湿
度90%の条件で1012Ωより大きくなく、かつ、該ポ
ケットに設けた台座に半導体素子接触して載置し、金属
リード部は、ポケット部とは接触しないように上記台座
を形成し、また前記カバーテープのヒートシーラント層
の表面抵抗率又は体積抵抗率が、23℃、相対湿度90
%下にて、1012Ωより大きくない半導体素子用キャリ
アテープである。第2の発明は、上記のポケットの台座
上部周辺にリブ状、又は粒状の台座突起部を設けた半導
体素子用キャリアテープである。第3の発明は、上記ポ
ケットの台座中央近傍に凹状の空気溜を設けた半導体素
子用キャリアテープである。第4の発明は、プラスチッ
ク帯状成形品の基材が、厚さ0.1〜0.8mmのプラ
スチックシートに搬送用送り孔と同一工程で成形された
ポケット用開口部に射出成形で形成されるポケットが台
座中央部近傍、上部周辺にリブ状又は粒状の台座凹凸部
をもつ半導体素子用キャリアテープである。第5の発明
は、ポケット用開口部及び搬送用送り孔とを等間隔に設
けた厚さが0.1〜0.8mmの帯状基材のポケット用
開口部に射出成形法によるポケットを設けられた半導体
素子用キャリアテープである。第6の発明は、プラスチ
ック帯状成形品の基材が、熱可塑性樹脂と酸化錫、酸化
インジウム、酸化亜鉛に導電処理を施した粒径0.01
〜1μmの導電性微粉末又は導電性カーボン及び界面活
性剤からなり、該導電性微粉末、導電性カーボン、界面
活性剤が、熱可塑性樹脂100部に対し1〜300重量
%含むものである。第7の発明は、上記プラスチック帯
状成形品の基材が、酸化錫、酸化インジウム、酸化亜鉛
に導電処理を施した粒径0.01〜1μmの導電性微粉
末又は導電性カーボン及び界面活性剤を樹脂ワニスに分
散調整した導電性塗布剤を少なくとも一方の側に塗布し
て設けられたものである。第8の発明は、上記プラスチ
ック帯状成形品の基材が、2層以上の積層物であり、少
なくともその半導体素子と接触する内面層の体積抵抗率
が、1012Ωを超えない半導体素子用キャリアテープで
ある。第9の発明は、上記ポケットが、熱可塑性樹脂と
酸化錫、酸化インジウム、酸化亜鉛等の金属酸化物に導
電処理を施した粒径0.01〜1μmの導電性微粉末又
は導電性カーボン及び界面活性剤からなり、該導電性微
粉末又は導電性カーボン及び界面活性剤が熱可塑性樹脂
100部に対し1〜300重量%含む射出成形品であ
る。第10の発明は、上記ポケットの少なくとも片面
が、酸化錫、酸化インジウム、酸化亜鉛の金属酸化物に
導電処理を施した粒径0.01〜1μmの導電性微粉末
又は導電性カーボン及び界面活性剤を樹脂ワニスに分散
調整した導電性の塗布剤を少なくとも一方の側に塗布し
て設けられた半導体素子用キャリアテープである。To achieve the above object, in a carrier tape for a semiconductor device of the present invention, a pocket for accommodating a semiconductor device comprising a metal lead portion and a plastic molding portion and at least one side. In a carrier tape for a semiconductor device, which comprises a cover tape having a heat-sealant layer for covering and heat-sealing the pocket in a plastic strip-shaped molded product having a transporting feed hole at equal intervals, contacting the semiconductor device in the pocket portion The surface resistivity or volume resistivity in the vicinity is not larger than 10 12 Ω under the condition of 23 ° C. and 90% relative humidity, and the semiconductor element is placed in contact with the pedestal provided in the pocket. , The pedestal is formed so as not to come into contact with the pocket portion, and the surface resistivity or body of the heat sealant layer of the cover tape is Resistivity, 23 ° C., a relative humidity of 90
% Is a carrier tape for semiconductor devices which is not higher than 10 12 Ω. A second aspect of the invention is a carrier tape for a semiconductor device, in which rib-shaped or granular pedestal protrusions are provided around the pedestal upper portion of the pocket. A third aspect of the invention is a carrier tape for a semiconductor device, in which a concave air reservoir is provided near the center of the pedestal of the pocket. According to a fourth aspect of the present invention, a base material of a plastic band-shaped molded article is formed by injection molding in a pocket opening formed in a plastic sheet having a thickness of 0.1 to 0.8 mm in the same step as a feeding hole for conveyance. The carrier tape for a semiconductor device has pockets having rib-shaped or granular pedestal irregularities near the center of the pedestal and around the top. According to a fifth aspect of the present invention, a pocket formed by an injection molding method is provided in the pocket opening of a strip-shaped base material having a thickness of 0.1 to 0.8 mm in which the pocket opening and the transport feed hole are provided at equal intervals. It is a carrier tape for semiconductor devices. A sixth aspect of the present invention is that the base material of the plastic strip-shaped product is a thermoplastic resin and tin oxide, indium oxide, or zinc oxide subjected to a conductive treatment, and has a particle size of 0.01
It is composed of conductive fine powder or conductive carbon having a particle size of ˜1 μm and a surfactant, and the conductive fine powder, conductive carbon and surfactant are contained in an amount of 1 to 300% by weight based on 100 parts of the thermoplastic resin. A seventh invention is that the base material of the plastic band-shaped molded article is conductive fine powder or conductive carbon having a particle diameter of 0.01 to 1 μm obtained by subjecting tin oxide, indium oxide, and zinc oxide to a conductive treatment, and a surfactant. It is provided by applying a conductive coating agent prepared by dispersing and adjusting a resin varnish on at least one side. An eighth aspect of the present invention is a carrier for a semiconductor element, wherein the base material of the plastic band-shaped molded article is a laminate of two or more layers, and the volume resistivity of at least the inner surface layer in contact with the semiconductor element does not exceed 10 12 Ω. It is a tape. A ninth aspect of the invention is that the pocket has conductive fine powder or conductive carbon having a particle diameter of 0.01 to 1 μm obtained by subjecting a thermoplastic resin and a metal oxide such as tin oxide, indium oxide, and zinc oxide to a conductive treatment. An injection-molded article comprising a surfactant, wherein the conductive fine powder or conductive carbon and the surfactant are contained in an amount of 1 to 300% by weight based on 100 parts of the thermoplastic resin. In a tenth aspect of the present invention, at least one surface of the pocket has conductive fine powder or conductive carbon having a particle diameter of 0.01 to 1 μm obtained by subjecting a metal oxide of tin oxide, indium oxide, or zinc oxide to a conductive treatment, and a surface active agent. It is a carrier tape for a semiconductor element, which is provided by applying a conductive coating agent in which the agent is dispersed and adjusted to a resin varnish on at least one side.
【0009】本発明の半導体素子用キャリアテープは、
図1(B)に示すように、送り孔21、ポケット用の開
口部22を設けた帯状基材2に、図1(A)の断面図に
示す射出成形で形成した、台座3及び台座3の周辺に設
けた台座突起部4をもつポケット1を、ポケット用の開
口部22に接着部16で溶着した図1(C)、(D)に
示すプラスチック帯状成形品10にカバーテープ7を設
けたキャリアテープである。そして、図1(A)に示す
ように半導体素子6を台座3に、金属リード部61をポ
ケット1の凹部12に宙づり状態に載置、収納して台座
突起部4で所定位置に遊嵌しカバーテープ7で密封する
ものである。(なお、本明細書で記載する遊嵌とは、半
導体素子6が台座突起部4で移動範囲を規制されて、多
少動くことができる程度に隙間をもたせた状態のことで
ある。)The carrier tape for semiconductor device of the present invention comprises:
As shown in FIG. 1 (B), the pedestal 3 and the pedestal 3 formed by injection molding shown in the sectional view of FIG. 1 (A) on the belt-shaped substrate 2 provided with the feed hole 21 and the opening 22 for the pocket. The cover tape 7 is provided on the plastic strip-shaped molded product 10 shown in FIGS. 1C and 1D in which the pocket 1 having the pedestal protrusions 4 provided around the periphery of the is welded to the pocket opening 22 with the adhesive portion 16. It is a carrier tape. Then, as shown in FIG. 1A, the semiconductor element 6 is placed on the pedestal 3, the metal lead portion 61 is placed in the recess 12 of the pocket 1 in a suspended state, housed, and the pedestal protrusion 4 is loosely fitted to a predetermined position. It is sealed with a cover tape 7. (Note that the loose fitting described in this specification refers to a state in which the semiconductor element 6 is restricted in its movement range by the pedestal protrusions 4 and has a gap so that it can move to some extent.)
【0010】帯状基材2は、製膜適性、孔加工性、ポケ
ット1の成形樹脂、カバーテープ7とのヒートシール性
を勘案して選択されるものである。具体的にはポリプロ
ピレン、ポリエチレン、エチレン・酢酸ビニル共重合
体、エチレン・アクリル酸共重合体、エチレン・アクリ
ル酸エステル共重合体、アイオノマー、エチレン・酢酸
ビニル共重合体ケン化物、ポリ塩化ビニル、ポリエステ
ル、ポリカーボネート、ポリスチレン、ABS樹脂など
や、これらの混合物が用いられる。そして、必要に応じ
て、粘着付与剤、ワックス、無機、有機の充填剤、滑剤
などを添加することができる。その厚さは、材質にもよ
るが0.1〜0.8mm好ましくは、0.1〜0.6m
mの延伸あるいは未延伸のシートである。0.1mm以
下の厚さでは、キャリアテープの剛性が弱く、張力をか
け、高速で搬送したときに切断したり、半導体素子を充
填したとき半導体素子の荷重で撓んだりして搬送適性に
欠けることがあり、また0.8mm以上になると剛性が
強過ぎて可撓性を失い、長尺の巻取り化ができなくな
る。シートの巾は、キャリアテープの巾により決定され
るが、300mm巾程度の多列でポケット用の開口部を
設けてポケット1を付加形成した後、所望の列にスリッ
ターを行う。The strip-shaped base material 2 is selected in consideration of film forming suitability, hole processability, molding resin for the pocket 1 and heat sealability with the cover tape 7. Specifically, polypropylene, polyethylene, ethylene / vinyl acetate copolymer, ethylene / acrylic acid copolymer, ethylene / acrylic acid ester copolymer, ionomer, saponified ethylene / vinyl acetate copolymer, polyvinyl chloride, polyester , Polycarbonate, polystyrene, ABS resin, and the like, and mixtures thereof. Then, if necessary, a tackifier, a wax, an inorganic or organic filler, a lubricant and the like can be added. The thickness depends on the material, but is 0.1 to 0.8 mm, preferably 0.1 to 0.6 m.
m is a stretched or unstretched sheet. If the thickness is less than 0.1 mm, the carrier tape has low rigidity and is not suitable for transportation because it is cut by tension when applied to it at high speed and when it is filled with a semiconductor element, it is bent by the load of the semiconductor element. If the thickness is 0.8 mm or more, the rigidity becomes too strong and the flexibility is lost, and it becomes impossible to wind a long length. Although the width of the sheet is determined by the width of the carrier tape, the pockets 1 are additionally formed by forming openings for pockets in multiple rows of about 300 mm width, and then slitting is performed on a desired row.
【0011】帯状基材の帯電処理は、帯電防止剤を基材
樹脂に練り込んだり、成膜シートの表面あるいは射出成
形したポケットの表面に塗布により行うことができる。The charging treatment of the strip-shaped base material can be carried out by kneading the base material resin with an antistatic agent or by coating the surface of the film-forming sheet or the surface of the injection-molded pocket.
【0012】帯電防止剤としては次のものが挙げられ
る。 ケッチェンブラック、アセチレンブラック、ファーネ
ストブラックなどの粒子径0.02〜0.15μm、表
面積40m2 /g以上の導電性カーボン。 酸化錫、酸化インジウム、酸化亜鉛などの金属酸化
物、金属硫化物、硫酸塩にドーピングなどの導電処理を
施した一次粒子系0.01〜1μmの導電性微粉末。 銅、鉄、アルミニウム、ニッケル、金などの粒子径
0.01〜10μmの繊維状又は粉末状の金属を主体と
する導電性微粉末。 アニオン系、カチオン系、非イオン系、両性イオン系
の界面活性剤。 脂肪酸誘導体、4官能性珪素部分加水分解物、ビス−
アンモニウム系有機半導体。 上記帯電防止剤のなかから、金属酸化物、界面活性剤あ
るいは導電性カーボンが、静電気除去特性、半導体素子
に対する非汚染性の点から好ましい。Examples of the antistatic agent include the following. Conductive carbon having a particle size of 0.02 to 0.15 μm and a surface area of 40 m 2 / g or more, such as Ketjen black, acetylene black, and furnest black. A conductive fine powder having a primary particle size of 0.01 to 1 μm obtained by subjecting a metal oxide such as tin oxide, indium oxide, or zinc oxide, a metal sulfide, or a sulfate to a conductive treatment such as doping. A conductive fine powder mainly composed of a fibrous or powdery metal having a particle diameter of 0.01 to 10 μm, such as copper, iron, aluminum, nickel and gold. Anionic, cationic, nonionic, and zwitterionic surfactants. Fatty acid derivative, tetrafunctional silicon partial hydrolyzate, bis-
Ammonium-based organic semiconductor. Among the above antistatic agents, metal oxides, surfactants or conductive carbons are preferable from the viewpoints of static electricity removal characteristics and non-staining property to semiconductor elements.
【0013】帯電防止剤による処理は、製膜工程で樹脂
に混入する練り込み方式、あるいは製膜されたシートに
塗布することで行われる。練り込み方式は、樹脂100
重量部に対し、帯電防止剤を1〜300重量%の添加、
特に5〜50重量%添加することが好ましい。帯電防止
剤が1重量%未満である場合その表面抵抗率が、23
℃、相対湿度90%で1013Ω/□以上(以下、表面抵
抗率の測定は23℃、相対湿度90%で行った数値を記
載する)、23℃、相対湿度15%における5000V
から500Vに減衰するまでの減衰時間(電荷減衰時
間)が、5秒以上であり(以下電荷減衰時間の測定は上
記の条件で行った数値を記載する)、静電気の除去効果
が充分ではなく、半導体素子とポケットとの接触などで
発生した静電気や、カバーテープを剥離したときの静電
気により電子部品の回路が、短絡、破損することがあ
る。また、帯電防止剤が300重量%を超える場合、製
膜時の溶融粘度が上昇して流動性が低下するのみなら
ず、製膜した場合も脆くなり必要な強度を保つことがで
きない。The treatment with the antistatic agent is carried out by a kneading method in which the resin is mixed in the film forming step, or by coating the film-formed sheet. The kneading method is resin 100
Addition of 1 to 300% by weight of antistatic agent to parts by weight,
It is particularly preferable to add 5 to 50% by weight. When the antistatic agent is less than 1% by weight, its surface resistivity is 23
10 13 Ω / □ or higher at 90 ° C and 90% relative humidity (hereinafter, the surface resistivity measurement is the value measured at 23 ° C and 90% relative humidity), 5000 V at 23 ° C and 15% relative humidity
The decay time from 5 to 500 V (charge decay time) is 5 seconds or more (hereinafter, the measurement of the charge decay time is the value measured under the above conditions), and the effect of removing static electricity is not sufficient. The circuit of the electronic component may be short-circuited or damaged by static electricity generated by contact between the semiconductor element and the pocket or static electricity when the cover tape is peeled off. On the other hand, if the antistatic agent exceeds 300% by weight, not only the melt viscosity at the time of film formation increases and the fluidity decreases, but also when the film is formed, it becomes brittle and the required strength cannot be maintained.
【0014】塗布方式に用いる塗布液は、バインダーと
して合成樹脂を主として、溶解あるいは分散したワニス
に、帯電防止剤を分散して作成する。バインダーは、ポ
リエステル、ポリウレタン、ポリスチレン、塩化ビニル
・酢酸ビニル共重合体、ポリビニルブチラール、メチル
セルロース、エチルセルロース、エチレン・酢酸ビニル
共重合体、アクリル系樹脂、シリコーン樹脂ワニス、ポ
リカーボネートなどや、これらの変性物、混合したもの
あるいは、熱硬化、又は電離放射線硬化型樹脂であるア
クリレート、シリコーンを使用することもできる。バイ
ンダーを、溶解あるいは分散する溶剤は、通常のエステ
ル、炭化水素、ケトン、アルコールの有機溶剤のみなら
ず、水を用いた溶液又は分散体として使用される。バイ
ンダー100重量部に対する帯電防止剤の添加量は、1
〜300重量%、特に5〜150重量%添加することが
好ましい。帯電防止剤が1重量%未満である場合、表面
抵抗率が1013Ω/□以上、また、電荷減衰時間が5秒
以上であり、静電気の除去効果が充分ではなく、電子部
品の回路が、短絡、破損することがある。また、帯電防
止剤が100重量%を超える場合、塗布膜の接着、強度
が低下し、塗布膜の脱落することがある。塗布膜の厚さ
は、表面抵抗率が1012Ω以下/□以下となるように適
宜設定できるものであるが、コスト、塗布機より限定さ
れるもので、0.1〜100μm、好ましくは1〜50
μmである。また、塗布膜の基材に対する接着が充分で
ない場合は、基材の塗布面にウレタン系、イソシアネー
ト系、ポリエチレンイミン系などのワニスをプライマー
として使用することもできる。The coating liquid used in the coating method is prepared by dispersing an antistatic agent in a varnish obtained by dissolving or dispersing synthetic resin as a binder. The binder is polyester, polyurethane, polystyrene, vinyl chloride / vinyl acetate copolymer, polyvinyl butyral, methyl cellulose, ethyl cellulose, ethylene / vinyl acetate copolymer, acrylic resin, silicone resin varnish, polycarbonate or the like, and modified products thereof. It is also possible to use a mixture, or an acrylate or silicone which is a thermosetting or ionizing radiation curable resin. The solvent that dissolves or disperses the binder is not limited to ordinary organic solvents such as esters, hydrocarbons, ketones, and alcohols, but is also used as a solution or dispersion using water. The amount of the antistatic agent added to 100 parts by weight of the binder is 1
It is preferable to add ˜300 wt%, especially 5 to 150 wt%. When the antistatic agent is less than 1% by weight, the surface resistivity is 10 13 Ω / □ or more, and the charge decay time is 5 seconds or more, the static electricity removing effect is not sufficient, and the circuit of the electronic component is It may be short-circuited or damaged. Further, when the antistatic agent exceeds 100% by weight, the adhesion and strength of the coating film may be deteriorated and the coating film may fall off. The thickness of the coating film can be appropriately set so that the surface resistivity is 10 12 Ω or less / □ or less, but it is limited by the cost and the coating machine, and is 0.1 to 100 μm, preferably 1 ~ 50
μm. If the adhesion of the coating film to the substrate is not sufficient, urethane-based, isocyanate-based, polyethyleneimine-based varnish, etc. can be used as a primer on the coated surface of the substrate.
【0015】上記の帯状基材は、単層又は2層以上の多
層積層物で構成することができる。多層化は、コスト、
基材の機械的特性(伸び、剛性、屈曲性、引っ張り強
度、引裂き強度など)、熱的特性(耐熱性、耐寒性、軟
化温度など)、環境的特性(耐薬品性、耐溶剤性、耐水
性、耐放射線性、耐光性、廃棄性など)、ガス透過特性
(酸素バリアー性、水蒸気透過性、無機あるいは有機ガ
スバリアー性など)、吸水特性などを考慮して、構成を
選択することができる。The above-mentioned strip-shaped substrate may be composed of a single layer or a multilayer laminate of two or more layers. Multilayer is cost,
Mechanical properties of the base material (elongation, rigidity, flexibility, tensile strength, tear strength, etc.), thermal characteristics (heat resistance, cold resistance, softening temperature, etc.), environmental characteristics (chemical resistance, solvent resistance, water resistance) Properties, radiation resistance, light resistance, disposal, etc.), gas permeation characteristics (oxygen barrier, water vapor permeability, inorganic or organic gas barrier, etc.), water absorption characteristics, etc. .
【0016】多層積層物を構成する材料は、熱可塑性樹
脂であるポリエステル、ポリウレタン、ポリスチレン、
塩化ビニル・酢酸ビニル共重合体、セルロース誘導体、
エチレン・酢酸ビニル共重合体、エチレン・アクリル酸
共重合体、エチレン・アクリル酸エステル共重合体、ア
イオノマー、ポリビニールアルコール、エチレン・酢酸
ビニル共重合体ケン化物、アクリル系樹脂、シリコーン
樹脂、ポリカーボネートのみならず、不飽和ポリエステ
ル、熱硬化性樹脂、又は電離放射線硬化型樹脂であるア
クリレート、シリコーンの他にセロファンなどのフィル
ムを使用することもできる。多層積層物は、上記の材料
による単層シートの積層、又は樹脂ワニスを塗布して得
られるものである。そして、シートの少なくともいずれ
か1層あるいは、塗布膜に帯電防止剤を含ませた層を1
層組み合わせて構成することができる。The materials constituting the multi-layer laminate are thermoplastic resins such as polyester, polyurethane, polystyrene,
Vinyl chloride / vinyl acetate copolymer, cellulose derivative,
Ethylene / vinyl acetate copolymer, ethylene / acrylic acid copolymer, ethylene / acrylic ester copolymer, ionomer, polyvinyl alcohol, saponified ethylene / vinyl acetate copolymer, acrylic resin, silicone resin, polycarbonate only Alternatively, a film of cellophane or the like can be used in addition to unsaturated polyester, thermosetting resin, or acrylate or silicone which is an ionizing radiation curable resin. The multi-layer laminate is obtained by laminating single-layer sheets of the above materials or applying a resin varnish. Then, at least one layer of the sheet or a layer in which the coating film contains an antistatic agent is used.
It can be configured by combining layers.
【0017】多層積層物に含む導電性をもつ層の表面抵
抗率は、電荷減衰時間が5秒以下であることが好まし
い。表面抵抗率が1012Ω/□、電荷減衰時間が5秒を
超える場合は、静電気の除去効果が充分ではなく、電子
部品の回路が、短絡、破損することがある。多層積層物
を構成する単位層の厚さは、0.1〜600μmが好ま
しく、0.1μm以下では構成した層の特性を得ること
ができず、600μm以上の場合は、プラスチック帯状
基材の可撓性を損ない巻取りとすることが困難となる。The surface resistivity of the conductive layer included in the multilayer laminate preferably has a charge decay time of 5 seconds or less. When the surface resistivity is 10 12 Ω / □ and the charge decay time exceeds 5 seconds, the effect of removing static electricity is not sufficient, and the circuit of the electronic component may be short-circuited or damaged. The thickness of the unit layer constituting the multi-layer laminate is preferably 0.1 to 600 μm, and if the thickness is 0.1 μm or less, the characteristics of the constituted layer cannot be obtained. It becomes difficult to wind the coil without impairing its flexibility.
【0018】プラスチック帯状基材は、公知の方法で製
膜することができる。例えば、Tダイス法、サーキュラ
ダイス法、溶剤溶融流延法、カレンダー法などの延伸又
は未延伸で製膜を行う。多層積層物は、2層以上のフィ
ルム又はシートの、熱ラミネーション、ホットメルト接
着剤や、イソシアネート系接着剤によるドライラミネー
ション法、あるいは、イソシアネート系、イミン系プラ
イマー層に熱可塑性樹脂をTダイ法により溶融押出しコ
ーティング法、共押出し製膜法など通常の方法で得るこ
とができる。The plastic strip base material can be formed into a film by a known method. For example, the film is formed by stretching or unstretching such as T-die method, circular die method, solvent melt casting method, calender method and the like. The multi-layer laminate is formed by a thermal lamination, a hot-melt adhesive, a dry lamination method using an isocyanate adhesive, or a thermoplastic resin for an isocyanate-based or imine-based primer layer of two or more films or sheets by a T-die method. It can be obtained by a usual method such as a melt extrusion coating method and a coextrusion film forming method.
【0019】塗布による製膜法としては、グラビア版、
又は斜線版などによるダイレクトあるいはリバースコー
ティング、ロールコーティング、コンマーコーティン
グ、エアナイフコーティングなどの他にシルク印刷法、
転写印刷法、ドライオフセット印刷法、パッド印刷方法
などの公知の塗布、印刷方法を用いることができる。As a film forming method by coating, a gravure plate,
Or direct or reverse coating such as diagonal printing, roll coating, comma coating, air knife coating, etc., as well as silk printing method,
Known coating and printing methods such as a transfer printing method, a dry offset printing method, and a pad printing method can be used.
【0020】射出成形法により形成するポケットは、帯
状基材の構成要素であるプラスチックと熱融着する材料
から、コスト、成形性、機械的特性を考慮して選択する
ことが好ましく、例えば、ポリプロピレン、ポリ塩化ビ
ニル、ポリエステル、ポリカーボネート、ポリスチレ
ン、ABS樹脂、ポリウレタン、塩化ビニル・酢酸ビニ
ル共重合体、エチレン・酢酸ビニル共重合体、エチレン
・アクリル酸共重合体、エチレン・アクリル酸エステル
共重合体、アイオノマー、ポリビニールアルコール、エ
チレン・酢酸ビニル共重合体ケン化物などが用いられ
る。そして、必要に応じて、粘着付与剤、ワックス、無
機、有機の充填剤、滑剤などを添加することができる。
ポケットと、プラスチック帯状基材とを嵌合により固定
する場合は、熱溶着できる材料以外からも自由に選択す
ることができる。ポケットの深さは、充填する半導体素
子の形状、重量によって決定されるものであり必要以上
の厚さは避けるべきであり、最大で10mm程度が好ま
しい。The pocket formed by the injection molding method is preferably selected from a material that is heat-sealed with the plastic which is a component of the belt-shaped base material in consideration of cost, moldability and mechanical properties. , Polyvinyl chloride, polyester, polycarbonate, polystyrene, ABS resin, polyurethane, vinyl chloride / vinyl acetate copolymer, ethylene / vinyl acetate copolymer, ethylene / acrylic acid copolymer, ethylene / acrylic acid ester copolymer, Ionomer, polyvinyl alcohol, saponified ethylene / vinyl acetate copolymer and the like are used. Then, if necessary, a tackifier, a wax, an inorganic or organic filler, a lubricant and the like can be added.
When fixing the pocket and the plastic strip-shaped base material by fitting, a material other than heat-weldable material can be freely selected. The depth of the pocket is determined by the shape and weight of the semiconductor element to be filled, and an unnecessary thickness should be avoided, and a maximum of about 10 mm is preferable.
【0021】射出成形法に用いる樹脂の帯電処理は、帯
電防止剤の練り込みや、成形品の表面に塗布により行う
ことができる。練り込みに使用される帯電防止剤は、プ
ラスチック帯状基材と同様なものを使用することができ
次のものが挙げられる。 ケッチェンブラック、アセチレンブラック、ファーネ
ストブラックなどの粒子径0.02〜0.15μm、表
面積40m2 /g以上の導電性カーボン。 酸化錫、酸化インジウム、酸化亜鉛などの金属酸化
物、金属硫化物、硫酸塩にドーピングなどの導電処理を
施した一次粒子系0.01〜1μmの導電性微粉末。 銅、鉄、アルミニウム、ニッケル、金などの粒子径
0.01〜10μmの繊維状又は粉末状の金属を主体と
する導電性微粉末。 アニオン系、カチオン系、非イオン系、両性イオン系
の界面活性剤。 脂肪酸誘導体、4官能性珪素部分加水分解物、ビスー
アンモニウム系有機半導体。 上記帯電防止剤のなかから、金属酸化物、界面活性剤あ
るいは導電性カーボンが、静電気除去特性、半導体素子
に対する非汚染性の点から好ましいものである。The charging treatment of the resin used in the injection molding method can be carried out by kneading the antistatic agent or coating the surface of the molded product. As the antistatic agent used for kneading, the same ones as those used for the plastic belt-like substrate can be used, and the following ones can be mentioned. Conductive carbon having a particle size of 0.02 to 0.15 μm and a surface area of 40 m 2 / g or more, such as Ketjen black, acetylene black, and furnest black. A conductive fine powder having a primary particle size of 0.01 to 1 μm obtained by subjecting a metal oxide such as tin oxide, indium oxide, or zinc oxide, a metal sulfide, or a sulfate to a conductive treatment such as doping. A conductive fine powder mainly composed of a fibrous or powdery metal having a particle diameter of 0.01 to 10 μm, such as copper, iron, aluminum, nickel and gold. Anionic, cationic, nonionic, and zwitterionic surfactants. Fatty acid derivative, tetrafunctional silicon partial hydrolyzate, bis-ammonium organic semiconductor. Among the above antistatic agents, metal oxides, surfactants or conductive carbons are preferable from the viewpoints of static electricity removal characteristics and non-staining property to semiconductor elements.
【0022】帯電防止剤による処理は、射出成形工程で
混入する練り込み方式、あるいは製膜されたシートに塗
布することで行われる。練り込み方式は、樹脂100重
量部に対し、帯電防止剤を1〜300重量%の添加、特
に5〜50重量%添加することが好ましい。帯電防止剤
が1重量%未満である場合、表面抵抗率が1013Ω/□
以上、減衰時間(電荷減衰時間)が5秒以上であり、静
電気の除去効果が充分ではなく、半導体素子とポケット
との接触、あるいはカバーテープを剥離するときに発生
する静電気で電子部品の回路が、短絡、破損することが
ある。また、帯電防止剤が300重量%を超える場合、
射出成形時の溶融粘度が上昇して流動性が低下するのみ
ならず、射出成形物も脆くなり必要な強度を保つことが
できない。The treatment with the antistatic agent is carried out by a kneading method which is mixed in the injection molding step or by coating the film-formed sheet. In the kneading method, it is preferable to add the antistatic agent in an amount of 1 to 300% by weight, particularly 5 to 50% by weight, based on 100 parts by weight of the resin. When the antistatic agent is less than 1% by weight, the surface resistivity is 10 13 Ω / □
As described above, the decay time (charge decay time) is 5 seconds or more, the effect of removing static electricity is not sufficient, and the circuit of the electronic component is generated by static electricity generated when the semiconductor element is in contact with the pocket or when the cover tape is peeled off. , Short circuit or damage may occur. When the antistatic agent exceeds 300% by weight,
Not only the melt viscosity at the time of injection molding increases and the fluidity decreases, but also the injection molded product becomes brittle and the required strength cannot be maintained.
【0023】ポケットの塗布液は、バインダーとして合
成樹脂を主として、溶解あるいは分散したワニスに、帯
電防止剤を加えて作成する。バインダーは、ポリエステ
ル、ポリウレタン、ポリスチレン、塩化ビニル・酢酸ビ
ニル共重合体、セルロース誘導体、エチレン・酢酸ビニ
ル共重合体、アクリル系樹脂、シリコーン樹脂ワニス、
ポリカーボネートなどや、これらの変性物、混合したも
のあるいは、熱硬化、又は電離放射線硬化型樹脂である
アクリレート、シリコーンを使用することもできる。バ
インダーを、溶解あるいは分散する溶剤は、通常のエス
テル、炭化水素、ケトン、アルコールの有機溶剤のみな
らず、水を用いた溶液又は分散体として使用できる。バ
インダー100重量部に対する帯電防止剤の添加量は、
1〜300重量%、特に5〜50重量%添加することが
好ましい。帯電防止剤が1重量%未満である場合、表面
抵抗率が1013Ω/□以上、電荷減衰時間が5秒以上で
あり、静電気の除去効果が充分ではなく、電子部品の回
路が、短絡、破損することがある。また、帯電防止剤が
300重量%を超える場合、塗布膜の接着、強度が低下
し、塗布膜の脱落することがある。塗布膜の厚さは、表
面抵抗率が1012Ω以下/□以下となるように適宜設定
できるものであるが、コスト、塗布機より限定されるも
ので、0.1〜100μm、好ましくは2〜50μmで
ある。また、塗布塗布方法としては、スプレー塗装など
の他にシルク印刷法、転写印刷法、ドライオフセット印
刷法、パッド印刷方法などの公知の塗布、印刷方法が成
形品の場合は有効である。The coating solution for the pocket is prepared by adding an antistatic agent to a varnish obtained by dissolving or dispersing synthetic resin as a binder. The binder is polyester, polyurethane, polystyrene, vinyl chloride / vinyl acetate copolymer, cellulose derivative, ethylene / vinyl acetate copolymer, acrylic resin, silicone resin varnish,
It is also possible to use polycarbonate or the like, a modified product thereof, a mixture thereof, or an acrylate or silicone which is a thermosetting or ionizing radiation curable resin. As the solvent for dissolving or dispersing the binder, not only usual organic solvents of ester, hydrocarbon, ketone and alcohol, but also a solution or dispersion using water can be used. The amount of the antistatic agent added to 100 parts by weight of the binder is
It is preferable to add 1 to 300% by weight, particularly 5 to 50% by weight. When the antistatic agent is less than 1% by weight, the surface resistivity is 10 13 Ω / □ or more and the charge decay time is 5 seconds or more, the effect of removing static electricity is not sufficient, and the circuit of the electronic component is short-circuited. It may be damaged. Further, when the antistatic agent exceeds 300% by weight, the adhesion and strength of the coating film may be deteriorated and the coating film may fall off. The thickness of the coating film can be appropriately set so that the surface resistivity is 10 12 Ω or less / □ or less, but it is limited by the cost and the coating machine, and is 0.1 to 100 μm, preferably 2 ˜50 μm. As the coating method, in addition to spray coating, known coating methods such as silk printing method, transfer printing method, dry offset printing method, pad printing method and the like are effective in the case of molding.
【0024】帯状基材2に射出成形で形成するポケット
の接着方法は公知の方法により適宜選定できる。好まし
くは、予め射出成形法で形成したポケットを、帯状基材
に設けたポケット用開口部の接着部に、超音波接着法、
高周波接着法、ヒートシール法などのヒートシール法
や、接着剤、溶剤による化学的接着法、嵌合などの物理
的接着法を用いて固定する。あるいは、予めポケット用
開口部を設けた帯状記事基材を射出成形用金型に装着
し、ポケットを形成すると同時に接着部で溶融接着する
方法が用いられる。The method of adhering the pockets formed on the belt-shaped base material 2 by injection molding can be appropriately selected by a known method. Preferably, a pocket previously formed by an injection molding method is bonded to the bonding portion of the pocket opening provided on the strip-shaped substrate by an ultrasonic bonding method,
It is fixed by using a heat sealing method such as a high frequency bonding method or a heat sealing method, a chemical bonding method using an adhesive or a solvent, or a physical bonding method such as fitting. Alternatively, a method is used in which a strip-shaped article base material having an opening for a pocket provided in advance is attached to an injection molding die, and the pocket is formed, and at the same time, melt bonding is performed at the bonding portion.
【0025】本発明の、帯状成形品に使用するカバーテ
ープは、従来より使用されている基材シートに、帯状基
材ヘの接着シール層として、感熱接着剤層、粘着シール
型接着剤層、電離放射線硬化型シール接着剤層、マイク
ロカプセル型シール接着剤層を設けたものが使用でき
る。特に好ましい接着剤層は、感熱接着剤よりなるヒー
トシーラント層を設けたものである。カバーテープの基
本的層構成は次のようなものが例示される。 基材シート/接着剤層/中間層/ヒートシーラント層 基材シート/接着剤層/中間層/接着剤層/二軸延伸
フィルム層/ヒートシーラント層 基材シート/ヒートシーラント層 基材シート/接着シール層 基材シートは、二軸延伸フィルムである、ポリエステ
ル、ポリプロピレン、ナイロンなどの一軸延伸フィル
ム、二軸延伸フィルム、未延伸フィルム、合成紙を使用
することができる。中間層は、ポリオレフィン、ポリス
チレン、エチレン・酢酸ビニル共重合体、エチレン・ア
クリル酸共重合体、エチレン・アクリル酸エステル共重
合体、アイオノマー、ポリエステル及びこれらの変性物
又は混合物がある。The cover tape used in the strip-shaped molded article of the present invention has a base sheet which has been conventionally used, and a heat-sensitive adhesive layer, a pressure-sensitive adhesive type adhesive layer, as an adhesive seal layer to a strip-shaped substrate. Those provided with an ionizing radiation-curable seal adhesive layer or a microcapsule type seal adhesive layer can be used. A particularly preferable adhesive layer is one provided with a heat sealant layer made of a heat-sensitive adhesive. The basic layer structure of the cover tape is exemplified as follows. Base sheet / adhesive layer / intermediate layer / heat sealant layer Base sheet / adhesive layer / intermediate layer / adhesive layer / biaxially stretched film layer / heat sealant layer Base sheet / heat sealant layer Base sheet / adhesion Seal layer The base sheet may be a biaxially stretched film, such as a uniaxially stretched film such as polyester, polypropylene or nylon, a biaxially stretched film, an unstretched film, or a synthetic paper. The intermediate layer includes polyolefin, polystyrene, ethylene / vinyl acetate copolymer, ethylene / acrylic acid copolymer, ethylene / acrylic acid ester copolymer, ionomer, polyester, and modified products or mixtures thereof.
【0026】ヒートシーラント層は、ポリウレタン、ポ
リエステル、アクリル系樹脂、塩化ビニル・酢酸ビニル
共重合体、エチレン・酢酸ビニル共重合体、エチレン・
アクリル酸共重合体、エチレン・アクリル酸エステル共
重合体、アイオノマー、シリコーンなどから適宜に選択
できる。そして、カバーテープに帯電防止性をもたせる
ために、構成する層のうち少なくとも一層に、前記のプ
ラスチック帯状基材と同様の帯電防止剤を加える。更
に、ヒートシーラント層の表面に、界面活性剤、ビスア
ンモニウム系有機半導体層を形成することもできる。カ
バーテープの剥離形態には、次のようなものがあるが、
望ましくは、層間剥離をして、その剥離強度が100〜
1000g/15mm巾で、剥離時の最大値と最小値と
の差が100g/15mm巾未満にすることが望まし
い。 ヒートシーラント層と、プラスチック帯状基材との間
で剥離する界面剥離型。 ヒートシーラント層内部で破壊剥離する凝集破壊型。 ヒートシーラント層と、中間層あるいは二軸延伸フィ
ルム層との間で剥離する層間剥離型。The heat sealant layer is made of polyurethane, polyester, acrylic resin, vinyl chloride / vinyl acetate copolymer, ethylene / vinyl acetate copolymer, ethylene.
It can be appropriately selected from acrylic acid copolymers, ethylene / acrylic acid ester copolymers, ionomers, silicones and the like. Then, in order to impart antistatic properties to the cover tape, an antistatic agent similar to the above-mentioned plastic strip-shaped substrate is added to at least one of the constituent layers. Furthermore, a surfactant or a bisammonium-based organic semiconductor layer can be formed on the surface of the heat sealant layer. There are the following types of cover tape peeling,
Desirably, delamination is performed and the peel strength is 100 to
With a width of 1000 g / 15 mm, it is desirable that the difference between the maximum value and the minimum value at the time of peeling is less than 100 g / 15 mm width. Interfacial peeling type that peels between the heat sealant layer and the plastic strip base material. A cohesive failure type that breaks and peels inside the heat sealant layer. Delamination type that peels between the heat sealant layer and the intermediate layer or the biaxially stretched film layer.
【0027】[0027]
【作用】本発明の半導体素子用キャリアテープは、常温
のプラスチックシートに同一工程で、送り孔及びポケッ
ト用開口部を形成したプラスチックを含む帯状基材に、
同成形品と熱溶融接着できる射出成形樹脂を用いて、ポ
ケットを設けて形成するものである。したがって、形状
安定性のあるポケットと、寸法安定性がある帯状基材シ
ートとの可撓性とを兼ね備えたキャリアテープであり、
巻取りにすることができる。すなわち、ポケットは射出
成形品であるため、ポケットの側壁、ポケットの凹部、
台座、台座突起部の寸法精度、厚み精度が安定したもの
である。そして衝撃による台座、台座突起部及びポケッ
ト側壁の変形、曲がりをなくすることができる。そし
て、台座に収容する半導体素子は、安定して、移送中に
も移動することがなく、摩擦による静電気の発生や、破
損を防止するものである。常温加工したキャリアテープ
と、カバーテープとのヒートシールは、表面に凹凸模様
がなく剥離強度を安定させる効果を奏する。キャリアテ
ープは、導電性微粉末の練り込みのみならず、塗布する
ことによりできる生産性のよいものである。The carrier tape for a semiconductor device of the present invention can be applied to a strip-shaped base material containing plastic in which a feed hole and a pocket opening are formed in the same step on a plastic sheet at room temperature.
It is formed by forming a pocket using an injection molding resin that can be heat-melt-bonded to the molded product. Therefore, it is a carrier tape having both a pocket having shape stability and flexibility of a strip-shaped base material sheet having dimension stability,
It can be rolled up. That is, since the pocket is an injection molded product, the side wall of the pocket, the recess of the pocket,
The dimensional accuracy and thickness accuracy of the pedestal and the pedestal protrusion are stable. Further, it is possible to eliminate the deformation and bending of the pedestal, the pedestal protrusion and the side wall of the pocket due to the impact. The semiconductor element housed in the pedestal is stable and does not move during transfer, and prevents static electricity from being generated or damage due to friction. The heat sealing between the carrier tape processed at room temperature and the cover tape has the effect of stabilizing the peel strength without any uneven pattern on the surface. The carrier tape has good productivity not only by kneading conductive fine powder but also by applying it.
【0028】本発明の半導体素子用キャリアテープの製
造方法を図面を参照にして説明する。図1(B)に示す
送り孔21及びポケット用開口部22は、プラスチック
シートにプレス金型によるパンチングによる方法や、ト
ムソン刃又はカッター刃、レーザー加工などにより巻取
り状で行う。次いで、巻取りの供給及び巻上げユニット
を設けた公知の射出成形機の供給ユニットに、送り孔2
1と、ポケット用開口部22を設けたプラスチックの帯
状基材2を射出成形機に挿入し、送り孔21及び/又は
ポケット用開口部22で位置決めを行い、キヤビテイに
溶融樹脂を射出注入してプラスチック帯状基材2に、ポ
ケット1を成形して図1(A)に示すように帯状基材2
の開口部22の端部とポケットの上部で、帯状基材とポ
ケットとの接着部16で融着して帯状成形品10構成す
る。このとき、成形用の樹脂が帯状基材2のカバーシー
トのヒートシール面に付着して盛り上がらないように留
意する。そして、所望の列にスリッターをして巻上げて
帯状成形品10の巻取りを作成する。また、帯状基材1
0に、キャビテイとコアから構成させるプレス金型によ
り、送り孔21及びポケット用開口部22を設け、その
工程と連続して、射出成形を行い帯状成形品10を作成
することもできる。A method of manufacturing the carrier tape for semiconductor device of the present invention will be described with reference to the drawings. The feed hole 21 and the pocket opening 22 shown in FIG. 1B are formed in a rolled shape by a method of punching a plastic sheet with a press die, a Thomson blade or a cutter blade, laser processing, or the like. Then, the feed hole 2 is added to a supply unit of a known injection molding machine provided with a winding supply and winding unit.
1 and a plastic band-shaped substrate 2 having a pocket opening 22 are inserted into an injection molding machine, positioned by the feed hole 21 and / or the pocket opening 22, and molten resin is injected and injected into the cavity. As shown in FIG. 1 (A), the pocket 1 is formed on the plastic strip-shaped substrate 2 and the strip-shaped substrate 2 is formed.
At the end of the opening 22 and the upper part of the pocket, the band-shaped molded article 10 is formed by fusion bonding at the bonding portion 16 between the band-shaped base material and the pocket. At this time, be careful so that the molding resin does not adhere to the heat-sealed surface of the cover sheet of the belt-shaped substrate 2 and rise. Then, a slitter is wound on a desired row and rolled up to form the winding of the band-shaped molded product 10. In addition, the strip-shaped substrate 1
It is also possible to provide the feed hole 21 and the opening 22 for the pocket with a press die composed of a cavity and a core, and to perform injection molding to produce the strip-shaped molded product 10 continuously with the process.
【0029】射出成形法で形成するポケット1は、図2
に示すように、半導体素子6を載置する台座3、金属リ
ード部61をポケット1の凹部12に宙づり状態にて収
容できるものである。そして、金属リード部61の曲が
り、折れ、欠けを防止するため台座3の周縁部にリブ状
あるいは粒状の突起部41〜44を形成する。ポケット
1の凹部12は、半導体素子の金属リード部61がポケ
ット側壁13及び台座3と接触しない空隔をもつもので
ある。そして台座の周縁部に形成するリブ状あるいは粒
状の図2に示す周縁部リブ状突起部41、コーナー部リ
ブ状突起部42、辺部リブ状突起部43及び周縁部粒状
突起部44は、半導体素子の底部66を図3(A)、
(B)に示す素子の収納位置の収納遊嵌位置(a) 63の
ように1個の突起部で素子のコーナーを規制したり、又
は収納遊嵌位置(b) 64のように2個の突起部の間でコ
ーナーを規制したりして、金属リード部61と側壁13
とは接触させないものである。また図4(A)に示す半
導体素子6と接する台座3の突起立ち上がり部47から
突起部先端46までの突起部の高さBは、0.01〜
5.0mm、好ましくは0.1〜2.0mmにすること
が望ましい。この突起部の高さBが、0.01mm未満
の場合は、台座3に半導体素子6を収納する場合、半導
体の素子の収納位置36の遊嵌位置63又は64からず
れて斜め方向に収納されたり、また5mmより大きい場
合は、突起物が半導体素子を遊嵌位置に規制する効果が
低下して、ポケット側壁13に、半導体素子の金属リー
ド部61が接触することにより欠損を生ずることもあ
る。The pocket 1 formed by the injection molding method is shown in FIG.
As shown in FIG. 2, the pedestal 3 on which the semiconductor element 6 is mounted and the metal lead portion 61 can be accommodated in the recess 12 of the pocket 1 in a suspended state. Then, rib-shaped or granular protrusions 41 to 44 are formed on the peripheral portion of the pedestal 3 in order to prevent the metal lead portion 61 from being bent, bent, or chipped. The recess 12 of the pocket 1 has a space in which the metal lead portion 61 of the semiconductor element does not contact the pocket side wall 13 and the pedestal 3. The rib-shaped or granular rib-shaped protrusions 41, the corner rib-shaped protrusions 42, the side rib-shaped protrusions 43, and the peripheral grain-shaped protrusions 44 shown in FIG. The bottom 66 of the element is shown in FIG.
(B) In the storage position of the element shown in (a) 63, the corner of the element is regulated by one protrusion, or in the storage loose fitting position (b) 64, two corners are used. By controlling the corner between the protrusions, the metal lead portion 61 and the side wall 13
Is not to be contacted with. The height B of the protrusion from the protrusion rising portion 47 of the pedestal 3 in contact with the semiconductor element 6 shown in FIG.
It is desirable to set it to 5.0 mm, preferably 0.1 to 2.0 mm. When the height B of the protrusion is less than 0.01 mm, when the semiconductor element 6 is accommodated in the pedestal 3, the semiconductor element 6 is accommodated in an oblique direction with a deviation from the loose fitting position 63 or 64 of the semiconductor element accommodation position 36. If it is larger than 5 mm, the effect of the protrusions for restricting the semiconductor element to the loosely fitting position is reduced, and the metal lead portion 61 of the semiconductor element may come into contact with the pocket side wall 13 to cause a defect. .
【0030】図4(A)に示す、粒状又はリブ状の突起
部先端46とポケット側壁の13との間隙距離Cは、半
導体素子の金属リード部61の寸法に併せて設定するも
のである。好ましくは、半導体素子6が、突起立上り部
47の位置にあるとき、金属リード部61がポケット1
の凹部12の側壁13と接触しないように設定し、金属
リード部61が損傷しないようにする。そして、側壁1
3と金属リード部61のの先端よりの距離は0.5〜2
0mm、好ましくは2〜10mmである。The gap distance C between the projections 46 of the granular or rib-like protrusions and the pocket side wall 13 shown in FIG. 4A is set in accordance with the size of the metal lead portion 61 of the semiconductor element. Preferably, when the semiconductor element 6 is at the position of the protrusion rising portion 47, the metal lead portion 61 is in the pocket 1.
It is set so as not to contact the side wall 13 of the concave portion 12 so that the metal lead portion 61 is not damaged. And the side wall 1
3 is 0.5 to 2 from the tip of the metal lead portion 61.
It is 0 mm, preferably 2 to 10 mm.
【0031】図4(B)に示す、突起部4の断面形状は
特に規定はしないが、台座突起部先端46の曲率半径R
が、0.1〜8.0mm、好ましくは0.5〜3mmと
することが好ましく、エッジ部がなくなり誤って金属リ
ード部61と突起部4とが接触した場合でも欠損を生じ
難くなる。また突起部の厚さDは、0.1〜8mm程度
が好ましい。突起部の厚さが、0.1mm未満では、突
起部の剛性が不足し、衝撃や圧力により変形し、金属リ
ード部61を破損することがあり、また8mmを超える
と使用材料が多くなり、ポケットのサイズ、自重が大き
くなり、材料価格にはねかえるばかりではなくキャリア
テープを巻取るときプラスチック帯状基材が屈曲して巻
取り化が困難となる。また、突起部4の形状は適宜に選
定できるが、耐衝撃性、耐圧性、耐熱性、耐屈曲性、引
っ張り強度を保持するためにも図4(C)に示す開放型
突起部48より、(D)に示す密閉型突起部49が好ま
しい。Although the sectional shape of the protrusion 4 shown in FIG. 4B is not particularly specified, the radius of curvature R of the tip 46 of the protrusion of the pedestal is not limited.
However, it is preferable that the thickness is 0.1 to 8.0 mm, preferably 0.5 to 3 mm, and even if the metal lead portion 61 and the protruding portion 4 are accidentally brought into contact with each other without the edge portion, a defect is less likely to occur. Further, the thickness D of the protrusion is preferably about 0.1 to 8 mm. If the thickness of the protrusion is less than 0.1 mm, the rigidity of the protrusion is insufficient and the protrusion may be deformed by impact or pressure, and the metal lead portion 61 may be damaged. If the thickness exceeds 8 mm, the amount of material used increases, The size and weight of the pocket become large, and not only the cost of the material is rebalanced, but also when the carrier tape is wound, the plastic band-shaped base material is bent and it becomes difficult to wind it. Further, although the shape of the protrusion 4 can be appropriately selected, in order to maintain impact resistance, pressure resistance, heat resistance, bending resistance, and tensile strength, the open type protrusion 48 shown in FIG. The closed protrusion 49 shown in (D) is preferable.
【0032】半導体素子をポケット台座に収納する際、
図2に示すように半導体素子の台座3との接触部が、平
面状である場合、その接触部分で薄膜の空気層を発生し
易く、その空気層の圧変動により、半導体素子を飛び跳
ねさせたり、傾斜、回転などの移動により、金属リード
部61が側壁13、底部14あるいは台座3と接触して
欠損することがある。また、発生する静電気電荷量は、
仕事関数(接触回数、摩擦回数、圧力、接触面積など)
に比例するものである。したがって、摩擦回数、接触回
数及び接触圧力が同じであるならば、半導体素子と台座
との接触面積が大きい場合に、静電気の発生量が大きく
なり、ゴミの侵入及び金属リード部へのゴミの付着によ
る半導体素子の機能妨害や、発生した静電気負荷による
電気回路が短絡し、半導体素子の機能を失うこととな
る。When the semiconductor element is stored in the pocket base,
When the contact portion of the semiconductor element with the pedestal 3 is flat as shown in FIG. 2, an air layer of a thin film is likely to be generated at the contact portion, and the semiconductor element jumps due to the pressure fluctuation of the air layer. The metal lead portion 61 may come into contact with the side wall 13, the bottom portion 14 or the pedestal 3 and be damaged due to movement such as inclination, rotation and the like. Also, the amount of electrostatic charge generated is
Work function (contact count, friction count, pressure, contact area, etc.)
Is proportional to. Therefore, if the number of times of friction, the number of times of contact, and the contact pressure are the same, the amount of static electricity generated increases when the contact area between the semiconductor element and the pedestal is large, and dust intrusion and adhesion of dust to the metal leads As a result, the function of the semiconductor element is impaired and the electric circuit is short-circuited due to the generated electrostatic load, and the function of the semiconductor element is lost.
【0033】発生する静電気量を少なくするには、接触
面積を少なくすることが有効である。接触面積を少なく
し、また、空気層の発生を防止する方法としては、図5
に示す半導体素子と接触しない部分となる凹部空気溜5
を設けて、半導体素子の接触面積を減らして、台座3の
面から空気を抜けさせることが好ましい。To reduce the amount of static electricity generated, it is effective to reduce the contact area. As a method for reducing the contact area and preventing the formation of an air layer, see FIG.
Recessed air reservoir 5 which is a portion not in contact with the semiconductor element shown in
Is preferably provided to reduce the contact area of the semiconductor element and allow air to escape from the surface of the pedestal 3.
【0034】具体的に空気溜5を構成するには次の方法
が有効である。 半導体素子を収納するときに金属リード部61が、側
壁13、台座3、底部14と接触しないように収納させ
るための位置決め用の孔として、図6に示す貫通した台
座孔31を台座3の中央部に設ける方法。 図7に示すように空気の流路型空気溜51を台座3の
中央方向に放射線状に形成する方法。 図8に示す台座の中央部近傍に凹部を形成して凹部型
空気溜52を設ける方法。この場合、空気溜5は、図5
に示すように台座に設けた凹部型空気溜52から中心部
に向かって、更に深くなるように傾斜させた空気溜の凹
部52bを追加することが効果的である。その追加した
空気溜の凹部52bの段差深さ52hは、0.05〜1
0mm、好ましくは0.1〜5mmである。段差深さ5
2hが0.5mmより小さい場合は空気層を溜める効果
が少なく、また5mmを超えるとポケットが深くなるた
め、成形材料が多くなり、コスト面とポケット全体の側
壁13が大きくかつ深くなり、帯状成形品の巻取りが困
難になるという問題を発生する。 図9に示すように台座表面をマット加工して空気の流
路である粗面型空気溜53を設ける方法。マット加工
は、粗さ曲線において中心線平均粗さが1.0mm以
下、最大高さが2.0mm以下であり、うねり曲線にお
いては、中心線うねりが1.0mm以下、最大うねりが
2.0mm以下が好ましい。 台座の面に図10に示す凸部54a、凹部54bより
なる凹凸溝状の凹凸型空気溜54を形成する方法。The following method is effective for constructing the air reservoir 5 specifically. As a positioning hole for housing the semiconductor element so that the metal lead portion 61 does not come into contact with the side wall 13, the pedestal 3 and the bottom portion 14, the pedestal hole 31 penetrating the pedestal 3 shown in FIG. How to install in the section. As shown in FIG. 7, a method of forming a flow path type air reservoir 51 of air radially in the central direction of the pedestal 3. A method of forming a recess near the center of the pedestal shown in FIG. 8 to provide a recess-type air reservoir 52. In this case, the air reservoir 5 is
It is effective to add a concave portion 52b of the air reservoir which is inclined further deeper from the concave air reservoir 52 provided on the pedestal toward the center as shown in FIG. The step depth 52h of the recess 52b of the added air reservoir is 0.05 to 1
It is 0 mm, preferably 0.1 to 5 mm. Step depth 5
If 2h is less than 0.5 mm, the effect of accumulating the air layer is small, and if it exceeds 5 mm, the pocket becomes deep, so the molding material becomes large, the cost and the side wall 13 of the entire pocket become large and deep, and band-shaped molding. This causes a problem that it becomes difficult to wind the product. As shown in FIG. 9, the surface of the pedestal is mat-processed to provide a rough surface type air reservoir 53 which is a flow path of air. In the matting process, the center line average roughness is 1.0 mm or less and the maximum height is 2.0 mm or less in the roughness curve, and the center line waviness is 1.0 mm or less and the maximum waviness is 2.0 mm in the waviness curve. The following are preferred. A method of forming a concave-convex air reservoir 54 having convex and concave portions 54a and concave portions 54b shown in FIG. 10 on the surface of the pedestal.
【0035】上記、及びに示す凹部型空気溜5
2、流路型空気溜51、凹凸溝による凹凸型空気溜54
は、半導体素子6と台座3との接触部の面積も小さくな
り、発生する静電気電荷量が小さく、ゴミの混入を防止
するととものに、半導体回路の機能を保護する上でも効
果がある。また、台座孔31、粗面型空気溜53と、流
路型空気溜51、凹部型空気溜52、凹凸溝による凹凸
型空気溜54などを適宜組み合わせることにより相乗効
果を奏するものである。例えば、 (a) 台座孔31と流路型空気溜51とを組み合わせた図
11に示す台座3。 (b) 台座孔31と凹部型空気溜52とを組み合わせた図
12に示す台座3。 (c) 台座孔31と粗面型空気溜53とを組み合わせた図
13に示す台座3。 (d) 台座孔31と凹部型空気溜52及び粗面型空気溜5
3とを組み合わせた図14に示す台座3。 (e) 流路型空気溜51と凹部型空気溜52とを組み合わ
せた図15に示す台座3。 (f) 台座孔31と凹凸型空気溜54とを組み合わせた図
16に示す台座3。 (g) 台座孔31と凹部型空気溜52及び流路型空気溜5
1とを組み合わせた図17に示す台座3。 (h) 台座孔31と粗面型空気溜53及び凹凸型空気溜5
4とを組み合わせた図18に示す台座3。Recessed type air reservoir 5 shown in and above.
2, flow path type air reservoir 51, concave and convex air reservoir 54 with concave and convex grooves
The area of the contact portion between the semiconductor element 6 and the pedestal 3 is also small, the amount of generated electrostatic charge is small, and the mixture of dust is prevented, and it is also effective in protecting the function of the semiconductor circuit. In addition, the pedestal hole 31, the rough surface type air reservoir 53, the flow path type air reservoir 51, the recess type air reservoir 52, the concave and convex type air reservoir 54 by the concave and convex grooves, and the like are appropriately combined to produce a synergistic effect. For example, (a) the pedestal 3 shown in FIG. 11 in which the pedestal hole 31 and the flow path type air reservoir 51 are combined. (b) The pedestal 3 shown in FIG. 12 in which the pedestal hole 31 and the recessed air reservoir 52 are combined. (c) The pedestal 3 shown in FIG. 13 in which the pedestal hole 31 and the rough surface type air reservoir 53 are combined. (d) Pedestal hole 31, concave air reservoir 52 and rough surface air reservoir 5
The pedestal 3 shown in FIG. (e) The pedestal 3 shown in FIG. 15 in which the flow path type air reservoir 51 and the recess type air reservoir 52 are combined. (f) The pedestal 3 shown in FIG. 16 in which the pedestal hole 31 and the uneven air reservoir 54 are combined. (g) Pedestal hole 31, recessed-type air reservoir 52, and channel-type air reservoir 5
Pedestal 3 shown in FIG. 17 in combination with 1. (h) Pedestal hole 31, rough surface type air reservoir 53 and uneven air reservoir 5
The pedestal 3 shown in FIG.
【0036】[0036]
【効果】本発明の半導体素子用キャリアテープは、常温
のプラスチックシートに同一工程で、送り孔及びポケッ
ト用開口部を形成したプラスチック帯状基材と、成形精
度のよい射出成形されたポケットとを複合して構成され
ている。したがって、形状安定性のあるポケットと、寸
法安定性があるシートとの可撓性を兼ね備えたキャリア
テープの巻取りを構成できる。そして、ポケットに形成
する半導体素子を載置する凸状の台座は、形状を自由に
形成できる。そして台座の周縁部に設ける突起部は半導
体素子の収納範囲を規制して遊嵌し、静電気や金属リー
ド部と側壁との接触などによる半導体素子の損傷を防止
する効果を奏する。そして、射出成形で形成される台座
孔の位置精度及び、常温のプラスチックシートに行われ
るため送り孔の加工は、孔の寸法、ピッチの精度は安定
したものとなる。常温加工したキャリアテープと、カバ
ーテープとのヒートシールは、表面に凹凸模様がなく剥
離強度を安定させる効果を奏する。キャリアテープは、
導電性微粉末の練り込みのみならず、塗布することによ
りできる生産性のよいものである。[Effect] The carrier tape for a semiconductor device of the present invention is a composite of a plastic strip-shaped base material having a feed hole and a pocket opening formed in a plastic sheet at room temperature and an injection-molded pocket with high molding accuracy in the same step. Is configured. Therefore, it is possible to configure the winding of the carrier tape having flexibility of the pocket having shape stability and the sheet having dimension stability. Further, the convex pedestal on which the semiconductor element formed in the pocket is mounted can be freely formed. Then, the protrusion provided on the peripheral portion of the pedestal restricts the storage range of the semiconductor element and is loosely fitted, and has an effect of preventing damage to the semiconductor element due to static electricity or contact between the metal lead portion and the side wall. The accuracy of the position of the pedestal hole formed by injection molding and the processing of the feed hole, which is performed on the plastic sheet at room temperature, are stable in hole size and pitch accuracy. The heat sealing between the carrier tape processed at room temperature and the cover tape has the effect of stabilizing the peel strength without any uneven pattern on the surface. Carrier tape is
Not only the conductive fine powder is kneaded, but also the product can be applied to have high productivity.
【図1】(A)半導体素子を収納したキャリアテープの
断面を示す概念図である。 (B)帯状基材の平面を示す概念の斜視図である。 (C)帯状成形品の概念を示す斜視図である。 (D)帯状成形品のX−X断面を示す概念図である。FIG. 1A is a conceptual diagram showing a cross section of a carrier tape accommodating a semiconductor element. (B) It is a conceptual perspective view showing a plane of a strip-shaped substrate. (C) It is a perspective view showing the concept of a strip-shaped molded product. It is a conceptual diagram which shows the XX cross section of (D) belt-shaped molded article.
【図2】(A)台座突起部で収納保持した半導体素子の
収納状態を示す断面概念図である。 (B)周縁部に設けたリブ状の突起部の位置を示す平面
図である。 (C)コーナー部に設けたリブ状の突起部の位置を示す
平面図である。 (D)辺部に設けたリブ状の突起部の位置を示す平面図
である。 (E)周縁部に設けた粒状の突起部の位置を示す平面図
である。FIG. 2A is a conceptual sectional view showing a housed state of a semiconductor element housed and held by a pedestal protrusion. FIG. 6B is a plan view showing the positions of rib-shaped protrusions provided on the peripheral portion. (C) It is a plan view showing the positions of rib-shaped protrusions provided at the corners. (D) It is a plan view showing the positions of rib-shaped protrusions provided on the sides. (E) It is a plan view showing the positions of the granular protrusions provided on the peripheral portion.
【図3】(A)半導体素子の収納遊嵌位置を示す概念の
平面図である。 (B)半導体素子の他の収納遊嵌位置を示す概念の平面
図である。FIG. 3 (A) is a plan view of a concept showing a loose fitting position of a semiconductor element. (B) It is a top view of the concept which shows the other accommodation loose fitting position of a semiconductor element.
【図4】(A)ポケットの寸法関係を示す断面図であ
る。 (B)突起部の先端形状を示す断面概念図である。 (C)突起部の形状を示す断面概念図である。 (D)突起部の他の形状を示す断面概念図である。FIG. 4 (A) is a cross-sectional view showing the dimensional relationship of pockets. (B) It is a cross-sectional conceptual diagram showing the tip shape of the protrusion. (C) It is a cross-sectional conceptual diagram showing the shape of a protrusion. (D) It is a cross-sectional conceptual diagram showing another shape of the protrusion.
【図5】台座の凹部型空気溜を説明する断面の概念図で
ある。FIG. 5 is a conceptual diagram of a cross section for explaining a recess-type air reservoir of a pedestal.
【図6】(A)台座孔を設けた台座を示す断面の概念図
である。 (B)上記形状による空気溜の平面形状を示す概念図で
ある。FIG. 6A is a conceptual diagram of a cross section showing a pedestal provided with a pedestal hole. (B) It is a conceptual diagram which shows the planar shape of the air reservoir by the said shape.
【図7】(A)流路型空気溜を設けた台座を示す断面の
概念図である。 (B)上記形状による空気溜の平面形状を示す概念図で
ある。FIG. 7A is a conceptual diagram of a cross section showing a pedestal provided with a flow path type air reservoir. (B) It is a conceptual diagram which shows the planar shape of the air reservoir by the said shape.
【図8】(A)凹部型空気溜を設けた台座を示す断面の
概念図である。 (B)上記形状による空気溜の平面形状を示す概念図で
ある。FIG. 8A is a conceptual diagram of a cross section showing a pedestal provided with a recessed air reservoir. (B) It is a conceptual diagram which shows the planar shape of the air reservoir by the said shape.
【図9】(A)粗面型空気溜を設けた台座を示す断面の
概念図である。 (B)上記形状の空気溜の平面形状を示す概念図であ
る。FIG. 9A is a conceptual diagram of a cross section showing a pedestal provided with a rough surface type air reservoir. (B) It is a conceptual diagram which shows the planar shape of the air reservoir of the said shape.
【図10】(A)凹凸型空気溜を設けた台座を示す断面
の概念図である。 (B)上記形状の空気溜の平面形状を示す概念図であ
る。FIG. 10A is a conceptual diagram of a cross section showing a pedestal provided with an uneven air reservoir. (B) It is a conceptual diagram which shows the planar shape of the air reservoir of the said shape.
【図11】(A)台座孔流路型空気溜とを複合した台座
を示す断面の概念図である。 (B)上記形状の空気溜の平面形状を示す概念図であ
る。FIG. 11 (A) is a conceptual sectional view showing a pedestal combined with a pedestal hole flow channel type air reservoir. (B) It is a conceptual diagram which shows the planar shape of the air reservoir of the said shape.
【図12】台座孔と凹部型空気溜とを複合した台座を示
す断面の概念図である。FIG. 12 is a conceptual diagram of a cross section showing a pedestal in which a pedestal hole and a recess-type air reservoir are combined.
【図13】台座孔と粗面型空気溜とを複合した台座を示
す断面の概念図である。FIG. 13 is a conceptual sectional view showing a pedestal in which a pedestal hole and a rough surface type air reservoir are combined.
【図14】台座孔と凹部型空気溜及び粗面型空気溜とを
複合した台座を示す断面の概念図である。FIG. 14 is a conceptual diagram of a cross section showing a pedestal in which a pedestal hole, a recessed type air reservoir, and a rough surface type air reservoir are combined.
【図15】流路型空気溜と凹部型空気溜とを複合した台
座を示す断面の概念図である。FIG. 15 is a conceptual diagram of a cross section showing a pedestal in which a channel type air reservoir and a recess type air reservoir are combined.
【図16】台座孔と凹凸型空気溜複合した台座を示す断
面の概念図である。FIG. 16 is a conceptual diagram of a cross section showing a pedestal in which a pedestal hole and an uneven air reservoir are combined.
【図17】台座孔と凹部型空気溜及び流路型空気溜とを
複合した台座を示す断面の概念図である。FIG. 17 is a conceptual diagram of a cross section showing a pedestal in which a pedestal hole, a recess-type air reservoir, and a channel-type air reservoir are combined.
【図18】台座孔と粗面型空気溜53及び凹凸型空気溜
とを複合した台座を示す断面の概念図である。FIG. 18 is a conceptual diagram of a cross section showing a pedestal in which a pedestal hole, a rough surface type air reservoir 53, and a concavo-convex air reservoir are combined.
1 ポケット 10 帯状成形品 12 凹部 13 側壁 14 底部 16 接着部 2 帯状基材 21 送り孔 22 開口部 3 台座 31 台座孔 36 素子収納位置 4 台座突起部 41 周縁部リブ状突起部 42 コーナー部リブ状突起部 43 辺部リブ状突起部 44 周縁部粒状突起部 46 突起部先端 47 突起立上り部 48 開放型突起部 49 密閉型突起部 5 空気溜 51 流路型空気溜 52 凹部型空気溜 52b 空気溜の凹部 52h 段差 53 粗面型空気溜 54 凹凸型空気溜 54a 凹凸型空気溜の凸部 54b 凹凸型空気溜の凹部 6 半導体素子 61 金属リード部 63、64 半導体素子の収納遊嵌位置 7 カバーテープ B 突起部の高さ C 突起部先端と側壁との距離 D 突起立上り部の巾 R 突起部先端の曲率半径 DESCRIPTION OF SYMBOLS 1 pocket 10 strip | belt-shaped molded article 12 recessed part 13 side wall 14 bottom part 16 adhesive part 2 strip | belt-shaped base material 21 feed hole 22 opening part 3 pedestal 31 pedestal hole 36 element storage position 4 pedestal protrusion part 41 peripheral edge rib-shaped protrusion part 42 corner part rib-shaped Projection 43 Side rib-shaped projection 44 Peripheral granular projection 46 Tip of projection 47 Projection rising part 48 Open projection 49 Closed projection 5 Air reservoir 51 Flow channel air reservoir 52 Recessed air reservoir 52b Air reservoir Concave portion 52h step 53 rough surface type air reservoir 54 concave-convex air reservoir 54a concave-convex air reservoir convex portion 54b concave-convex air reservoir concave portion 6 semiconductor element 61 metal lead portion 63, 64 semiconductor element storage loose fitting position 7 cover tape B Height of protrusion C Distance between tip of protrusion and side wall D Width of rising part of protrusion R Radius of curvature of tip of protrusion
Claims (10)
りなる半導体素子を収納するための部品用ポケットと、
少なくとも片側に搬送用送り孔とを等間隔に設けたプラ
スチック帯状成形品に、該ポケットを覆いヒートシール
するヒートシーラント層をもつカバーテープからなる半
導体素子用キャリアテープにおいて、該部品用ポケット
部の半導体素子と接触する近傍の表面抵抗率又は体積抵
抗率が、23℃、相対湿度90%の条件で1012Ωより
大きくなく、かつ、該ポケットに設けた台座に半導体素
子を接触して載置し、金属リード部が、ポケット部とは
接触しないように上記台座を形成し、また前記カバーテ
ープのヒートシーラント層の表面抵抗率又は体積抵抗率
が、23℃、相対湿度90%下にて、1012Ωより大き
くないことを特徴とする半導体素子用キャリアテープ。1. A component pocket for accommodating a semiconductor element comprising a metal lead portion and a plastic molding portion,
In a carrier tape for a semiconductor device, which comprises a plastic tape-shaped molded product having at least one transporting hole provided at equal intervals on one side and a heat-sealant layer for heat-sealing the pocket, the semiconductor of the component pocket portion The surface resistivity or volume resistivity in the vicinity of contact with the device is not larger than 10 12 Ω under the conditions of 23 ° C. and relative humidity of 90%, and the semiconductor device is placed in contact with the pedestal provided in the pocket. The metal pedestal forms the pedestal so as not to come into contact with the pocket portion, and the surface or volume resistivity of the heat sealant layer of the cover tape is 10 at 23 ° C. and a relative humidity of 90%. Carrier tape for semiconductor devices, characterized by not exceeding 12 Ω.
状、又は粒状の台座突起部を設けたものであることを特
徴とする請求項1記載の半導体素子用キャリアテープ。2. The carrier tape for a semiconductor element according to claim 1, wherein a rib-shaped or granular pedestal protrusion is provided around the upper portion of the pedestal of the component pocket.
状の空気溜を設けられたものであることを特徴とする請
求項1及び2記載の半導体素子用キャリアテープ。3. The carrier tape for a semiconductor device according to claim 1, wherein a concave air reservoir is provided in the vicinity of the center of the pedestal of the component pocket.
0.1〜0.8mmのプラスチックシートに搬送用送り
孔と同一工程で成形された部品用ポケット用開口部に射
出成形で形成される部品用ポケットが台座中央部近傍、
上部周辺にリブ状又は粒状の台座凹凸部をもつものであ
ることを特徴とする半導体素子用キャリアテープ。4. A plastic strip-shaped base material is formed by injection molding in a pocket for a component formed in the same step as a feed hole for conveyance in a plastic sheet having a thickness of 0.1 to 0.8 mm. Parts pocket near the center of the pedestal,
A carrier tape for a semiconductor device, characterized in that it has rib-shaped or granular pedestal irregularities around the upper part.
孔とを等間隔に設けた厚さ0.1〜0.8mmの帯状基
材のポケット用開口部に射出成形法による部品用ポケッ
トを設けられたものであることを特徴とする請求項1、
2及び3記載の半導体素子用キャリアテープ。5. A component pocket formed by injection molding at a pocket-shaped opening of a strip-shaped base material having a thickness of 0.1 to 0.8 mm in which a component pocket opening and a transport feed hole are provided at equal intervals. It is provided, Claim 1, characterized by the above-mentioned.
2. The carrier tape for a semiconductor device according to 2 and 3.
熱可塑性樹脂と酸化錫、酸化インジウム、酸化亜鉛に導
電処理を施した粒径0.01〜1μmの導電性微粉末又
は導電性カーボン及び界面活性剤からなり、該導電性微
粉末、又は導電性カーボン、及び界面活性剤が、熱可塑
性樹脂100部に対し1〜300重量%含むことを特徴
とする請求項1記載の半導体素子用キャリアテープ。6. The base material of the plastic strip-shaped molded article,
It is composed of a thermoplastic resin and conductive fine powder having a particle diameter of 0.01 to 1 μm obtained by subjecting tin oxide, indium oxide or zinc oxide to conductive treatment, or conductive carbon and a surfactant, and the conductive fine powder or conductive The carrier tape for a semiconductor device according to claim 1, wherein the carbon and the surfactant are contained in an amount of 1 to 300% by weight based on 100 parts of the thermoplastic resin.
酸化錫、酸化インジウム、酸化亜鉛に導電処理を施した
粒径0.01〜1μmの導電性微粉末又は導電性カーボ
ン及び界面活性剤を樹脂ワニスに分散調整した導電性塗
布剤を少なくとも一方の側に塗布して設けられたもので
あることを特徴とする請求項1記載の半導体素子用キャ
リアテープ。7. The base material of the plastic strip-shaped molded article,
At least one side of a conductive coating agent in which tin oxide, indium oxide, zinc oxide is subjected to a conductive treatment, conductive fine powder having a particle diameter of 0.01 to 1 μm or conductive carbon and a surfactant are dispersed and adjusted in a resin varnish. The carrier tape for a semiconductor device according to claim 1, wherein the carrier tape is provided by being applied onto the carrier tape.
2層以上の積層物であり、少なくともその半導体素子と
接触する内面層の体積抵抗率が、1012Ωを超えないも
のであることを特徴とする請求項1記載の半導体素子用
キャリアテープ。8. The base material of the plastic strip-shaped molded article,
2. The carrier tape for a semiconductor device according to claim 1, wherein the carrier is a laminate of two or more layers and at least the volume resistivity of the inner surface layer in contact with the semiconductor device does not exceed 10 12 Ω.
酸化錫、酸化インジウム、酸化亜鉛等の金属酸化物に導
電処理を施した粒径0.01〜1μmの導電性微粉末又
は導電性カーボン、及び界面活性剤からなり、該導電性
微粉末又は導電性カーボン及び界面活性剤が熱可塑性樹
脂100部に対し1〜300重量%含む射出成形品であ
ることを特徴とする請求項1、2及び3記載の半導体素
子用キャリアテープ。9. A conductive fine powder or conductive carbon having a particle diameter of 0.01 to 1 μm, wherein the component pocket is made by subjecting a thermoplastic resin and a metal oxide such as tin oxide, indium oxide, or zinc oxide to a conductive treatment. And a surface-active agent, and the electroconductive fine powder or the electroconductive carbon and the surface-active agent are injection-molded articles containing 1 to 300% by weight with respect to 100 parts of the thermoplastic resin. 3. The carrier tape for a semiconductor device as described in 3 above.
が、酸化錫、酸化インジウム、酸化亜鉛の金属酸化物に
導電処理を施した粒径0.01〜1μmの導電性微粉末
又は導電性カーボン及び界面活性剤を樹脂ワニスに分散
調整した導電性塗布剤を少なくとも一方の側に設けられ
たものであることを特徴とする請求項1記載の半導体素
子用キャリアテープ。10. A conductive fine powder or conductive carbon having a particle diameter of 0.01 to 1 μm obtained by subjecting a metal oxide such as tin oxide, indium oxide, or zinc oxide to a conductive treatment, and an interface on at least one surface of the component pocket. 2. The carrier tape for a semiconductor element according to claim 1, wherein a conductive coating agent in which an activator is dispersed and adjusted in a resin varnish is provided on at least one side.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20506495A JPH0936182A (en) | 1995-07-20 | 1995-07-20 | Carrier tape for semiconductor devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20506495A JPH0936182A (en) | 1995-07-20 | 1995-07-20 | Carrier tape for semiconductor devices |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0936182A true JPH0936182A (en) | 1997-02-07 |
Family
ID=16500838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20506495A Withdrawn JPH0936182A (en) | 1995-07-20 | 1995-07-20 | Carrier tape for semiconductor devices |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0936182A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010054003A (en) * | 1999-12-02 | 2001-07-02 | 마이클 디. 오브라이언 | BOAT IN FABRICATION OF SEMICONDUCTOR package |
| JP2003078108A (en) * | 2001-08-31 | 2003-03-14 | Hitachi Chem Co Ltd | Semiconductor package substrate, semiconductor package using the same, laminate thereof, and methods of manufacturing these |
| SG115510A1 (en) * | 2001-12-20 | 2005-10-28 | Nitto Denko Corp | Cover tape for the electronic part conveyance, process for its production and electronic part conveying member |
-
1995
- 1995-07-20 JP JP20506495A patent/JPH0936182A/en not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010054003A (en) * | 1999-12-02 | 2001-07-02 | 마이클 디. 오브라이언 | BOAT IN FABRICATION OF SEMICONDUCTOR package |
| JP2003078108A (en) * | 2001-08-31 | 2003-03-14 | Hitachi Chem Co Ltd | Semiconductor package substrate, semiconductor package using the same, laminate thereof, and methods of manufacturing these |
| SG115510A1 (en) * | 2001-12-20 | 2005-10-28 | Nitto Denko Corp | Cover tape for the electronic part conveyance, process for its production and electronic part conveying member |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3813633B2 (en) | Component carrier tape with electrostatic dissipation characteristics | |
| US5346765A (en) | Cover tape for packaging chip type electronic parts | |
| CN1777547B (en) | Cover tape for tape packaging of electronic components | |
| US6027802A (en) | Cover tape for packaging | |
| JPH09142569A (en) | Carrier tape and manufacturing method thereof | |
| EP1167224B1 (en) | Cover tape for electronic part conveyance and electronic part conveying member | |
| JPH0936182A (en) | Carrier tape for semiconductor devices | |
| GB2334502A (en) | Cover tape for electronic component carrier | |
| CN114787052B (en) | Cover tape and electronic component packaging | |
| JPH0955402A (en) | Carrier tape for semiconductor devices | |
| JPH0955403A (en) | Carrier tape for semiconductor devices | |
| TWI841722B (en) | Covering tape for packing elecronic component and package | |
| JP7201125B2 (en) | Electronic component packaging cover tape and package | |
| KR20210060507A (en) | Cover tape and package for packaging electronic components | |
| JP2024004735A (en) | Cover tape and packaging for electronic parts packaging | |
| JP7517378B2 (en) | Cover tape for packaging electronic components and electronic component package | |
| JPH0924969A (en) | Carrier tape and method for manufacturing the same | |
| KR102675797B1 (en) | Storage tray, Carrier tape Assembly for SMT, and Method for making the same | |
| JP2511761Y2 (en) | Cover tape for chip type electronic parts packaging | |
| JP2004155431A (en) | Cover tape for taping and packaging of electronic components | |
| JPH0635964Y2 (en) | Cover tape for chip-type electronic component packaging | |
| JP2004154949A (en) | Antistatic laminate and cover tape for taping packaging of electronic components | |
| KR20250006775A (en) | Carrier tape for SMT and release unit attached to the same | |
| JP2551931Y2 (en) | Top tape film for carrier tape | |
| CN117881609A (en) | Carrier tape and carrier tape assembly |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021001 |