JPH0955579A - プリント基板上へのベアチップ実装構造 - Google Patents

プリント基板上へのベアチップ実装構造

Info

Publication number
JPH0955579A
JPH0955579A JP7205796A JP20579695A JPH0955579A JP H0955579 A JPH0955579 A JP H0955579A JP 7205796 A JP7205796 A JP 7205796A JP 20579695 A JP20579695 A JP 20579695A JP H0955579 A JPH0955579 A JP H0955579A
Authority
JP
Japan
Prior art keywords
bare chip
solder resist
chip
circuit board
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7205796A
Other languages
English (en)
Inventor
Toshio Suzuki
俊夫 鈴木
Hiroyuki Yamakawa
裕之 山川
Yoshiharu Harada
嘉治 原田
Takashi Nagasaka
長坂  崇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP7205796A priority Critical patent/JPH0955579A/ja
Publication of JPH0955579A publication Critical patent/JPH0955579A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/284Applying non-metallic protective coatings for encapsulating mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/073Connecting or disconnecting of die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 チップコート樹脂の剥離の防止により、いっ
そう信頼性が向上しているプリント基板上へのベアチッ
プ実装構造を提供すること。 【解決手段】 基板3と配線7とを有するプリント基板
37と、その表面の少なくとも一部を覆うソルダーレジ
スト層6と、プリント基板37の表面に装着された半導
体素子のベアチップ1と、ベアチップ1の少なくとも一
部とその周囲のソルダーレジスト層6の一部とを覆って
密封しているチップコート樹脂5とを有するプリント基
板上へのベアチップ実装構造において、ソルダーレジス
ト層6のチップコート樹脂5に覆われている表面の少な
くとも一部は、ナシ地61であることを特徴とする。ナ
シ地表面61にチップコート樹脂5が強固に接着するの
で、チップコート樹脂5の剥離が防止されて剥離による
不具合が起こらず、信頼性が向上する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電子回路のプリン
ト基板上へ半導体素子のベアチップを実装する構造に関
し、COB(Chip-0n-Board) を含む電子回路における半
導体集積素子の実装技術分野に属する。
【0002】
【従来の技術】プリント基板上へのベアチップ実装構造
の信頼性の向上を目的とする従来技術としては、特開平
3−257937号公報(前者)および特開平3−25
7938号公報(後者)にベアチップを封止するチップ
コート樹脂の形成技術が開示されている。
【0003】前者の技術は、ベアチップの周囲のワイヤ
ボンディング部の周辺に高粘度の樹脂で環状の堤防を築
き、しかるのち低粘度のチップコート樹脂を注入して、
同堤防内のベアチップおよびワイヤボンディング部を同
樹脂で封止するものである。一方、後者の技術は、漏斗
状の保形部材をベアチップを含む封止部分に被せ、同保
形部材内に低粘度のチップコート樹脂を注入してベアチ
ップとその周囲のワイヤボンディング部とを封止するも
のである。
【0004】いずれの従来技術によっても、所定の範囲
を越えてチップコート樹脂が流出する不具合が回避さ
れ、さらに、低粘度の樹脂を封止に使用したことによ
り、チップコート樹脂中の気泡の形成が防止されて、信
頼性が向上する旨がうたわれている。
【0005】
【発明が解決しようとする課題】前述の従来技術におい
ては、チップコート樹脂の流出と同樹脂中の気泡の発生
とは防止されているが、チップコート樹脂がプリント基
板側から剥離する不具合については、十分な防止効果が
期待できないという不都合があった。すなわち、チップ
コート樹脂の外縁部が、プリント基板上に形成されてい
るソルダーレジスト層の表面から剥離する不具合に対し
ては、従来技術では十分な防止効果が発揮されていな
い。
【0006】上記剥離が起こると、耐湿性が顕著に低下
する。すなわち、周囲の使用環境から水分が半導体素子
であるベアチップに侵入し、回路の短絡や酸化による導
通不良が起きて機能喪失に至ることが少なくない。ま
た、湿度によらずとも、剥離自体により機械的にボンデ
ィングワイヤが断線する場合もあり、この場合も半導体
素子の機能は失われる。
【0007】上記剥離は、プリント基板上へのベアチッ
プ実装構造に振動、加速度、および使用環境での温度変
化等の原因で応力がかかった場合に多く起こり、特に剪
断応力には弱いと考えられている。したがって、チップ
コート樹脂の剥離を防止することが、プリント基板上へ
のベアチップ実装構造の信頼性の向上において大きな比
重を占める。チップコート樹脂の剥離の防止は、耐湿性
の大幅な向上をもたらすので、耐湿性も含めた信頼性ま
たは耐環境性の向上に少なからぬ貢献がある。
【0008】そこで、本発明は、チップコート樹脂の剥
離の防止により、いっそう信頼性が向上しているプリン
ト基板上へのベアチップ実装構造を提供することを、解
決すべき課題とする。
【0009】
【課題を解決するための手段】本発明の第1構成は、絶
縁体からなる基板と該基板の表面に形成されている良導
体からなる配線とを有するプリント基板と、該プリント
基板の表面の少なくとも一部を覆うソルダーレジスト層
と、該プリント基板の表面に装着された半導体素子のベ
アチップと、該ベアチップの少なくとも一部と該ベアチ
ップの周囲の該ソルダーレジスト層の一部とを覆って密
封しているチップコート樹脂とを有するプリント基板上
へのベアチップ実装構造において、前記ソルダーレジス
ト層の前記チップコート樹脂に覆われている表面の少な
くとも一部は、ナシ地であることを特徴とするプリント
基板上へのベアチップ実装構造である。
【0010】ここで、前記プリント基板としては、いわ
ゆるCOB基板も含まれている。より詳しくは、マザー
ボードを形成するプリント基板、前記ベアチップの他に
少なくとも一つの回路要素を実装しているサブボードを
形成するプリント基板、またはパッケージを形成するプ
リント基板などが含まれるものとする。本発明の第2構
成は、上記第1構成において、前記ソルダーレジスト層
の前記チップコート樹脂の外縁部に覆われている表面の
全ては、ナシ地であることを特徴とする。
【0011】本発明の第3構成は、上記第1〜第2構成
のいずれかにおいて、前記ソルダーレジスト層の前記チ
ップコート樹脂に覆われている表面の全ては、ナシ地で
あることを特徴とする。本発明の第4構成は、上記第1
〜第3構成のいずれかにおいて、前記ソルダーレジスト
層のナシ地である部分の表面粗さは、JIS規格の10
点平均粗さで0.2μm以上であることを特徴とする。
【0012】本発明の第5構成は、上記第1〜第4構成
のいずれかにおいて、前記ナシ地は、水ジェットスクラ
ブ法およびエアジェットスクラブ法を含むジェットスク
ラブ法、液体ホーニング法、ワイヤブラシ法、クレンジ
ング法、サンディング法のうち、いずれかの加工方法で
形成されていることを特徴とする。本発明の第6構成
は、上記第1〜第5構成のいずれかにおいて、前記ナシ
地である部分の表面は、前記ソルダーレジスト層の表面
の一部が研削除去されて形成されていることを特徴とす
る。
【0013】本発明の第7構成は、上記第1〜第6構成
のいずれかにおいて、前記ベアチップの前記プリント基
板への実装構造は、ワイヤで前記ベアチップの電極と前
記プリント基板上の配線とを接続しているワイヤボンデ
ィング構造、フリップチップ素子のバンプによる融着接
合構造、およびビームリード素子のビームリードによる
熱圧着接合構造のうち、いずれかであることを特徴とす
る。
【0014】
【作用および発明の効果】本発明の第1構成では、ソル
ダーレジスト層のチップコート樹脂に覆われている表面
の少なくとも一部は、ナシ地であるので、ナシ地部分の
ソルダーレジスト層の表面とチップコート樹脂との接着
力が高まる。この接着力の向上は、他の平滑な表面での
接着力に比べ、剪断強度にして数倍にも達することが実
験的に確認されている。このように飛躍的に接着力が向
上するのは、ソルダーレジスト層のナシ地表面の凹凸に
チップコート樹脂が入り込み、アンカー効果(投錨効
果)が発揮されているためであろうと発明者らは推定し
ている。
【0015】したがって、本構成によれば、ナシ地部分
でソルダーレジスト層とチップコート樹脂との接着力が
飛躍的に向上し、両者の間の剥離は極めて効果的に防止
される。その結果、ソルダーレジスト層とチップコート
樹脂との間での剥離による断線や、剥離部分からの水分
の浸入等による不具合は防止されるので、プリント基板
上へのベアチップ実装構造の信頼性は大きく向上すると
いう効果が生じる。
【0016】本発明の第2構成では、ソルダーレジスト
層のチップコート樹脂の外縁部に覆われている表面の全
て、すなわちソルダーレジスト層とチップコート樹脂と
の接着面の全周囲がナシ地である。一般に、接着面の剥
離はその外縁部から起こり、剥離が一端生じると内部へ
向かって剥離領域が拡大していくのが通常である。した
がって、チップコート樹脂の外縁部は全てソルダーレジ
スト層のナシ地に接着されていれば、強固な接着力で剥
離の発生が防止される。
【0017】したがって、本構成によれば、ソルダーレ
ジスト層の表面の最低限の範囲にナシ地処理を施すだけ
で十分強力な剥離防止効果が得られる。それゆえ、信頼
性が十分に高いプリント基板上へのベアチップ実装構造
がより安価に提供されるという効果がある。本発明の第
3構成では、ソルダーレジスト層のチップコート樹脂に
覆われている表面の全てがナシ地であるので、チップコ
ート樹脂のソルダーレジスト層に対する接着力は、最も
強固に発揮される。
【0018】したがって、本構成によれば、チップコー
ト樹脂のソルダーレジスト層からの剥離による不具合は
ほぼ完全に防止され、プリント基板上へのベアチップ実
装構造の信頼性は極めて高くなるという効果がある。本
発明の第4構成では、ソルダーレジスト層のナシ地であ
る部分の表面粗さはJIS規格の10点平均粗さで0.
2μm以上であるので、チップコート樹脂はソルダーレ
ジスト層のナシ地表面の凹凸に嵌合して固化している。
その結果、チップコート樹脂とソルダーレジスト層のナ
シ地表面との間に、十分な単位面積当たりの接着力が確
保される。
【0019】したがって、本構成によれば、ナシ地表面
の単位面積当たりの接着力が向上し、剥離に対して十分
な抵抗力を有するプリント基板上へのベアチップ実装構
造を提供することができるという効果がある。本発明の
第5構成では、ナシ地は、各種の加工方法のうちいずれ
かで形成されている。各加工方法のそれぞれに特徴や長
所がある。それゆえ、製造するプリント基板上へのベア
チップ実装構造の特性に合わせ、また、工場設備の都合
に合わせて最適の加工方法で、ソルダーレジスト層にナ
シ地加工が施されうる。
【0020】したがって、本構成によれば、最適のナシ
地加工方法が採用されるので、より安価に信頼性の高い
プリント基板上へのベアチップ実装構造が製造されると
いう効果がある。本発明の第6構成では、ナシ地である
部分の表面は、単に細かい凹凸があるというだけではな
く、ソルダーレジスト層の表面の一部(表層部分)が研
削除去されている。すなわち、ソルダーレジスト層が形
成される際に、表層部分に形成されている接着力を損な
う組織または成分(シリコーンなど)は除去されてい
る。それゆえ、チップコート樹脂はソルダーレジスト層
の表面に撥(はじ)かれることがなく、その接着力は十
全に発揮される。
【0021】したがって、本構成によれば、ナシ地表面
の単位面積当たりの接着力が向上し、剥離に対してより
強力な抵抗力を有するプリント基板上へのベアチップ実
装構造を提供することができるという効果がある。本発
明の第7構成では、本実装構造は、ワイヤボンディング
構造、フリップチップ構造、およびビームリード構造の
うち、いずれかである。
【0022】したがって、本構成によれば、ベアチップ
の接合方法いかんにかかわらず、広く本発明をプリント
基板上へのベアチップ実装構造に適用できるというとい
う効果が生じる。
【0023】
〔実施例1〕
(実施例1の構成)本発明の実施例1としてのプリント
基板上へのベアチップ実装構造は、図1に略式の平面形
状を示すように、ワイヤで前記ベアチップの電極と前記
プリント基板上の配線とを接続しているワイヤボンディ
ング構造を取っている。すなわち、半導体素子としての
IC(LSI等も含む)ベアチップ1は、プリント基板
37に直接ダイマウントされていて、いわゆるCOB(C
hip-0n-Board) を形成している。ベアチップ1の外周部
に形成されている端子(図略)には、金の細線からなる
数十本のワイヤ4の一端が接続(ボンディング)されて
いて、ワイヤ4の他端は周囲のプリント基板上の配線
(図略)に接続されている。
【0024】このベアチップ実装構造の主要部は、図2
に断面構造を模式的に示すように、ベアチップ1が装着
されたプリント基板37と、その一部を覆うソルダーレ
ジスト層6と、ベアチップ1を封止しているチップコー
ト樹脂5からなっている。プリント基板37は、絶縁体
であるガラスエポキシ(FR−4)からなる基板3と、
基板3の表面に形成されている良導体である銅箔からな
る配線7とを有する。プリント基板37の表面のベアチ
ップ1の周囲には、配線7のワイヤ4との接続部71が
配設されている。接続部71には、ニッケルおよび金の
二層めっきが施されており、十分なワイヤ4との接合性
および耐蝕性が与えられている。
【0025】接続部71の周囲の配線7を含むプリント
基板37の表面には、はんだ付けの不要部分への伝播を
防ぐソルダーレジスト層6が形成されている。ソルダー
レジスト層6は、若干のシリコーンが混入されているエ
ポキシ樹脂からなる。ベアチップ1は、基板3の表面に
形成されているチップ基台2の上にダイマウント剤12
で接着されている。チップ基台2は、プリント基板37
の表面の配線21と、これを覆うソルダーレジスト層2
2とからなり、ソルダーレジスト層22は表層部分を研
削されてナシ地表面23が形成されている。したがっ
て、ダイマウント剤12は、ベアチップ1の底面をソル
ダーレジスト層22のナシ地表面23に接着している。
【0026】チップコート樹脂5は、エポキシ樹脂から
なり、ベアチップ1、ワイヤ4、配線7の接続部71お
よびその周囲のソルダーレジスト層6の一部を含む領域
を覆って密封し、短絡や破断ないし破損を防いでいる。
チップコート樹脂5には、さらに、水分等の浸入を防
ぎ、ベアチップ1を周囲の使用環境から保護する作用も
ある。チップコート樹脂5の外周縁51は、ソルダーレ
ジスト層6の表面に接合している。
【0027】ここで、ソルダーレジスト層6の表面に
は、平滑な表面60とナシ地表面61との二種類があ
る。平滑な表面60は、エポキシ樹脂が固化して自然に
形成された面であるが、ナシ地表面61は、平滑な表面
60の表層部分が研削除去されて形成されている。した
がって、ナシ地表面61には微細な凹凸が多数形成され
ていて、その表面粗さは、JIS規格の10点平均粗さ
で0.2μm以上はあり、ナシ地表面61全体を平均す
ると0.3〜0.5μm程度である。
【0028】ソルダーレジスト層6のナシ地表面61
は、外周縁51付近の外縁部を含むチップコート樹脂5
に覆われている部分の全ての表面に形成されている。ナ
シ地表面61は、前述のようにソルダーレジスト層6の
表面の表層部分が研削除去されて形成されており、ナシ
地表面61部分ではソルダーレジスト層6の厚みは、隣
接する平滑な表面60の部分よりもわずかに薄くなって
いる。
【0029】(チップコート樹脂の剥離に関する考察)
ここで、チップコート樹脂5の剥離ついて解説し、従来
技術におけるチップコート樹脂5の剥離現象の基本的な
理解を固めた上で、本発明の実施例1のプリント基板上
へのベアチップ実装構造の作用効果を説明することとす
る。チップコート樹脂5は、図3(a)に示すように、
剥離のない正常な状態ではプリント基板3上のチップ基
台2に接着されたベアチップ1、ワイヤ4、配線7の接
合部分71を密封している。チップコート樹脂5の外縁
部は、従来技術ではソルダーレジスト層6の平滑な表面
60を覆って、これに自らを接着している。シリコーン
を含んだソルダーレジスト層6の平滑な表面60に対す
るチップコート樹脂5の接着力はあまり強固ではないの
で、剥離は通常チップコート樹脂5のソルダーレジスト
層6に乗っている外縁部から起こる。
【0030】こうしてチップコート樹脂5の剥離が起こ
ると、図3(b)に示すように、接着力の弱いソルダー
レジスト層6の平滑面60の範囲には、剥離が容易に伝
播し拡がっていく。すると、チップコート樹脂5の剥離
面Sとソルダーレジスト層6の平滑面60との間には、
間隙が生じて水分が容易に浸入するようになり、ベアチ
ップ1および周囲の回路構造に短絡や導通不良が生じや
すい状態になる。この剥離がさらに進行すると、チップ
コート樹脂5の割れまたは剥離が接続部71にまでおよ
び、ワイヤ4が断線してベアチップ1は機能喪失するに
いたる。
【0031】以上の説明で、チップコート樹脂5とソル
ダーレジスト層6の平滑面60との間に作用する接着力
は弱いとしたが、これには表面の凹凸がなくアンカー効
果が発揮されないという力学的な理由だけではなく、化
学的な理由もある。というのは、発明者らがソルダーレ
ジスト層6の平滑面60の成分を分光吸収スペクトルで
分析したところ、シリコーンに対応するスペクトルのピ
ークが検出されている。その量は、エポキシ樹脂に僅か
に混入されたシリコーンの平均的な含有量を上回ってお
り、ソルダーレジスト層6の表面(平滑面)60へのシ
リコーン成分の集中が見られている。
【0032】発明者らの推測するところによれば、この
現象は、図4(a)に示すように、ソルダーレジスト層
6の樹脂が液状をしており塗布されて固化する過程で、
空気と接する樹脂の界面にシリコーン成分が吸着される
(あるいは浮上する)ものと考えられる。したがって、
シリコーン成分が平滑な表面60に集中して、表面60
の接着性が低下しているところへチップコート樹脂5が
流し込まれて接合しても、その接着力(平滑面ではつま
るところ分子間力)は十分に発揮されない。
【0033】それゆえ、図4(b)に示すように、ソル
ダーレジスト層6とチップコート樹脂5との界面で分子
結合が容易に解けて、剥離が起こると考えられる。ひと
たび剥離が起きればそれは同様の界面が続くかぎり成長
して、マクロな範囲での剥離につながる。剥離によって
生じたチップコート樹脂5の剥離面Sとソルダーレジス
ト層6の表面60との隙間には、周囲の環境から水分等
が容易に侵入し、ベアチップ1およびワイヤ4などに不
具合を生じる原因となる。
【0034】したがって、チップコート樹脂5とソルダ
ーレジスト層6との接着力を向上させるための要諦は、
アンカー効果を発揮させることとともに、接着を阻害す
るシリコーン成分をソルダーレジスト層6の表面から除
去することである。すなわち、単にソルダーレジスト層
6の平滑な表面60を荒らしてナシ地表面60にするだ
けではなく、平滑な表面60のシリコーン成分が集中し
ている表層部分を削除すると、いっそう接着力が向上す
る。
【0035】(実施例1の製造方法)以上の研究成果を
踏まえ、本実施例のプリント基板上へのベアチップ実装
構造は、次に示す製造工程を経て製作されている。この
製造工程は、大きく分けて、プリント基板上へのソルダ
ーレジスト層形成工程(ナシ地処理工程を含む)と、ベ
アチップ1のCOB(Chip-0n-Board) 実装工程とからな
る。
【0036】まず、プリント基板上へのソルダーレジス
ト層形成工程は、図5(a)〜(d)に示すように、プ
リント基板37上にソルダーレジスト層6とそのナシ地
表面23,61が形成されたのち、配線7にめっき処理
が行われる。すなわち、図5(a)に示すように、絶縁
性の基板3の表面に配線7,21が形成されているプリ
ント基板37に、ソルダーレジスト樹脂液が塗布され
る。ソルダーレジスト樹脂液が固化し、パターニングさ
れると、図5(b)に示すように、ワイヤ4が接続され
るべき部分70等を除いてプリント基板37上にソルダ
ーレジスト層6,22が形成される。ソルダーレジスト
層6,22の表面には、それぞれ、前述のシリコーン成
分の含有率が高い平滑な表面60,20が形成されてい
る。
【0037】このソルダーレジスト層6,22の平滑な
表面60,20のチップコート樹脂5に覆われる部分に
対し、図5(c)に示すように、水ジェットスクラブに
よりナシ地処理が施される。この処理では、ノズルから
高速で噴射されるジェット水流Jに混入されたアルミナ
粒子(またはシリカ粒子等)が上記部分に吹きつけら
れ、ソルダーレジスト層6の平滑面60の表層部分が削
り取られて、ナシ地表面61が形成される。同様にし
て、ソルダーレジスト層22の表面も削り取られてナシ
地表面23が形成され、ナシ地表面23をもつチップ基
台2が基板3上に形成される。
【0038】しかるのちに、配線7の露出表面70にめ
っき処理が施され、ニッケルめっき層および金めっき層
の二層構造のめっき膜が、配線7のワイヤ接続部71に
形成されて、COB(Chip-0n-Board) 実装工程への準備
が整う。ここで、本発明の中核となるソルダーレジスト
層6,22のナシ地表面61,23を形成するナシ地処
理について、各種方法を解説しておく。ナシ地処理の主
要な方法としては、水ジェットスクラブ法およびエアジ
ェットスクラブ法を含むジェットスクラブ法、液体ホー
ニング法、ワイヤブラシ法、クレンジング法、サンディ
ング法などが挙げられる。
【0039】ワイヤブラシ法は、図6(a)に示すよう
に、回転するワイヤブラシBによりソルダーレジスト層
6の表層部分を所定の範囲にわたって削り取るナシ地処
理方法である。ワイヤブラシの形状および回転速度およ
び回転軸の方向などは、加工条件に合わせて適宜選択す
ることができる。エアジェットスクラブ法は、図5
(b)に示すように、ノズルNから高速で噴出する空気
a中に混入された研摩粒子g(アルミナやシリカなど)
により、ソルダーレジスト層6の表層部分を所定の範囲
にわたって削り取るナシ地処理方法である。前述の水ジ
ェットスクラブ法は、図5(c)に示すように、ノズル
Nから高速で噴出する水wに混入された研摩粒子g(ア
ルミナやシリカなど)により、ソルダーレジスト層6の
表層部分を所定の範囲にわたって削り取るナシ地処理方
法である。ジェットスクラブ法には、その他の流体(揮
発油、各種ガスなど)と各種研摩粒子の組み合わせが可
能である。
【0040】液体ホーニング法は、水の中に珪石その他
の研摩剤の微粒子(100〜500メッシュ)が30〜
50%程度混入された混層流を圧縮空気で吹きつけて、
ソルダーレジスト層6の表層部分を所定の範囲にわたっ
て削り取るナシ地処理方法である。クレンジング法は、
研摩剤の微粒子がペースト状に練られたクレンザーを用
い、回転または往復運動するスポンジ等で研摩して、ソ
ルダーレジスト層6の表層部分を所定の範囲にわたって
削り取るナシ地処理方法である。サンディング法は、や
すりを用いてソルダーレジスト層6の表層部分を削り取
るナシ地処理方法である。
【0041】要は、ソルダーレジスト層6の表層部分が
薄く削り取られ、ナシ地が形成されるのであれば、いか
なるナシ地処理方法を用いてもよく、生産性やコストお
よび既存の設備などの面から最も適当な方法を選択する
ことができる。なお、前述のナシ地処理は、ソルダーレ
ジスト樹脂6の硬化後でベアチップ1の装着前であれ
ば、いつ施されても良い。したがって、例えば、前述の
ニッケル金めっき後や、部品記号マーク(図略)のプリ
ント基板37への印刷後、あるいはチップコート樹脂5
のプリント基板37上の範囲を規制する枠(図略)の印
刷またはダム(図略)の形成後に、ナシ地処理が行われ
ても良い。
【0042】次に、ベアチップ1を基板37に直接実装
するCOB実装工程について、図7(a)〜(f)を参
照して説明する。このCOB実装工程は、図7(a)に
示す手順に従って行われている。前述のソルダーレジス
ト層6,22の形成工程によって製造されたプリント基
板37には、図7(b)に示すように、ソルダーレジス
ト層6,22の表面にナシ地表面61,23が形成され
ている。ダイマウント剤塗布工程S1では、チップ基台
2を形成しているソルダーレジスト層22のナシ地表面
23の上に、ディスペンサーDによってダイマウント剤
12が塗布される。ダイマウント剤12はエポキシ樹脂
であって、ベアチップ1の放熱を良くするために、銀の
粉末からなる銀フィラーが混入されている。
【0043】チップマウント工程S2では、図7(c)
に示すように、前述のダイマウント剤12がナシ地表面
23に塗布されてすぐ、その上にベアチップ1が載せら
れ、所定の押圧力でチップ基台2に押しつけられる。次
の硬化工程S3では、所定の温度に昇温されてダイマウ
ント剤12が硬化し、ベアチップ1はチップ基台2に接
着されてマウンティング(取り付け)が完了する。
【0044】ワイヤボンディング工程S4では、図7
(d)に示すように、細い金線からなる数十本のワイヤ
4が超音波併用熱圧着ボールボンディングにより接合さ
れ、ベアチップ1の端子(図略)と配線7との接続が行
われる。ワイヤ4の一端は、配線7の接続部71に形成
されたニッケル金めっき層に接合される。チップコート
樹脂塗布工程S5では、図7(e)に示すように、ディ
スペンサーD’によりエポキシ樹脂からなるチップコー
ト樹脂5がベアチップ1およびその周囲に供給される。
チップコート樹脂5は、ベアチップ1、ワイヤ4を内包
して封止し、接続部71およびソルダーレジスト層6の
ナシ地表面61の大半部分を覆って密封する。この状態
で、硬化工程S6では、所定の温度(150°C程度)
に昇温されてチップコート樹脂5は硬化し、強固な絶縁
樹脂内にベアチップ1およびその周辺構造を密封する。
その際、チップコート樹脂5の外周縁51はソルダーレ
ジスト層6のナシ地表面61上に留まっており、平滑な
表面60にはかかっていない。
【0045】以上の工程をもってCOB実装工程は完了
し、本実施例のプリント基板上へのベアチップ実装構造
が製造される。 (実施例1の作用効果)以上詳述したように、本実施例
では、ソルダーレジスト層6,23の表層部分が研削さ
れてナシ地表面61が形成されている。したがって、ナ
シ地の凹凸によるアンカー効果とシリコーン成分の多い
表層部分の削除との両方の作用が相まって、接着力が格
段に向上している。
【0046】すなわち、再び図2に示すように、ソルダ
ーレジスト層6のチップコート樹脂5に覆われた部分の
全ての表面にわたって、ナシ地表面61が形成されてい
る。ソルダーレジスト層6のナシ地表面61は、ジェッ
トスクラブによりシリコーン成分の多い表層部分が研削
除去されて形成されているので、表面の凹凸によるアン
カー効果以上の接着力の向上が達成されている。なお、
ナシ地表面61の凹凸は、チップコート樹脂5との接着
面の全てにわたって、JIS規格の10点平均粗さで
0.2μm以上に達しており、接着力の向上には十分な
効果がある。
【0047】また、チップコート樹脂5の外周縁51
は、全周にわたってソルダーレジスト層6のナシ地表面
61上にある。したがって、チップコート樹脂5の外縁
部は、全てナシ地表面61上にあるので、外縁部からの
剥離は極めて起こりにくくなっている。通常、剥離は外
縁部から起こって内部方向へ進行してゆくことが多いの
で、外縁部の接着力強化による剥離防止効果は大きい。
【0048】こうして、チップコート樹脂5のソルダー
レジスト層6からの剥離は、ナシ地表面61の接着力強
化作用により、有効に防止される。その結果、本実施例
のプリント基板上へのベアチップ実装構造では、チップ
コート樹脂5の剥離による不具合の可能性が激減し、信
頼性は大幅に向上するという効果が得られる。同様に、
チップ基台2を形成しているソルダーレジスト層22の
ナシ地表面23に、ベアチップ1を接着するダイマウン
ト剤12が接着している。ナシ地表面23では、凹凸に
よるアンカー効果で接着力が高まるばかりではなく、ソ
ルダーレジスト層22の平滑な表面に形成されるシリコ
ーン成分の多い表層部分が削除されているので、より接
着力が高まっている。
【0049】それゆえ、ベアチップ1のチップマウント
部分での剥離もまた防止され、信頼性がいっそう高まる
という効果がある。ここで、前述の接着力の向上は、他
の平滑な表面での接着力に比べ、剪断強度にして数倍に
も達することが実験的に確認されている。すなわち、ベ
アチップ1が無い点以外は実施例1と同様に構成された
試験用COB基板と、ナシ地加工がなされていない従来
技術による試験用COB基板とに対し、温度湿度加速試
験により剪断強度の経時変化が計測された。ここで、剪
断強度とは、チップコート樹脂5と基板37との間で剥
離が生じた破壊強度を指しており、加速試験は、気温1
21°C、湿度100%の空気中で行われた。
【0050】その結果、図8に示すように、チップコー
ト樹脂5の基板37上の接着面積約100mm2 で発揮
される剪断強度には、本実施例によるものと従来技術に
よるものとの間に、数倍の差がついている。例えば、経
過時間(試験時間)100時間では、ナシ地処理のある
サンプルの剪断強度は100kg程度であるのに対し、
ナシ地処理のない従来技術サンプルの剪断強度はわずか
20〜30kg程度でしかない。
【0051】さらに、500時間近くまで試験を続け、
剪断破壊がプリント基板とチップコート樹脂の間の何処
で起きるかを調査した。その結果、本実施例と同様のナ
シ地処理のされたサンプルでは、チップコート樹脂5と
ソルダーレジスト層6との間では剪断破壊がほとんど起
きず、先に他の部分が耐えきれなくなって破壊してしま
っていた。逆に、従来技術によるナシ地処理のないサン
プルでは、100%がチップコート樹脂5とソルダーレ
ジスト層6との間での剪断破壊が先ず起こって、容易に
剪断破壊してしまった。
【0052】また、顕微鏡による、ソルダーレジスト層
6の平滑表面60とナシ地表面61との比較観察も行わ
れた。すると、前者にはまばらに孔が見られるだけでほ
とんどつるつるであるのに対し、後者ではクレータ状の
孔が多数観測されるほか、細かい凹凸が密に表面を覆っ
ていることが明らかになった。この顕微鏡観測結果から
も、ナシ地表面61の凹凸によるアンカー効果が得られ
ていることが裏付けられている。
【0053】以上のように、本実施例のプリント基板上
へのベアチップ実装構造では、チップコート樹脂5とソ
ルダーレジスト層6のナシ地表面61との間で、剥離は
極めて起こりにくくなっている。したがって、従来技術
では最も剥離に弱かったこの部分が剥離しなくなるの
で、剥離に伴う不具合が防止され、プリント基板上への
ベアチップ実装構造の信頼性は大きく向上するという効
果が得られる。
【0054】また、剥離部分からの水分の侵入も防止さ
れるので、耐湿性の改善という効果がある。同様に、振
動や加速度、高温などに対する耐環境性も向上するとい
う効果が生じる。 〔実施例2〕 (実施例2の構成)本発明の実施例2としてのプリント
基板上へのベアチップ実装構造は、図9に断面の構造を
模式的に示すように、フリップチップ素子であるベアチ
ップ1’のバンプ10による融着接合構造を取ってい
る。
【0055】すなわち、本実施例の実装構造は、大きく
分けて、基板3とその表面の配線7とからなるプリント
基板37と、配線7の接続部71にバンプ10を介して
導通しているフリップチップ型のベアチップ1’とから
なる。プリント基板37の表面には、接続部71を除い
て、シリコーン入りのエポキシ樹脂からなるソルダーレ
ジスト層6,22’が形成されている。ソルダーレジス
ト層6に覆われていない配線7の接続部71の表面に
は、薄いはんだコート70が形成されていて、はんだコ
ート70にはんだ製のバンプ10が溶融接合している。
(はんだコート70は必須ではない。) ベアチップ1’は、複数のバンプ10により配線7に接
合されているとともに、チップコート樹脂としてのエポ
キシ樹脂5’に下半部を覆われて、プリント基板37の
表面に装着されている。エポキシ樹脂5’は、ベアチッ
プ1’の下半部と、プリント基板37の表面に形成され
たソルダーレジスト層6,22’の表面23’,61と
の間に密に充填されており、両者を互いに接着してい
る。したがって、ベアチップ1’の全ての端子部分(図
略)、全バンプ10および導通部71のはんだコート7
0は、エポキシ樹脂5’に密封されていて、短絡の防止
および水分侵入の防止など外部環境からの保護もされて
いる。
【0056】ここで、ソルダーレジスト層6,22’の
エポキシ樹脂5’に覆われている表面61,23’のう
ち、チップコート樹脂としてのエポキシ樹脂5’の外縁
部に覆われている部分61はナシ地である。すなわち、
エポキシ樹脂5’の外縁部はソルダーレジスト層6のナ
シ地表面61に接合しており、この部分からの剥離の発
生が防止されている。ナシ地表面61は、ソルダーレジ
スト層6の表層部分が研削除去されて形成されているの
で、周辺の平滑表面60からわずかに落ち込んでいる。
ナシ地表面61の表面粗さは、JIS規格の10点平均
粗さで0.2μm以上であり、その表面には細かい凹凸
が密に形成されているので、エポキシ樹脂5’との接着
強度は十分に高い。
【0057】(実施例2の製造方法)本実施例のプリン
ト基板上へのベアチップ実装構造は、実施例1と同様
に、大きく分けて、プリント基板上へのソルダーレジス
ト層形成工程(ナシ地処理工程を含む)と、フリップチ
ップ型ベアチップ1’のCOB実装工程とからなる。ま
ず、ソルダーレジスト層形成工程では、プリント基板3
7の表面にシリコーン入りのエポキシ樹脂が塗布され、
固化・パターニングされて、接続部71を除いてソルダ
ーレジスト層6,22’が形成される。ソルダーレジス
ト層6,22’のうち、後の工程でチップコート樹脂と
してのエポキシ樹脂5’が塗布される部分の外縁部は、
前述のワイヤブラシ法により研削されて、ナシ地表面6
1が形成される。ナシ地表面61は、エポキシ樹脂5’
の塗布範囲よりも少し広めの範囲に形成されており、エ
ポキシ樹脂5’が所定の許容範囲で拡がっても、その外
縁部が平滑な表面60にかかることがないように配慮さ
れている。
【0058】ここで、ソルダーレジスト層22’の表面
23’にもナシ地が形成されていてもよい。表面23’
もナシ地であれば、ベアチップ1’の下面と接着するエ
ポキシ樹脂5’との接着強度が高まり、この部分からの
剥離は起こりにくくなって、信頼性の向上に寄与する。
しかし、剥離が初めに起こる部分は、通常接着面の外縁
部からであり、接着面の中央部から起こることは稀であ
るから、本実施例では接着面の外縁部にあたるナシ地表
面61のみをナシ地とした。これだけでも十分な剥離防
止効果が上がり、かつ、表面23’のナシ地加工が省略
される分、工数が低減されてコストダウンになる。
【0059】次に、COB実装工程が、図10(a)に
示す手順で行われ、フリップチップ型ベアチップ1’
が、前述の工程を終えてソルダーレジスト層6,22’
がコーティングされたプリント基板37に実装される。
すなわち、ステップS1’では、図10(b)に示すよ
うに、表面にソルダーレジスト層6,22’が形成され
ているプリント基板37が用意される。ここで配線7の
接続部71の表面には、はんだコート70が形成されて
いる。接続部71のすぐ外側にあたる部分のソルダーレ
ジスト層6には、ナシ地表面61が形成されており、そ
の外周には平滑な表面60が広がっている。
【0060】チップマウント工程S2’では、図10
(c)に示すように、フリップチップ型のベアチップ
1’が所定の位置に保持される。その際、ベアチップ
1’の下面に形成されている数十個のはんだバンプ10
は、配線7の接続部71の表面に形成されたはんだコー
ト70に当接する。はんだリフロー洗浄工程S3’で
は、230°C程度まで昇温され、図10(d)に示す
ように、はんだバンプ10がはんだコート70と融着し
て、配線7との導通が確保される。そして、はんだの溶
融接合を助けるために塗布されていたフラックス(図
略)が揮発油または洗浄液などで洗浄されて、清浄な表
面がベアチップ1’、ソルダーレジスト層6,22’お
よびバンプ10に形成される。
【0061】樹脂注入工程S4’では、図10(e)に
示すように、ディスペンサーD”からチップコート樹脂
としてのエポキシ樹脂5’が、ベアチップ1’の下半部
とソルダーレジスト層6,22’に覆われたプリント基
板37との間に注入される。注入されたエポキシ樹脂
5’は、ベアチップ1’とプリント基板37との間に毛
管現象によって吸い込まれ、密に充填されるとともに、
バンプ10およびはんだコート70などの電気接合部を
も内包して密封する。
【0062】そして、硬化工程では150°C程度の温
度に保たれてエポキシ樹脂5’は硬化し、COB実装工
程は完了する。その際、エポキシ樹脂5’の外縁部は、
ソルダーレジスト層6の平滑な表面60にはかからず、
ナシ地表面61を覆っている状態で、硬化する。
【0063】(実施例2の作用効果)以上詳述したよう
に、本実施例のプリント基板上へのベアチップ実装構造
では、フリップチップ型のベアチップに対しても本発明
の適用が可能で、実施例1と同様の効果が得られる。す
なわち、チップコート樹脂としてのエポキシ樹脂5’の
外縁部からの剥離の発生が、ワイヤブラシ法によるソル
ダーレジスト層6の表層部分の切削除去によるナシ地表
面61の形成により、有効に防止されている。それゆ
え、剥離に起因する不具合の発生は防止されているの
で、プリント基板上へのベアチップ実装構造の信頼性は
格段に向上している。また、同様の理由で、振動、加速
度、高温などに対する耐環境性も大幅に向上している。
【0064】さらに、バンプ10外周のソルダーレジス
ト層6に対するナシ地加工のみで十分な剥離防止効果が
得られており、ソルダーレジスト層22’にはナシ地加
工が省略されている。したがって、実施例1に比べて工
数低減によるコストダウンの効果もある。 〔実施例3〕本発明のベアチップの前記プリント基板へ
の実装構造は、実施例1のワイヤボンディング素子1の
ワイヤボンディング構造や、実施例2のフリップチップ
素子1’のバンプ10による融着接合構造以外の、他の
ベアチップ実装構造に対しても適用可能である。
【0065】実施例3としてのプリント基板上へのベア
チップ実装構造は、ビームリード素子のビームリードの
熱圧着接合によるプリント基板上へのベアチップ実装構
造である。すなわち、図11に示すように、複数のビー
ムリード8が接続されているベアチップ1”が、各ビー
ムリード8を、それぞれプリント基板37の配線7の接
続部71の表面に熱圧着されている。配線7の接続部7
1の周囲には、プリント基板37の表面にソルダーレジ
スト層6が形成されており、接続部71の周辺だけには
ナシ地表面61が形成され、さらにその周囲は平滑表面
60に覆われている。
【0066】ベアチップ1”の側面および下面は、チッ
プコート樹脂として注入されたエポキシ樹脂5’によっ
て覆われ、プリント基板37に接着されている。また、
ビームリード8および配線7の接続部71も、エポキシ
樹脂5’に覆われて封止されている。エポキシ樹脂5’
の外縁部は、ソルダーレジスト層6のナシ地表面61に
かかっており、この外縁部からエポキシ樹脂5’の剥離
が始まることは防止されている。
【0067】したがって、本実施例においても、チップ
コート樹脂としてのエポキシ樹脂5’の剥離による不具
合は防止され、前述の実施例1および実施例2と同様
に、信頼性および耐環境性が向上するという効果が得ら
れる。 〔実施例4〕実施例4としてのプリント基板上へのベア
チップ実装構造は、テープキャリヤ方式と呼ばれる製造
方法で作られたものである。
【0068】すなわち、本実施例では、図12に示すよ
うに、ベアチップ1’は直接基板3に接着されている。
ベアチップ1’の複数の端子(図略)には、それぞれ金
のバンプ10’が溶着しており、各バンプ10’にはそ
れぞれフィンガ9の一端91が接続されている。フィン
ガ9は、錫めっきが施された銅箔の短冊状の小片であ
り、バンプ10’とは金錫共晶ボンディングにより接合
されている。
【0069】フィンガ9の他端92は、配線7の表面に
プリコートされているはんだ層(はんだコート)72
に、はんだ付けされている。フィンガ9が接続されてい
る配線7の接続部71の周囲には、プリント基板37の
表面にソルダーレジスト層6が形成されいる。ソルダー
レジスト層6の表面は、接続部71の周辺だけはナシ地
表面61で形成され、さらにその周囲は平滑表面60で
形成されている。
【0070】ベアチップ1’の側面および上面は、チッ
プコート樹脂5によって覆われている。また、バンプ1
0’、フィンガ9および配線7の接続部71も、チップ
コート樹脂5に覆われて封止されている。チップコート
樹脂5の外縁部は、ソルダーレジスト層6のナシ地表面
61にかかっており、この外縁部からチップコート樹脂
5の剥離が始まることは防止されている。
【0071】したがって、本実施例においても、チップ
コート樹脂5の剥離による不具合は防止され、前述の各
実施例と同様に、信頼性および耐環境性が向上するとい
う効果が得られる。 〔各種変形態様〕以上の各実施例では、理解が容易であ
るように、COB基板を例に取り上げて本発明の実施の
態様が説明されている。しかし、本発明は、ソルダーレ
ジスト層とチップコート樹脂とを使用するあらゆる種類
のプリント基板上へのベアチップ実装構造に適用されう
る。
【0072】すなわち、前述の各実施例は、マザーボー
ドを形成するプリント基板、またはベアチップの他に少
なくとも一つの回路要素を実装しているサブボードを形
成するプリント基板としているCOB基板である。しか
し、同様の技術をパッケージを形成するプリント基板な
どに対して適用することも可能である。
【図面の簡単な説明】
【図1】 実施例1のプリント基板へのベアチップ実装
構造の平面略図
【図2】 実施例1のベアチップ実装構造の構成を示す
断面図(図1中のII−II断面図)
【図3】 チップコート樹脂の剥離不具合を説明する組
図 (a)正常な状態のベアチップ実装構造を示す断面図 (b)剥離状態のベアチップ実装構造を示す断面図
【図4】 チップコート樹脂の剥離に関する推定メカニ
ズムを示す組図 (a)正常な状態を示す断面図 (b)剥離状態を示す断面図
【図5】 実施例1のソルダーレジスト層の形成工程を
示す組図 (a)プリント基板の構成を示す断面図 (b)ソルダーレジスト塗布パターニング工程を示す断
面図 (c)ナシ地処理工程を示す断面図 (d)めっき処理工程を示す断面図
【図6】 ナシ地処理の各種加工方法を示す組図 (a)ワイヤブラシ加工方法を示す断面図 (b)エアジェットスクラブ加工方法を示す断面図 (c)水ジェットスクラブ加工方法を示す断面図
【図7】 実施例1のCOB実装工程を示す組図 (a)COB実装工程の構成と順番を示すフローチャー
ト (b)ダイマウント剤塗布工程を示す断面図 (c)チップマウント工程を示す断面図 (d)ワイヤボンディング工程を示す断面図 (e)チップコート樹脂塗布工程を示す断面図 (f)チップコート樹脂硬化工程を示す断面図
【図8】 ソルダーレジスト層表面のナシ地処理による
効果を示すグラフ
【図9】 実施例2のベアチップ実装構造の構成を示す
断面図
【図10】実施例2のCOB実装工程を示す組図 (a)COB実装工程の構成と順番を示すフローチャー
ト (b)COB実装工程に供する基板の構成を示す断面図 (c)チップマウント工程を示す断面図 (d)はんだリフロー洗浄工程を示す断面図 (e)チップコート樹脂注入工程を示す断面図 (f)チップコート樹脂硬化工程を示す断面図
【図11】実施例3のベアチップ実装構造の構成を示す
断面図
【図12】実施例4のベアチップ実装構造の構成を示す
断面図
【符号の説明】 1:ベアチップ(ワイヤボンディング) 1’:ベアチップ(フリップチップ) 1”:ベアチッ
プ(ビームリード) 10:バンプ(はんだ) 10’:バンプ(金)
12:ダイマウント剤 2:チップ基台 21:配線 22:ソルダーレジ
スト層 23:ナシ地表面 23’:平滑な表面 3:基板(不導体) 4:ワイヤ(金の細線) 5:チップコート樹脂(エポキシ樹脂) 51:外周
縁 6:ソルダーレジスト層(シリコーン入りエポキシ樹
脂) 60:平滑な表面 61:ナシ地表面 7:配線 71:接続部 72:はんだコート 8:ビームリード 9:フィンガ
フロントページの続き (72)発明者 長坂 崇 愛知県刈谷市昭和町1丁目1番地 日本電 装株式会社内

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】絶縁体からなる基板と該基板の表面に形成
    されている良導体からなる配線とを有するプリント基板
    と、 該プリント基板の表面の少なくとも一部を覆うソルダー
    レジスト層と、 該プリント基板の表面に装着された半導体素子のベアチ
    ップと、 該ベアチップの少なくとも一部と該ベアチップの周囲の
    該ソルダーレジスト層の一部とを覆って密封しているチ
    ップコート樹脂と、 を有するプリント基板上へのベアチップ実装構造におい
    て、 前記ソルダーレジスト層の前記チップコート樹脂に覆わ
    れている表面の少なくとも一部は、ナシ地であることを
    特徴とするプリント基板上へのベアチップ実装構造。
  2. 【請求項2】前記ソルダーレジスト層の前記チップコー
    ト樹脂の外縁部に覆われている表面の全ては、ナシ地で
    ある請求項1記載のプリント基板上へのベアチップ実装
    構造。
  3. 【請求項3】前記ソルダーレジスト層の前記チップコー
    ト樹脂に覆われている表面の全ては、ナシ地である請求
    項1または請求項2記載のプリント基板上へのベアチッ
    プ実装構造。
  4. 【請求項4】前記ソルダーレジスト層のナシ地である部
    分の表面粗さは、JIS規格の10点平均粗さで0.2
    μm以上である請求項1〜3のうちいずれかに記載のプ
    リント基板上へのベアチップ実装構造。
  5. 【請求項5】前記ナシ地は、水ジェットスクラブ法およ
    びエアジェットスクラブ法を含むジェットスクラブ法、
    液体ホーニング法、ワイヤブラシ法、クレンジング法、
    サンディング法のうち、いずれかの加工方法で形成され
    ている請求項1〜4のうちいずれかに記載のプリント基
    板上へのベアチップ実装構造。
  6. 【請求項6】前記ナシ地である部分の表面は、前記ソル
    ダーレジスト層の表面の一部が研削除去されて形成され
    ている請求項1〜5のうちいずれかに記載のプリント基
    板上へのベアチップ実装構造。
  7. 【請求項7】前記ベアチップの前記プリント基板への実
    装構造は、ワイヤで前記ベアチップの電極と前記プリン
    ト基板上の配線とを接続しているワイヤボンディング構
    造、フリップチップ素子のバンプによる融着接合構造、
    およびビームリード素子のビームリードによる熱圧着接
    合構造のうち、いずれかである請求項1〜6のうちいず
    れかに記載のプリント基板上へのベアチップ実装構造。
JP7205796A 1995-08-11 1995-08-11 プリント基板上へのベアチップ実装構造 Pending JPH0955579A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7205796A JPH0955579A (ja) 1995-08-11 1995-08-11 プリント基板上へのベアチップ実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7205796A JPH0955579A (ja) 1995-08-11 1995-08-11 プリント基板上へのベアチップ実装構造

Publications (1)

Publication Number Publication Date
JPH0955579A true JPH0955579A (ja) 1997-02-25

Family

ID=16512835

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7205796A Pending JPH0955579A (ja) 1995-08-11 1995-08-11 プリント基板上へのベアチップ実装構造

Country Status (1)

Country Link
JP (1) JPH0955579A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000013006A (ja) * 1998-06-19 2000-01-14 Fujitsu Ten Ltd プリント配線板の防湿方法およびフラックス残渣を残りやすくしたプリント配線板
JP2000243871A (ja) * 1999-02-19 2000-09-08 Towa Corp 回路基板
WO2009150820A1 (ja) * 2008-06-11 2009-12-17 パナソニック株式会社 半導体装置とその製造方法
US8063313B2 (en) 2008-01-15 2011-11-22 Samsung Electronics Co., Ltd. Printed circuit board and semiconductor package including the same
KR101311707B1 (ko) * 2013-03-26 2013-09-25 주식회사 심텍 다이스택 패키지 및 제조 방법
US20160001942A1 (en) * 2014-07-02 2016-01-07 Seiko Epson Corporation Lid, gas cell, sealing method for gas cell, manufacturing method for lid, and lid array substrate
JP2019092601A (ja) * 2017-11-17 2019-06-20 ソニー・オリンパスメディカルソリューションズ株式会社 医療用回路基板及び医療機器
US12412875B2 (en) 2021-10-08 2025-09-09 Samsung Electronics Co., Ltd. Semiconductor package

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000013006A (ja) * 1998-06-19 2000-01-14 Fujitsu Ten Ltd プリント配線板の防湿方法およびフラックス残渣を残りやすくしたプリント配線板
JP2000243871A (ja) * 1999-02-19 2000-09-08 Towa Corp 回路基板
US8063313B2 (en) 2008-01-15 2011-11-22 Samsung Electronics Co., Ltd. Printed circuit board and semiconductor package including the same
WO2009150820A1 (ja) * 2008-06-11 2009-12-17 パナソニック株式会社 半導体装置とその製造方法
KR101311707B1 (ko) * 2013-03-26 2013-09-25 주식회사 심텍 다이스택 패키지 및 제조 방법
US20160001942A1 (en) * 2014-07-02 2016-01-07 Seiko Epson Corporation Lid, gas cell, sealing method for gas cell, manufacturing method for lid, and lid array substrate
JP2019092601A (ja) * 2017-11-17 2019-06-20 ソニー・オリンパスメディカルソリューションズ株式会社 医療用回路基板及び医療機器
US12412875B2 (en) 2021-10-08 2025-09-09 Samsung Electronics Co., Ltd. Semiconductor package

Similar Documents

Publication Publication Date Title
CN100423258C (zh) 半导体器件及其制造方法
KR100272399B1 (ko) 전자부품의 제조방법 및 이에 의해 제조된 전자부품
US20050167831A1 (en) Semiconductor device and method of fabricating the same
WO2007018237A1 (ja) 半導体装置及びその製造方法
JP2002118209A (ja) 半導体装置の実装方法及び実装構造体
WO2001086716A1 (en) Semiconductor device mounting circuit board, method of producing the same, and method of producing mounting structure using the same
KR101530528B1 (ko) 땜납 전사기재의 제조방법, 땜납 프리코트 방법 및 땜납 전사기재
CN113939900B (zh) 配线基板的制造方法
JPH05136313A (ja) セラミツク基板上の保護被覆
JP3608536B2 (ja) 電子部品実装方法
JP2000349194A (ja) 半導体装置の製造方法および半導体装置
JP4151136B2 (ja) 基板および半導体装置とその製造方法
JPH0955579A (ja) プリント基板上へのベアチップ実装構造
JPH053183A (ja) 半導体装置及びその製造方法
JP2001144123A (ja) 半導体装置の製造方法および半導体装置
JP3892359B2 (ja) 半導体チップの実装方法
JP2000269269A (ja) 半導体実装用基板と半導体装置および半導体装置の製造方法
JP2003086620A (ja) 突起電極を有する半導体装置及びその製造方法
JP4100213B2 (ja) 電子部品実装用の基板および電子部品実装方法
JP7423907B2 (ja) 配線基板の製造方法
JP3811248B2 (ja) 半導体素子の基板への接合方法及び実装方法
US6415973B1 (en) Method of application of copper solution in flip-chip, COB, and micrometal bonding
JPH05235531A (ja) 電子部品実装方法および実装装置
JP3362007B2 (ja) 半導体装置、その製造方法及びテープキャリア
JP3726782B2 (ja) 電子装置の実装方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050203

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050701