JPH0955718A

JPH0955718A - データ通信装置

Info

Publication number: JPH0955718A
Application number: JP20894695A
Authority: JP
Inventors: Yoshiyuki Uejima; 良之上島
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1995-08-17
Filing date: 1995-08-17
Publication date: 1997-02-25

Abstract

(57)【要約】【課題】通信状態がよければパケットのデータ長を長
くして通信速度を向上させ、通信状態が悪ければパケッ
トのデータ長を短くしてエラー状態からの回復を早くす
る。【解決手段】ＲＡＭ１６には送信すべきデータ及び受
信したデータが蓄積される。ＲＡＭ１６内の送信データ
は送信データ長カウンタ１に通信状態に応じて書込まれ
た送信データ長にしたがってバッファ管理回路２で管理
される。バッファ管理回路２が管理しているＲＡＭ１６
内の送信データはＤＭＡ１４によってデータバス１００
を介して送信ＦＩＦＯ３に転送され、パラレルシリアル
変換回路５とセレクタ１１とを介して受信側に送信され
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はデータ通信装置に関
し、特に送信側と受信側との間で予め設定された通信手
順（通信プロトコル）にしたがってパケットデータの送
受信を行うデータ通信装置に関する。

【０００２】

【従来の技術】従来、この種のデータ通信装置において
は、例えば端末のコンピュータがホストのコンピュータ
からデータをダウンロードする場合等、コンピュータ間
でデータを送受信する時に用いられる。

【０００３】この場合、コンピュータはデータを数百か
ら数千バイト程度の大きさに分割し、分割したデータに
ヘッダやエラーチェック用の情報を付加してフレームを
構成してパケット化している。このパケット化したデー
タをコンピュータ相互間で取り決めた通信プロトコルに
したがって送受信している。

【０００４】通信プロトコルとしては、すでに幾つか決
められたものがある。例えば、図１３〜図１５に示すよ
うに、送信側がパケットデータを送信した後に、そのパ
ケットデータの正常受信または異常受信を示す受信側か
らの応答を待って次のパケットデータの送信または同じ
パケットデータの再送を行うものがある。この種の通信
プロトコルとしては、例えば、ＸＭＯＤＥＭやＹＭＯＤ
ＥＭがある。

【０００５】以下、図１３〜図１５を用いてその通信プ
ロトコルについて説明する。まず、送信側では、図１３
に示すように、パケットデータの送信処理を実行する
と（図１３ステップＳ６１）、そのパケットデータの
送信処理に対する受信側からの応答の待ち状態となる
（図１３ステップＳ６２）。

【０００６】送信側では受信側からの応答パケットを受
信すると、その応答パケットの受信処理を行い（図１３
ステップＳ６３）、その応答パケットがＡＣＫ（Ａｃｋ
ｎｏｗｌｅｄｇｅ）（肯定応答）パケットか、あるいは
ＮＡＣＫ（ＮｅｇａｔｉｖｅＡｃｋｎｏｗｌｅｄｇｅ）
（否定応答）パケットかを判断する（図１３ステップＳ
６４）。

【０００７】送信側では例えばパケットデータを送信
した時に受信側からＮＡＣＫパケットを受信すると、ス
テップＳ６１に戻って同じパケットデータの再送を行
う。また、送信側では受信側からＡＣＫパケットを受信
すると、全てのパケットデータが送信完了したかを判定
する（図１３ステップＳ６５）。

【０００８】送信側は全てのパケットデータが送信完了
したと判定すると処理を終了し、送信完了していないと
判定すると次の送信パケットデータの処理を実行する
（図１３ステップＳ６６）。

【０００９】一方、受信側では、図１４に示すように、
送信側からパケットデータ，が送信されてくると、
そのパケットデータ，の受信処理を行い（図１４ス
テップＳ７１）、受信したパケットデータ，を解析
してデータ長の確認やチェックサムまたはＣＲＣ（Ｃｙ
ｃｌｉｃＲｅｄｕｎｄａｎｃｙＣｈｅｃｋｃｏｄ
ｅ）等によるエラーチェックを行って受信パケットがエ
ラーか否かを判定する（図１４ステップＳ７２）。

【００１０】受信側は受信パケットにエラーがないと判
定すると、正しくデータを受信することができたという
ことを送信側に伝えるためにＡＣＫパケットを送信する
（図１４ステップＳ７３）。また、受信側は受信パケッ
トにエラーがあると判定すると、正しくデータを受信す
ることができなかったということを送信側に伝えるため
にＮＡＣＫパケットを送信する（図１４ステップＳ７
４）。上記の処理動作のシーケンスは図１５に示す通り
である。

【００１１】この場合、送信側では受信側からのＮＡＣ
Ｋパケットを受信するか、あるいはＡＣＫもＮＡＣＫも
受信できなかった場合に前回送信したパケットデータ
とおなじパケットデータを再送する。また、これらの
通信プロトコルではパケットデータの長さが固定となっ
ている。

【００１２】上記の通信プロトコル以外に、送信側が受
信側からの応答を待たずにパケットデータを順次送信
し、受信側で異常が検出された時にその異常を示す応答
を、予め設定された数だけ正常受信した時にその正常受
信を示す応答を夫々受信側から送信側に返送するものも
ある。この種の通信プロトコルとしては、例えば、ＺＭ
ＯＤＥＭやＢ−Ｐｌｕｓ、及びＱｕｉｃｋ−ＶＡＮ等が
ある。

【００１３】以下、図１６〜図１８を用いてその通信プ
ロトコルについて説明する。まず、送信側では、図１６
に示すように、パケットデータの送信か受信かを判断し
（図１６ステップＳ８１）、パケットデータの送信と判
断すると、パケットデータの送信処理を全てのパケット
データの送信が完了するまで実行する（図１６ステップ
Ｓ８１〜Ｓ８４）。すなわち、送信側では受信側からの
ＡＣＫの返送を待たずに、パケットデータ〜を次々
に送信するようになっている。

【００１４】送信側はパケットデータの受信と判断する
と、パケットデータの受信処理を行い（図１６ステップ
Ｓ８５）、受信側からの応答パケットがＡＣＫパケット
かあるいはＮＡＣＫパケットかを判断する（図１６ステ
ップＳ８６）。

【００１５】送信側では受信側からの応答パケットがＡ
ＣＫパケットであると判断するとパケットデータの送信
処理をそのまま続行し、応答パケットがＮＡＣＫパケッ
トであると判断するとそのＮＡＣＫパケットに付加され
たパケット番号のパケットデータを再送する（図１６
ステップＳ８７）。

【００１６】送信側では受信側からＮＡＣＫパケットま
たはＡＣＫパケットの返送を受信した時、既に幾つかの
パケットデータの送信が終了しているので、ＮＡＣＫに
対応するパケットデータ以降の送信も完了しているこ
とになる。しかしながら、送信側がパケットデータ〜
を送信する時にパケットデータ〜各々にパケット
番号を付加して送信しているので、受信側ではどのパケ
ットデータでエラーが発生したのかをパケット番号で通
知すれば、送信側がそのパケット番号のパケットデータ
だけを再送することが可能となる。

【００１７】一方、受信側では、図１７に示すように、
送信側からパケットデータ〜が送信されてくると、
そのパケットデータ〜の受信処理を行い（図１７ス
テップＳ９１）、受信したパケットデータを解析してデ
ータ長の確認やチェックサムまたはＣＲＣ等によるエラ
ーチェックを行って受信パケットがエラーか否かを判定
する（図１７ステップＳ９２）。

【００１８】受信側は受信パケットにエラーがないと判
定すると、正しくデータを受信することができた回数が
予め設定されたＮ回（Ｎは正の整数）となったか否かを
判定する（図１７ステップＳ９３）。受信側は正しくデ
ータを受信することができた回数がＮ回になると、正し
くデータを受信したことを送信側に伝えるためにＡＣＫ
パケットを送信する（図１７ステップＳ９４）。

【００１９】また、受信側は受信パケットにエラーがあ
ると判定すると、正しくデータを受信できなかったこと
を送信側に伝えるためにＮＡＣＫパケットを送信する
（図１７ステップＳ９５）。上記の処理動作のシーケン
スは図１８に示す通りである。

【００２０】図１２は従来のデータ通信装置の構成例を
示すブロック図である。図において、従来のデータ通信
装置はＣＰＵ５１によって制御され、ＣＰＵ（中央処理
装置）５１を動作させるためのプログラムはＲＯＭ（リ
ードオンリメモリ）５３に格納されている。

【００２１】ＲＡＭ（ランダムアクセスメモリ）５４に
は送信すべきデータ及び受信したデータが蓄積される。
ＲＡＭ５４内の送信データはＤＭＡ（ダイレクトメモリ
アクセス）５２によってデータバス３００を介して送信
ＦＩＦＯ（ファーストイン・ファーストアウト）４１に
転送される。この場合、ＲＡＭ５４内の送信データはＤ
ＭＡ５２を用いることなく、ＣＰＵ５１がＲＡＭ５４か
ら読出して送信ＦＩＦＯ４１に書込む方法も可能であ
る。

【００２２】まず、送信時には送信ＦＩＦＯ４１に書込
まれた送信データがパラレルシリアル変換回路（Ｐｔ
ｏＳ）４３によってパラレル形式のデータからシリア
ル形式のデータに変換される。

【００２３】ＣＰＵ５１がパケットの送信開始を指示す
ると、データ部の送信に先だってパケットの先頭を示す
データ、送信相手を指定するアドレス、パケットの順番
を示す番号等を含むヘッダがヘッダ発生回路（Ｈｅａｄ
ｅｒ）４５から送信される。続いて、パラレルシリアル
変換回路４３でシリアル形式のデータに変換されたデー
タ部がセレクタ（ＳＥＬ）４９で選択されて送信され
る。

【００２４】設定されたデータ長分のデータが送信し終
わると、ＤＭＡ５２またはＣＰＵ５１はＲＡＭ５４から
送信ＦＩＦＯ４１へのデータの転送を終了する。続い
て、セレクタ４９が切替えられ、通信相手側でのデータ
エラーチェック用としてＣＲＣデータまたはチェックサ
ムデータがＣＲＣ発生回路（ＣＲＣ）４７から送信さ
れ、パケットデータの送信が終了する。

【００２５】一方、受信時には受信したデータがマルチ
プレクサ（ＭＵＸ）５０によってヘッダ部とデータ部と
エラーチェック部とに分離され、ヘッダ部はヘッダ解析
回路（Ｈｅａｄｅｒ）４６で処理され、エラーチェック
部はＣＲＣ照合回路（ＣＲＣ）４８で処理される。

【００２６】データ部に対しては送信時の処理と全く逆
の処理が行われる。つまり、データ部はシリアルパラレ
ル変換回路（ＳｔｏＰ）４４でシリアル形式のデー
タからパラレル形式のデータに変換される。

【００２７】シリアルパラレル変換回路４４でパラレル
形式のデータに変換された受信データは受信ＦＩＦＯ４
２に順次書込まれていく。受信ＦＩＦＯ４２に書込まれ
た受信データはＤＭＡ５２によって受信ＦＩＦＯ４２か
らＲＡＭ５４に転送される。この場合も、送信時と同様
に、ＣＰＵ５１が介在して受信データを受信ＦＩＦＯ４
２からＲＡＭ５４に転送させることも可能である。

【００２８】上述した如く、ＲＯＭ５３にはＣＰＵ５１
を動作させるためのプログラムが格納されており、その
プログラムにしたがって通信プロトコルが実現される。
上記の通信プロトコルの処理手順は図１３及び図１４と
図１６及び図１７とに夫々示す通りである。

【００２９】図１３及び図１４に示す通信プロトコルの
場合、送信側では送信処理によって１つのパケットを送
信すると、受信側からの応答の待ち状態となる。受信側
からの応答がなく、タイムアウトした場合にはそのパケ
ットデータの再送を行い、受信側からの応答があった場
合には受信処理によって受信側からの応答パケットを受
信する。

【００３０】送信側では受信した応答パケットを解析
し、ＡＣＫパケットかあるいはＮＡＣＫパケットかを判
断する。ＮＡＣＫパケットを受信した場合には、送信し
たパケットデータと同じパケットデータの再送を行う。
ＡＣＫパケットを受信した場合には、全てのパケットデ
ータの送信が終了したかどうかを判断し、全てのパケッ
トデータの送信が終了すれば、データ通信処理を終了す
る。全てのパケットデータの送信が終了していなけれ
ば、次のパケットデータを送信する。

【００３１】次に、受信側ではパケットデータを受信す
ると、そのパケットデータにエラーがあるかどうかを判
断し、エラーがあった場合にはＮＡＣＫパケットを送信
し、エラーがなければＡＣＫパケットを送信する。

【００３２】図１６及び図１７に示す通信プロトコルの
場合、送信側ではＣＰＵに対する割込みの発生によって
送信処理か受信処理かの判断を行う。送信側ではパケッ
トデータの送信要求が発生したならばパケットの送信処
理を行い、パケットデータの受信を検出したならばパケ
ットデータの受信処理を行う。

【００３３】送信側では受信したパケットデータの種類
が判断され、ＮＡＣＫパケットを受信したならば、その
ＮＡＣＫパケットで指示されたパケットデータを再送す
る。送信側ではＡＣＫパケットを受信したならば、次の
処理に移行する。送信処理あるいは受信処理を行うと、
送信側では全てのパケットデータの送信が完了したかど
うかを判断し、全てのパケットデータの送信が完了する
とデータ通信処理を終了し、まだ送信すべきパケットデ
ータがあれば次のパケットデータの送信処理を行う。

【００３４】受信側ではパケットデータの受信処理を行
うと、その受信したパケットデータにエラーがあるかど
うかを判断する。このとき、エラーの有無の判断にはＣ
ＲＣ照合回路からの情報やデータ長が正しいかどうか等
を考慮して行う。エラーが発生している場合にはＮＡＣ
Ｋパケットを送信する。

【００３５】また、エラーが発生していない場合には、
Ｎ回受信する毎にＡＣＫパケットを送信するようにする
と、パケットデータをＮ回受信したかどうかを判断し、
パケットデータをＮ回受信する毎にＡＣＫパケット送信
処理を行い、Ｎ回でなければ処理を終了する。

【００３６】

【発明が解決しようとする課題】一般的に、パケットデ
ータ通信では実際に送りたいパケットデータにアドレス
やパケット番号、及びエラーチェックのための情報等が
付加されるので、パケットデータ長が短かければ実際の
データに対して付加される部分のデータの割合が大きく
なってしまい、その分データ通信中にエラーが発生する
確率が高くなり、付加されたデータの分だけ通信効率が
悪くなる。逆に、パケットデータ長が長ければ、データ
通信中にエラーが発生して再送する必要が生じた場合、
再送しなければならないデータ量も大きくなる。

【００３７】上述した従来のデータ通信装置では、送信
側がパケットデータを送信した後に、そのパケットデー
タの正常受信または異常受信を示す受信側からの応答を
待って次のパケットデータの送信または同じパケットデ
ータの再送を行う通信プロトコルの場合、パケットデー
タ送信毎にＡＣＫパケットの確認を必ず必要としている
ので、全てのデータの転送完了までに時間がかかり、通
信効率が悪くなる。

【００３８】また、この通信プロトコルの場合にはパケ
ットデータ長が固定であるため、回線の状況がよくても
必ず実際のデータ以外にヘッダやＣＲＣが付加されるの
で、通信効率が悪くなる。さらに、エラーの発生確率が
悪くなり、再送時のデータ量も大きくなる等の問題があ
る。

【００３９】一方、送信側が受信側からの応答を待たず
にパケットデータを次々に送信する通信プロトコルの場
合、送信側ではＡＣＫパケットの返送で確認されたパケ
ットデータ以外は受信側に送信し終わってもバッファし
ておく必要があり、バッファ用のメモリが必要となる。

【００４０】また、送信側及び受信側ともにエラーがあ
った場合には前のデータに戻らなくてはならないので、
バッファ内のパケットデータの順番の管理が複雑にな
る。仮に、バッファの管理を軽減するために、エラーの
あったパケットデータ以降を全て再送するようにする
と、再送するデータが多くなり、通信効率が悪くなる。

【００４１】特開平４−２４３３４３号公報には、変復
調装置の復調側に設けた復調エラーベクトル出力装置か
ら出力される復調エラーベクトルの大きさを基に信号伝
播路の状態を判断し、信号伝播路の状態の判断結果に基
づいてデータパケット長決定装置によって変復調装置の
送信データのパケット長の最適化処理を行ってデータ通
信効率を向上させるパケット通信方式が開示されてい
る。

【００４２】この方式では送信データのパケット長の最
適化を行っているのであるが、自分で受信している状況
から信号伝播路の状態を判断し、自分の送信するパケッ
ト長を決定しているため、送信方向と受信方向とで信号
伝播路の状況が異なる場合には判断を誤ることがある。

【００４３】また、送信方向と受信方向とで通信するデ
ータ量が異なる場合、例えば上記のような通信プロトコ
ルを用いてデータ転送を行う場合には、データパケット
を送信する側に比べてＡＣＫパケットまたはＮＡＣＫパ
ケットを送信する側では通信するデータ量が少ない。し
たがって、このパケット通信方式では信号伝播路の状態
を判断する情報量も少ないため、適切な信号伝播路の状
態を判断することが困難である。

【００４４】また、特開平２−１２５５５１号公報に
は、複数のデータパケットを通信回線を通じて順次受信
側に伝送するにあたり、１個のデータパケットを伝送す
る毎に、受信されたデータパケットのエラー状態に応じ
て受信側から発せられる再送要求の有無を検出し、再送
要求があれば再送要求の対象とされたデータパケットを
再度受信側に伝送するとともに、その再送回数を計数
し、再送要求がなければ次に伝送すべき新たなデータパ
ケットについてのパケット長を、新たなデータパケット
の直前のデータパケットについて計数された再送回数に
応じて設定することで、データ通信効率を向上させるデ
ータパケット伝送方法が開示されている。

【００４５】この方法では受信側から発せられる再送要
求の回数から判断してデータパケット長を設定している
が、送信側においては１個のデータパケットを伝送する
毎に、受信側から発せられる再送要求を検出しているた
め、データ通信効率が悪くなる。

【００４６】そこで、本発明の目的は上記の問題点を解
消し、通信状態がよければパケットのデータ長を長くし
て通信速度を向上させることができ、通信状態が悪けれ
ばパケットのデータ長を短くしてエラー状態からの回復
を早くすることができるデータ通信装置を提供すること
にある。

【００４７】

【課題を解決するための手段】本発明によるデータ通信
装置は、１つのファイルを複数のパケットに分割して通
信する時に通信先の装置からの応答を確認せずにパケッ
トを送信するデータ通信装置であって、前記通信先の装
置との間の通信状態に応じて前記パケットのデータ長を
可変する可変手段を備えている。

【００４８】本発明による他のデータ通信装置は、受信
データ及び送信データを蓄積しておくためのランダムア
クセスメモリを含み、前記ランダムアクセスメモリに蓄
積された前記送信データを複数のパケットに分割して通
信する時に通信先の装置からの応答を確認せずにパケッ
トを送信するデータ通信装置であって、前記通信先の装
置との間の通信状態に応じて前記パケットのデータ長を
可変する可変手段を備えている。

【００４９】本発明による別のデータ通信装置は、受信
データ及び送信データを蓄積しておくためのランダムア
クセスメモリと、データ通信上のデータ通信速度を調整
するために前記送信データを一時記憶するための一時記
憶手段と、前記ランダムアクセスメモリと前記一時記憶
手段との間の送信データのデータ転送を制御する制御手
段とを含み、前記ランダムアクセスメモリに蓄積された
前記送信データを複数のパケットに分割して通信する時
に通信先の装置からの応答を確認せずにパケットを送信
するデータ通信装置であって、前記通信先の装置との間
の通信状態に応じて前記パケットのデータ長を可変する
可変手段を備えている。

【００５０】

【発明の実施の形態】まず、本発明の作用について以下
に述べる。

【００５１】１つのファイルを複数のパケットに分割し
て通信する時に通信先の装置からの応答を確認せずにパ
ケットを送信するデータ通信装置において、通信先の装
置との間の通信状態、つまり受信側からのＡＣＫパケッ
トまたはＮＡＣＫパケットの受信に応じてパケットのデ
ータ長を可変する。

【００５２】これによって、通信状態がよければパケッ
トのデータ長を長くして通信速度を向上させることが可
能となり、通信状態が悪ければパケットのデータ長を短
くしてエラー状態からの回復を早くすることが可能とな
る。

【００５３】すなわち、通信状態がよい時にパケットの
データ長を長くすると、全体のパケット数が少なくな
り、ヘッダやＣＲＣ等のオーバヘッド部分を少なくする
ことができるので、通信時間全体で見ると従来の通信時
間よりも短縮することが可能となる。

【００５４】また、通信状態が悪い時にパケットのデー
タ長を短くすると、エラーが発生した場合でも再送する
データ量を少なくすることができるので、通信時間全体
で見ると従来の通信時間よりも短縮することが可能とな
る。

【００５５】次に、本発明の実施例について図面を参照
して説明する。図１は本発明の一実施例の構成を示すブ
ロック図である。図において、本発明の一実施例による
データ通信装置は送信データ長カウンタ（ＣＮＴ）１
と、バッファ管理回路（ＭＮＴ）２と、送信ＦＩＦＯ
（ファーストイン・ファーストアウト）３と、受信ＦＩ
ＦＯ４と、パラレルシリアル変換回路（ＰｔｏＳ）
５と、シリアルパラレル変換回路（ＳｔｏＰ）６
と、ヘッダ発生回路（Ｈｅａｄｅｒ）７と、ヘッダ解析
回路（Ｈｅａｄｅｒ）８と、ＣＲＣ発生回路（ＣＲＣ）
９と、ＣＲＣ照合回路（ＣＲＣ）１０と、セレクタ（Ｓ
ＥＬ）１１と、マルチプレクサ（ＭＵＸ）１２と、ＣＰ
Ｕ（中央処理装置）１３と、ＤＭＡ（ダイレクトメモリ
アクセス）１４と、ＲＯＭ（リードオンリメモリ）１５
と、ＲＡＭ（ランダムアクセスメモリ）１６とから構成
されている。

【００５６】尚、送信データ長カウンタ１と、送信ＦＩ
ＦＯ３と、受信ＦＩＦＯ４と、ＣＰＵ１３と、ＤＭＡ１
４と、ＲＯＭ１５と、ＲＡＭ１６とはデータバス１００
を介して互いに接続されている。

【００５７】本発明の一実施例によるデータ通信装置は
ＣＰＵ１３によって制御され、ＣＰＵ１３を動作させる
ためのプログラムはＲＯＭ１５に格納されている。ＲＡ
Ｍ１６には送信すべきデータ及び受信したデータが蓄積
される。ＲＡＭ１６内の送信データはＤＭＡ１４によっ
てデータバス１００を介して送信ＦＩＦＯ３に転送され
る。この場合、ＲＡＭ１５内の送信データはＤＭＡ１４
を用いることなく、ＣＰＵ１３がＲＡＭ１５から読出し
て送信ＦＩＦＯ３に書込む方法も可能である。

【００５８】まず、送信時には送信ＦＩＦＯ３に書込ま
れた送信データがパラレルシリアル変換回路５によって
パラレル形式のデータからシリアル形式のデータに変換
される。

【００５９】ＣＰＵ１３がパケットの送信開始を指示す
ると、データ部の送信に先だってパケットの先頭を示す
データ、送信相手を指定するアドレス、パケットの順番
を示す番号等を含むヘッダがヘッダ発生回路７から送信
される。続いて、パラレルシリアル変換回路５でシリア
ル形式のデータに変換されたデータ部がセレクタ１１で
選択されて送信される。

【００６０】設定されたデータ長分のデータが送信し終
わると、ＤＭＡ１４またはＣＰＵ１３はＲＡＭ１５から
送信ＦＩＦＯ３へのデータの転送を終了する。続いて、
セレクタ１１が切替えられ、通信相手側でのデータエラ
ーチェック用としてＣＲＣデータまたはチェックサムデ
ータがＣＲＣ発生回路９から送信され、パケットデータ
の送信が終了する。

【００６１】このとき、ＣＰＵ１３から送信データ長カ
ウンタ１に通信状態に応じた送信データ長が書込まれ
る。バッファ管理回路２は送信データ長カウンタ１に書
込まれた値にしたがってＲＡＭ１６内のデータを管理
し、ＲＡＭ１６内のどの部分をパケット化するかを決定
するとともに、そのパケット長を決定する。

【００６２】一方、受信時には受信したデータがマルチ
プレクサ１２によってヘッダ部とデータ部とエラーチェ
ック部とに分離され、ヘッダ部はヘッダ解析回路８で処
理され、エラーチェック部はＣＲＣ照合回路１０で処理
される。

【００６３】データ部に対しては送信時の処理と全く逆
の処理が行われる。つまり、データ部はシリアルパラレ
ル変換回路６でシリアル形式のデータからパラレル形式
のデータに変換される。

【００６４】シリアルパラレル変換回路６でパラレル形
式のデータに変換された受信データは受信ＦＩＦＯ４に
順次書込まれていく。受信ＦＩＦＯ４に書込まれた受信
データはＤＭＡ１４によって受信ＦＩＦＯ４からＲＡＭ
１５に転送される。この場合も、送信時と同様に、ＣＰ
Ｕ１３が介在して受信データを受信ＦＩＦＯ４からＲＡ
Ｍ１５に転送させることも可能である。

【００６５】図２は本発明の一実施例によるパケット送
信処理を示すフローチャートであり、図３は本発明の一
実施例によるパケット受信処理を示すフローチャートで
あり、図４は本発明の一実施例の処理動作を示すシーケ
ンスチャートである。これら図１〜図４を用いて本発明
の一実施例の処理動作について説明する。

【００６６】送信側ではＣＰＵ１３に対する割込みの発
生によって送信処理か受信処理かの判断を行う（図２ス
テップＳ１）。送信側ではパケットデータの送信要求が
発生したならばパケットの送信処理を行い（図２ステッ
プＳ２）、パケットデータの受信を検出したならばパケ
ットデータの受信処理を行う（図２ステップＳ５）。

【００６７】送信側では受信したパケットデータの種類
が判断され（図２ステップＳ６）、ＮＡＣＫパケットを
受信したならば、ＣＰＵ１３が以前の送信データ長より
もデータ長を減少させて送信データ長カウンタ１に指示
し（図２ステップＳ８）、そのＮＡＣＫパケットで指示
されたパケットデータを再送する（図２ステップＳ
９）。このとき、ＲＡＭ１６内の再送すべきパケットデ
ータはバッファ管理回路２によってそのパケット長とと
もに制御される。

【００６８】送信側ではＡＣＫパケットを受信したなら
ば、ＣＰＵ１３が以前の送信データ長よりもデータ長を
増加させて送信データ長カウンタ１に指示し（図２ステ
ップＳ７）、次の処理に移行する。

【００６９】送信処理あるいは受信処理を行うと、送信
側では全てのパケットデータの送信が完了したかどうか
を判断し（図２ステップＳ３）、全てのパケットデータ
の送信が完了するとデータ通信処理を終了し、まだ送信
すべきパケットデータがあれば次のパケットデータの送
信処理を行う（図２ステップＳ４）。

【００７０】受信側ではパケットデータの受信処理を行
うと（図３ステップＳ１１）、ＣＰＵ１３がＣＲＣ照合
回路１０の照合結果を基にその受信したパケットデータ
にエラーがあるかどうかを判断する（図３ステップＳ１
２）。このとき、ＣＰＵ１３によるエラーの有無の判断
にはＣＲＣ照合回路１０からの情報やデータ長が正しい
かどうか等を考慮して行う。エラーが発生している場合
にはＮＡＣＫパケットを送信する（図３ステップＳ１
５）。

【００７１】また、エラーが発生していない場合にはＮ
回受信する毎にＡＣＫパケットを送信するように構成さ
れているとすると、ＣＰＵ１３はパケットデータをＮ回
受信したかどうかを判断し（図３ステップＳ１３）、パ
ケットデータをＮ回受信する毎にＡＣＫパケット送信処
理を行い（図２ステップＳ１４）、Ｎ回でなければ処理
を終了する。

【００７２】例えば、図４に示すように、送信側から受
信側に次々と送信するパケットデータ〜のうち、受
信側がパケットデータを受信した時にＮ回受信が検出
されたとすると、受信側から送信側にＡＣＫパケットが
送信される。送信側ではそのＡＣＫパケットを受信する
と、ＡＣＫパケットを受信してから次に送信されるパケ
ットデータ以降の送信データ長を増加させる。

【００７３】これに対し、送信側から受信側に次々と送
信するパケットデータ〜のうち、受信側がパケット
データを受信した時にエラーを検出したとすると、受
信側から送信側にＮＡＣＫパケットが送信される。

【００７４】送信側ではそのＮＡＣＫパケットで指示さ
れたパケットデータを再送するが、このとき送信デー
タ長が減少されているので、パケットデータ−１，
−２として受信側に送信する。それ以降、送信側から受
信側には減少された送信データ長でパケットデータ−
１，−２，，が送信される。

【００７５】図５は本発明の一実施例による処理動作で
用いられる送信データ長の増減が自在なパケットデータ
例を示す図である。図において、パケットデータの最後
尾には最終フラグが付加されており、このパケットデー
タの受信時にその最終フラグを確認することで、送信デ
ータ長が増減されてもそのパケットデータの受信が可能
となる。

【００７６】図６は図５に示すパケットデータを用いる
場合の送信処理を示すフローチャートであり、図７は図
５に示すパケットデータを用いる場合の受信処理を示す
フローチャートである。これら図５〜図７を用いて送信
データ長を増減した時の送受信処理について説明する。

【００７７】ＣＰＵ１３はパケットデータの送信処理を
行う際に（図６ステップＳ２１）、ＲＡＭ１６から送信
ＦＩＦＯ３に転送されるデータの最終データの検出を行
う（図６ステップＳ２２）。

【００７８】ＣＰＵ１３はＲＡＭ１６から送信ＦＩＦＯ
３に転送されるデータの最終データを検出すると、その
パケットデータに最終フラグを付加して送信するように
制御する（図６ステップＳ２３）。尚、本実施例は最終
フラグをＣＰＵ１３の制御によってＣＲＣ発生回路９で
付加するよう構成されている。

【００７９】一方、受信側においてＤＭＡ１４またはＣ
ＰＵ１３はパケットデータの受信処理を行う際に（図７
ステップＳ３１）、受信ＦＩＦＯ４からＲＡＭ１６に転
送されるデータの最終フラグの検出を行う（図７ステッ
プＳ３２）。

【００８０】ＣＰＵ１３は受信ＦＩＦＯ４からＲＡＭ１
６に転送されるデータの最終フラグを検出すると、その
パケットデータのエラーの有無を判断し（図７ステップ
Ｓ３３）、エラーが検出されるとそのエラーに対する処
理を実行する（図７ステップＳ３４）。ＣＰＵ１３はそ
のパケットデータにエラーがないと判断すると、または
エラー処理が終了すると、パケットデータ受信処理を終
了する。

【００８１】図８は本発明の一実施例による処理動作で
用いられる送信データ長の増減が自在なパケットデータ
の他の例を示す図である。図において、パケットデータ
の先頭にはそのパケットデータのデータ長が付加されて
おり、このパケットデータの受信時にそのデータ長を確
認することで、送信データ長が増減されてもそのパケッ
トデータの受信が可能となる。

【００８２】図９は図８に示すパケットデータを用いる
場合の送信処理を示すフローチャートであり、図１０は
図８に示すパケットデータを用いる場合の受信処理を示
すフローチャートである。これら図８〜図１０を用いて
送信データ長を増減した時の送受信処理について説明す
る。

【００８３】ＣＰＵ１３は予め設定したデータ長を受信
側に送信し（図９ステップＳ４１）、その後にパケット
データの送信処理を行う（図９ステップＳ４２）。尚、
本実施例ではデータ長をＣＰＵ１３の制御によってヘッ
ダ発生回路７から送信するよう構成されている。

【００８４】ＣＰＵ１３はＲＡＭ１６から送信ＦＩＦＯ
３に転送するデータのデータ長が最初に送信したデータ
長となるまで、そのパケットデータを送信するように制
御する（図９ステップＳ４２，Ｓ４３）。

【００８５】一方、受信側においてＣＰＵ１３は送信側
からデータ長を受信すると（図１０ステップＳ５１）、
そのデータ長を保持する（データ長→Ａ）（図１０ステ
ップＳ５２）。

【００８６】その後、ＣＰＵ１３はパケットデータの受
信処理を行い（図１０ステップＳ５３）、受信ＦＩＦＯ
４からＲＡＭ１６に受信データを転送させる。その時、
ＣＰＵ１３は送信側から受信したパケットデータのデー
タ長をカウントする（データ長→Ｂ）（図１０ステップ
Ｓ５４）。

【００８７】ＣＰＵ１３は送信側から受信したデータ長
（Ａ）と送信側から受信したパケットデータのデータ長
（Ｂ）とを比較し（図１０ステップＳ５５）、それらが
一致するまでパケットデータの受信処理を行う（図１０
ステップＳ５３〜Ｓ５５）。

【００８８】ＣＰＵ１３はそれらの一致を検出すると、
そのパケットデータのエラーの有無を判断し（図１０ス
テップＳ５６）、エラーが検出されるとそのエラーに対
する処理を実行する（図１０ステップＳ５７）。ＣＰＵ
１３はそのパケットデータにエラーがないと判断する
と、またはエラー処理が終了すると、パケットデータ受
信処理を終了する。

【００８９】図１１は本発明の他の実施例の構成を示す
ブロック図である。図において、本発明の他の実施例に
よるデータ通信装置は送信データ長カウンタ（ＣＮＴ）
２１と、送信ＦＩＦＯ（ファーストイン・ファーストア
ウト）２２と、受信ＦＩＦＯ２３と、パラレルシリアル
変換回路（ＰｔｏＳ）２４と、シリアルパラレル変
換回路（ＳｔｏＰ）２５と、ヘッダ発生回路（Ｈｅ
ａｄｅｒ）２６と、ヘッダ解析回路（Ｈｅａｄｅｒ）２
７と、ＣＲＣ発生回路（ＣＲＣ）２８と、ＣＲＣ照合回
路（ＣＲＣ）２９と、セレクタ（ＳＥＬ）３０と、マル
チプレクサ（ＭＵＸ）３１と、ＣＰＵ（中央処理装置）
３２と、ＤＭＡ（ダイレクトメモリアクセス）３３と、
ＲＯＭ（リードオンリメモリ）３４と、ＲＡＭ（ランダ
ムアクセスメモリ）３５とから構成されている。

【００９０】尚、送信データ長カウンタ２１と、送信Ｆ
ＩＦＯ２２と、受信ＦＩＦＯ２３と、ＣＰＵ３２と、Ｄ
ＭＡ３３と、ＲＯＭ３４と、ＲＡＭ３５とはデータバス
２００を介して互いに接続されている。

【００９１】本発明の他の実施例によるデータ通信装置
はＣＰＵ３２によって制御され、ＣＰＵ３２を動作させ
るためのプログラムはＲＯＭ３４に格納されている。Ｒ
ＡＭ３５には送信すべきデータ及び受信したデータが蓄
積される。ＲＡＭ３５内の送信データはＤＭＡ３３によ
ってデータバス１００を介して送信ＦＩＦＯ２２に転送
される。

【００９２】まず、送信時には送信ＦＩＦＯ２２に書込
まれた送信データがパラレルシリアル変換回路２４によ
ってパラレル形式のデータからシリアル形式のデータに
変換される。

【００９３】ＣＰＵ３２がパケットの送信開始を指示す
ると、データ部の送信に先だってパケットの先頭を示す
データ、送信相手を指定するアドレス、パケットの順番
を示す番号等を含むヘッダがヘッダ発生回路２６から送
信される。続いて、パラレルシリアル変換回路２４でシ
リアル形式のデータに変換されたデータ部がセレクタ３
０で選択されて送信される。

【００９４】設定されたデータ長分のデータが送信し終
わると、ＤＭＡ３３またはＣＰＵ３２はＲＡＭ３５から
送信ＦＩＦＯ２２へのデータの転送を終了する。続い
て、セレクタ３０が切替えられ、通信相手側でのデータ
エラーチェック用としてＣＲＣデータまたはチェックサ
ムデータがＣＲＣ発生回路２８から送信され、パケット
データの送信が終了する。

【００９５】このとき、ＣＰＵ１３から送信データ長カ
ウンタ２１に通信状態に応じた送信データ長が書込まれ
る。ＤＭＡ３３は送信データ長カウンタ１に書込まれた
送信データ長分だけＲＡＭ３５から送信ＦＩＦＯ２２に
データを転送する。

【００９６】一方、受信時には受信したデータがマルチ
プレクサ３１によってヘッダ部とデータ部とエラーチェ
ック部とに分離され、ヘッダ部はヘッダ解析回路２７で
処理され、エラーチェック部はＣＲＣ照合回路２９で処
理される。

【００９７】データ部に対しては送信時の処理と全く逆
の処理が行われる。つまり、データ部はシリアルパラレ
ル変換回路２５でシリアル形式のデータからパラレル形
式のデータに変換される。

【００９８】シリアルパラレル変換回路２５でパラレル
形式のデータに変換された受信データは受信ＦＩＦＯ２
３に順次書込まれていく。受信ＦＩＦＯ２３に書込まれ
た受信データはＤＭＡ３３によって受信ＦＩＦＯ２３か
らＲＡＭ３５に転送される。尚、本発明の他の実施例で
も、図５〜図７に示すように、パケットデータに最終フ
ラグを付加するか、あるいは図８〜図１０に示すよう
に、パケットデータにデータ長を付加することによって
パケットデータのデータ長を可変自在としている。

【００９９】このように、１つのファイルを複数のパケ
ットに分割して通信する時に通信先の装置からの応答を
確認せずにパケットを送信するデータ通信装置におい
て、通信先の装置との間の通信状態、つまり受信側から
のＡＣＫパケットまたはＮＡＣＫパケットの受信に応じ
てパケットのデータ長を可変することによって、通信状
態がよければパケットのデータ長を長くして通信速度を
向上させることができ、通信状態が悪ければパケットの
データ長を短くしてエラー状態からの回復を早くするこ
とができる。

【０１００】すなわち、通信状態がよい時にパケットの
データ長を長くすると、全体のパケット数が少なくな
り、ヘッダやＣＲＣ等のオーバヘッド部分を少なくする
ことができるので、通信時間全体で見ると従来の通信時
間よりも短縮することが可能となる。

【０１０１】また、通信状態が悪い時にパケットのデー
タ長を短くすると、エラーが発生した場合でも再送する
データ量を少なくすることができるので、通信時間全体
で見ると従来の通信時間よりも短縮することが可能とな
る。

【０１０２】

【発明の効果】以上説明したように本発明によれば、１
つのファイルを複数のパケットに分割して通信する時に
通信先の装置からの応答を確認せずにパケットを送信す
るデータ通信装置において、通信先の装置との間の通信
状態に応じてパケットのデータ長を可変することによっ
て、通信状態がよければパケットのデータ長を長くして
通信速度を向上させることができ、通信状態が悪ければ
パケットのデータ長を短くしてエラー状態からの回復を
早くすることができるという効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例の構成を示すブロック図であ
る。

【図２】本発明の一実施例によるパケット送信処理を示
すフローチャートである。

【図３】本発明の一実施例によるパケット受信処理を示
すフローチャートである。

【図４】本発明の一実施例の処理動作を示すシーケンス
チャートである。

【図５】本発明の一実施例による処理動作で用いられる
送信データ長の増減が自在なパケットデータ例を示す図
である。

【図６】図５に示すパケットデータを用いる場合の送信
処理を示すフローチャートである。

【図７】図５に示すパケットデータを用いる場合の受信
処理を示すフローチャートである。

【図８】本発明の一実施例による処理動作で用いられる
送信データ長の増減が自在なパケットデータの他の例を
示す図である。

【図９】図８に示すパケットデータを用いる場合の送信
処理を示すフローチャートである。

【図１０】図８に示すパケットデータを用いる場合の受
信処理を示すフローチャートである。

【図１１】本発明の他の実施例の構成を示すブロック図
である。

【図１２】従来例の構成を示すブロック図である。

【図１３】従来例によるパケット送信処理の一例を示す
フローチャートである。

【図１４】従来例によるパケット受信処理の一例を示す
フローチャートである。

【図１５】従来例の処理動作の一例を示すシーケンスチ
ャートである。

【図１６】従来例によるパケット送信処理の他の例を示
すフローチャートである。

【図１７】従来例によるパケット受信処理の他の例を示
すフローチャートである。

【図１８】従来例の処理動作の他の例を示すシーケンス
チャートである。

【符号の説明】

１，２１送信データ長カウンタ２バッファ管理回路３，２２送信ＦＩＦＯ４，２３受信ＦＩＦＯ１３，３２ＣＰＵ１４，３３ＤＭＡ１６，３５ＲＡＭ

Claims

【特許請求の範囲】

【請求項１】１つのファイルを複数のパケットに分割
して通信する時に通信先の装置からの応答を確認せずに
パケットを送信するデータ通信装置であって、前記通信
先の装置との間の通信状態に応じて前記パケットのデー
タ長を可変する可変手段を有することを特徴とするデー
タ通信装置。
【請求項２】前記可変手段は、前記通信先の装置から
の肯定応答を受信した時にパケットデータ長を長くしか
つ前記通信先の装置からの否定応答を受信した時にパケ
ットデータ長を短くするよう構成したことを特徴とする
請求項１記載のデータ通信装置。
【請求項３】受信データ及び送信データを蓄積してお
くためのランダムアクセスメモリを含み、前記ランダム
アクセスメモリに蓄積された前記送信データを複数のパ
ケットに分割して通信する時に通信先の装置からの応答
を確認せずにパケットを送信するデータ通信装置であっ
て、前記通信先の装置との間の通信状態に応じて前記パ
ケットのデータ長を可変する可変手段を有することを特
徴とするデータ通信装置。
【請求項４】前記可変手段は、前記通信先の装置から
の肯定応答を受信した時に前記ランダムアクセスメモリ
からデータ長が長いパケットを読出しかつ前記通信先の
装置からの否定応答を受信した時に前記ランダムアクセ
スメモリからデータ長が短いパケットを読出すよう構成
したことを特徴とする請求項３記載のデータ通信装置。
【請求項５】受信データ及び送信データを蓄積してお
くためのランダムアクセスメモリと、データ通信上のデ
ータ通信速度を調整するために前記送信データを一時記
憶するための一時記憶手段と、前記ランダムアクセスメ
モリと前記一時記憶手段との間の送信データのデータ転
送を制御する制御手段とを含み、前記ランダムアクセス
メモリに蓄積された前記送信データを複数のパケットに
分割して通信する時に通信先の装置からの応答を確認せ
ずにパケットを送信するデータ通信装置であって、前記
通信先の装置との間の通信状態に応じて前記パケットの
データ長を可変する可変手段を有することを特徴とする
データ通信装置。
【請求項６】前記可変手段は、前記通信先の装置から
の肯定応答を受信した時に前記ランダムアクセスメモリ
と前記一時記憶手段との間でデータ長が長いパケットを
データ転送するよう前記制御手段に指示しかつ前記通信
先の装置からの否定応答を受信した時に前記ランダムア
クセスメモリと前記一時記憶手段との間でデータ長が短
いパケットをデータ転送するよう前記制御手段に指示す
るよう構成したことを特徴とする請求項５記載のデータ
通信装置。