JPH0955770A - 無遮蔽ツイストペア媒体に前決定周波数応答出力を送信する装置、そのための波形整形回路及びその方法 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 マンチェスターコードデーターを無遮蔽ツイ
ストペア媒体に送信するための装置を提供する。 【解決手段】 波形整形回路は、入力端子と、出力端子
と、複数のカスケード回路段とからなり、各カスケード
回路段は入力部と出力部を持った遅延回路と、電流源
と、スイッチ回路とにより構成され、前記スイッチ回路
は電気的に遅延回路の出力に接続されることにより、前
記遅延回路に制御されると共に、前記出力端子へ電流源
をつなぎ、前記各遅延回路は、遅延時間が等しく、且つ
それらの総遅延時間は、基本データーレートのビットタ
イムの２分の１或いは２分１の倍数であって、さらに各
電流源は、波形整形回路のフィルタ伝達関数による有限
インパルス応答の時間サンプルから得られた電流値を有
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は前決定周波数応答及
び波形の出力を通信媒体に送信する装置に係り、さらに
詳しくはより低いパワーの消費量で経済的に実施できる
波形整形回路及び方法を用い、マンチェスターコードデ
ーターを無遮蔽ツイストペア媒体に送信するための装置
に関する。

【０００２】

【従来の技術】アメリカ特許第５，２６７，２６９号に
は、マンチェスターコードデーターを無遮蔽ツイストペ
ア媒体に送信するための装置が開示されている。この公
知装置は、非ゼロ復帰形式データーを受信し、モード選
択出力端とステップ選択出力端のためのシーケンサと、
複数の前決定波形を表すデーターを格納するメモリと、
ステップ選択出力端に連結する第１入力端と、モード選
択出力端に連結する第２入力端と、前記メモリに連結す
る入力バスと、出力バスとを備えたマルチプレクサと、
前記出力バスにつなぐ出入端と、歪みの選択波形を表す
データーを取り除くための出力端とを備えたラッチと、
前記ラッチの出力端につなぐ入力端と、選択波形に比例
した微分アナログ電流の出力端とを備えた微分Ｄ／Ａ変
換器と、ローパスフィルタを備えたドライバーとから構
成されている。

【０００３】しかしながら、前記装置では受動フィルタ
が省かれたので、より高い統合レベルを提供でき、コス
トを節約できるとはいえ、重要なシリコン面積を占め、
しかも大量にパワーを消耗するものであった。しかも、
基本ビットレートクロックしか利用できないので、高オ
ーバーサンプリングクロックを生じる回路を付加しなけ
ればならないなどの欠点があった。

【０００４】

【発明が解決しようとする課題】本発明の目的は、上記
問題点欠点に鑑み、より低いパワーの消費量で経済的に
実施できる波形整形回路及び方法によって、マンチェス
ターコードデーターを無遮蔽ツイストペア媒体に送信す
るための装置を提供することにある。

【０００５】

【課題を解決するための手段】本発明の第１の特徴は、
入力端子と、出力端子と、複数のカスケード回路段とを
備えてなる波形整形回路であって、前記各カスケード回
路段には、入力と出力を備えた遅延回路と、電流源と、
スイッチ回路より構成され、前記スイッチ回路は電気的
に遅延回路の出力に接続されることにより、前記遅延回
路に制御されるとともに、前記出力端子へ電流源をつな
ぎ、そして、前記複数のカスケード回路段においては、
第１のカスケード回路段の遅延回路は、電気的に前記入
力端子に接続され、その他の遅延回路の入力はそれぞれ
電気的にその前に隣接する遅延回路の出力に接続され、
前記各遅延回路は、いずれも等しい遅延時間とし、前記
各電流源は、波形整形回路のフィルタ伝達関数による有
限インパルス応答の時間サンプルから得られた電流値と
することにある。

【０００６】前記波形整形回路のフィルタ伝達関数は二
乗余弦インパルス（raised-cosineimpulse)応答を有
し、また、総遅延時間は基本コードレートのビットタイ
ムの２分の１或いは２分の１の倍数であることが好まし
い。本発明の第２の特徴は、波形整形方法がフィルタ伝
達関数による有限インパルス応答の時間サンプルを求め
るステップと、その電流値が時間サンプルに正比例し、
かつ、それぞれがスイッチ回路を持った複数の電流源を
提供するステップと、複数の遅延時間がいずれも等しく
かつ総遅延時間はマンチェスターコードデーターのビッ
トタイムの２分の１である遅延回路において、第１の遅
延回路の入力部で、マンチェスターコードデーターを受
け取り、その他の遅延回路の入力部はそれぞれ電気的に
その前にある遅延回路の出力部に接続され、かつ、各々
遅延回路の出力部は、それぞれ出力端子への電流源を制
御するスイッチ回路に電気的に接続させるステップとを
有することである。

【０００７】本発明の第３の特徴は、第１，第２，第
３，第４の波形整形回路から成るマンチェスターコード
データーを無遮蔽ツイストペア媒体に送信するための装
置において、前記各波形整形回路を、入力端子と、出力
端子と、複数のカスケード回路段とにより構成し、その
うち、前記各カスケード回路段を、入力と出力を持った
遅延回路と、電流源と、スイッチ回路とにより構成し、
前記スイッチ回路が電気的に遅延回路の出力部に接続さ
れ、前記遅延回路に制御されると共に、出力端子への電
流源につなぎ、さらに、前記複数のカスケード回路段に
おいては、第１のカスケード回路段の遅延回路は、電気
的に入力端子に接続されると共に、その他の遅延回路の
入力部はそれぞれ電気的にその前にある遅延回路の出力
部に接続され、前記各遅延回路は、遅延時間が等しく、
且つそれらの総遅延時間はマンチェスターコードデータ
ーのビットタイムの２分の１であって、前記各電流源は
波形整形回路のフィルタ伝達関数による有限インパルス
応答の時間サンプルから得られた電流値を有することに
ある。

【０００８】さらに、前記第１の波形整形回路はマンチ
ェスターコードデーターの入力を受け、前記第２の波形
整形回路は遅延されたマンチェスターコードデーターの
入力を受け、且つ前記第２の波形整形回路の出力端は前
記第１の波形整形回路の出力端と接続し、前記第３の波
形整形回路は反転されたマンチェスターコードデーター
を受け取り、前記第４の波形整形回路は遅延され、かつ
反転されたマンチェスターコードデーターの入力を受
け、且つ前記第３の波形整形回路の出力端と前記第４の
波形整形回路の出力端とは接続しているように構成され
る。

【０００９】以下、本発明の上記またはその他の目的、
特徴及び利点について、図面に基づき参照しながら説明
をする。

【００１０】

【発明の実施の形態】まず、図１と図２において、本発
明の波形整形回路は、入力されたデーターを受け取る
（図示しない）入力端子（ＩＮ）と、出力端子（ＯＵ
Ｔ）と、複数のカスケード回路段１とからなる。前記各
カスケード回路段１は、入力と出力を備えた遅延回路１
０と、電流源１１と、スイッチ回路１２とにより構成す
る。本実施例には、各遅延回路１０の入力は、第１，第
２入力部（ＩＰ，ＩＮ）を有し、しかもその出力は、第
１，第２出力部（ＯＰ，ＯＮ）を有する。なお、入力さ
れたデーターを受け取るため、前記複数のカスケード回
路段１においては、第１のカスケード回路段１の遅延回
路１０は、電気的に入力端子（ＩＮ）のバッファ（Ｂ）
に接続され、そしてバッファ（Ｂ）から出力された正信
号及び負信号がそれぞれ第１のカスケード回路段１の第
１，第２入力部（ＩＰ，ＩＮ）に入力される。その他の
遅延回路の入力部（ＩＰ，ＩＮ）はそれぞれ電気的にそ
の前の遅延回路の出力部（ＯＰ，ＯＮ）に接続され、さ
らに、前記各遅延回路は、遅延時間がいずれも等しい。

【００１１】尚、前記カスケード回路段１の電流源１１
は、ＭＯＳトランジスタであって、接地されたソース電
極とある電流源参考電圧に連接するゲート電極とを有
し、電流値は波形整形回路のフィルタ伝達関数による有
限インパルス応答の時間サンプルから得られるものであ
る。因果システムに対して、前記インパルス応答は時間
軸に対して対称でなければならない。本実施例では、フ
ィルタ伝達関数は二乗余弦インパルス応答を有する。従
って、長い伝送媒体においては普通最小交互記号（inte
r-symbol) の干渉が生じる。また、総遅延段及び段遅延
数は、要求される伝達関数の精度によってきまる。

【００１２】さらに、前記各カスケード回路段１のスイ
ッチ回路１２は第１，第２ＭＯＳトランジスタ１２１，
１２２から構成され、各第１，第２ＭＯＳトランジスタ
１２１，１２２のゲート電極がインバーター（ＩＮＶ）
を介して電気的にカスケード回路段１に対応した遅延回
路１０の出力部（ＯＮ，ＯＰ）にそれぞれ接続され、各
スイッチ回路１２の第２ＭＯＳトランジスタ１２２のド
レイン電極は、電気的に前記波形整形回路の出力端子
（ＯＵＴ）にそれぞれつながれ、それらのソース電極
は、その対応した電流源１１のドレイン電極にそれぞれ
電気的に接続される。なお、各第１ＭＯＳトランジスタ
１２１のドレイン電極は、その対応した電流源１１のゲ
ート電極にそれぞれ電気的に接続され、かつそのソース
電極は、電流参考電圧（ＣＳＳ）を供給するバイアス回
路（ＢＳ）につながれる。このように、各スイッチ回路
１２はそれぞれ対応した遅延回路１０に制御されると共
に、出力端子（ＯＵＴ）への電流源１１に接続される。

【００１３】次に、図３は、第１，第２，第３，第４の
波形整形回路（Ｃ１，Ｃ２，Ｃ３，Ｃ４）から成り、マ
ンチェスターコードデーターを無遮蔽ツイストペア媒体
（ＵＴＰ）に送信するための装置を示すブロック図であ
る。前記各波形整形回路（Ｃ１，Ｃ２，Ｃ３，Ｃ４）の
遅延回路１０は、各遅延時間か等しく、且つそれらの総
遅延時間はマンチェスターコードデーターの基本データ
ーレートのビットタイムの２分の１或いは２分の１の倍
数である。本実施例では、第１の波形整形回路Ｃ１のバ
ッファが、マンチェスターコードデーター（ＨＴＤ）の
入力を受け、第２の波形整形回路Ｃ１のバッファは、遅
延されたマンチェスターコードデーター（ＬＴＤ）の入
力を受け、かつ前記第２の波形整形回路Ｃ２の出力端
（ＯＵＴ）と前記第１の波形整形回路Ｃ１の出力端（Ｏ
ＵＴ）とは接続している。なお、前記第３の波形整形回
路Ｃ３は反転されたマンチェスターコードデーター（Ｌ
ＴＤ−) の入力を受け、前記第４の波形整形回路Ｃ４は
遅延され、反転されたマンチェスターコードデーター
（ＨＴＤ−) の入力を受け、且つ前記第３の波形整形回
路Ｃ３の出力端（ＯＵＴ）と前記第４の波形整形回路Ｃ
４の出力端（ＯＵＴ）とは接続されている。ここでは、
いずれの波形整形回路（Ｃ１，Ｃ２，Ｃ３，Ｃ４）も機
能的に同一である。前記第１，第４の波形整形回路（Ｃ
１，Ｃ４）と前記第２，第３の波形整形回路（Ｃ２，Ｃ
３）は、分離形変成器（Ｔ）を駆動するための微分出力
信号を形成することについては互いに相補性を持ってい
る。また、無遅延マンチェスター信号対遅延マンチェス
ター信号の電流値にある比率を生じるよう、前記第１，
第４の波形整形回路（Ｃ１，Ｃ４）のバイアスレベル
（ＢＩＡＳ１）と前記第２，第３の波形整形回路（Ｃ
２，Ｃ３）のバイアスレベル（ＢＩＡＳ２）とは、相違
するようにしている。通常、伝送歪を与えて、遠く離れ
た受信端の信号ジッタを減少するため、無遅延マンチェ
スター信号対遅延マンチェスター信号の電流値の比率は
５：１から３：１までの間とする、これは伝送均一法と
呼ばれている。

【００１４】更に、第１、及び第２の波形整形回路（Ｃ
１，Ｃ２）の出力端（ＯＵＴ）は電気的に第１の低域フ
ィルタ（ＬＰＦ１）に接続すると共に、第３、及び第４
の波形整形回路（Ｃ３，Ｃ４）の出力端（ＯＵＴ）を電
気的に第２の低域フィルタ（ＬＰＦ２）に接続する。な
お、１次コイルと２次コイルを有する分離形変成器
（Ｔ）においては、１次コイルの両端は、それぞれ第１
の低域フィルタ（ＬＰＦ１）と第２の低域フィルタ（Ｌ
ＰＦ２）に接続され、また、前記１次コイルのＣＴ（セ
ンター タップ）端は正パワーサプライにつながれ、前
記２次コイルの出力端は、それぞれ無遮蔽ツイストペア
媒体（ＵＴＰ）に接続される。

【００１５】注意すべきことは、第１，第４の波形整形
回路（Ｃ１，Ｃ４）の第１のトランジスタは、第１のバ
イアス電圧（ＢＩＡＳ１）によってバイアスされること
と、第２，第３の波形整形回路（Ｃ２，Ｃ３）の第１の
トランジスタは、第２のバイアス電圧（ＢＩＡＳ２）に
よってバイアスされることである。従って、前置補償の
レベルは、第１，第２のバイアス電圧（ＢＩＡＳ１），
（ＢＩＡＳ２）によってセットされる。第１，第２，第
３と第４の波形整形回路（Ｃ１，Ｃ２，Ｃ３，Ｃ４）の
出力は、電流源の形によるので、出力電圧は無遮蔽ツイ
ストペア媒体（ＵＴＰ）からの反射信号のソース終点と
しての外部負荷抵抗（Ｒ１，Ｒ２）によって発生する。

【図面の簡単な説明】

【図１】本発明の波形整形回路を示すブロック図であ
る。

【図２】本発明の波形整形回路を示す回路図である。

【図３】図１に示す複数の波形整形回路を用い、マンチ
ェスターコードデーターを無遮蔽ツイストペア媒体に送
信するための装置を示すブロック図である。

【符号の説明】

１ カスケード回路段 １０ 遅延回路 １１ 電流源 １２ スイッチ回路 １２１ 第１ＭＯＳトランジスタ １２２ 第２ＭＯＳトランジスタ Ｃ１〜Ｃ４ 波形整形回路

Claims (8)

【特許請求の範囲】
1. 【請求項１】 入力端子と、出力端子と、複数のカスケ
   ード回路段とを備えてなり、前記各カスケード回路段
   は、入力部と出力部を備えた遅延回路１０と、電流源１
   １と、スイッチ回路１２とより構成され、前記スイッチ
   回路１２は電気的に遅延回路１０の出力に接続され、前
   記遅延回路１０により制御されると共に、出力端子へ電
   流源１１をつなぎ、そして、前記複数のカスケード回路
   段においては、第１のカスケード回路段１の遅延回路１
   ０は、電気的に前記入力端子に接続され、その他の遅延
   回路１０の入力はそれぞれ電気的にその前に隣接する遅
   延回路１０の出力に接続され、前記各遅延回路１０は、
   遅延時間が等しく、かつ前記各電流源１１は、波形整形
   回路のフィルタ伝達関数による有限インパルス応答の時
   間サンプルから得られた電流値を有することを特徴とす
   る波形整形回路。
2. 【請求項２】 前記フィルタ伝達関数は、二乗余弦イン
   パルス応答を有することを特徴とする請求項１記載の波
   形整形回路。
3. 【請求項３】 フィルタ伝達関数による有限インパルス
   応答の時間サンプルを求めるステップと、 その電流値が時間サンプルに正比例し、かつそれぞれが
   スイッチ回路１２を持った複数の電流源１１を提供する
   ステップと、 複数の遅延時間がいずれも等しく、かつ総遅延時間はマ
   ンチェスターコードデーターのビットタイムの２分の１
   である遅延回路において、第１の遅延回路の入力部で、
   マンチェスターコードデーターを受け取り、その他の遅
   延回路１０の入力部はそれぞれ電気的にその前にある遅
   延回路１０の出力部に接続され、かつ、各々遅延回路１
   ０の出力部は、それぞれ出力端子への電流源１１を制御
   するスイッチ回路１２に電気的に接続させるステップと
   を有することを特徴とするマンチェスターコードデータ
   の波形整形方法。
4. 【請求項４】 前記フィルタ伝達関数は、二乗余弦イン
   パルス応答を有することを特徴とする請求項３記載の波
   形整形方法。
5. 【請求項５】 第１，第２，第３，第４の波形整形回路
   （Ｃ１，Ｃ２，Ｃ３，Ｃ４）から成り、前記各波形整形
   回路は、入力端子と、出力端子と、複数のカスケード回
   路段より構成し、そのうち、前記各カスケード回路段に
   は、入力と出力を備えた遅延回路１０と、電流源１１
   と、スイッチ回路１２とにより構成し、前記スイッチ回
   路１２が電気的に遅延回路１０の出力部に接続され、前
   記遅延回路１０に制御されると共に、出力端子へ電流源
   をつなぎ、さらに、前記複数のカスケード回路段におい
   ては、第１のカスケード回路段１の遅延回路１０は、電
   気的に入力端子に接続されると共に、その他の遅延回路
   の入力部はそれぞれ電気的にその前に接続する遅延回路
   の出力部に接続され、前記各遅延回路１０は、遅延時間
   が等しく、且つそれらの総遅延時間はマンチェスターコ
   ードデーターのビットタイムの２分の１であって、前記
   各電流源１１は、波形整形回路のフィルタ伝達関数によ
   る有限インパルス応答の時間サンプルから得られた電流
   値を有し、さらに、前記第１の波形整形回路はマンチェ
   スターコードデーターの入力を受け、前記第２の波形整
   形回路は遅延されたマンチェスターコードデーターの入
   力を受け、且つ前記第２の波形整形回路の出力端と前記
   第１の波形整形回路の出力端と接続し、前記第３の波形
   整形回路は反転されたマンチェスターコードデーターの
   入力を受け、前記第４の波形整形回路は遅延され、かつ
   反転されたマンチェスターコードデーターの入力を受
   け、且つ前記第３の波形整形回路の出力端と前記第４の
   波形整形回路の出力端とは接続しているように構成され
   ることを特徴とするマンチェスターコードデーターを無
   遮蔽ツイストペア媒体に送信するための装置。
6. 【請求項６】 前記フィルタ伝達関数は、二乗余弦イン
   パルス応答を有することを特徴とする請求項５記載の装
   置。
7. 【請求項７】 第１、及び第２の波形整形回路の出力端
   子を電気的に第１の低域フィルタに接続すると共に、第
   ３、及び第４の波形整形回路の出力端子を電気的に第２
   の低域フィルタに接続することを特徴とする請求項５記
   載の装置。
8. 【請求項８】 １次コイルと２次コイルを有する分離形
   変成器においては、１次コイルの両端は、それぞれ第１
   の低域フィルタと第２の低域フィルタに接続され、ま
   た、前記一次コイルのＣＴ（センター タップ）端は正
   パワーサプライにつながれ、更に、前記２次コイルの出
   力端は、それぞれ無遮蔽ツイストペア媒体に接続される
   ことを特徴とする請求項７記載の装置。