JPH10293636A - 伝送線における容量結合を減少させるための交互配置インバータ - Google Patents

伝送線における容量結合を減少させるための交互配置インバータ

Info

Publication number
JPH10293636A
JPH10293636A JP9300493A JP30049397A JPH10293636A JP H10293636 A JPH10293636 A JP H10293636A JP 9300493 A JP9300493 A JP 9300493A JP 30049397 A JP30049397 A JP 30049397A JP H10293636 A JPH10293636 A JP H10293636A
Authority
JP
Japan
Prior art keywords
point
distance
waypoint
approximately
transmission lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP9300493A
Other languages
English (en)
Inventor
Xiaonan Zhang
ツァン シャオナン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Metaflow Technologies Inc
Original Assignee
Metaflow Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Metaflow Technologies Inc filed Critical Metaflow Technologies Inc
Publication of JPH10293636A publication Critical patent/JPH10293636A/ja
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/495—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00—Electrical arrangements for controlling or matching impedance
    • H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements

Landscapes

  • Dc Digital Transmission (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Logic Circuits (AREA)

Abstract

(57)【要約】 【課題】 伝送線の容量結合を減少させる技術を提供す
る。 【解決手段】 本発明によれば、伝送線の容量結合を減
少させる方法及びシステムが提供される。複数個の平行
な伝送線が存在する場合に、その伝送線の最初の半分
（１つおきのもの）はそれらの駆動点において反転さ
れ、且つ、伝送線に沿った半分の位置に配置されたイン
バータを使用して、それらの駆動点とそれらの受信点と
の間の半分の点において再度反転される。該伝送線の残
りの半分は該半分の点において反転され且つそれらの受
信点において再度反転される。その際に、１つおきの複
数個の伝送線は伝送線における任意の点において反転さ
れ、伝送線全体にわたっての容量結合を自己相殺させ、
クロストークを減少させ且つ上昇時間を高速化させる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、伝送線、特にサブ
ミクロンＶＬＳＩチップにおけるワイヤ即ち配線に対す
る容量結合を減少させる技術に関するものである。
【０００２】
【従来の技術】多数の伝送線（例えば半導体チップにお
けるワイヤ即ち配線）が駆動点と受信点との間で並列に
結合される場合に、これらの伝送線の対の間で容量結合
が発生する場合がある。
【０００３】容量結合は、伝送線の対の間においてクロ
ストークを発生させる場合がある。伝送線の対の間での
クロストークは、近傍の伝送線とは論理値が異なる伝送
線のライズタイム即ち上昇時間を遅くさせる場合があ
り、一方、伝送線の対の間のクロストークは、近傍の伝
送線と同一の論理値を有する伝送線のライズタイム即ち
上昇時間を遅くさせるか又は速くさせる場合があり、複
数個の伝送線のうちの幾つかにおいて論理値の到着を遅
滞させることとなる。複数個の伝送線に対する回路設計
において、設計者は、最悪の場合においても動作するよ
うに回路を設計せねばならず、このことは不必要に設計
努力を困難なものとさせるか、又は効率が悪いか又は浪
費的な回路とさせる。
【０００４】例えば０．５ミクロン以下のディープサブ
ミクロン技術においては、伝送線用のワイヤ即ち配線の
抵抗がより大きく、伝送線と半導体基板との間の容量が
より大きく、且つ伝送線の対の間の容量がより大きい。
伝送線の対の間の容量は各伝送線に対する全容量のうち
の８０％を超える場合がある。容量結合はマルチプル即
ち複数本の並列ワイヤに対して厳しく悪化され、特に、
これらのワイヤが約３ミリメートルより長いものである
場合にそうである。
【０００５】伝送線上を伝送されるべき信号のライズタ
イム即ち上昇時間を速くさせるための１つの公知の方法
は、伝送線をより強力なドライバへ結合させることであ
る。このことは伝送線のワイヤ（配線）容量に打ち勝つ
ことを可能とし且つ伝送線の受信点における電圧変化の
ために必要とされる時間を減少させ、従って駆動点から
受信点へ論理値を伝送するのに必要とされる時間を減少
させることが可能である。然しながら、容量結合によっ
て提起される問題は、ワイヤ（配線）抵抗のために、よ
り強力なドライバを使用することによって改善されるも
のではない。
【０００６】更に、本発明者の知得したところによれ
ば、ライズタイム即ち上昇時間は、伝送線の対の上を伝
送される異なる信号におけるタイミングの変化に応答し
て著しく変化する場合がある。容量結合によって導入さ
れる遅延は、異なる伝送線上の異なる信号が、同時的に
ではなく、僅かに異なる時間においてスイッチされる場
合には著しく大きなものとなる場合がある。シミュレー
ションによれば、約２００ピコ秒のみのスキュー変化が
２８０ピコ秒を超える遅延の量における変化を発生させ
る場合がある。
【０００７】ライズタイム（上昇時間）を高速化させる
２番目の公知の方法は、伝送線における中間の位置にリ
ピーターを設けることである。このことはワイヤ（配
線）インピーダンスの幾らかを解消し且つ伝送線の受信
点においての電圧を変化させるのに必要とされる時間を
減少させることを可能とし、従って駆動点から受信点へ
論理値を伝達させるのに必要とされる時間を減少させ
る。然しながら、この方法は、上記問題を解消するもの
ではない。何故ならば、リピーターの両側において尚且
つクロストークが発生するからである。
【０００８】
【発明が解決しようとする課題】本発明は、以上の点に
鑑みなされたものであって、上述した如き従来技術の欠
点を解消し、伝送線の容量結合を減少させる技術を提供
することを目的とする。
【０００９】
【課題を解決するための手段】本発明は、伝送線に対す
る容量結合を減少させるシステム及び方法を提供してい
る。一対の例えばワイヤ（配線）等の平行な伝送線が、
信号が途中の点で反転される第一伝送線と、信号がその
途中の点においては反転されることのない第二伝送線と
を有している。反転する点の前の容量結合の効果は反転
する点の後の反転効果によってオフセットされるので、
容量結合は減少され、クロストークを減少させ且つライ
ズタイム（上昇時間）を高速化させる。好適実施例にお
いては、１つを超える数の反転点を設けることが可能で
ある。
【００１０】
【発明の実施の形態】図１を参照して説明する第一の好
適実施例においては、伝送線間のクロストークは、隣接
する対の伝送線をして伝送線の長さの半分に対して反対
の信号の極性を有することとさせ且つ該伝送線の長さの
半分に対して同一の信号の極性を有するものとさせるこ
とによって最小とされる。
【００１１】図１はクロストークが最小とされている第
一組の伝送線を示している。複数個の伝送線１０１の各
々は回路内の駆動点１０３におけるドライバ１０２から
回路内の受信点１０４における受信ノードへ信号を伝送
する。各信号はデジタル信号であり且つ２つの論理値の
間の１つ、即ち「０」ビットを表わすための論理「０」
値（例えば、＋０．０Ｖ）及び「１」ビットを表わすた
めの論理「１」値（例えば、＋５．０Ｖ）、のうちの１
つを使用して１ビットの情報をコード化する。好適実施
例においては、各伝送線１０１は導体１０５を有してい
る。好適実施例においては、各伝送線１０１は、約０．
２ミクロン（μｍ）乃至約０．５ミクロンの間、例えば
約０．３ミクロンの幅１１１を有している。各伝送線１
０１は、駆動点１０３と受信点１０４との間の距離によ
って決定される長さ１１２を有しており、好適実施例に
おいては、約１ｃｍ乃至約１５ｃｍ程度とすることが可
能である。好適実施例においては、伝送線１０１の対の
間の距離１１３は伝送線１０１の幅１１１、と同様であ
り、例えば約０．３ミクロンである。
【００１２】第一組の伝送線１０１は単にドライバ１０
２と導体１０５とを有するに過ぎない。好適実施例にお
いては、第一組の伝送線１０１は、１つおきの伝送線１
０１を有しており、例えば、伝送線１０１に番号が付け
られている場合には全ての偶数番号の伝送線１０１を有
している。第一組の伝送線１０１に対して、駆動点１０
３に表われる元の信号はドライバ１０２によって導体１
０５へ結合され且つ変化することなしに受信点１０４へ
伝送される。
【００１３】第二組の伝送線１０１（例えば、伝送線１
０１が番号付けされている場合には全ての奇数番号の伝
送線１０１）は、駆動点１０３と受信点１０４との間の
ほぼ中間の位置に配設されているバランス用インバータ
１２１を有すると共に、受信点１０４近くに配設されて
いる回復用インバータ１２２を有している。バランス用
インバータ１２１は、導体１０５を２つの部分、即ち駆
動点１０３により近い第一部分１０６と受信点１０４に
より近い第二部分１０７とに分割すべく配設されてい
る。
【００１４】第二組の伝送線１０１に関しては、駆動点
１０３に表われる元の信号はドライバ１０２によって変
化することなしに導体１０５の第一部分１０６へ結合さ
れる。導体１０５の第一部分１０６は、その信号をバラ
ンス用インバータ１２１へ供給し、該インバータ１２１
はその信号を反転させ且つ反転された信号を導体１０５
の第二部分１０６へ供給する。導体１０５の第二部分１
０６はその反転された信号を回復用インバータ１２２へ
供給し、その回復用インバータ１２２はその反転された
信号を再度反転させて元の信号を回復し且つその回復さ
れた元の信号を受信点１０４へ供給する。
【００１５】容量結合に関する効果 第一伝送線１０１用の第一の元の信号１３１は、２つの
電圧値、即ち「０」ビットを表わすための論理「０」値
及び「１」ビットを表わすための論理「１」値、のうち
の１つを使用して１ビットの情報をコード化する第一デ
ジタル信号を有している。第一の元の信号１３１は
「０」ビットから「１」ビットへの遷移を有するものと
して示してあるが、第一の元の信号１３１は「０」ビッ
トから「１」ビットへの遷移を有するものとすることも
可能であり、又は一定の「０」ビット又は一定の「１」
ビットとすることも可能である。
【００１６】同様に、第二伝送線１０１に対する第二の
元の信号１３２は、２つの電圧値のうちの１つを使用し
て１ビットの情報をコード化する第一デジタル信号を有
している。第一の元の信号１３１は、これらの信号の実
際の論理値が必ずしも同一でないが、第一複数個の伝送
線１０１に対して示してある。同様に、第二の元の信号
１３２が、これらの信号の実際の論理値が必ずしも同一
のものでないが、第二複数個の伝送線１０１に対して示
してある。
【００１７】第二複数個の伝送線１０１に関して、第二
の元の信号１３２はバランス用インバータ１２１によっ
て反転され、反転された信号１３３を供給する。その反
転された信号１３３は、回復用インバータ１２２によっ
て再度反転され、回復された信号１３４を供給する。
【００１８】第一の元の信号１３１が極性を変化させる
と、第一伝送線１０１と第二伝送線１０１との間（より
一般的には、隣接する伝送線１０１の間の任意の対又は
伝送線１０１の任意の対の間）における容量結合が伝送
線１０１に沿って伝搬される電圧に対するライズタイム
（上昇時間）又はフォールタイム（下降時間）を増加さ
せるか又は減少させる場合があり、従って、駆動点１０
３から受信点１０４への第一の元の信号１３１の伝送を
遅くさせる（又は速くさせる）場合がある。
【００１９】第一の元の信号１３１が第二の元の信号１
３２とほぼ同時的に極性を変化させる場合には、遅延の
量は著しく変化する場合がある。直感とは著しく違っ
て、第一の元の信号１３１及び第二の元の信号１３２に
対する極性変化の到着時間が僅かに変化すると、遅延の
量が著しく変化する場合がある。
【００２０】然しながら、バランス用インバータ１２１
及び回復用インバータ１２２は、第一伝送線１０１及び
第二伝送線１０１上の電圧の極性が距離１１２の半分に
わたって同一の極性を有し且つ距離１１２の半分にわた
って反対の極性を有するものとさせる。この条件は、第
一の元の信号１３１及び第二の元の信号１３２が同一の
極性を有しているか又は反対の極性を有しているかに拘
らずに得られる。その結果、第一の元の信号１３１（よ
り一般的には、ドライバ１０２のうちの１つにおいて表
われる任意の元の信号）に対する極性が変化する場合に
遅延の量が最小とされ、且つ第一の元の信号１３１及び
第二の元の信号１３２（より一般的には、ドライバ１０
２の任意の対に表われる元の信号）に対する極性が変化
する場合に、遅延における変化の量が最小とされる。
【００２１】第二の好適実施例 図２はクロストークが最小とされる第二組の伝送線を示
している。第二の好適実施例においては、第一組の伝送
線１０１及び第二組の伝送線１０１が両方ともバランス
用インバータ１２１と回復用インバータ１２２とを有し
ている。バランス用インバータ１２１及び回復用インバ
ータ１２２は、必要とされるインバータの数を最小とし
ながら、第一の元の信号１３１及び第二の元の信号１３
２が並列的に伝送される距離を最小とするように各伝送
線１０１上に位置されている。
【００２２】図２に示されるように、第一組の伝送線１
０１における各伝送線１０１は、距離１１２のほぼ５分
の１（２０％）である第一途中点２０１に位置されてい
るバランス用インバータ１２１を有している。第一組の
伝送線１０１における各伝送線１０１は、距離１１２の
約５分の３（６０％）である第二の途中点２０２に位置
されている回復用インバータ１２２を有している。
【００２３】同様に、第二組の伝送線１０１における各
伝送線１０１は、距離１１２の約５分の２（４０％）で
ある第三途中点２０３に位置されているバランス用イン
バータ１２１を有している。第二組の伝送線１０１にお
ける各伝送線１０１は、距離１１２の約５分の４（８０
％）である第四途中点２０４に位置されている回復用イ
ンバータ１２２を有している。図２に示されている実施
例は、今のところ発明者によって好適なものと考えられ
ている。
【００２４】図３はクロストークが最小とされる第三組
の伝送線を示している。図３に示したように、第一組の
伝送線１０１における各伝送線１０１は、距離１１２の
約３分の１（約３３％）である第一途中点２０１に位置
されているバランス用インバータ１２１を有している。
第一組の伝送線１０１における各伝送線１０１は、ほぼ
受信点１０４における第二途中点２０２に位置されてい
る回復用インバータ１２２を有している。
【００２５】同様に、第二組の伝送線１０１における各
伝送線１０１は、距離１１２の約３分の２（約６６％）
における第三途中点２０３に位置されているバランス用
インバータ１２１を有している。第二組の伝送線１０１
における各伝送線１０１は、受信点１０４近くにおける
第四途中点２０４に位置されている回復用インバータ１
２２を有している。
【００２６】図４は、クロストークを最小とさせた第四
組の伝送線を示している。図４に示したように、第一組
の伝送線１０１における各伝送線１０１は、距離１１２
の約半分（５０％）である第一途中点２０１に位置され
ているバランス用インバータ１２１を有している。第一
組の伝送線１０１における各伝送線１０１は、距離１１
２のほぼ４分の３（７５％）である第二途中点２０２に
位置されている回復用インバータ１２２を有している。
【００２７】同様に、第二組の伝送線１０１における各
伝送線１０１は、距離１１２の約４分の１（２５％）で
ある第三途中点２０３に位置されているバランス用イン
バータ１２１を有している。第二組の伝送線１０１に各
伝送線１０１は、距離１１２の約半分（５０％）である
第四途中点２０４に位置されている回復用インバータ１
２２を有している。
【００２８】図５は容量結合に起因する遅延のグラフィ
ックプロットを示している。グラフィックプロット５０
０はＸ軸５０１と、Ｙ軸５０２と、近傍の伝送線（例え
ばワイヤ）上の信号の遷移の間のスキュー（歪）の量と
容量結合によって誘起される遅延の量との間のシミュレ
ーションした関係を示した複数個のプロットしたライン
とを有している。Ｘ軸５０１は第一伝送線１０１上の第
一の元の信号１３１及び第二伝送線１０１上の第二の元
の信号１３２の信号遷移の間のスキュー即ち歪の大きさ
を示している。図５において、Ｘ軸５０１は約−２００
ピコ秒のスキューと約＋４００ピコ秒のスキューとの間
の大きさを使用してマーク付けしてある。Ｙ軸５０２は
容量結合によって発生された遅延の大きさを示してい
る。図５において、Ｙ軸５０２は約１６０ピコ秒の遅延
と約４４０ピコ秒の遅延との間の大きさを使用してマー
ク付けしてある。
【００２９】第一プロットライン５１１は、リピーター
即ちインバータなしのワイヤからなる一対の伝送線に対
するスキューの関数としての遅延の大きさを示してい
る。第二プロットライン５１２は、両方の伝送線が距離
１１２のほぼ半分に位置されている非反転型のリピータ
ーを有する一対の伝送線に対するスキューの関数として
の遅延の大きさを示している。第三プロットライン５１
３は、図２の構成を使用した一対の伝送線に対するスキ
ューの関数としての遅延の大きさを示している。ライン
５１３に対して示されている最大の遅延は、ライン５１
１及びライン５１２に対して示されている最大の遅延か
ら著しく減少されている。
【００３０】第四プロットライン５１４は、図４の構成
を使用した一対の伝送線に対してのスキューの関数とし
ての遅延の大きさを示している。ライン５１４に対して
示した最大遅延は、ライン５１１及びライン５１２に対
して示した最大遅延から著しく減少されている。
【００３１】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
【図面の簡単な説明】
【図１】 クロストークが最小とされる第一組の伝送線
を示した概略図。
【図２】 クロストークが最小とされる第二組の伝送線
を示した概略図。
【図３】 クロストークが最小とされる第三組の伝送線
を示した概略図。
【図４】 クロストークが最小とされる第四組の伝送線
を示した概略図。
【図５】 容量結合に起因する遅延を示したグラフ図。
【符号の説明】
１０１ 伝送線 １０２ ドライバ １０３ 駆動点 １０４ 受信点 １０５ 導体 １２１ バランス用インバータ １２２ 回復用インバータ

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】 モノリシック半導体チップの少なくとも
    片側に配置させた回路において、 第一点と第二点との間に結合されている複数個の伝送線
    が設けられており、前記複数個の伝送線は第一組と第二
    組とを有しており、 前記第一組は前記第一点と第二点との間に導体を有して
    おり、 前記第二組は第一インバータと、前記第一点と前記第一
    インバータとの間に結合されている第一導体と、第二導
    体と、前記第一インバータと前記第二インバータとの間
    に結合されている第二導体とを有している、ことを特徴
    とする回路。
  2. 【請求項２】 請求項１において、前記第一組が前記複
    数個の伝送線のうちの約半分を有していることを特徴と
    する回路。
  3. 【請求項３】 請求項１において、前記第一インバータ
    が前記第一点と前記第二点との間のほぼ中間に配置され
    ていることを特徴とする回路。
  4. 【請求項４】 請求項１において、前記第二インバータ
    が前記第二点の近くに配置されていることを特徴とする
    回路。
  5. 【請求項５】 モノリシック半導体チップの少なくとも
    片側に配置されている回路において、 複数個の伝送線が第一点と第二点との間に結合されてお
    り、前記複数個の伝送線は第一組と第二組とを有してお
    り、 前記第一組はほぼ第一途中点に位置されている第一イン
    バータと、ほぼ第二途中点に位置されている第二インバ
    ータとを有しており、 前記第二組は前記第一途中点と実質的に異なるほぼ第三
    途中点に位置されている第一インバータと、ほぼ第四途
    中点に位置されている第二インバータとを有している、
    ことを特徴とする回路。
  6. 【請求項６】 請求項５において、前記第一途中点が前
    記第一点と、前記第二点との間の距離のほぼ５分の１で
    あり、前記第二途中点が前記距離のほぼ５分の３であ
    り、前記第三途中点が前記距離のほぼ５分の２であり、
    且つ前記第四途中点が前記距離のほぼ５分の４であるこ
    とを特徴とする回路。
  7. 【請求項７】 請求項５において、前記第一途中点が前
    記第一点と前記第二点との間の距離のほぼ３分の１であ
    り、前記第二途中点が前記第二点近くであり、前記第三
    途中点が前記距離のほぼ３分の２であり、且つ第四途中
    点が前記第二点近くであることを特徴とする回路。
  8. 【請求項８】 請求項５において、前記第一途中点が前
    記第一点と前記第二点との間の距離のほぼ半分であり、
    前記第二途中点が前記距離のほぼ４分の３であり、前記
    第三途中点が前記距離のほぼ４分１であり、且つ前記第
    四途中点が前記距離のほぼ半分であることを特徴とする
    回路。
  9. 【請求項９】 請求項５において、前記第一組が前記複
    数個の伝送線の約半分を有していることを特徴とする回
    路。
  10. 【請求項１０】 モノリシック半導体チップの少なくと
    も片側に配設させている回路における第一点と第二点と
    の間において複数個の信号を伝送する方法において、 第一組の信号と第二組の信号とを選択し、 前記第一組の信号を前記第一点と前記第二点との間で変
    化なしで伝送させ、 前記第二組の信号を前記第一点と前記第二点との間で二
    度反転させる、上記各ステップを有することを特徴とす
    る方法。
  11. 【請求項１１】 請求項１０において、前記第一組が前
    記複数個の信号のうちの約半分を有していることを特徴
    とする方法。
  12. 【請求項１２】 請求項１０において、前記反転させる
    ステップが、前記第一点と前記第二点との間のほぼ中間
    において前記第二組の信号を反転させるステップを有し
    ていることを特徴とする方法。
  13. 【請求項１３】 請求項１０において、前記反転させる
    ステップが、前記第二組の信号を前記第二点近くで反転
    させるステップを有していることを特徴とする方法。
  14. 【請求項１４】 モノリシック半導体チップの少なくと
    も片側上に配設した回路における第一点と第二点との間
    において複数個の信号を伝送させる方法において、 第一組の信号と第二組の信号とを選択し、 前記第一組の信号を第一途中点と前記第二途中点とにお
    いて反転させ、 前記第二組の信号を前記第一途中点から実質的に異なる
    第三途中点と第四途中点とにおいて反転させる、上記各
    ステップを有することを特徴とする方法。
  15. 【請求項１５】 請求項１４において、前記第一途中点
    が前記第一点と前記第二点との間の距離のほぼ５分の１
    であり、前記第二途中点が前記距離のほぼ５分の３であ
    り、前記第三途中点が前記距離のほぼ５分の２であり、
    且つ前記第四途中点が前記距離のほぼ５分４であること
    を特徴とする方法。
  16. 【請求項１６】 請求項１４において、前記第一途中点
    が前記第一点と前記第二点との間の距離のほぼ３分の１
    であり、前記第二途中点が前記第二点近くであり、前記
    第三途中点が前記距離のほぼ３分の２であり、且つ前記
    第四途中点が前記第二点近くであることを特徴とする方
    法。
  17. 【請求項１７】 請求項１４において、前記第一途中点
    が前記第一点と前記第二点との間の距離のほぼ半分であ
    り、前記第二途中点が前記距離のほぼ４分の３であり、
    前記第三途中点が前記距離のほぼ４分の１であり、且つ
    前記第四途中点が前記距離のほぼ半分であることを特徴
    とする方法。
  18. 【請求項１８】 請求項１４において、前記第一組が前
    記複数個の信号のうちのほぼ半分を有していることを特
    徴とする方法。
JP9300493A 1996-10-31 1997-10-31 伝送線における容量結合を減少させるための交互配置インバータ Ceased JPH10293636A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/742109 1996-10-31
US08/742,109 US5994946A (en) 1996-10-31 1996-10-31 Alternating inverters for capacitive coupling reduction in transmission lines

Publications (1)

Publication Number Publication Date
JPH10293636A true JPH10293636A (ja) 1998-11-04

Family

ID=24983514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9300493A Ceased JPH10293636A (ja) 1996-10-31 1997-10-31 伝送線における容量結合を減少させるための交互配置インバータ

Country Status (4)

Country Link
US (1) US5994946A (ja)
EP (2) EP0840376B1 (ja)
JP (1) JPH10293636A (ja)
DE (1) DE69729254D1 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6304987B1 (en) * 1995-06-07 2001-10-16 Texas Instruments Incorporated Integrated test circuit
JP4560846B2 (ja) * 1998-07-23 2010-10-13 日本テキサス・インスツルメンツ株式会社 クロストーク防止回路
US6414542B2 (en) * 1999-03-17 2002-07-02 Koninklijke Philips Electronics N.V. Integrated circuit with relative sense inversion of signals along adjacent parallel signal paths
JP3476403B2 (ja) * 1999-11-24 2003-12-10 Ｎｅｃエレクトロニクス株式会社 半導体回路、その遅延調整方法及びそのレイアウト方法
JP2001203763A (ja) * 2000-01-24 2001-07-27 Nec Ic Microcomput Syst Ltd 信号伝送方法および装置、データ処理装置
JP2001291834A (ja) * 2000-04-04 2001-10-19 Sony Corp クロストークキャンセル回路、配線モジュールおよび自動配線装置の配線方法
JP2002043515A (ja) * 2000-07-24 2002-02-08 Mitsubishi Electric Corp シールド回路および集積回路
US6910199B2 (en) * 2001-04-23 2005-06-21 Telairity Semiconductor, Inc. Circuit group design methodologies
JP2002373039A (ja) * 2001-06-18 2002-12-26 Mitsubishi Electric Corp バス回路、およびバス回路設計方法
JP3639241B2 (ja) * 2001-10-11 2005-04-20 株式会社東芝 半導体装置
US7116126B2 (en) * 2001-10-16 2006-10-03 Sun Microsystems, Inc. Intelligent delay insertion based on transition
US20030108109A1 (en) * 2001-12-10 2003-06-12 Khieu Cong Q. Routing miller factor cancelling technique
US7609778B2 (en) * 2001-12-20 2009-10-27 Richard S. Norman Methods, apparatus, and systems for reducing interference on nearby conductors
US6703868B2 (en) 2001-12-20 2004-03-09 Hyperchip Inc. Methods, apparatus, and systems for reducing interference on nearby conductors
US6897497B2 (en) * 2001-12-20 2005-05-24 Hyperchip Inc. Methods, apparatus, and systems for reducing interference on nearby conductors
CN1613132A (zh) * 2002-01-08 2005-05-04 皇家飞利浦电子股份有限公司 高压放电灯和高压放电灯馈入电极的制造方法
US7400276B1 (en) * 2002-01-28 2008-07-15 Massachusetts Institute Of Technology Method and apparatus for reducing delay in a bus provided from parallel, capacitively coupled transmission lines
US6784688B2 (en) * 2002-12-30 2004-08-31 Intel Corporation Skewed repeater bus
DE102004052903B4 (de) * 2004-11-02 2008-10-16 Qimonda Ag System, und Verfahren zum Betreiben eines Systems, welches ein Halbleiter-Bauelement aufweist
FR2887093B1 (fr) * 2005-06-10 2007-08-31 Arteris Sa Systeme et procede de transmission de donnees dans un circuit electronique
US20080204102A1 (en) * 2007-02-27 2008-08-28 Promos Technologies Pte.Ltd. Method to regulate propagation delay of capacitively coupled parallel lines
US8594114B2 (en) * 2008-05-29 2013-11-26 Promos Technologies Pte. Ltd. Shielding of datalines with physical placement based on time staggered access
KR20110060759A (ko) * 2009-11-30 2011-06-08 주식회사 하이닉스반도체 반도체 장치 및 그의 신호 전송 방법
US8797096B2 (en) 2011-12-09 2014-08-05 International Business Machines Corporation Crosstalk compensation for high speed, reduced swing circuits
US9253875B2 (en) 2013-05-15 2016-02-02 Intel IP Corporation Isolating differential transmission lines
JP6463169B2 (ja) 2015-02-27 2019-01-30 キヤノン株式会社 電子回路およびカメラ

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5784149A (en) * 1980-11-14 1982-05-26 Hitachi Ltd Semiconductor integrated circuit device
US4403192A (en) * 1980-12-08 1983-09-06 The United States Of America As Represented By The Secretary Of The Army Priority circuit for service request signals
JPS61119060A (ja) * 1984-11-14 1986-06-06 Toshiba Corp 半導体集積回路の信号伝送路
US4718063A (en) * 1985-06-20 1988-01-05 The United States Of America As Represented By The Secretary Of The Navy Optoelectronic integrated circuit multiplex
JPS6225526A (ja) * 1985-07-26 1987-02-03 Fujitsu Ltd クロツク伝送方式
JPS63238713A (ja) * 1987-03-26 1988-10-04 Oki Electric Ind Co Ltd 遅延回路
JP2924294B2 (ja) * 1991-06-06 1999-07-26 ブラザー工業株式会社 スタンプ装置
JPH0685653A (ja) * 1992-05-06 1994-03-25 Sgs Thomson Microelectron Inc バスキーパ特徴を有するレシーバ回路
US5306967A (en) * 1992-05-29 1994-04-26 Integrated Device Technology, Inc. Apparatus for improving signal transmission along parallel lines
JP3135748B2 (ja) * 1993-06-21 2001-02-19 株式会社東芝 表示データ駆動用集積回路
US5420534A (en) * 1993-10-27 1995-05-30 Loral Fairchild Corporation Programmable NxM switching system with charge-coupled device multiplexer
JPH08330934A (ja) * 1995-06-05 1996-12-13 Fujitsu Ltd 半導体回路

Also Published As

Publication number Publication date
EP1353378A1 (en) 2003-10-15
US5994946A (en) 1999-11-30
EP0840376B1 (en) 2004-05-26
EP0840376A1 (en) 1998-05-06
DE69729254D1 (de) 2004-07-01

Similar Documents

Publication Publication Date Title
JPH10293636A (ja) 伝送線における容量結合を減少させるための交互配置インバータ
US6496886B1 (en) Directional coupling bus system using printed board
US20040145394A1 (en) Output buffer circuit having pre-emphasis function
US6657460B2 (en) Spatially filtered data bus drivers and receivers and method of operating same
US5990701A (en) Method of broadly distributing termination for buses using switched terminators
US6703868B2 (en) Methods, apparatus, and systems for reducing interference on nearby conductors
US20050017642A1 (en) Electric device with data communication bus
US20020191707A1 (en) Data transmission circuit for universal serial bus system
JPH0865344A (ja) 差動信号のためのバックプレーンバス
JP3442273B2 (ja) バスシステムおよび回路基板
US6873178B2 (en) Skewed bus driving method and circuit
US5982191A (en) Broadly distributed termination for buses using switched terminator logic
US6967505B2 (en) Input circuit
US6667647B2 (en) Low power clock distribution methodology
KR100393473B1 (ko) 팬 아웃 버퍼용 전하 공유 회로
US6128347A (en) Signal transmission circuit with protection line driven with signal having same phase as transmission signal
JP3192086B2 (ja) 半導体集積回路
EP1324208A1 (en) Circuit device for transmitting bus signals
US20010037160A1 (en) Crosstalk cancellation circuit, interconnection module, interconnection method of automatic interconnection apparatus, and integrated circuit
EP1430408B1 (en) Electric device with data communication bus
US6897497B2 (en) Methods, apparatus, and systems for reducing interference on nearby conductors
JPH0923149A (ja) 電子システムの異なる負荷素子へ信号を伝達する回路
US20060158258A1 (en) Balanced single ended to differential signal converter
JP3348678B2 (ja) データ出力回路
US7002389B2 (en) Fast static receiver with input transition dependent inversion threshold

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041101

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071023

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080123

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080225

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081028

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20090224