JPH0956171A - 電流型インバータの並列負荷への供給電力制御方法及びその供給電力制御装置 - Google Patents
電流型インバータの並列負荷への供給電力制御方法及びその供給電力制御装置Info
- Publication number
- JPH0956171A JPH0956171A JP7204908A JP20490895A JPH0956171A JP H0956171 A JPH0956171 A JP H0956171A JP 7204908 A JP7204908 A JP 7204908A JP 20490895 A JP20490895 A JP 20490895A JP H0956171 A JPH0956171 A JP H0956171A
- Authority
- JP
- Japan
- Prior art keywords
- load
- circuit
- switching
- inverter
- inverter circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 11
- 230000001939 inductive effect Effects 0.000 abstract description 24
- 239000003990 capacitor Substances 0.000 description 21
- 230000010355 oscillation Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000001514 detection method Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B40/00—Technologies aiming at improving the efficiency of home appliances, e.g. induction cooking or efficient technologies for refrigerators, freezers or dish washers
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】
【課題】 本発明は、近接して並列配置された運転条件
の異なる複数の誘導負荷を運転する単一電源により構成
された電流型インバータにおいて、誘導負荷間の相互干
渉の発生を防止し、運転効率を向上させる電流型インバ
ータの並列負荷への供給電力制御方法及びその供給電力
制御装置を提供することである。 【解決手段】 単一電源構成の電流型インバータ１で
は、並列接続された負荷Ａ及び負荷Ｂが、通常運転中
は、設定電圧生成回路３０内の負荷Ａ用設定電圧生成回
路３２及び負荷Ｂ用設定電圧生成回路３３に設定される
各負荷Ａ、Ｂの運転条件に対応した設定電圧に基づいて
ＶＣＯ１４により設定されるスイッチングタイミングで
インバータ回路３、４のスイッチング動作が時分割制御
されるため、負荷Ａ、Ｂ間の相互干渉の発生を防止し、
並列負荷毎に運転条件を設定して時分割制御することが
でき、電流型インバータ１における運転効率を向上させ
ることができる。
の異なる複数の誘導負荷を運転する単一電源により構成
された電流型インバータにおいて、誘導負荷間の相互干
渉の発生を防止し、運転効率を向上させる電流型インバ
ータの並列負荷への供給電力制御方法及びその供給電力
制御装置を提供することである。 【解決手段】 単一電源構成の電流型インバータ１で
は、並列接続された負荷Ａ及び負荷Ｂが、通常運転中
は、設定電圧生成回路３０内の負荷Ａ用設定電圧生成回
路３２及び負荷Ｂ用設定電圧生成回路３３に設定される
各負荷Ａ、Ｂの運転条件に対応した設定電圧に基づいて
ＶＣＯ１４により設定されるスイッチングタイミングで
インバータ回路３、４のスイッチング動作が時分割制御
されるため、負荷Ａ、Ｂ間の相互干渉の発生を防止し、
並列負荷毎に運転条件を設定して時分割制御することが
でき、電流型インバータ１における運転効率を向上させ
ることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、電流型負荷共振イ
ンバータの並列負荷への供給電力制御方法及びその供給
電力制御装置に係り、詳細には、運転条件が異なる複数
の誘導負荷を並列運転するための電流型負荷共振インバ
ータの並列負荷への供給電力制御方法及びその供給電力
制御装置に関する。
ンバータの並列負荷への供給電力制御方法及びその供給
電力制御装置に係り、詳細には、運転条件が異なる複数
の誘導負荷を並列運転するための電流型負荷共振インバ
ータの並列負荷への供給電力制御方法及びその供給電力
制御装置に関する。
【０００２】
【従来の技術】従来、電流型負荷共振インバータから交
流電力が供給される負荷としては、例えば、近接して並
列配置された運転条件の異なる複数の誘導負荷（例え
ば、誘導加熱を利用した溶解炉が近接配置された場合
等）があり、この場合、その誘導負荷毎に含まれるイン
ダクタンス成分の違いにより、複数の共振条件が異なる
共振回路が形成されている。
流電力が供給される負荷としては、例えば、近接して並
列配置された運転条件の異なる複数の誘導負荷（例え
ば、誘導加熱を利用した溶解炉が近接配置された場合
等）があり、この場合、その誘導負荷毎に含まれるイン
ダクタンス成分の違いにより、複数の共振条件が異なる
共振回路が形成されている。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
近接して並列配置された運転条件の異なる複数の誘導負
荷にあっては、その誘導負荷毎に含まれるインダクタン
ス成分の違いにより、複数の共振条件が異なる共振回路
が形成されていたため、単一電源により構成された電流
型負荷共振インバータにより各誘導負荷を並列運転しよ
うとすると、近接配置された誘導負荷間では相互干渉が
発生して、電流型負荷共振インバータによる並列負荷へ
の供給電力制御の正常動作が難しくなるとともに、運転
効率が低下するという問題点があった。
近接して並列配置された運転条件の異なる複数の誘導負
荷にあっては、その誘導負荷毎に含まれるインダクタン
ス成分の違いにより、複数の共振条件が異なる共振回路
が形成されていたため、単一電源により構成された電流
型負荷共振インバータにより各誘導負荷を並列運転しよ
うとすると、近接配置された誘導負荷間では相互干渉が
発生して、電流型負荷共振インバータによる並列負荷へ
の供給電力制御の正常動作が難しくなるとともに、運転
効率が低下するという問題点があった。
【０００４】また、誘導負荷を並列運転する電流型負荷
共振インバータでは、誘導負荷に対して定電流源として
動作し、各誘導負荷に供給する出力電流の断続はできな
いため、出力電流の通電時間を負荷毎にオーバーラップ
させて切替運転する必要があった。
共振インバータでは、誘導負荷に対して定電流源として
動作し、各誘導負荷に供給する出力電流の断続はできな
いため、出力電流の通電時間を負荷毎にオーバーラップ
させて切替運転する必要があった。
【０００５】本発明の課題は、近接して並列配置された
運転条件の異なる複数の誘導負荷を単一電源により構成
された電流型負荷共振インバータにより並列運転する際
に、各誘導負荷の運転条件に対応して設定した各インバ
ータ回路におけるスイッチング素子のスイッチング動作
を時分割制御することにより、誘導負荷間の相互干渉の
発生を防止し、運転効率を向上させる電流型負荷共振イ
ンバータの並列負荷への供給電力制御方法及びその供給
電力制御装置を提供することである。
運転条件の異なる複数の誘導負荷を単一電源により構成
された電流型負荷共振インバータにより並列運転する際
に、各誘導負荷の運転条件に対応して設定した各インバ
ータ回路におけるスイッチング素子のスイッチング動作
を時分割制御することにより、誘導負荷間の相互干渉の
発生を防止し、運転効率を向上させる電流型負荷共振イ
ンバータの並列負荷への供給電力制御方法及びその供給
電力制御装置を提供することである。
【０００６】
【課題を解決するための手段】本発明の手段は次の通り
である。
である。
【０００７】請求項１記載の発明は、単一直流電源から
複数のインバータ回路に直流電力を供給し、該インバー
タ回路毎に運転条件の異なる負荷を並列接続し、該各イ
ンバータ回路におけるスイッチング素子のスイッチング
制御により並列接続された各負荷に供給する交流電力を
制御する電流型インバータの並列負荷への供給電力制御
方法において、前記負荷毎の運転条件に対応して前記各
インバータ回路におけるスイッチング素子の動作条件を
設定し、この設定した動作条件に基づいて前記各インバ
ータ回路における各スイッチング素子のスイッチングタ
イミングを時分割制御し、この時分割制御において、前
回の時分割期間における各インバータ回路のスイッチン
グ素子の動作条件を記憶し、この記憶した動作条件に基
づいて今回の時分割期間における各インバータ回路のス
イッチング素子の動作条件を設定し、各インバータ回路
のスイッチング素子のスイッチングタイミングを制御し
て、並列負荷へ供給する交流電力を制御するようにした
ことを特徴としている。
複数のインバータ回路に直流電力を供給し、該インバー
タ回路毎に運転条件の異なる負荷を並列接続し、該各イ
ンバータ回路におけるスイッチング素子のスイッチング
制御により並列接続された各負荷に供給する交流電力を
制御する電流型インバータの並列負荷への供給電力制御
方法において、前記負荷毎の運転条件に対応して前記各
インバータ回路におけるスイッチング素子の動作条件を
設定し、この設定した動作条件に基づいて前記各インバ
ータ回路における各スイッチング素子のスイッチングタ
イミングを時分割制御し、この時分割制御において、前
回の時分割期間における各インバータ回路のスイッチン
グ素子の動作条件を記憶し、この記憶した動作条件に基
づいて今回の時分割期間における各インバータ回路のス
イッチング素子の動作条件を設定し、各インバータ回路
のスイッチング素子のスイッチングタイミングを制御し
て、並列負荷へ供給する交流電力を制御するようにした
ことを特徴としている。
【０００８】請求項２記載の発明は、単一直流電源から
複数のインバータ回路に直流電力を供給し、該インバー
タ回路毎に運転条件の異なる負荷を並列接続し、該各イ
ンバータ回路におけるスイッチング素子のスイッチング
制御により並列接続された各負荷に供給する交流電力を
制御する供給電力制御装置において、前記負荷毎の運転
条件に対応して前記各インバータ回路におけるスイッチ
ング素子の動作条件を設定する動作条件設定手段と、こ
の設定した動作条件に基づいて前記各インバータ回路に
おける各スイッチング素子のスイッチングタイミングを
時分割制御する制御手段と、を備えたことを特徴として
いる。
複数のインバータ回路に直流電力を供給し、該インバー
タ回路毎に運転条件の異なる負荷を並列接続し、該各イ
ンバータ回路におけるスイッチング素子のスイッチング
制御により並列接続された各負荷に供給する交流電力を
制御する供給電力制御装置において、前記負荷毎の運転
条件に対応して前記各インバータ回路におけるスイッチ
ング素子の動作条件を設定する動作条件設定手段と、こ
の設定した動作条件に基づいて前記各インバータ回路に
おける各スイッチング素子のスイッチングタイミングを
時分割制御する制御手段と、を備えたことを特徴として
いる。
【０００９】また、この場合、請求項３に記載する供給
電力制御装置のように、前記制御手段は、前記時分割制
御において、前回の時分割期間における各インバータ回
路のスイッチング素子の動作条件を記憶し、この記憶し
た動作条件に基づいて今回の時分割期間における各イン
バータ回路のスイッチング素子の動作条件を設定し、各
インバータ回路のスイッチング素子のスイッチングタイ
ミングを制御して、並列負荷へ供給する交流電力を制御
することが有効である。
電力制御装置のように、前記制御手段は、前記時分割制
御において、前回の時分割期間における各インバータ回
路のスイッチング素子の動作条件を記憶し、この記憶し
た動作条件に基づいて今回の時分割期間における各イン
バータ回路のスイッチング素子の動作条件を設定し、各
インバータ回路のスイッチング素子のスイッチングタイ
ミングを制御して、並列負荷へ供給する交流電力を制御
することが有効である。
【００１０】請求項１記載の発明によれば、単一直流電
源から複数のインバータ回路に直流電力を供給し、該イ
ンバータ回路毎に運転条件の異なる負荷を並列接続し、
該各インバータ回路におけるスイッチング素子のスイッ
チング制御により並列接続された各負荷に供給する交流
電力を制御する電流型インバータの並列負荷への供給電
力制御方法において、前記負荷毎の運転条件に対応して
前記各インバータ回路におけるスイッチング素子の動作
条件が設定され、この設定された動作条件に基づいて前
記各インバータ回路における各スイッチング素子のスイ
ッチングタイミングが時分割制御され、この時分割制御
では、前回の時分割期間における各インバータ回路のス
イッチング素子の動作条件が記憶され、この記憶された
動作条件に基づいて今回の時分割期間における各インバ
ータ回路のスイッチング素子の動作条件が設定され、各
インバータ回路のスイッチング素子のスイッチングタイ
ミングが制御されて、並列負荷へ供給する交流電力が制
御される。
源から複数のインバータ回路に直流電力を供給し、該イ
ンバータ回路毎に運転条件の異なる負荷を並列接続し、
該各インバータ回路におけるスイッチング素子のスイッ
チング制御により並列接続された各負荷に供給する交流
電力を制御する電流型インバータの並列負荷への供給電
力制御方法において、前記負荷毎の運転条件に対応して
前記各インバータ回路におけるスイッチング素子の動作
条件が設定され、この設定された動作条件に基づいて前
記各インバータ回路における各スイッチング素子のスイ
ッチングタイミングが時分割制御され、この時分割制御
では、前回の時分割期間における各インバータ回路のス
イッチング素子の動作条件が記憶され、この記憶された
動作条件に基づいて今回の時分割期間における各インバ
ータ回路のスイッチング素子の動作条件が設定され、各
インバータ回路のスイッチング素子のスイッチングタイ
ミングが制御されて、並列負荷へ供給する交流電力が制
御される。
【００１１】したがって、並列配置された誘導負荷を並
列運転する際に、その誘導負荷間の相互干渉の発生を防
止することができる単一電源で構成された電流型インバ
ータの並列負荷への供給電力制御方法を提供することが
できる。
列運転する際に、その誘導負荷間の相互干渉の発生を防
止することができる単一電源で構成された電流型インバ
ータの並列負荷への供給電力制御方法を提供することが
できる。
【００１２】請求項２記載の発明によれば、単一直流電
源から複数のインバータ回路に直流電力を供給し、該イ
ンバータ回路毎に運転条件の異なる負荷を並列接続し、
該各インバータ回路におけるスイッチング素子のスイッ
チング制御により並列接続された各負荷に供給する交流
電力を制御する供給電力制御装置において、動作条件設
定手段に、前記負荷毎の運転条件に対応して前記各イン
バータ回路におけるスイッチング素子の動作条件が設定
され、制御手段により、この設定された動作条件に基づ
いて前記各インバータ回路における各スイッチング素子
のスイッチングタイミングが時分割制御される。
源から複数のインバータ回路に直流電力を供給し、該イ
ンバータ回路毎に運転条件の異なる負荷を並列接続し、
該各インバータ回路におけるスイッチング素子のスイッ
チング制御により並列接続された各負荷に供給する交流
電力を制御する供給電力制御装置において、動作条件設
定手段に、前記負荷毎の運転条件に対応して前記各イン
バータ回路におけるスイッチング素子の動作条件が設定
され、制御手段により、この設定された動作条件に基づ
いて前記各インバータ回路における各スイッチング素子
のスイッチングタイミングが時分割制御される。
【００１３】したがって、並列配置された誘導負荷を並
列運転する際に、その誘導負荷間の相互干渉の発生を防
止することができる単一電源で構成された電流型インバ
ータの並列負荷への供給電力制御装置を提供することが
できる。
列運転する際に、その誘導負荷間の相互干渉の発生を防
止することができる単一電源で構成された電流型インバ
ータの並列負荷への供給電力制御装置を提供することが
できる。
【００１４】また、請求項３記載の発明によれば、前記
制御手段では、前記時分割制御において、前回の時分割
期間における各インバータ回路のスイッチング素子の動
作条件が記憶され、この記憶された動作条件に基づいて
今回の時分割期間における各インバータ回路のスイッチ
ング素子の動作条件が設定され、各インバータ回路のス
イッチング素子のスイッチングタイミングが制御され
て、並列負荷へ供給する交流電力が制御される。
制御手段では、前記時分割制御において、前回の時分割
期間における各インバータ回路のスイッチング素子の動
作条件が記憶され、この記憶された動作条件に基づいて
今回の時分割期間における各インバータ回路のスイッチ
ング素子の動作条件が設定され、各インバータ回路のス
イッチング素子のスイッチングタイミングが制御され
て、並列負荷へ供給する交流電力が制御される。
【００１５】したがって、電流型インバータの並列負荷
への供給電力制御装置において、並列負荷に応じた適切
な運転を時分割制御することができ、単一電源で構成さ
れた電流型インバータの運転効率を向上させることがで
きる。
への供給電力制御装置において、並列負荷に応じた適切
な運転を時分割制御することができ、単一電源で構成さ
れた電流型インバータの運転効率を向上させることがで
きる。
【００１６】
【発明の実施の形態】以下、図１〜図５を参照して本発
明の実施の形態を詳細に説明する。図１〜図５は、本発
明を適用した電流型負荷共振インバータの一実施の形態
を示す図である。
明の実施の形態を詳細に説明する。図１〜図５は、本発
明を適用した電流型負荷共振インバータの一実施の形態
を示す図である。
【００１７】まず、構成を説明する。図１は、本実施の
形態の電流型負荷共振インバータ１の回路構成を示す図
である。この図１において、電流型負荷共振インバータ
１は、図外の交流電源から入力される交流電圧をサイリ
スタＤ１、Ｄ２により整流して直流電圧を出力する全波
位相制御整流回路２と、全波位相制御整流回路２から出
力される直流電圧に含まれる脈流成分を平滑化する直流
リアクトルＬＤと、パワーＭＯＳ−ＦＥＴ等によるスイ
ッチング素子Ｓ１〜Ｓ４をブリッジ接続して構成される
インバータ回路３、４と、インバータ回路３、４から出
力される高周波出力電流ＩHF1，ＩHF2を負荷Ａ、負荷Ｂ
に伝達するトランスＴ１、Ｔ２と、インバータ回路３、
４から出力される高周波出力電流ＩHF1，ＩHF2を検出す
る高周波電流検出用変成器ＣＴ１、ＣＴ２と、この高周
波出力電流ＩHF1，ＩHF2により負荷側に発生する高周波
負荷電圧ＶHF1，ＶHF2を検出する高周波電圧検出用変成
器ＶＴ１、ＶＴ２とにより構成されている。
形態の電流型負荷共振インバータ１の回路構成を示す図
である。この図１において、電流型負荷共振インバータ
１は、図外の交流電源から入力される交流電圧をサイリ
スタＤ１、Ｄ２により整流して直流電圧を出力する全波
位相制御整流回路２と、全波位相制御整流回路２から出
力される直流電圧に含まれる脈流成分を平滑化する直流
リアクトルＬＤと、パワーＭＯＳ−ＦＥＴ等によるスイ
ッチング素子Ｓ１〜Ｓ４をブリッジ接続して構成される
インバータ回路３、４と、インバータ回路３、４から出
力される高周波出力電流ＩHF1，ＩHF2を負荷Ａ、負荷Ｂ
に伝達するトランスＴ１、Ｔ２と、インバータ回路３、
４から出力される高周波出力電流ＩHF1，ＩHF2を検出す
る高周波電流検出用変成器ＣＴ１、ＣＴ２と、この高周
波出力電流ＩHF1，ＩHF2により負荷側に発生する高周波
負荷電圧ＶHF1，ＶHF2を検出する高周波電圧検出用変成
器ＶＴ１、ＶＴ２とにより構成されている。
【００１８】インバータ回路３、４のスイッチング素子
Ｓ１〜Ｓ４は、スイッチング素子Ｓ１，Ｓ４とスイッチ
ング素子Ｓ２，Ｓ３の組み合せで各ゲート電極のスイッ
チングタイミングが制御され、そのスイッチング信号Ｔ
ＰＡ，ＴＰ＊Ａ，ＴＰＢ，ＴＰ＊Ｂは、後述するスイッ
チング制御回路１０内のフリップフロップ回路１６、１
７から入力される。
Ｓ１〜Ｓ４は、スイッチング素子Ｓ１，Ｓ４とスイッチ
ング素子Ｓ２，Ｓ３の組み合せで各ゲート電極のスイッ
チングタイミングが制御され、そのスイッチング信号Ｔ
ＰＡ，ＴＰ＊Ａ，ＴＰＢ，ＴＰ＊Ｂは、後述するスイッ
チング制御回路１０内のフリップフロップ回路１６、１
７から入力される。
【００１９】インバータ回路３の出力端子には、トラン
スＴ１、Ｔ２を介して負荷Ａ、Ｂが接続されており、負
荷Ａ、Ｂは、コンデンサＣ１、Ｃ２及びコイルＬ１、Ｌ
２の合成回路により構成されている。
スＴ１、Ｔ２を介して負荷Ａ、Ｂが接続されており、負
荷Ａ、Ｂは、コンデンサＣ１、Ｃ２及びコイルＬ１、Ｌ
２の合成回路により構成されている。
【００２０】図２は、図１の電流型負荷共振インバータ
１内のインバータ回路３、４のスイッチング素子Ｓ１〜
Ｓ４のスイッチングタイミングを制御するスイッチング
制御回路１０のブロック構成図である。
１内のインバータ回路３、４のスイッチング素子Ｓ１〜
Ｓ４のスイッチングタイミングを制御するスイッチング
制御回路１０のブロック構成図である。
【００２１】この図２において、スイッチング制御回路
１０は、ＡＮＤゲート２１、２２、２３、インバータ２
４及びＯＲゲート２５により構成されたカウンタ用入力
回路１１と、カウンタ１２と、コンパレータ１３と、Ｖ
ＣＯ１４と、ＡＮＤゲート２６、２７及びインバータ２
８により構成されたフリップフロップ用入力回路１５
と、フリップフロップ１６、１７により構成されてい
る。
１０は、ＡＮＤゲート２１、２２、２３、インバータ２
４及びＯＲゲート２５により構成されたカウンタ用入力
回路１１と、カウンタ１２と、コンパレータ１３と、Ｖ
ＣＯ１４と、ＡＮＤゲート２６、２７及びインバータ２
８により構成されたフリップフロップ用入力回路１５
と、フリップフロップ１６、１７により構成されてい
る。
【００２２】カウンタ用入力回路１１は、フリップフロ
ップ回路１６、１７から出力されるスイッチング信号Ｔ
ＰＡ，ＴＰＢをＡＮＤゲート２１、２２の一方の入力端
子に入力し、ＯＲゲート２５を介してＡＮＤゲート２３
によりカウンタ１２に出力する回路である。また、ＡＮ
Ｄゲート２３に入力されるＳＴＡＲＴ ＤＥＬＡＹ信号
は、図示しない図外の制御部から電流型負荷共振インバ
ータ１の起動運転期間中に“Ｌｏ”信号に設定されるこ
とにより、その起動運転期間中は、カウンタ１２へのデ
ータ入力を無効とし、起動運転終了後の通常運転に移行
した後は、“Ｈｉ”信号に設定されることによりカウン
タ１２へのデータ入力を有効とする。
ップ回路１６、１７から出力されるスイッチング信号Ｔ
ＰＡ，ＴＰＢをＡＮＤゲート２１、２２の一方の入力端
子に入力し、ＯＲゲート２５を介してＡＮＤゲート２３
によりカウンタ１２に出力する回路である。また、ＡＮ
Ｄゲート２３に入力されるＳＴＡＲＴ ＤＥＬＡＹ信号
は、図示しない図外の制御部から電流型負荷共振インバ
ータ１の起動運転期間中に“Ｌｏ”信号に設定されるこ
とにより、その起動運転期間中は、カウンタ１２へのデ
ータ入力を無効とし、起動運転終了後の通常運転に移行
した後は、“Ｈｉ”信号に設定されることによりカウン
タ１２へのデータ入力を有効とする。
【００２３】カウンタ１２は、カウンタ用入力回路１１
から入力されるスイッチング信号ＴＰＡ，ＴＰＢの各パ
ルス数をカウントし、その各カウント値をコンパレータ
１３に出力する。コンパレータ１３は、カウンタ１２か
ら入力されるスイッチング信号ＴＰＡ，ＴＰＢによるカ
ウント値と後述する動作比率設定表を設定した図外のメ
モリから入力される動作比率設定値とを比較し、その比
較結果に基づいてカウンタ用入力回路１１のＡＮＤゲー
ト２１、２２及びフリップフロップ用入力回路１５のＡ
ＮＤゲート２６、２７の各ゲートをオン／オフ制御し
て、フリップフロップ回路１６、１７へのＶＣＯ１４か
らのパルス信号の入力タイミングを制御するゲート制御
信号を出力する。
から入力されるスイッチング信号ＴＰＡ，ＴＰＢの各パ
ルス数をカウントし、その各カウント値をコンパレータ
１３に出力する。コンパレータ１３は、カウンタ１２か
ら入力されるスイッチング信号ＴＰＡ，ＴＰＢによるカ
ウント値と後述する動作比率設定表を設定した図外のメ
モリから入力される動作比率設定値とを比較し、その比
較結果に基づいてカウンタ用入力回路１１のＡＮＤゲー
ト２１、２２及びフリップフロップ用入力回路１５のＡ
ＮＤゲート２６、２７の各ゲートをオン／オフ制御し
て、フリップフロップ回路１６、１７へのＶＣＯ１４か
らのパルス信号の入力タイミングを制御するゲート制御
信号を出力する。
【００２４】このコンパレータ１３に動作比率設定値を
出力するメモリに格納される動作比率設定表の一例を図
３に示す。この動作比率設定表は、横軸に時分割制御す
る際の周期Ｔを設定し、縦軸に時分割周期Ｔ内で負荷Ａ
及び負荷Ｂをどのような割合（％）で動作させるかを決
定する動作比率を設定している。
出力するメモリに格納される動作比率設定表の一例を図
３に示す。この動作比率設定表は、横軸に時分割制御す
る際の周期Ｔを設定し、縦軸に時分割周期Ｔ内で負荷Ａ
及び負荷Ｂをどのような割合（％）で動作させるかを決
定する動作比率を設定している。
【００２５】ＶＣＯ（Voltage Controled Oscillator：
電圧制御発振器）１４は、後述する設定電圧生成回路３
０から入力される設定電圧信号に基づいて負荷Ａ及び負
荷Ｂの各運転条件に対応したパルス信号を発振してフリ
ップフロップ用入力回路１５に出力する。また、ＶＣＯ
１４は、電流型負荷共振インバータ１の起動時に、図示
しない図外の制御部から入力される起動用設定電圧信号
に基づいて起動運転条件に対応したパルス信号を発振し
てフリップフロップ用入力回路１５に出力する。
電圧制御発振器）１４は、後述する設定電圧生成回路３
０から入力される設定電圧信号に基づいて負荷Ａ及び負
荷Ｂの各運転条件に対応したパルス信号を発振してフリ
ップフロップ用入力回路１５に出力する。また、ＶＣＯ
１４は、電流型負荷共振インバータ１の起動時に、図示
しない図外の制御部から入力される起動用設定電圧信号
に基づいて起動運転条件に対応したパルス信号を発振し
てフリップフロップ用入力回路１５に出力する。
【００２６】フリップフロップ用入力回路１５は、ＶＣ
Ｏ１４から入力されるパルス信号を、ＡＮＤゲート２６
を介してフリップフロップ回路１６に出力するととも
に、ＡＮＤゲート２７のゲートオンの時に、入力される
パルス信号をＡＮＤゲート２７を介してフリップフロッ
プ回路１７に出力する。
Ｏ１４から入力されるパルス信号を、ＡＮＤゲート２６
を介してフリップフロップ回路１６に出力するととも
に、ＡＮＤゲート２７のゲートオンの時に、入力される
パルス信号をＡＮＤゲート２７を介してフリップフロッ
プ回路１７に出力する。
【００２７】フリップフロップ回路１６は、フリップフ
ロップ用入力回路１５から入力されるパルス信号に基づ
いてスイッチング信号ＴＰＡ，ＴＰ＊Ａを生成して、図
１のインバータ回路３のスイッチング素子Ｓ１〜Ｓ４の
ゲートに出力して、スイッチング素子Ｓ１〜Ｓ４のスイ
ッチング動作を制御する。
ロップ用入力回路１５から入力されるパルス信号に基づ
いてスイッチング信号ＴＰＡ，ＴＰ＊Ａを生成して、図
１のインバータ回路３のスイッチング素子Ｓ１〜Ｓ４の
ゲートに出力して、スイッチング素子Ｓ１〜Ｓ４のスイ
ッチング動作を制御する。
【００２８】フリップフロップ回路１７は、フリップフ
ロップ用入力回路１５から入力されるパルス信号に基づ
いてスイッチング信号ＴＰＢ，ＴＰ＊Ｂを生成して、図
１のインバータ回路４のスイッチング素子Ｓ１〜Ｓ４の
ゲートに出力して、スイッチング素子Ｓ１〜Ｓ４のスイ
ッチング動作を制御する。
ロップ用入力回路１５から入力されるパルス信号に基づ
いてスイッチング信号ＴＰＢ，ＴＰ＊Ｂを生成して、図
１のインバータ回路４のスイッチング素子Ｓ１〜Ｓ４の
ゲートに出力して、スイッチング素子Ｓ１〜Ｓ４のスイ
ッチング動作を制御する。
【００２９】図４は、電流型負荷共振インバータ１が起
動運転から通常運転に移行した時に、図２のＶＣＯ１４
に、設定電圧信号を出力する設定電圧生成回路３０の回
路構成図である。
動運転から通常運転に移行した時に、図２のＶＣＯ１４
に、設定電圧信号を出力する設定電圧生成回路３０の回
路構成図である。
【００３０】この図４において、設定電圧生成回路３０
は、位相比較回路３１、負荷Ａ用設定電圧生成回路３２
及び負荷Ｂ用設定電圧生成回路３３により構成されてい
る。
は、位相比較回路３１、負荷Ａ用設定電圧生成回路３２
及び負荷Ｂ用設定電圧生成回路３３により構成されてい
る。
【００３１】位相比較回路３１は、図１の高周波電流検
出用変成器ＣＴ１、ＣＴ２及び高周波電圧検出用変成器
ＶＴ１、ＶＴ２により検出される高周波出力電流ＩHF
1，ＩHF2と高周波負荷電圧ＶHF1，ＶHF2の位相を比較
し、その比較結果に基づいて位相差に対応する電圧信号
を生成してＶＣＯ１４に出力する。
出用変成器ＣＴ１、ＣＴ２及び高周波電圧検出用変成器
ＶＴ１、ＶＴ２により検出される高周波出力電流ＩHF
1，ＩHF2と高周波負荷電圧ＶHF1，ＶHF2の位相を比較
し、その比較結果に基づいて位相差に対応する電圧信号
を生成してＶＣＯ１４に出力する。
【００３２】負荷Ａ用設定電圧生成回路３２は、サンプ
ルホールド回路（ＳＨ−Ａ）３２ａ、電圧設定用コンデ
ンサＣＡ及びスイッチＳＷ１、ＳＷ２により構成されて
いる。
ルホールド回路（ＳＨ−Ａ）３２ａ、電圧設定用コンデ
ンサＣＡ及びスイッチＳＷ１、ＳＷ２により構成されて
いる。
【００３３】サンプルホールド回路３２ａは、図示しな
い図外の制御部から入力されるＡ−ＭＥＭＯＲＹ信号の
入力タイミングにより自身の負荷Ａ用設定電圧生成回路
３２から出力される負荷Ａ用設定電圧信号をサンプリン
グして保持し、電圧設定用コンデンサＣＡに出力する。
電圧設定用コンデンサＣＡは、サンプルホールド回路３
２ａから入力される負荷Ａ用設定電圧信号による電荷を
蓄積する。
い図外の制御部から入力されるＡ−ＭＥＭＯＲＹ信号の
入力タイミングにより自身の負荷Ａ用設定電圧生成回路
３２から出力される負荷Ａ用設定電圧信号をサンプリン
グして保持し、電圧設定用コンデンサＣＡに出力する。
電圧設定用コンデンサＣＡは、サンプルホールド回路３
２ａから入力される負荷Ａ用設定電圧信号による電荷を
蓄積する。
【００３４】スイッチＳＷ１は、図示しない図外の制御
部から入力されるＡＳｅｔ信号によりオン状態になり、
電圧設定用コンデンサＣＡに蓄積された電荷による負荷
Ａ用設定電圧信号をＶＣＯ１４に出力する。スイッチＳ
Ｗ２は、図示しない図外の主制御部から入力されるＡＲ
ｅｓｅｔ信号によりオン状態になり、電圧設定用コンデ
ンサＣＡに蓄積された電荷をグランド側に放電させて、
電圧設定用コンデンサＣＡを初期化する。
部から入力されるＡＳｅｔ信号によりオン状態になり、
電圧設定用コンデンサＣＡに蓄積された電荷による負荷
Ａ用設定電圧信号をＶＣＯ１４に出力する。スイッチＳ
Ｗ２は、図示しない図外の主制御部から入力されるＡＲ
ｅｓｅｔ信号によりオン状態になり、電圧設定用コンデ
ンサＣＡに蓄積された電荷をグランド側に放電させて、
電圧設定用コンデンサＣＡを初期化する。
【００３５】負荷Ｂ用設定電圧生成回路３３は、サンプ
ルホールド回路（ＳＨ−Ｂ）３３ａ、電圧設定用コンデ
ンサＣＢ及びスイッチＳＷ３、ＳＷ４により構成されて
いる。
ルホールド回路（ＳＨ−Ｂ）３３ａ、電圧設定用コンデ
ンサＣＢ及びスイッチＳＷ３、ＳＷ４により構成されて
いる。
【００３６】サンプルホールド回路３３ａは、図示しな
い図外の制御部から入力されるＢ−ＭＥＭＯＲＹ信号の
入力タイミングにより自身の負荷Ｂ用設定電圧生成回路
３３から出力される負荷Ｂ用設定電圧信号をサンプリン
グして保持し、電圧設定用コンデンサＣＢに出力する。
電圧設定用コンデンサＣＢは、サンプルホールド回路３
３ａから入力される負荷Ｂ用設定電圧信号による電荷を
蓄積する。
い図外の制御部から入力されるＢ−ＭＥＭＯＲＹ信号の
入力タイミングにより自身の負荷Ｂ用設定電圧生成回路
３３から出力される負荷Ｂ用設定電圧信号をサンプリン
グして保持し、電圧設定用コンデンサＣＢに出力する。
電圧設定用コンデンサＣＢは、サンプルホールド回路３
３ａから入力される負荷Ｂ用設定電圧信号による電荷を
蓄積する。
【００３７】スイッチＳＷ３は、図示しない図外の主制
御部から入力されるＢＳｅｔ信号によりオン状態にな
り、電圧設定用コンデンサＣＢに蓄積された電荷による
負荷Ｂ用設定電圧信号をＶＣＯ１４に出力する。スイッ
チＳＷ４は、図示しない図外の主制御部から入力される
ＢＲｅｓｅｔ信号によりオン状態になり、電圧設定用コ
ンデンサＣＢに蓄積された電荷をグランド側に放電させ
て、電圧設定用コンデンサＣＢを初期化する。
御部から入力されるＢＳｅｔ信号によりオン状態にな
り、電圧設定用コンデンサＣＢに蓄積された電荷による
負荷Ｂ用設定電圧信号をＶＣＯ１４に出力する。スイッ
チＳＷ４は、図示しない図外の主制御部から入力される
ＢＲｅｓｅｔ信号によりオン状態になり、電圧設定用コ
ンデンサＣＢに蓄積された電荷をグランド側に放電させ
て、電圧設定用コンデンサＣＢを初期化する。
【００３８】次に、本実施の形態の動作を説明する。本
実施の形態の電流型負荷共振インバータ１における動作
について図５に示す各部の信号のタイミングチャートを
参照して説明する。
実施の形態の電流型負荷共振インバータ１における動作
について図５に示す各部の信号のタイミングチャートを
参照して説明する。
【００３９】電流型負荷共振インバータ１において、図
示しない主電源スイッチがＯＮされると、図外の交流電
源から入力される交流電圧が全波位相制御整流回路２に
より整流されて直流電圧として出力されると、直流リア
クトルＬＤによって、その出力直流電圧に含まれる脈流
成分が平滑化されてインバータ回路３、４に供給され
る。
示しない主電源スイッチがＯＮされると、図外の交流電
源から入力される交流電圧が全波位相制御整流回路２に
より整流されて直流電圧として出力されると、直流リア
クトルＬＤによって、その出力直流電圧に含まれる脈流
成分が平滑化されてインバータ回路３、４に供給され
る。
【００４０】そして、スイッチング制御回路１０では、
図示しない図外の制御部から起動用設定電圧信号がＶＣ
Ｏ１４に入力されると、その起動用設定電圧信号に基づ
いて起動運転条件に対応したパルス信号が発振されてフ
リップフロップ用入力回路１５に出力される。この起動
運転条件に対応したパルス信号が、フリップフロップ用
入力回路１５のＡＮＤゲート２６、２７によりフリップ
フロップ回路１６、１７に出力されると、フリップフロ
ップ回路１６、１７では、スイッチング信号ＴＰＡ，Ｔ
Ｐ＊Ａ、ＴＰＢ，ＴＰ＊Ｂが生成されて、インバータ回
路３、４の各スイッチング素子Ｓ１〜Ｓ４のゲートに対
して出力される。
図示しない図外の制御部から起動用設定電圧信号がＶＣ
Ｏ１４に入力されると、その起動用設定電圧信号に基づ
いて起動運転条件に対応したパルス信号が発振されてフ
リップフロップ用入力回路１５に出力される。この起動
運転条件に対応したパルス信号が、フリップフロップ用
入力回路１５のＡＮＤゲート２６、２７によりフリップ
フロップ回路１６、１７に出力されると、フリップフロ
ップ回路１６、１７では、スイッチング信号ＴＰＡ，Ｔ
Ｐ＊Ａ、ＴＰＢ，ＴＰ＊Ｂが生成されて、インバータ回
路３、４の各スイッチング素子Ｓ１〜Ｓ４のゲートに対
して出力される。
【００４１】インバータ回路３、４では、フリップフロ
ップ回路１６、１７から各スイッチング素子Ｓ１〜Ｓ４
のゲートに入力されるスイッチング信号ＴＰＡ，ＴＰ＊
Ａ、ＴＰＢ，ＴＰ＊Ｂにより、スイッチング素子Ｓ１〜
Ｓ４のスイッチング動作が、スイッチング素子Ｓ１、Ｓ
４とスイッチング素子Ｓ２、Ｓ３の各組み合わせで制御
されて、負荷Ａ、負荷Ｂに対して起動周波数の出力電流
が供給されて、起動運転が開始される。
ップ回路１６、１７から各スイッチング素子Ｓ１〜Ｓ４
のゲートに入力されるスイッチング信号ＴＰＡ，ＴＰ＊
Ａ、ＴＰＢ，ＴＰ＊Ｂにより、スイッチング素子Ｓ１〜
Ｓ４のスイッチング動作が、スイッチング素子Ｓ１、Ｓ
４とスイッチング素子Ｓ２、Ｓ３の各組み合わせで制御
されて、負荷Ａ、負荷Ｂに対して起動周波数の出力電流
が供給されて、起動運転が開始される。
【００４２】そして、この起動運転により負荷Ａ及び負
荷Ｂが起動周波数で所定期間づつ運転されると、その各
起動運転期間中に高周波電流検出用変成器ＣＴ１、ＣＴ
２により高周波出力電流ＩHF1，ＩHF2が各々検出される
とともに、この高周波出力電流ＩHF1，ＩHF2により負荷
Ａ及び負荷Ｂ側に発生する高周波負荷電圧ＶHF1，ＶHF2
が、高周波電圧検出用変成器ＶＴ１、ＶＴ２により各々
検出されて、図４の設定電圧生成回路３０内の位相比較
回路３１に出力される。
荷Ｂが起動周波数で所定期間づつ運転されると、その各
起動運転期間中に高周波電流検出用変成器ＣＴ１、ＣＴ
２により高周波出力電流ＩHF1，ＩHF2が各々検出される
とともに、この高周波出力電流ＩHF1，ＩHF2により負荷
Ａ及び負荷Ｂ側に発生する高周波負荷電圧ＶHF1，ＶHF2
が、高周波電圧検出用変成器ＶＴ１、ＶＴ２により各々
検出されて、図４の設定電圧生成回路３０内の位相比較
回路３１に出力される。
【００４３】位相比較回路３１では、負荷Ａの運転中で
は、高周波出力電流ＩHF1 と高周波負荷電圧ＶHF1 の位
相が比較され、その位相差に相当するＡ用設定電圧信号
が生成されるとともに、負荷Ａの運転中では、高周波出
力電流ＩHF2 と高周波負荷電圧ＶHF2 の位相が比較さ
れ、その位相差に相当するＢ用設定電圧信号が生成され
てＶＣＯ１４に出力されて、通常運転状態に移行され
る。
は、高周波出力電流ＩHF1 と高周波負荷電圧ＶHF1 の位
相が比較され、その位相差に相当するＡ用設定電圧信号
が生成されるとともに、負荷Ａの運転中では、高周波出
力電流ＩHF2 と高周波負荷電圧ＶHF2 の位相が比較さ
れ、その位相差に相当するＢ用設定電圧信号が生成され
てＶＣＯ１４に出力されて、通常運転状態に移行され
る。
【００４４】また、起動運転中は、スイッチング制御回
路１０内のカウンタ用入力回路１１のＡＮＤゲート２３
では、図外の制御部から入力されるＳＴＡＲＴ ＤＥＬ
ＡＹ信号が“Ｌｏ”レベルにセットされているため、カ
ウンタ１２へは、フリップフロップ回路１６、１７から
出力されるスイッチング信号ＴＰＡ、ＴＰＢは入力され
ていない。
路１０内のカウンタ用入力回路１１のＡＮＤゲート２３
では、図外の制御部から入力されるＳＴＡＲＴ ＤＥＬ
ＡＹ信号が“Ｌｏ”レベルにセットされているため、カ
ウンタ１２へは、フリップフロップ回路１６、１７から
出力されるスイッチング信号ＴＰＡ、ＴＰＢは入力され
ていない。
【００４５】そして、通常運転状態に移行すると、ＳＴ
ＡＲＴ ＤＥＬＡＹ信号が“Ｈｉ”レベルに切り替えら
れ、上記スイッチング制御回路１０内のコンパレータ１
３の出力は、カウンタ１２からカウント値が入力される
前は、“Ｈｉ”レベルであるとすると、フリップフロッ
プ用入力回路１５のＡＮＤゲート２６のインバータ２８
側の入力が“Ｌｏ”レベルとなってゲートオフ状態とな
り、ＡＮＤゲート２７のコンパレータ側入力が“Ｈｉ”
レベルとなって（図５（ｆ）参照）ゲートオン状態とな
り、ＶＣＯ１４から入力される発振信号がフリップフロ
ップ回路１７に出力される。
ＡＲＴ ＤＥＬＡＹ信号が“Ｈｉ”レベルに切り替えら
れ、上記スイッチング制御回路１０内のコンパレータ１
３の出力は、カウンタ１２からカウント値が入力される
前は、“Ｈｉ”レベルであるとすると、フリップフロッ
プ用入力回路１５のＡＮＤゲート２６のインバータ２８
側の入力が“Ｌｏ”レベルとなってゲートオフ状態とな
り、ＡＮＤゲート２７のコンパレータ側入力が“Ｈｉ”
レベルとなって（図５（ｆ）参照）ゲートオン状態とな
り、ＶＣＯ１４から入力される発振信号がフリップフロ
ップ回路１７に出力される。
【００４６】フリップフロップ回路１７では、入力され
る発振信号によりスイッチング信号ＴＰＢ，ＴＰ＊Ｂが
生成されて（図５（ｄ）、（ｅ）参照）、インバータ回
路４に出力されると、インバータ回路４のスイッチング
素子Ｓ１〜Ｓ４スイッチング動作が、スイッチング素子
Ｓ１、Ｓ４とスイッチング素子Ｓ２、Ｓ３の各組み合わ
せで制御されて、負荷Ｂに対して運転周波数の出力電流
が供給されて、通常運転が開始される。
る発振信号によりスイッチング信号ＴＰＢ，ＴＰ＊Ｂが
生成されて（図５（ｄ）、（ｅ）参照）、インバータ回
路４に出力されると、インバータ回路４のスイッチング
素子Ｓ１〜Ｓ４スイッチング動作が、スイッチング素子
Ｓ１、Ｓ４とスイッチング素子Ｓ２、Ｓ３の各組み合わ
せで制御されて、負荷Ｂに対して運転周波数の出力電流
が供給されて、通常運転が開始される。
【００４７】この時、負荷Ｂへの高周波出力電流ＩHF2
が高周波電流検出用変成器ＣＴ２により検出されるとと
もに、この高周波出力電流ＩHF2 による高周波負荷電圧
ＶHF2 が高周波電圧検出用変成器ＶＴ２により検出され
て、設定電圧生成回路３０内の位相比較回路３１に出力
されると、その位相差に応じた電圧信号が生成されて、
スイッチング制御回路１０内のＶＣＯ１４に出力される
ことにより、位相差に基づく発振信号が生成されて、フ
リップフロップ回路１７に出力される。
が高周波電流検出用変成器ＣＴ２により検出されるとと
もに、この高周波出力電流ＩHF2 による高周波負荷電圧
ＶHF2 が高周波電圧検出用変成器ＶＴ２により検出され
て、設定電圧生成回路３０内の位相比較回路３１に出力
されると、その位相差に応じた電圧信号が生成されて、
スイッチング制御回路１０内のＶＣＯ１４に出力される
ことにより、位相差に基づく発振信号が生成されて、フ
リップフロップ回路１７に出力される。
【００４８】また、この時、フリップフロップ回路１７
から出力されるスイッチング信号ＴＰＢは、カウンタ用
入力回路１１内のＡＮＤゲート２２に出力され、ＯＲゲ
ート２５及びＡＮＤゲート２３を介してカウンタ１２に
出力されて、カウンタ１２内でカウントアップされる。
そして、そのカウントアップ値がコンパレータ１３に出
力されて、上記図３に示した負荷Ｂ側の動作比率設定値
と比較され、入力されるカウント値が動作比率設定値に
達したことが確認されると、コンパレータ１３の出力
が、“Ｈｉ”レベルから“Ｌｏ”レベルに切り替えられ
ると（図５（ｆ）参照）、ＡＮＤゲート２７がゲートオ
フ状態となり、フリップフロップ回路１７へのパルス信
号の供給が停止されて、負荷Ｂの運転が停止される。
から出力されるスイッチング信号ＴＰＢは、カウンタ用
入力回路１１内のＡＮＤゲート２２に出力され、ＯＲゲ
ート２５及びＡＮＤゲート２３を介してカウンタ１２に
出力されて、カウンタ１２内でカウントアップされる。
そして、そのカウントアップ値がコンパレータ１３に出
力されて、上記図３に示した負荷Ｂ側の動作比率設定値
と比較され、入力されるカウント値が動作比率設定値に
達したことが確認されると、コンパレータ１３の出力
が、“Ｈｉ”レベルから“Ｌｏ”レベルに切り替えられ
ると（図５（ｆ）参照）、ＡＮＤゲート２７がゲートオ
フ状態となり、フリップフロップ回路１７へのパルス信
号の供給が停止されて、負荷Ｂの運転が停止される。
【００４９】この時、設定電圧生成回路３０内の負荷Ｂ
用設定電圧生成回路３３では、図外の制御部からＢ−Ｍ
ＥＭＯＲＹ信号が入力されて（図５（ｊ）参照）、サン
プルホールド回路３３ａに入力されるＢ用設定電圧信号
が保持され、その電荷が電圧設定用コンデンサＣＢに蓄
積される。
用設定電圧生成回路３３では、図外の制御部からＢ−Ｍ
ＥＭＯＲＹ信号が入力されて（図５（ｊ）参照）、サン
プルホールド回路３３ａに入力されるＢ用設定電圧信号
が保持され、その電荷が電圧設定用コンデンサＣＢに蓄
積される。
【００５０】次いで、フリップフロップ用入力回路１５
内のＡＮＤゲート２６がゲートオン状態（図５（ｃ）参
照）になり、設定電圧生成回路３０内の負荷Ａ用設定電
圧生成回路３２では、図外の制御部からＡＳｅｔ信号が
スイッチＳＷ１に入力されてオン状態となり（図５
（ｈ）参照）、先の起動運転で電圧設定用コンデンサＣ
Ａに蓄積された電荷がＡ用設定電圧信号としてＶＣＯ１
４に出力される。
内のＡＮＤゲート２６がゲートオン状態（図５（ｃ）参
照）になり、設定電圧生成回路３０内の負荷Ａ用設定電
圧生成回路３２では、図外の制御部からＡＳｅｔ信号が
スイッチＳＷ１に入力されてオン状態となり（図５
（ｈ）参照）、先の起動運転で電圧設定用コンデンサＣ
Ａに蓄積された電荷がＡ用設定電圧信号としてＶＣＯ１
４に出力される。
【００５１】この直後、負荷Ａ用設定電圧生成回路３２
では、図外の制御部からＡＲｅｓｅｔ信号がスイッチＳ
Ｗ２に入力されてオン状態となり（図５（ｉ）参照）、
電圧設定用コンデンサＣＡに蓄積された電荷かがグラン
ド側に放電されて初期化される。
では、図外の制御部からＡＲｅｓｅｔ信号がスイッチＳ
Ｗ２に入力されてオン状態となり（図５（ｉ）参照）、
電圧設定用コンデンサＣＡに蓄積された電荷かがグラン
ド側に放電されて初期化される。
【００５２】ＶＣＯ１４では、入力されたＡ用設定電圧
信号に基づいく発振信号が生成されてＡＮＤゲート２６
を介してフリップフロップ回路１６に出力されると、フ
リップフロップ回路１６では、入力された発振信号に基
づいてスイッチング信号ＴＰＡ，ＴＰ＊Ａが生成されて
（図５（ａ）、（ｂ）参照）、インバータ回路３に出力
されると、インバータ回路３のスイッチング素子Ｓ１〜
Ｓ４スイッチング動作が、スイッチング素子Ｓ１、Ｓ４
とスイッチング素子Ｓ２、Ｓ３の各組み合わせで制御さ
れて、負荷Ａに対して運転周波数の出力電流が供給され
て、通常運転が開始される。
信号に基づいく発振信号が生成されてＡＮＤゲート２６
を介してフリップフロップ回路１６に出力されると、フ
リップフロップ回路１６では、入力された発振信号に基
づいてスイッチング信号ＴＰＡ，ＴＰ＊Ａが生成されて
（図５（ａ）、（ｂ）参照）、インバータ回路３に出力
されると、インバータ回路３のスイッチング素子Ｓ１〜
Ｓ４スイッチング動作が、スイッチング素子Ｓ１、Ｓ４
とスイッチング素子Ｓ２、Ｓ３の各組み合わせで制御さ
れて、負荷Ａに対して運転周波数の出力電流が供給され
て、通常運転が開始される。
【００５３】この時、負荷Ａへの高周波出力電流ＩHF1
が高周波電流検出用変成器ＣＴ１により検出されるとと
もに、この高周波出力電流ＩHF1 による高周波負荷電圧
ＶHF1 が高周波電圧検出用変成器ＶＴ１により検出され
て、設定電圧生成回路３０内の位相比較回路３１に出力
されると、その位相差に応じた電圧信号が生成されて、
スイッチング制御回路１０内のＶＣＯ１４に出力される
ことにより、位相差に基づく発振信号が生成されて、フ
リップフロップ回路１６に出力される。
が高周波電流検出用変成器ＣＴ１により検出されるとと
もに、この高周波出力電流ＩHF1 による高周波負荷電圧
ＶHF1 が高周波電圧検出用変成器ＶＴ１により検出され
て、設定電圧生成回路３０内の位相比較回路３１に出力
されると、その位相差に応じた電圧信号が生成されて、
スイッチング制御回路１０内のＶＣＯ１４に出力される
ことにより、位相差に基づく発振信号が生成されて、フ
リップフロップ回路１６に出力される。
【００５４】また、この時、フリップフロップ回路１６
から出力されるスイッチング信号ＴＰＡは、カウンタ用
入力回路１１内のＡＮＤゲート２１に出力され、ＯＲゲ
ート２５及びＡＮＤゲート２３を介してカウンタ１２に
出力されて、カウンタ１２内でカウントアップされる。
そして、そのカウントアップ値がコンパレータ１３に出
力されて、上記図３に示した負荷Ａ側の動作比率設定値
と比較され、入力されるカウント値が動作比率設定値に
達したことが確認されると、コンパレータ１３の出力
が、“Ｌｏ”レベルから“Ｈｉ”レベルに切り替えられ
ると（図５（ｃ）参照）、ＡＮＤゲート２６がゲートオ
フ状態となり、フリップフロップ回路１６へのパルス信
号の供給が停止されて、負荷Ａの運転が停止される。
から出力されるスイッチング信号ＴＰＡは、カウンタ用
入力回路１１内のＡＮＤゲート２１に出力され、ＯＲゲ
ート２５及びＡＮＤゲート２３を介してカウンタ１２に
出力されて、カウンタ１２内でカウントアップされる。
そして、そのカウントアップ値がコンパレータ１３に出
力されて、上記図３に示した負荷Ａ側の動作比率設定値
と比較され、入力されるカウント値が動作比率設定値に
達したことが確認されると、コンパレータ１３の出力
が、“Ｌｏ”レベルから“Ｈｉ”レベルに切り替えられ
ると（図５（ｃ）参照）、ＡＮＤゲート２６がゲートオ
フ状態となり、フリップフロップ回路１６へのパルス信
号の供給が停止されて、負荷Ａの運転が停止される。
【００５５】この時、設定電圧生成回路３０内の負荷Ａ
用設定電圧生成回路３２では、図外の制御部からＡ−Ｍ
ＥＭＯＲＹ信号が入力されて（図５（ｇ）参照）、サン
プルホールド回路３２ａに入力されるＡ用設定電圧信号
が保持され、その電荷が電圧設定用コンデンサＣＡに蓄
積される。
用設定電圧生成回路３２では、図外の制御部からＡ−Ｍ
ＥＭＯＲＹ信号が入力されて（図５（ｇ）参照）、サン
プルホールド回路３２ａに入力されるＡ用設定電圧信号
が保持され、その電荷が電圧設定用コンデンサＣＡに蓄
積される。
【００５６】次いで、フリップフロップ用入力回路１５
内のＡＮＤゲート２７がゲートオン状態（図５（ｃ）参
照）になり、設定電圧生成回路３０内の負荷Ｂ用設定電
圧生成回路３３では、図外の制御部からＢＳｅｔ信号が
スイッチＳＷ３に入力されてオン状態となり（図５
（ｋ）参照）、先の通常運転で電圧設定用コンデンサＣ
Ｂに蓄積された電荷がＢ用設定電圧信号としてＶＣＯ１
４に出力される。
内のＡＮＤゲート２７がゲートオン状態（図５（ｃ）参
照）になり、設定電圧生成回路３０内の負荷Ｂ用設定電
圧生成回路３３では、図外の制御部からＢＳｅｔ信号が
スイッチＳＷ３に入力されてオン状態となり（図５
（ｋ）参照）、先の通常運転で電圧設定用コンデンサＣ
Ｂに蓄積された電荷がＢ用設定電圧信号としてＶＣＯ１
４に出力される。
【００５７】この直後、負荷Ｂ用設定電圧生成回路３３
では、図外の制御部からＢＲｅｓｅｔ信号がスイッチＳ
Ｗ４に入力されてオン状態となり（図５（ｌ）参照）、
電圧設定用コンデンサＣＢに蓄積された電荷かがグラン
ド側に放電されて初期化される。
では、図外の制御部からＢＲｅｓｅｔ信号がスイッチＳ
Ｗ４に入力されてオン状態となり（図５（ｌ）参照）、
電圧設定用コンデンサＣＢに蓄積された電荷かがグラン
ド側に放電されて初期化される。
【００５８】ＶＣＯ１４では、入力されたＢ用設定電圧
信号に基づいく発振信号が生成されてＡＮＤゲート２７
を介してフリップフロップ回路１７に出力されると、フ
リップフロップ回路１７では、入力された発振信号に基
づいてスイッチング信号ＴＰＢ，ＴＰ＊Ｂが生成されて
（図５（ｄ）、（ｅ）参照）、インバータ回路４に出力
されると、インバータ回路４のスイッチング素子Ｓ１〜
Ｓ４スイッチング動作が、スイッチング素子Ｓ１、Ｓ４
とスイッチング素子Ｓ２、Ｓ３の各組み合わせで制御さ
れて、負荷Ｂに対して運転周波数の出力電流が供給され
て、通常運転が繰り返される。
信号に基づいく発振信号が生成されてＡＮＤゲート２７
を介してフリップフロップ回路１７に出力されると、フ
リップフロップ回路１７では、入力された発振信号に基
づいてスイッチング信号ＴＰＢ，ＴＰ＊Ｂが生成されて
（図５（ｄ）、（ｅ）参照）、インバータ回路４に出力
されると、インバータ回路４のスイッチング素子Ｓ１〜
Ｓ４スイッチング動作が、スイッチング素子Ｓ１、Ｓ４
とスイッチング素子Ｓ２、Ｓ３の各組み合わせで制御さ
れて、負荷Ｂに対して運転周波数の出力電流が供給され
て、通常運転が繰り返される。
【００５９】この時、同様に、負荷Ｂへの高周波出力電
流ＩHF2 が高周波電流検出用変成器ＣＴ２により検出さ
れるとともに、この高周波出力電流ＩHF2 による高周波
負荷電圧ＶHF2 が高周波電圧検出用変成器ＶＴ２により
検出されて、設定電圧生成回路３０内の位相比較回路３
１に出力されると、その位相差に応じた電圧信号が生成
されて、スイッチング制御回路１０内のＶＣＯ１４に出
力されることにより、位相差に基づく発振信号が生成さ
れて、フリップフロップ回路１７に出力される。
流ＩHF2 が高周波電流検出用変成器ＣＴ２により検出さ
れるとともに、この高周波出力電流ＩHF2 による高周波
負荷電圧ＶHF2 が高周波電圧検出用変成器ＶＴ２により
検出されて、設定電圧生成回路３０内の位相比較回路３
１に出力されると、その位相差に応じた電圧信号が生成
されて、スイッチング制御回路１０内のＶＣＯ１４に出
力されることにより、位相差に基づく発振信号が生成さ
れて、フリップフロップ回路１７に出力される。
【００６０】また、この時、フリップフロップ回路１７
から出力されるスイッチング信号ＴＰＢは、カウンタ用
入力回路１１内のＡＮＤゲート２２に出力され、ＯＲゲ
ート２５及びＡＮＤゲート２３を介してカウンタ１２に
出力されて、カウンタ１２内でカウントアップされる。
そして、そのカウントアップ値がコンパレータ１３に出
力されて、上記図３に示した負荷Ｂ側の動作比率設定値
と比較され、入力されるカウント値が動作比率設定値に
達したことが確認されると、コンパレータ１３の出力
が、“Ｌｏ”レベルから“Ｈｉ”レベルに切り替えられ
ると（図５（ｆ）参照）、ＡＮＤゲート２７がゲートオ
フ状態となり、フリップフロップ回路１７へのパルス信
号の供給が停止されて、負荷Ａの運転が停止される。
から出力されるスイッチング信号ＴＰＢは、カウンタ用
入力回路１１内のＡＮＤゲート２２に出力され、ＯＲゲ
ート２５及びＡＮＤゲート２３を介してカウンタ１２に
出力されて、カウンタ１２内でカウントアップされる。
そして、そのカウントアップ値がコンパレータ１３に出
力されて、上記図３に示した負荷Ｂ側の動作比率設定値
と比較され、入力されるカウント値が動作比率設定値に
達したことが確認されると、コンパレータ１３の出力
が、“Ｌｏ”レベルから“Ｈｉ”レベルに切り替えられ
ると（図５（ｆ）参照）、ＡＮＤゲート２７がゲートオ
フ状態となり、フリップフロップ回路１７へのパルス信
号の供給が停止されて、負荷Ａの運転が停止される。
【００６１】この時、設定電圧生成回路３０内の負荷Ａ
用設定電圧生成回路３３では、図外の制御部からＢ−Ｍ
ＥＭＯＲＹ信号が入力されて（図５（ｊ）参照）、サン
プルホールド回路３３ａに入力されるＢ用設定電圧信号
が保持され、その電荷が電圧設定用コンデンサＣＢに蓄
積される。
用設定電圧生成回路３３では、図外の制御部からＢ−Ｍ
ＥＭＯＲＹ信号が入力されて（図５（ｊ）参照）、サン
プルホールド回路３３ａに入力されるＢ用設定電圧信号
が保持され、その電荷が電圧設定用コンデンサＣＢに蓄
積される。
【００６２】そして、通常運転状態では、引続き、上記
負荷Ａ用及び負荷Ｂ用に運転条件を設定した時分割運転
が繰り返し実行される。
負荷Ａ用及び負荷Ｂ用に運転条件を設定した時分割運転
が繰り返し実行される。
【００６３】以上のように、本実施の形態の単一電源構
成の電流型負荷共振インバータ１では、並列接続された
負荷Ａ及び負荷Ｂが、通常運転中は、設定電圧生成回路
３０内の負荷Ａ用設定電圧生成回路３２及び負荷Ｂ用設
定電圧生成回路３３に設定される各負荷Ａ、Ｂの運転条
件に対応した設定電圧に基づくスイッチングタイミング
でインバータ回路３、４のスイッチング動作が時分割制
御されるため、誘導負荷間の相互干渉の発生を防止する
ことができるとともに、並列負荷毎に運転条件を設定し
て時分割制御することができ、単一電源により構成され
た電流型負荷共振インバータ１における運転効率を向上
させることができる。
成の電流型負荷共振インバータ１では、並列接続された
負荷Ａ及び負荷Ｂが、通常運転中は、設定電圧生成回路
３０内の負荷Ａ用設定電圧生成回路３２及び負荷Ｂ用設
定電圧生成回路３３に設定される各負荷Ａ、Ｂの運転条
件に対応した設定電圧に基づくスイッチングタイミング
でインバータ回路３、４のスイッチング動作が時分割制
御されるため、誘導負荷間の相互干渉の発生を防止する
ことができるとともに、並列負荷毎に運転条件を設定し
て時分割制御することができ、単一電源により構成され
た電流型負荷共振インバータ１における運転効率を向上
させることができる。
【００６４】
【発明の効果】請求項１記載の発明によれば、並列配置
された誘導負荷を並列運転する際に、その誘導負荷間の
相互干渉の発生を防止することができる単一電源で構成
された電流型インバータの並列負荷への供給電力制御方
法を提供することができる。
された誘導負荷を並列運転する際に、その誘導負荷間の
相互干渉の発生を防止することができる単一電源で構成
された電流型インバータの並列負荷への供給電力制御方
法を提供することができる。
【００６５】請求項２記載の発明によれば、並列配置さ
れた誘導負荷を並列運転する際に、その誘導負荷間の相
互干渉の発生を防止することができる単一電源で構成さ
れた電流型インバータの並列負荷への供給電力制御装置
を提供することができる。
れた誘導負荷を並列運転する際に、その誘導負荷間の相
互干渉の発生を防止することができる単一電源で構成さ
れた電流型インバータの並列負荷への供給電力制御装置
を提供することができる。
【００６６】請求項３記載の発明によれば、電流型イン
バータの並列負荷への供給電力制御装置において、並列
負荷に応じた適切な運転を時分割制御することができ、
単一電源で構成された電流型インバータの運転効率を向
上させることができる。
バータの並列負荷への供給電力制御装置において、並列
負荷に応じた適切な運転を時分割制御することができ、
単一電源で構成された電流型インバータの運転効率を向
上させることができる。
【図１】本発明を適用した電流型負荷共振インバータの
回路構成図。
回路構成図。
【図２】図１のインバータ回路のスイッチング素子Ｓ１
〜Ｓ４のスイッチングタイミングを制御するスイッチン
グ制御回路のブロック構成図。
〜Ｓ４のスイッチングタイミングを制御するスイッチン
グ制御回路のブロック構成図。
【図３】図２のコンパレータに入力する動作比率設定値
を設定する動作比率設定表を示す図。
を設定する動作比率設定表を示す図。
【図４】図２のＶＣＯの設定電圧信号を生成する設定電
圧生成回路の回路構成図。
圧生成回路の回路構成図。
【図５】図１のインバータ回路のスイッチング素子Ｓ１
〜Ｓ４のスイッチングタイミングを制御する際の各部の
信号のタイミングチャートを示す図。
〜Ｓ４のスイッチングタイミングを制御する際の各部の
信号のタイミングチャートを示す図。
１ 電流型負荷共振インバータ ２ 全波位相制御整流回路 ３、４ インバータ回路 １０ スイッチング制御回路 １１ カウンタ用入力回路 １２ カウンタ １３ コンパレータ １４ ＶＣＯ １５ フリップフロップ用入力回路 １６、１７ フリップフロップ回路 ２１〜２３、２６、２７ ＡＮＤゲート ２４、２８ インバータ ２５ ＯＲゲート ３０ 設定電圧生成回路 ３１ 位相比較回路 ３２ 負荷Ａ用設定電圧生成回路 ３２ａ サンプルホールド回路 ３３ 負荷Ｂ用設定電圧生成回路 ３３ａ サンプルホールド回路 ＬＤ 直流リアクトル ＣＴ１、ＣＴ２ 高周波電流検出用変成器 ＶＴ１、ＶＴ２ 高周波電圧検出用変成器 Ｓ１〜Ｓ４ スイッチング素子 ＣＡ、ＣＢ 電圧設定用コンデンサ ＳＷ１〜ＳＷ４ スイッチ
Claims (3)
- 【請求項１】単一直流電源から複数のインバータ回路に
直流電力を供給し、該インバータ回路毎に運転条件の異
なる負荷を並列接続し、該各インバータ回路におけるス
イッチング素子のスイッチング制御により並列接続され
た各負荷に供給する交流電力を制御する電流型インバー
タの並列負荷への供給電力制御方法において、 前記負荷毎の運転条件に対応して前記各インバータ回路
におけるスイッチング素子の動作条件を設定し、 この設定した動作条件に基づいて前記各インバータ回路
における各スイッチング素子のスイッチングタイミング
を時分割制御し、 この時分割制御において、前回の時分割期間における各
インバータ回路のスイッチング素子の動作条件を記憶
し、この記憶した動作条件に基づいて今回の時分割期間
における各インバータ回路のスイッチング素子の動作条
件を設定し、各インバータ回路のスイッチング素子のス
イッチングタイミングを制御して、並列負荷へ供給する
交流電力を制御するようにしたことを特徴とする電流型
インバータの並列負荷への供給電力制御方法。 - 【請求項２】単一直流電源から複数のインバータ回路に
直流電力を供給し、該インバータ回路毎に運転条件の異
なる負荷を並列接続し、該各インバータ回路におけるス
イッチング素子のスイッチング制御により並列接続され
た各負荷に供給する交流電力を制御する供給電力制御装
置において、 前記負荷毎の運転条件に対応して前記各インバータ回路
におけるスイッチング素子の動作条件を設定する動作条
件設定手段と、 この設定した動作条件に基づいて前記各インバータ回路
における各スイッチング素子のスイッチングタイミング
を時分割制御する制御手段と、 を備えたことを特徴とする供給電力制御装置。 - 【請求項３】前記制御手段は、前記時分割制御におい
て、前回の時分割期間における各インバータ回路のスイ
ッチング素子の動作条件を記憶し、この記憶した動作条
件に基づいて今回の時分割期間における各インバータ回
路のスイッチング素子の動作条件を設定し、各インバー
タ回路のスイッチング素子のスイッチングタイミングを
制御して、並列負荷へ供給する交流電力を制御すること
を特徴とする供給電力制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20490895A JP3578840B2 (ja) | 1995-08-10 | 1995-08-10 | 電流型インバータの並列負荷への供給電力制御方法及びその供給電力制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20490895A JP3578840B2 (ja) | 1995-08-10 | 1995-08-10 | 電流型インバータの並列負荷への供給電力制御方法及びその供給電力制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0956171A true JPH0956171A (ja) | 1997-02-25 |
| JP3578840B2 JP3578840B2 (ja) | 2004-10-20 |
Family
ID=16498383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20490895A Expired - Fee Related JP3578840B2 (ja) | 1995-08-10 | 1995-08-10 | 電流型インバータの並列負荷への供給電力制御方法及びその供給電力制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3578840B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004127854A (ja) * | 2002-10-07 | 2004-04-22 | Dai Ichi High Frequency Co Ltd | 移動加熱方法及び移動加熱装置 |
| JP2007005151A (ja) * | 2005-06-24 | 2007-01-11 | Denki Kogyo Co Ltd | 電流型インバータ装置、並びに、この電流型インバータ装置を用いた高周波誘導加熱装置 |
| JP2008104301A (ja) * | 2006-10-19 | 2008-05-01 | Honda Motor Co Ltd | インバータ装置 |
| WO2012134119A3 (en) * | 2011-03-28 | 2013-01-03 | Samsung Electronics Co., Ltd. | Control method of induction heating cooker |
-
1995
- 1995-08-10 JP JP20490895A patent/JP3578840B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004127854A (ja) * | 2002-10-07 | 2004-04-22 | Dai Ichi High Frequency Co Ltd | 移動加熱方法及び移動加熱装置 |
| JP2007005151A (ja) * | 2005-06-24 | 2007-01-11 | Denki Kogyo Co Ltd | 電流型インバータ装置、並びに、この電流型インバータ装置を用いた高周波誘導加熱装置 |
| JP2008104301A (ja) * | 2006-10-19 | 2008-05-01 | Honda Motor Co Ltd | インバータ装置 |
| WO2012134119A3 (en) * | 2011-03-28 | 2013-01-03 | Samsung Electronics Co., Ltd. | Control method of induction heating cooker |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3578840B2 (ja) | 2004-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0888033A1 (en) | High-frequency inverter and induction cooking device using the same | |
| US4039926A (en) | Current fed inverter with commutation independent of load inductance | |
| KR0154818B1 (ko) | 공진형 콘버터 제어 시스템 | |
| EP0293869B1 (en) | Power conversion system | |
| JPS5827755B2 (ja) | コウリツノヨイデンリヨクヘンカンソウチ | |
| US4092510A (en) | Multiple-load induction heating cooking apparatus with means for eliminating interference between two or more commutation circuits | |
| US4514795A (en) | High-voltage generator, notably for an X-ray tube | |
| JPH0956171A (ja) | 電流型インバータの並列負荷への供給電力制御方法及びその供給電力制御装置 | |
| US7141759B2 (en) | Generator for unitary power factor arc welders | |
| US4698743A (en) | Resonance inverter with control means for detecting peak voltage and having a starting circuit | |
| US20050180176A1 (en) | Welding set with quasi-resonant soft-switching inverter | |
| JP4558861B2 (ja) | インバータシステムの力率補正回路及びその方法 | |
| JP3123771B2 (ja) | 電子レンジ用電源装置 | |
| JP2000278949A (ja) | コンデンサ充電器 | |
| JP3001009B2 (ja) | スイッチング電源装置 | |
| JP3576640B2 (ja) | 電流型インバータの動作周波数制御方法 | |
| JPS598473Y2 (ja) | 周波数変換装置 | |
| JP4568063B2 (ja) | 周波数変換装置の制御装置 | |
| JP2650484B2 (ja) | インバータ装置の停止回路 | |
| JP3011483B2 (ja) | 電子レンジ用電源装置 | |
| JP2003348834A (ja) | 単相昇降圧コンバータ | |
| JPH0731155A (ja) | インバータ装置 | |
| JP2913683B2 (ja) | 周波数同調回路 | |
| JP3961817B2 (ja) | 倍電圧インバータ装置 | |
| JP2003230280A (ja) | 電力変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040413 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040614 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040617 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040713 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040714 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090723 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100723 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100723 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110723 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120723 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120723 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |